JP2020507930A - 多層回路基板及びそれを備えた電子アセンブリ - Google Patents

多層回路基板及びそれを備えた電子アセンブリ Download PDF

Info

Publication number
JP2020507930A
JP2020507930A JP2019543764A JP2019543764A JP2020507930A JP 2020507930 A JP2020507930 A JP 2020507930A JP 2019543764 A JP2019543764 A JP 2019543764A JP 2019543764 A JP2019543764 A JP 2019543764A JP 2020507930 A JP2020507930 A JP 2020507930A
Authority
JP
Japan
Prior art keywords
layer
circuit board
conductor
multilayer circuit
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019543764A
Other languages
English (en)
Inventor
スペルバー ミヒャエル
スペルバー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Publication of JP2020507930A publication Critical patent/JP2020507930A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0207Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0026Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0082Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units specially adapted for transmission control units, e.g. gearbox controllers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias

Abstract

多層回路基板(100)は、上側(2)及び下側(3)を有するキャリアプレート(1)と、キャリアプレートの上側(2)の上に配置された少なくとも1つの導電性上部内層(22)と、導電性上部内層(22)の上に配置された電気絶縁性上部中間層(23)と、最外の絶縁性上部中間層(23)の上に配置されてキャリアプレートの上側(2)の最外層を構成する導電性上部外層(21)と、キャリアプレートの下側(3)の上に配置された少なくとも1つの導電性下部内層(32)と、導電性下部内層(32)の上に配置された電気絶縁性下部中間層(33)と、最外の絶縁性下部中間層(33)の上に配置されてキャリアプレート(1)の下側(3)の最外層を構成する導電性下部外層(31)と、から構成される。上部外層(21)及び/又は下部外層(31)は部品(4;41乃至43)を実装されている。内層(22;32)のうちの一方の内層内を導かれた導体路(6)は、内層(22;32)のうちの他方の内層内を導かれた導体路と接続され、それぞれ、相互に異なる優先方向で導かれる。導体路の間の領域には電位(7)が溢れる。【選択図】図2d

Description

本発明は、請求項1の上位概念に記載の多層回路基板、及び対応するアセンブリに関する。
複数の導電層を備える多層回路基板は、高度に集積された回路に使用されることが知られている。変速機の制御においては、回路基板を備える電子装置が使用される。回路基板は、制御ユニットとして機能し、部品が実装されている。回路基板には、例えば電源、通信等のための車両へのプラグ及びセンサを含む変速機へのプラグ、並びに弁への接触部等のアセンブリも備えることができる。
変速機制御に対する要求がますます増加しているために、より多くの部品が回路基板上に取り付けられている。これらの部品の一部は、温度に対して極めて敏感でもある。これは、回路基板の実装のレイアウトはますます狭く又はコンパクトになるが、回路基板上に配置された部品を冷却するための能力も又作成しなければならない、という事実につながる。
ドイツ特許出願公開DE102015210099A1号において、回路基板上に配置された部品を冷却する課題を解決するために、回路基板を備えた電子コンポーネント又は電子装置、及びそれらを製造するための方法が提案されている。この装置は、回路基板上に取り付けられた電子部品が、ヒートシンクとしての金属製ハウジングに対して冷却されるように設計されている。追加的に、十分な冷却接続のための熱伝導材料が必要である。
ドイツ特許出願公開DE102011088256A1号において、作動するために、熱伝導性の金属化端面を冷却用に必要とする回路基板が提案される。
ドイツ特許出願公開DE102011076817A1号において、電子的な変速機制御のための、回路基板が提案される。この回路基板は、作動するために強化されてマイクロビアを必要とする。
従来技術からは、回路基板の作動のために、ヒートシンク又は熱導電性材料のような追加的部品が必要である、という欠点が生じる。これらの追加的部品によって、製造の際に追加的なプロセスのステップ、及び部分的に複雑な取付けプロセスが必要となる。これによって、そのような回路基板の製造費用が増加する。
ドイツ特許出願公開DE102015210099A1号 ドイツ特許出願公開DE102011088256A1号 ドイツ特許出願公開DE102011076817A1号
したがって、本発明の課題は、前述の欠点を克服する多層回路基板、及び多層回路基板を備えた電子アセンブリを提供することである。
この課題は、本発明により、独立請求項に記載の特徴によって解決される。有利な実施形態は、従属請求項の主題である。
上側及び下側を有するキャリアプレートと、キャリアプレートの上側の上に配置された少なくとも1つの導電性上部内層と、その上に配置された電気絶縁性上部中間層と、最外の絶縁性上部中間層の上に配置されてキャリアプレートの上側の最外層を構成する導電性上部外層と、キャリアプレートの下側の上に配置された少なくとも1つの導電性下部内層と、その上に配置された電気絶縁性下部中間層と、最外の絶縁性下部中間層の上に配置されてキャリアプレートの下側の最外層を構成する導電性下部外層と、から構成される多層回路基板を提供する。上部外層及び/又は下部外層は部品を実装されている。内層のうちの一方の内層内を導かれた導体路は、内層のうちの他方の内層内を導かれた導体路と接続され、それぞれ、相互に異なる優先方向で導かれ、導体路の間の領域には電位が溢れる。
説明したルーティングコンセプトによって、必要な銅層の数を低減することができる。なぜなら、専用のグラウンド層が必要ないためである。特別な配置、つまり各内層が、優先方向である一方向で導かれた導体路のみを備える配置によって、導体路のルーティングに平行する熱伝導路が構成され、これによって効果的な冷却が行われる、という利点が生じる。
一実施形態において、内層内を導かれた導体路は、実質的に相互に平行して走る。また、その導体路と接続されて隣接する内層内を導かれた導体路は、実質的にその導体路と直行して走る。
一実施形態において、電位において構成されて各導体路に平行に走る熱伝導路は、それぞれ、少なくとも1つのサーマルビアを備える。
好適には相互に直行するよう構成されて、相互にビアによって接続された熱伝導路を構成することによって、内層において、密にメッシュ化されたネットワークが熱伝導路に発生する。このネットワークによって、極めて均一に熱を分布させることが可能になる。さらに、導体路のルーティング及びそれによって構成される熱伝導路に起因して、固有の干渉耐性及び放射特性に関して、極めて説得力に富む利点が生じる。なぜなら、熱伝導路は、隣接するルーティング路における信号に対して、密にメッシュ化された垂直のビアを介して、対称のリターン導体と同様に作用し、極めて低インピーダンスのグラウンド構造を提供するためである。
一実施形態において、複数の導体路は導体路グループに組み合わされている。電位において構成されて各導体路グループに平行に走る熱伝導路は、それぞれ、少なくとも1つのサーマルビアを備える。
複数の導体路を信号グループに、好適には関連する電気的特性を有する、つまり、例えばアナログライングループに組み合わせることによって、それらを効果的に束ねることができる。そして、種類の異なる信号、この例では例えばデジタルラインを、その間に位置する、例えばグラウンド構造として構成された電位構造を介して、効果的に遮蔽することができる。
一実施形態において、複数のサーマルビアは、相互に所定の間隔で配置されている。したがって、密にメッシュ化されたネットワークが熱伝導路に発生可能であり、これによって効果的な冷却を多層回路基板内で実現することができる。
一実施形態において、上部外層及び/又は下部外層は導体路を備える。したがって、既存のスペースは、同様に、部品、特に高い電力需要を有する部品の接触に使用されてもよい。
一実施形態において、電流供給信号は、第1導体として構成された導体路を介して、外層上で、この外層上に配置されて相互に電気的に接続される少なくとも2つの部品の間を導かれる。そして、電流リターン信号は、第2導体として構成された導体路を介して、外層に直接に隣接する第1内層上を導かれる。
一実施形態において、第1導体は、上部外層及び下部外層上に分割されている。第1導体の分割された部分は、上部外層と下部外層との間の導電性ビア又は差込接触部を介して接続される。
信号ライン又は電流ラインのために外層を使用することによって、電流供給を実現するためにビアが不要である、という利点が生じる。したがって、電流供給路を介して、又は電流リターン路をも介して、ほぼ一定の断面を有する電流経路が提供される。電流経路は、導電性ビアの孔によって先細りにならない。さらに、熱インピーダンス及びそれに関連する損失が、電流供給を、及び電流リターンをもルーティングする際に回避される。さらに、電流リターンを接続するために必要な導電性ビアは、電流供給路の外側の領域又は電流供給路に隣接する領域を使用することができる。
一実施形態において、上部外層に直接に隣接する上部中間層は、100μm未満の厚さを有する。及び/又は下部外層に直接に隣接する下部中間層は、100μm未満の厚さを有する。
導体を外層上で拡げることによって、電流供給と電流リターンとの間の重複面が拡大される。これにより、外層と第1内層との間の間隔を低減可能である、という利点が生じる。さらに、間隔を低減することによって、電流供給と電流リターンの反平行の配向を改善することができる。したがって、電流対称性の改善を保証することができる。また、改善された周波数非依存性の磁場消去又は磁場低減を達成することができる。
さらに、ハウジングと、その中に配置された上述の多層回路基板と、を備えた電子アセンブリが提案される。
電子アセンブリの構成において、追加の外部冷却要素、又は例えばベル状変速機ハウジングである金属製ヒートシンクへの接続が不可能なために、回路基板の両側の上に取り付けられた電子部品を冷却すべく、ヒートシンクに効果的に接続することができない場合、上述の自己冷却多層回路基板を使用することができる。したがって、プロセスのステップ、エラーが発生しがちな追加の部品、及び費用を節約できる。
本発明の更なる特徴及び利点は、図面を参照して本発明の詳細を示す、本発明の実施形態に関する以下の記載、及び請求項から明らかになる。個々の特徴は、それぞれを個別に、又は本発明の変形実施形態において複数を随意に組み合わせて、実現することができる。
本発明の好適な実施形態は、添付の図面を参照して以下に詳述される。
本発明の一実施形態による多層回路基板の断面図である。 本発明の一実施形態による多層回路基板の、第1上部内層の平面図である。 本発明の一実施形態による多層回路基板の、第1下部内層の平面図である。 本発明の一実施形態による図2a及び2bの多層回路基板の、重なり合った第1上部内層及び第1下部内層の平面図である。 図2cに示す、重なり合った内層の斜視図である。 本発明の一実施形態による導体路のルーティングの断面図である。 図3に示す実施形態の斜視図である。 本発明の代替的な実施形態による導体路のルーティングの断面図である。 本発明の一実施形態による多層回路基板を備えた電子アセンブリの概略的な構成を示す図である。
以下の図面に関する記載において、同一の要素又は機能には、同一の符号が付されている。
前述の目的のために、少なくとも4つの導電層を備えた多層回路基板が提供される。そのうちの2つの導電層が、外層として、つまりその上に更なる層が無く部品を実装可能な最外層として、構成されている。さらに、4つの導電層のうちの、少なくとも2つの更なる層が、内層として構成されている。更なる内層も考慮可能である。しかしながら、使用する原理は更なる内層にも転用可能であるため、以下の記載では2つの内層について説明する。
図1は、本発明の一実施形態による多層回路基板100の断面図を示す。図示の多層回路基板100は、4つの導電層、つまり層21、22、31、32を備える。これらは、好適には、導電性材料、例えば銅で構成されている。
図1において、多層回路基板100における最外上側2及び最外下側3は、2つの最外層を構成する。これらは、以下で、その配置に従って、上部外層21又は下部外層31と称される。多層回路基板100は、個々の導電層21、22、31、32及び電気絶縁層23、33を、交互にキャリア層1上に配置することによって、構成される。キャリア層1は、この場合、好適には電気絶縁層である。そのため、第1層として導電層を、例えば図1に示す第1上部内層22及び/又は第1下部内層32を、配置することができる。
外層21又は31と、キャリア層1との間には、少なくとも1つの更なる層が配置されている。少なくとも1つの更なる層は、以下で、その配置に従って、上部内層22又は下部内層32と称される。内層22又は32はそれぞれ、電気絶縁中間層によって、各隣接層から分離されている。図1においては、中間層23又は33のみが存在する。なぜならば、上部内層22及び下部内層32、並びに上部外層21及び下部外層31のみが示されているためである。
層21乃至23又は層31乃至33は、それぞれ、既知の方法を用いて連続的にキャリア層上に形成される。
提案する多層回路基板100の構造において作用する本質的な特徴は、導体路6が、個々の内層22及び32において、(専ら)優先方向で導かれることである。図2a及び図2bにおいて、多層回路基板100の異なる内層22又は23における導体路6に対する優先方向が、それぞれ示される。図2aは、第1上部内層22の平面図を示す。ここで、部分的にグループでも配置された導体路6は、一方向のみで、図2aでは垂直方向で、配置又はルーティングされている。図2bにおいて、第1下部内層32が平面図で示される。ここで、導体路及び導体路グループ6は、第1上部層22の導体路6の方向に対して異なる方向、好適にはそれに直行する方向で、図2bで水平方向として示す方向で、配置又はルーティングされている。図2cは、図2a及び図2bで示す両方の内層22及び32の平面図を示す。ここでは、実際には不可視の下部内層32の導体路及び導体路グループ6も見ることができる。さらに、サーマルビア9と、両方の内層22及び32における導体路6を接続する図示の導電性ビア5は、内層が重なった後、又は多層回路基板100が完成した後に、直接に相互に相対して位置することが分かる。キャリア層1及び絶縁中間層23又は33は、この場合、より見やすくするために、示されていない。これは図2dでも同様である。図2dは、図2cに示す、キャリアプレート1及び絶縁中間層23のない実施形態の斜視図である。
さらに、導体路6を分離するために使用されない多層回路基板100の全ての領域には、例えばグラウンドである電位7が溢れる。これも、既知の方法を介して行われる。導体路6を優先方向で配置することからは、内層22又は32のそれぞれに対して、又電位7が溢れることに対して、導かれた導体路6に平行な熱伝導路8が形成される、という利点が生じる。熱伝導路8は、図において矢印で示される。この場合、各導体路6を、個々の熱伝導路8に対して割り当てることが可能である。m*nの導体路6を備えた導体路グループ6を、コンパクトに配置又はルーティングすることができる。例えばアナログライン又はデジタルラインを束ねるこれらのグループ6に対して、それぞれ1つの総熱伝導路8を割り当てることができる。したがって、図2a及び図2bに示すような導体路6又は導体路グループ6が相互に直行して配置される場合、相互に直行して配置された熱伝導路8が、上部内層22又は下部内層32内に生じる。
さらに、密にメッシュ化された垂直なサーマルビア9が、熱伝導路8に導入される。サーマルビア9は、ここでは内層22及び32である個々の導電層を、熱的に相互接続する。したがって、内層22及び32において、密にメッシュ化されたネットワークが熱伝導路8に構築される。そのため、電流供給及び/又は部品によって発生した熱を、極めて良好に、多層回路基板100の全ての領域に分布させることができる。
直接接続用に斜めのルーティングが使用されていないために、個々の接続が長くなっていることが認識できる。しかしながらこの場合、示される利点は、総体的に、それを明らかに上回るものである。
発展形態においては、多層回路基板100上に配置される部品4、又は部品41乃至43の間に、それらのためのスペースがある限り、導体路をルーティングするために、外層21又は31も使用される。この場合、再度、隣接層21、22及び隣接層31、32が、それぞれ、相互に垂直に分離されることに留意すべきである。
さらに、説明したルーティングコンセプトから生じる利点は、同様に固有の干渉耐性及び放射特性に関しても、極めて説得力に富むものである。なぜなら、熱伝導路8は、隣接するルーティング路における信号に対して、密にメッシュ化された垂直のビアを介して、対称のリターン導体と同様に作用し、極めて低インピーダンスのグラウンド構造を提供するためである。
さらに、関連する電気的特性を有する信号グループ又は導体路部グループ6、つまり、例えばアナログラインを、効果的に束ねることができる。そして、種類の異なる信号、例えばデジタルラインを、グラウンド構造を介して効果的に遮蔽することができる。
さらに、金属化された端面及びマイクロビアが不要なために、多層回路基板100が単純化される。さらに、必要な銅層の数、つまり、特に内層22又は32の数を、説明したルーティングコンセプトによって低減することができる。なぜなら、導体路6を分離するために使用されない多層回路基板100の領域に電位7が溢れるために、専用のグラウンド層が不要なためである。
更なる実施形態において、電力需要がより高い信号のために使用される、単純化されたパワールーティングコンセプトが示される。
図3において、より高い電力需要のために設計された供給ラインの実施形態が示される。例えば、電流供給又は第1導体61と称する供給ラインは、外層21において、電源と接続された車両プラグ41から、出力終段4の電子スイッチ4を介して導かれる。出力終段4の出力部は弁プラグ4へと導かれる。弁プラグ4が、アクチュエータとしての弁と接触する。戻りは、第2導体62を介する。第2導体62は、好適には、外層21に直接に隣接して配置された層、つまり第1内層22内に配置されている。図4は、図3の斜視図を示す。この斜視図において、電流供給、つまり第1導体61は、広い面で構成されている、つまりビアによって穿孔されていないことを良好に認識可能である。
単純化されたパワールーティングコンセプトは、電流供給信号を外層21又は31上にルーティングすることよって、多様な利点を有する。電流供給を実現する導電性ビアは、不要である。そのため、電流供給路、つまり第1導体61を介して、ほぼ一定の断面を有する電流経路が提供される。電流経路は、導電性ビアの孔によって先細りにならない。さらに、熱インピーダンス及びそれに関連する損失が、電流供給をルーティングする際に回避される。
電流リターン信号、つまり第2導体62を、外層21に隣接する第1内層22上で、電流供給信号の直下に、つまり第1導体61の直下にルーティングすることによって、電流リターン路を介して、同様に、ほぼ一定の断面を有する電流経路が供給される。電流経路は、ビアの孔によって先細りにならない。さらに、ここでも、熱インピーダンス及びそれに関連する損失が、電流リターンをルーティングする際に回避される。電流リターンの接続のために必要な導電性ビア5は、図3に示すように、電流供給路61の外側の領域又は電流供給路61に隣接する領域に配置できる。
さらに、複数の層を平行させて使用する代わりに、導体61を外層21上で拡げることによって、電流供給信号の必要なライン断面を提供することができる。同様に、導体62を、外層21に隣接する内層22上で拡げることによって、電流リターン信号の必要なライン断面を提供することができる。この場合でも、複数の層を平行させて使用する必要がない。
この配置から、電流供給と電流リターンとの間の重複面が拡大される、という利点が生じる。導体61及び62の幅は、この場合、必要な電力需要に依存する。幅は、用途に応じて当業者によって決定される。
追加的に、第1中間層23又は33とも称する、例えば厚さd<100μmを有する薄い絶縁媒体が、外層21又は31と、隣接する内層22又は33との間に使用されてもよい。これにより、外層21又は31と、第1内層22又は33との間に、低減された間隔を構築できる、という利点が生じる。拡大された重複面と併用して、第1内層22又は33に対する熱源としての外層21又は31の熱接触抵抗を、最小限に低減することができる。第1内層22又は33は、多層回路基板における更なる導電面と併用されて、ヒートシンクとして機能する。さらに、間隔dを低減することによって、電流供給と電流リターンの反平行の配向を改善できる。したがって、電流対称性の改善を保証することができる。また、改善された周波数非依存性の磁場消去又は磁場低減を達成できる。
図5において、図3のアセンブリの発展形態が示される。この発展実施形態は、外層21又は31上で利用可能な導体路の幅が、必要な供給電流を運ぶのに十分でない場合に、必要になる可能性がある。したがって、電流を、両方の外層21及び31上に均等に分割することができる。つまり供給電流は、両方の外層21のうちの1つの外層上のみには導かれない。したがって、図3及び図4に関して説明したアセンブリは、対向する回路基板側に、つまり例えば上側2から下側3へ、ミラーリングされる。適切な導電接続を構築するために、導電性ビア5、例えばプラグの差込接触部等が、使用される。それらの入力部又は出力部は、相互に対向して位置する。そのため、図2d、3及び5に見ることができるように、多層回路基板100を通る直接接続を構築できる。したがって、電流供給の断面が二倍になるのみでなく、移行面も二倍になる。さらに、熱抵抗は半分になる。また、電流対称性は影響を受けない。
図6において、上述の多層回路基板100を配置することができる電子アセンブリが示される。このために、多層回路基板100は、例えばプラスチックハウジング200上に取り付けられる。さらに、電力供給、通信等を含む車両へのプラグ41、変速機へのプラグ42、及び弁への接触部、つまり弁プラグ43を備えた多層回路基板100が、変速機に接続される。ハウジングは、カバー201で閉鎖される。そのため、1つ以上の変速機プラグ42及び車両プラグ41が、ハウジングから突出し、ハウジング200の内部への、特に多層回路基板100への接続可能性を提供する。そうした構成は、安価に実現できる。多層回路基板100自体は、約105乃至120℃で作動される。しかしながら、この構成では、追加の外部冷却要素、又は例えばベル状変速機ハウジングである金属製ヒートシンクへの接続が不可能なために、回路基板の両側の上に取り付けられた電子部品を冷却すべく、ヒートシンクに効果的に接続することができない。したがって従来技術からの解決策を、この場合に使用することはできない。そこで、回路基板自体に十分な冷却能力があり、それによって回路基板の両側の上に取り付けられた電子部品の破壊のない動作を保証するように、回路基板自体が構成されなければならない。これが、前述の多層回路基板によって保証されるものである。
100 多層回路基板
1 キャリアプレート
2 キャリアプレートの上側
21 上部外層
22 第1上部内層
23 第1上部中間層
d 中間層23及び33の厚さ
3 キャリアプレートの下側
31 下部外層
32 第1下部内層
33 第1下部中間層
4 電子部品
41 車両プラグ
42 変速機プラグ
43 弁プラグ
5 導電性ビア
6 導体路
61 第1導体
62 第2導体
7 グラウンド
8 熱伝導路
9 サーマルビア
300 電子アセンブリ
200 ハウジング
201 カバー

Claims (10)

  1. 上側(2)及び下側(3)を有するキャリアプレート(1)と、
    前記キャリアプレート(1)の前記上側(2)の上に配置された少なくとも1つの導電性上部内層(22)と、前記導電性上部内層(22)の上に配置された電気絶縁性上部中間層(23)と、最外の絶縁性上部中間層(23)の上に配置されて前記キャリアプレート(1)の前記上側(2)の最外層を構成する導電性上部外層(21)と、
    前記キャリアプレート(1)の前記下側(3)の上に配置された少なくとも1つの導電性下部内層(32)と、前記導電性下部内層(32)の上に配置された電気絶縁性下部中間層(33)と、最外の絶縁性下部中間層(33)の上に配置されて前記キャリアプレート(1)の前記下側(3)の最外層を構成する導電性下部外層(31)と、から構成される多層回路基板(100)であって、
    前記上部外層(21)及び/又は前記下部外層(31)は部品(4;41乃至43)を実装され、
    前記内層(22;32)のうちの一方の内層内を導かれた導体路(6)は、前記内層(22;32)のうちの他方の内層内を導かれた導体路(6)と接続され、それぞれ、相互に異なる優先方向で導かれ、前記導体路(6)の間の領域には電位(7)が溢れる、多層回路基板(100)。
  2. 請求項1に記載の多層回路基板であって、内層内を導かれた導体路は、実質的に相互に平行して走り、前記導体路と接続されて隣接する内層内を導かれた導体路は、実質的に前記導体路と直行して走る、多層回路基板。
  3. 請求項1又は2に記載の多層回路基板であって、前記電位(7)において構成されて各導体路(6)に平行に走る熱伝導路(8)は、それぞれ、少なくとも1つのサーマルビア(9)を備える、多層回路基板。
  4. 請求項3に記載の多層回路基板であって、複数の導体路(6)は導体路グループ(6)に組み合わされ、前記電位(7)において構成されて各導体路グループ(6)に平行に走る熱伝導路(8)は、それぞれ、少なくとも1つのサーマルビア(9)を備える、多層回路基板。
  5. 請求項3又は4に記載の多層回路基板であって、複数のサーマルビア(9)は、相互に所定の間隔で配置されている、多層回路基板。
  6. 請求項1〜5の何れか一項に記載の多層回路基板であって、上部外層及び/又は下部外層(21;31)は導体路(61;62)を備える、多層回路基板。
  7. 請求項6に記載の多層回路基板であって、電流供給信号は、第1導体(61)として構成された導体路を介して、外層(21;31)上で、前記外層(21;31)上に配置されて相互に電気的に接続される少なくとも2つの部品(4;41乃至43)の間を導かれ、電流リターン信号は、第2導体(62)として構成された導体路を介して、前記外層(21;31)に直接に隣接する第1内層(22;32)上を導かれる、多層回路基板。
  8. 請求項7に記載の多層回路基板であって、前記第1導体(61)は、前記上部外層及び前記下部外層(21;31)上に分割され、前記第1導体(61)の分割された部分は、前記上部外層及び前記下部外層(21;31)との間の導電性ビア(5)又は差込接触部(5)を介して接続される、多層回路基板。
  9. 請求項1〜8の何れか一項に記載の多層回路基板であって、前記上部外層(21)に直接に隣接する前記上部中間層(23)は、100μm未満の厚さを有し、及び/又は前記下部外層(31)に直接に隣接する前記下部中間層(33)は、100μm未満の厚さを有する、多層回路基板。
  10. ハウジング(201)と、前記ハウジング(201)内に配置された請求項1〜9の何れか一項に記載の多層回路基板(100)と、を備えた電子アセンブリ(200)。
JP2019543764A 2017-02-14 2018-02-06 多層回路基板及びそれを備えた電子アセンブリ Pending JP2020507930A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017202329.5 2017-02-14
DE102017202329.5A DE102017202329A1 (de) 2017-02-14 2017-02-14 Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
PCT/EP2018/052859 WO2018149687A1 (de) 2017-02-14 2018-02-06 Multilayer-leiterplatte sowie elektronische anordnung mit einer solchen

Publications (1)

Publication Number Publication Date
JP2020507930A true JP2020507930A (ja) 2020-03-12

Family

ID=61163725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019543764A Pending JP2020507930A (ja) 2017-02-14 2018-02-06 多層回路基板及びそれを備えた電子アセンブリ

Country Status (5)

Country Link
US (1) US10820408B2 (ja)
JP (1) JP2020507930A (ja)
CN (1) CN110291850B (ja)
DE (1) DE102017202329A1 (ja)
WO (1) WO2018149687A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9826416B2 (en) 2009-10-16 2017-11-21 Viavi Solutions, Inc. Self-optimizing wireless network
DE102017202329A1 (de) 2017-02-14 2018-08-16 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53141468A (en) * 1977-05-16 1978-12-09 Fujitsu Ltd Multilayer printed board
JPS6298698A (ja) * 1985-10-24 1987-05-08 日本電気株式会社 多層配線板
JP2010199352A (ja) * 2009-02-26 2010-09-09 Sekisui Jushi Co Ltd 放熱パターンを備えた回路基板及び放熱パターン形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285018A (en) * 1992-10-02 1994-02-08 International Business Machines Corporation Power and signal distribution in electronic packaging
US5912597A (en) * 1994-03-31 1999-06-15 Canon Kabushiki Kaisha Printed circuit board
US5982630A (en) * 1997-11-06 1999-11-09 Intel Corporation Printed circuit board that provides improved thermal dissipation
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
JP4556174B2 (ja) * 2004-12-15 2010-10-06 日本電気株式会社 携帯端末機器及び放熱方法
US20100175911A1 (en) * 2009-01-15 2010-07-15 Ralph Morrison High-Speed Two-Layer and Multilayer Circuit Boards
DE102011076817B4 (de) 2011-05-31 2024-03-28 Zf Friedrichshafen Ag Leiterplatte für ein Steuergerät eines Fahrzeuggetriebes, Steuersystem für ein Fahrzeuggetriebe, und Verfahren zum Verbinden einer Leiterplatte für ein Steuergerät eines Fahrzeuggetriebes mit zumindest einer elektrischen Anschlussleitung
EP2728616B1 (en) * 2011-06-29 2018-07-18 NGK Insulators, Ltd. Circuit board for peripheral circuit in high-capacity module and high-capacity module including peripheral circuit using circuit board
DE102011088256A1 (de) 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
DE102012215788B4 (de) * 2012-09-06 2014-05-22 Osram Gmbh Mehrlagige LED-Leiterplatte
JP5352019B1 (ja) * 2012-11-14 2013-11-27 太陽誘電株式会社 多層回路基板及び高周波回路モジュール
CN204350437U (zh) * 2015-01-28 2015-05-20 吴江市东风电子有限公司 多层电路板
DE102015210099B4 (de) 2015-02-10 2022-12-01 Vitesco Technologies Germany Gmbh Elektronische Komponente und Verfahren zur Herstellung einer solchen elektronischen Komponente
CN108293295B (zh) * 2015-10-01 2020-09-04 奥特斯奥地利科技与系统技术有限公司 用于发热电子部件的承载和散热的电子部件载体
DE102017202329A1 (de) 2017-02-14 2018-08-16 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53141468A (en) * 1977-05-16 1978-12-09 Fujitsu Ltd Multilayer printed board
JPS6298698A (ja) * 1985-10-24 1987-05-08 日本電気株式会社 多層配線板
JP2010199352A (ja) * 2009-02-26 2010-09-09 Sekisui Jushi Co Ltd 放熱パターンを備えた回路基板及び放熱パターン形成方法

Also Published As

Publication number Publication date
DE102017202329A1 (de) 2018-08-16
US20200008293A1 (en) 2020-01-02
WO2018149687A1 (de) 2018-08-23
CN110291850B (zh) 2021-03-30
US10820408B2 (en) 2020-10-27
CN110291850A (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
US9203008B2 (en) Multilayered LED printed circuit board
CA2199655C (en) Air-dielectric stripline
US6747216B2 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
US9265148B2 (en) Printed circuit board and control device for a vehicle transmission comprising the printed circuit board
KR100631922B1 (ko) 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
CN101502187A (zh) 具有可构形的接地联接、共面的电路和接地轨迹的电路板
CN107241857B (zh) 一种印刷电路板和通信设备
JP4765849B2 (ja) 回路材および該回路材を収容した車載用の電気接続箱
KR102411997B1 (ko) 회로기판 및 회로기판 제조방법
JP2020507930A (ja) 多層回路基板及びそれを備えた電子アセンブリ
US9113557B2 (en) Junction box
US20080025007A1 (en) Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
WO2020165953A1 (ja) 多層プリント基板
US6946926B2 (en) Wired transmission path with plural equidistant differential conductors
JP2004056144A (ja) プリント配線板
CN108024441B (zh) 布线基板以及使用了该布线基板的电子装置
KR102469460B1 (ko) 평형 대칭 코일
KR20190099739A (ko) 인터포저와 이를 포함하는 인쇄회로기판
CN204482148U (zh) 电路板和电路板设备
US20160143132A1 (en) Circuit board and method of manufacturing the same
JP3238791U (ja) パワーモジュール
US10219375B2 (en) Hybrid circuit assembly
CN216673387U (zh) 电路板模块及电子设备
JP2020025061A (ja) 配線基板
WO2023157719A1 (ja) 回路構成体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220823