JP2020505782A - グラフェン型基板上に成長させたナノワイヤをベースとしたレーザ又はｌｅｄ - Google Patents

グラフェン型基板上に成長させたナノワイヤをベースとしたレーザ又はｌｅｄ Download PDF

Info

Publication number
JP2020505782A
JP2020505782A JP2019542140A JP2019542140A JP2020505782A JP 2020505782 A JP2020505782 A JP 2020505782A JP 2019542140 A JP2019542140 A JP 2019542140A JP 2019542140 A JP2019542140 A JP 2019542140A JP 2020505782 A JP2020505782 A JP 2020505782A
Authority
JP
Japan
Prior art keywords
graphite substrate
metal mirror
distributed bragg
bragg reflector
optionally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019542140A
Other languages
English (en)
Other versions
JP7229164B2 (ja
Inventor
オヴェ マイキング フィムランド、ビョルン
オヴェ マイキング フィムランド、ビョルン
ヴェマン、ヘルゲ
レン、ディンディン
Original Assignee
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）, ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） filed Critical ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Publication of JP2020505782A publication Critical patent/JP2020505782A/ja
Application granted granted Critical
Publication of JP7229164B2 publication Critical patent/JP7229164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18341—Intra-cavity contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2227—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence
    • H01S5/2228—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence quantum wells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/341—Structures having reduced dimensionality, e.g. quantum wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/041—Optical pumping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18375—Structure of the reflectors, e.g. hybrid mirrors based on metal reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H01S5/4068—Edge-emitting structures with lateral coupling by axially offset or by merging waveguides, e.g. Y-couplers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、グラファイト基板と実質的に平行に配置され、且つグラファイト基板のＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、任意に、ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、該ｎ型及びｐ型ドープ領域間に真性領域を含んでいてもよい、例えばレーザデバイスといった発光デバイスなどのデバイス。【選択図】図１

Description

本発明は、垂直共振器面発光レーザ（ＶＣＳＥＬ）又は共振器型発光ダイオード（ＲＣＬＥＤ）などのデバイスに形成することのできるナノワイヤ（ＮＷ）の成長用透明基板としての薄いグラファイト層の使用に関する。
特に、本発明は、適切なドーピングを含み、且つ、ＶＣＳＥＬ又はＲＣＬＥＤの形成を可能にするために２つの分布ブラッグ反射鏡又は金属ミラーの間に配置された量子井戸、量子ドット又は超格子のような量子ヘテロ構造を含み得るグラファイト基板上ＩＩＩ−Ｖ族半導体ＮＷの使用に関する。
背景
近年、ナノテクノロジーが重要な工学分野となるにつれ、半導体ナノ結晶（ＮＷなど）への関心が高まっている。ＮＷは、著者によっては、ナノウィスカー、ナノロッド、ナノピラー、ナノコラム等ともよばれ、センサー、太陽電池及び発光ダイオード（ＬＥＤ）などの様々な電気デバイスにおいて重要な用途を見出している。
本発明は、グラファイト基板上に成長させたＮＷをベースとしたＶＣＳＥＬ、又は、同じ技術に基づくものであるが、レーザ発振閾値未満で動作するＲＣＬＥＤに関する。
レーザは、電磁放射の誘導放出に基づく光増幅のプロセスによって光を放出するデバイスである。「レーザ（laser）」という用語は、「放射の誘導放出による光増幅（light amplification by stimulated emission of radiation）」の頭文字をとったものである。レーザは、コヒーレントな光を放出する点で、他の光源とは異なる。空間的コヒーレンスによってレーザを非常に小さいスポットに集光させることができ、レーザ切断やリソグラフィーなどの応用が可能である。また、空間的コヒーレンスによってレーザビームを長距離にわたって細く保つことができ（平行化）、レーザポインタなどの応用が可能である。レーザは、時間的コヒーレンスも高く、そのことにより、スペクトル幅の非常に狭い光を放出することができる。すなわち、レーザは単色光を放出することが可能である。
レーザは、その多くの応用例の中でも、光ディスクドライブ、レーザプリンタ及びバーコードスキャナ；ＤＮＡシーケンシング用機器、光ファイバー通信及び自由空間光通信；レーザ手術及びスキントリートメント；材料の切断及び溶接；標的をマークし距離及び速度を計測するための軍及び警察用デバイス（military and law enforcement devices）；ならびにエンターテイメントにおけるレーザショーに用いられている。
本発明は、とりわけナノレーザ及びナノＬＥＤに関する。ナノレーザ及びナノＬＥＤは、局所的レーザ冷却、ディスプレイ、エネルギー効率のよい固体照明、ウェアラブル・光エレクトロニクス、医療用デバイス及びレーザプリンタなどの新しい科学技術の発展を可能にする。しかしながら、ナノレーザを他の高度な光エレクトロニクスプラットフォームに集積化するための柔軟性の欠如が、ナノフォトニクス／光エレクトロニクス、物性物理学及びその他の応用的分野などにおけるナノレーザに基づいた研究及び応用の更なる発展を妨げている。
通常、ＮＷの幅は、数百ナノメートル以下程度（例えば、５００ｎｍ〜５０ｎｍ）であり、アスペクト比（幅に対する長さの比）は１０以上である。このような通常寸法から、ＮＷは１次元（１Ｄ）異方性形状を有していると考えられることが多い。
また、ＮＷの寸法により、光が横方向の２次元でＮＷ内に閉じ込められ得る。これは、ナノワイヤの直径が対称性を有するためである。この光閉じ込めは、ＮＷの幅と、ＮＷとその周囲の物質（例えば、空気又はフィラー）との間の屈折率の違いとによって起こる。光閉じ込めによって、光をＮＷの長さに沿って導くことが可能である。
本発明者らは、１次元（１Ｄ）異方性形状を有することにより、ＮＷ構造自体が、（ｉ）ファブリ・ペロー光キャビティ（optical cavity）（例えば、レーザ／ＲＣＬＥＤ光が内部で循環し得る）としても、（ｉｉ）レーザ／ＲＣＬＥＤ光の増幅に適し、キャリアの閉じ込め及び光の閉じ込めが強く且つ電子状態密度が高い利得媒質としても、働き得ることを理解している。これらの特性により、発明者らは、ＮＷ構造を用いてナノレーザ及びナノＬＥＤを形成し得ることを見出した。このような、ＮＷ構造をベースとしたナノレーザ及びナノＬＥＤは、それぞれ、ＮＷレーザ及びＮＷ ＬＥＤと広義に称される場合もある。そして、他のレーザ源よりも、性能の効率がよく、はるかに寸法が小さいことが期待されている。ＮＷ内の材料の構造及び／又は組成、ＮＷの長さ及び幅（例えば、直径）を変えることにより、ＮＷキャビティ内部でサポートされる光学モードを柔軟に調整し得る。
特に、最近は、直接遷移型ＩＩＩ−Ｖ族半導体ＮＷレーザが、大変注目されている。これは、材料自体が、赤外（例えば、ＧａＳｂ、ＩｎＡｓ、ＧａＡｓ）、可視（例えば、ＧａＡｓＰ、ＩｎＧａＮ）から紫外（例えば、ＡｌＧａＮ、ＡｌＮ）に及ぶ材料を含み、高性能なレーザを実現するのに最も有望であるからである。ＩＩＩ−Ｖ族材料は空気との屈折率の差が大きく、そのことが、光を確実にＮＷキャビティ内部に有効に閉じ込めることを可能にし、室温でのレーザ発振挙動を安定させる。低いバンドギャップの材料で構成されたゼロ次元（０Ｄ）量子ドット（ＱＤ）構造をＮＷ内部に組み込むこと、例えば、ＧａＮ ＮＷにＩｎＧａＮ ＱＤを組み込むことは、電子と正孔とをデルタ関数的な状態密度に制限する効率的な方法であり、低いレーザ発振閾値と高い温度安定性及びＱ値（quality factor）とが得られる。
従って、当然のことながら、ＮＷレーザ及びＮＷ ＬＥＤは多くの望ましい特性を実現し得る。しかしながら、現在までのところ、このようなＮＷレーザ及びＮＷ ＬＥＤ、特にＮＷ ＶＣＳＥＬ及びＮＷ ＲＣＬＥＤを作ることは、依然として難しく、いくつかの重大な科学的問題及び実際的問題が未解決のままである。これらの問題のうちのいくつかを以下に列挙するが、特にＮＷ ＶＣＳＥＬ／ＲＣＬＥＤのアレイを作製する（発光ＮＷフォトニック結晶（ＰＣ）アレイを作るための隣接するＮＷ ＶＣＳＥＬ／ＲＣＬＥＤ間の光学的結合を誘起するのに望ましい）ためには、これらの問題に対処する必要がある。
１．モノリシック集積化の難しさ。垂直ＩＩＩ−Ｖ族ＮＷレーザを分布ブラッグ反射鏡（ＤＢＲ）又は金属ミラー上にエピタキシャル成長させることは難題である。例えば、ＧａＡｓ系ＮＷを［１１１］方向にエピタキシャル成長させるが、これは、ＧａＡｓ（１００）上に成長させた２次元（２Ｄ）ＧａＡｓ／ＡｌＡｓ ＤＢＲとは合わない。
２．電気励起レーザを作ることが難しい。これは、ミラーとして好適な多くのＤＢＲ材料が、低導電性であるか、又は絶縁性でさえあるためである。
３．吸収する電気コンタクト。例えば、従来の透明ＩＴＯコンタクトによってＵＶ光が多く吸収され、そのことにより、レーザ性能が著しく低下してしまう。
本発明者らは、グラフェンなどのグラファイト基板上にＮＷを成長させることを含むＮＷ ＶＣＳＥＬ又はＮＷ ＲＣＬＥＤを提案している。特に、本発明者らは、ＧａＡｓ、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＡｌＩｎＧａＮのＮＷなどのＩＩＩ−Ｖ族ＮＷをグラフェン上に成長させることを検討している。本発明者らは、このようにして、グラフェンを、基板としてだけでなく、ＮＷ ＶＣＳＥＬ／ＲＣＬＥＤに対する透明且つ導電性のコンタクトとして有利に使用する。また、本発明者らは、グラフェンが対象の電磁光波長全てにわたって透明であることから、グラフェンを、ＮＷをベースとする発光デバイスのボトム支持体として、ＮＷからグラフェンの下に置かれ得る構造までの光路を遮ることなく（例えば、下層にあるＤＢＲまでの光路を遮ることなく）使用することができることも見出した。
グラフェン上でＮＷを成長させることは、それ自体は新しいことではない。ＷＯ２０１２／０８０２５２号では、分子線エピタキシー（ＭＢＥ）を用いてグラフェン基板上で半導体ＮＷを成長させることについて検討されている。ＷＯ２０１３／１０４７２３号は、グラフェン上に成長させたＮＷ上にグラフェントップコンタクトを使用する‘２５２号の開示事項の改良に関するものである。しかしながら、これらの先行文献は、レーザやＬＥＤに関するものではない。より最近になって、本発明者らは、グラフェン上に成長させたコアシェルＮＷについて記載している（ＷＯ２０１３／１９０１２８号）。
ＵＳ２０１１／０２５４０３４号では、可視領域において発光するナノ構造ＬＥＤが記載されている。このデバイスは、基板から突出する一群のＮＷを有するナノ構造ＬＥＤを備えている。これらのＮＷは、ｐｉｎ接合を有し、各ＮＷのトップ部は、電極としても機能し得る光反射コンタクト層で覆われている。電極と光反射コンタクト層との間に電圧を印加すると、ＮＷ内で光が発生する。
国際公開第２０１２／０８０２５２号パンフレット 国際公開第２０１３／１０４７２３号パンフレット 米国特許出願公開第２０１１／０２５４０３４号明細書
しかしながら、グラフェン型基板上に成長させたＮＷをベースにしたレーザやＬＥＤ（すなわち、ＮＷレーザ／ＬＥＤ）は、これまで誰も検討していない。
発明の概要
従って、本発明は、一態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、該ｎ型及びｐ型ドープ領域間に真性領域を含んでいてもよい、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、該ｎ型及びｐ型ドープ領域間に真性領域を含んでいてもよく、
上記領域のうちの少なくとも１つが、少なくとも１つのヘテロ構造を含み、
任意に、上記領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記グラファイト基板の反対側の面に対して実質的に平行で且つ接触している透明スペーサ層と、
上記透明スペーサ層に対して実質的に平行で且つ接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、該ｎ型及びｐ型ドープ領域間に真性領域を含んでいてもよい、レーザデバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、少なくとも１つのヘテロ構造を含み、
任意に、上記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記グラファイト基板の反対側の面に対して実質的に平行で且つ接触している透明スペーサ層と、
上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
任意に、上記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記ＮＷの少なくとも一部のトップと接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、該ｎ型及びｐ型ドープ領域間に真性領域を含んでいてもよい、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
上記ＮＷの少なくとも一部のトップと接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、少なくとも１つのヘテロ構造を含み、
任意に、上記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイスを提供する。
上記真性領域（活性領域）が存在することが好ましく、該真性領域は、量子井戸、量子ドット、又は超格子から選択される少なくとも１つのヘテロ構造を含むことが好ましい。
デバイスが光を放出する場合、光は、ＮＷの成長方向と実質的に平行であり且つ同一の方向に放出される（レーザ発光される）ことが好ましい。分布ブラッグ反射鏡又は金属ミラーは、グラファイト基板と平行であることが好ましい。
本発明は、別の態様において、
グラファイト基板の一方の面に、好ましくは該グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＮＷと、
上記グラファイト基板と実質的に平行に配置され、且つ上記グラファイト基板の上記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
任意に、上記ＮＷの少なくとも一部のトップと電気的に接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
上記ＮＷが、量子井戸、量子ドット又は超格子から選択される複数の量子ヘテロ構造を含む真性領域（活性領域）によって隔てられたｎ型ドープ領域とｐ型ドープ領域とを含み、
任意に、上記領域のうちの少なくとも１つが電子ブロック層を含む、レーザデバイスを提供する。
本発明は、別の態様において、
グラファイト基板であって、該グラファイト基板の一方の面に該グラファイト基板と実質的に平行な第１の分布ブラッグ反射鏡又は金属ミラーを有するグラファイト基板を用意する工程と、
上記グラファイト基板の上記ＤＢＲ又は金属ミラーとは反対側に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、上記に記載のデバイスの作製プロセスを提供する。
上記真性領域が存在することが好ましい。
本発明は、別の態様において、
グラファイト基板であって、該グラファイト基板の一方の面に該グラファイト基板と実質的に平行な第１の分布ブラッグ反射鏡又は金属ミラーを有するグラファイト基板を用意する工程と、
上記グラファイト基板の上記ＤＢＲ又は金属ミラーとは反対側に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、デバイスの作製プロセスを提供する。
本発明は、別の態様において、
第１の分布ブラッグ反射鏡又は金属ミラーを、グラファイト基板と接触している透明スペーサ層と接触させて設ける工程と、
上記グラファイト基板の上記スペーサ層とは反対側に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、デバイスの作製プロセスプロセスを提供する。
本発明は、別の態様において、
第１の分布ブラッグ反射鏡又は金属ミラーを、グラファイト基板と接触している透明スペーサ層と接触させて設ける工程と、
上記グラファイト基板の上記スペーサ層とは反対側に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、デバイスの作製プロセスを提供する。
本発明は、別の態様において、
デバイスの作製プロセスであって、
それぞれ、グラファイト基板又はグラフェンガラスを用意する工程と、
上記グラファイト基板上に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、プロセスを提供する。
本発明は、別の態様において、
請求項１７又は１８に記載のデバイスの作製プロセスであって、
それぞれ、グラファイト基板又はグラフェンガラスを用意する工程と、
上記グラファイト基板上に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、上記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、プロセスを提供する。
本発明は、別の態様において、
上記グラファイト基板上に、好ましくは上記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
任意に、分布ブラッグ反射鏡又は金属ミラーを、上記ＮＷの少なくとも一部のトップと接触させて設ける工程と、
上記グラファイト基板を、ＤＢＲ若しくは金属ミラー又はＤＢＲ上の透明スペーサ層若しくは金属ミラー上の透明スペーサ層に転写する工程と、を含む、請求項１３又は１４に記載のデバイスの作製プロセスを提供する。
図１は、集積ＮＷ／グラフェン／ＤＢＲレーザ又はＲＣＬＥＤデバイスの製造プロセスの概要を示す。ＤＢＲとＮＷと反射率の高いＮＷトップミラーとのコヒーレント結合により、低閾値電流と高発光効率とを達成することを究極の目的とする、ＮＷをベースとした垂直共振器面発光レーザ（ＶＣＳＥＬ）が示される。 電気励起ＮＷレーザ及び光励起ＮＷレーザのいずれも、レーザ発振のための利得を高めるために、よりバンドギャップの低い材料とよりバンドギャップの高い材料とから成る軸方向のヘテロ構造（図２（ａ）及び図２（ｂ））又は径方向のヘテロ構造（図２（ｃ））を有するように設計される。 単一のＧａＡｓＳｂ／ＧａＡｓヘテロ構造化ＮＷレーザの構造及びレーザスペクトルを示す。 単一のＧａＡｓＳｂ／ＧａＡｓヘテロ構造化ＮＷレーザの構造及びレーザスペクトルを示す。 単一のＧａＡｓＳｂ／ＧａＡｓヘテロ構造化ＮＷレーザの構造及びレーザスペクトルを示す。 図４（ａ）では、ボトムＤＢＲ又は金属ミラーが、シリカ層などの透明中間層を備え、その上にグラフェン層が位置している。 図４（ｂ）では、ＤＢＲがＮＷのトップに位置しており、透明シリカ、例えば溶融シリカから成る支持体などの透明支持体がグラフェン層を担持するために用いられている。 図４（ｃ）は、図４（ａ）に示した構造の代替として選択できる構造を示し、グラフェンと透明中間層との代わりに、ＮＷの成長時に支持体となることも可能なグラフェンガラスが用いられている。 図４（ｄ）では、ガラスがＤＢＲを支持している。 図５（ａ）は、成長したＮＷ／グラフェン／ＤＢＲ構造の概略を示す。 図５（ｂ）の光学画像に示されているように、剥離したグラフェンフレークをＤＢＲ反射鏡の上に配置した。 図５（ｃ）は、図５（ｂ）中に赤丸で囲み「Ｃ」と印をつけたごく小さいグラフェンフレーク上に垂直にエピタキシャル成長させた長さ７μｍのＧａＡｓＳｂ系超格子ＮＷの３０°傾斜ＳＥＭ像である。 ＧａＡｓ／ＡｌＡｓのＤＢＲ構造について測定された正規化反射率を、図５（ｄ）に青色曲線として示す。
［定義］
ＩＩＩ−Ｖ族化合物半導体とは、ＩＩＩ族から少なくとも１つの元素とＶ族から少なくとも１つの元素とを含むものを意味する。各族から２つ以上の元素が含まれていてもよく、例えば、ＡｌＧａＮ（すなわち、三元化合物）、ＡｌＩｎＧａＮ（すなわち、四元化合物）などが挙げられる。Ａｌ（Ｉｎ）ＧａＮという表示は、ＡｌＧａＮ又はＡｌＩｎＧａＮのいずれかを意味する、すなわち、Ｉｎの存在は任意であることを意味する。括弧で囲まれた元素は、含まれていても含まれていなくてもよい。
本明細書において使用するナノワイヤ（ＮＷ）という用語は、ナノメートル寸法の固体のワイヤー様構造を指す。ＮＷは、好ましくは、ＮＷの大部分、例えば、その長さの少なくとも７５％にわたって均一な直径を有する。ＮＷという用語は、ナノロッド、ナノピラー、ナノコラム又はナノウィスカーの使用を包含するものであり、それらのいくつかは、テーパー状末端構造を有する場合もある。ＮＷは、本質的に、その幅又は直径がナノメートル寸法であり且つその長さが通常数百ｎｍ〜数μｍの範囲内である１次元形態であるといえる。理想的には、ＮＷの直径は、５０〜５００ｎｍである。当然のことながら、普通は、ＮＷがある一定の光学モードを閉じ込めて導波路として機能するには、ある特定の直径を有する。この特定の直径は、ＮＷの有効屈折率と発光波長とによって決まる。
理想的には、ＮＷのベース及びＮＷのトップの直径は、ほぼ同一（例えば、互いの２０％以内）であるべきである。
当然のことながら、基板は、複数のＮＷを担持することが好ましい。これは、ＮＷのアレイと呼ばれることがある。しかしながら、一実施形態において、レーザデバイスなどの発光デバイスを単一のＮＷを用いて開発することができると考えられる。
基板用のグラファイト層は、単層又は複数層のグラフェン若しくはその誘導体から成る膜である。グラフェンという用語は、ハニカム結晶構造のｓｐ2結合炭素原子の平面シートを指す。グラフェンの誘導体は、表面修飾されたものである。例えば、水素原子はグラフェン表面に結合してグラフェイン（graphane）を形成することができる。炭素原子及び水素原子と共に酸素原子が表面に結合したグラフェンは、酸化グラフェンと呼ばれる。表面修飾は、化学ドーピング又は酸素／水素若しくは窒素プラズマ処理によっても可能であり得る。
エピタキシーという用語は、「上方に（above）」を意味するギリシャ語起源のｅｐｉと、「規則正しい状態に（in ordered manner）」を意味するｔａｘｉｓに由来する。ＮＷの原子配列は、基板の結晶構造に基づく。これは当技術分野でよく使用される用語である。本明細書において、エピタキシャル成長とは、基板の配向を模倣するＮＷの基板上での成長を意味する。ＮＷはエピタキシャル成長させるのが好ましい。
ＮＷは、金属触媒支援気相−液相−固相（ＶＬＳ）法又は無触媒法を用いてボトムアップ的にグラファイト基板上にランダムに成長させることができる。これらの方法では、ＮＷの長さ及び直径が大きく変動する。ナノ孔パターンを有するマスクを基板上に用いて、位置決めされたＮＷを成長させることによって、より均一なＮＷを得ることができる。ＮＷは、基板上のパターン化されたマスクの孔内で核生成する。これにより、ＮＷは、均一なサイズで、所定の位置に得られる。選択領域成長（ＳＡＧ）は、位置決めされた無触媒ＮＷを成長させる非常に有望な方法である。この方法は、金属触媒がＮＷの成長のための核生成サイトとして機能する金属触媒支援ＶＬＳ法とは異なる。
マスクという用語は、グラファイト層上に直接堆積させたマスク材を指す。理想的には、マスク材は、放出光（赤外、可視、ＵＶ−Ａ、ＵＶ−Ｂ又はＵＶ−Ｃであり得る）を吸収しない。マスクはまた、電気的に非導電性でなければならない。マスクは、Ａｌ2Ｏ3、ＳｉＯ2、Ｓｉ3Ｎ4、ＴｉＯ2、Ｗ2Ｏ3などを含む１つ又は２つ以上の材料を含み得る。その後、マスク材における孔パターンを、電子線リソグラフィー又はナノインプリントリソグラフィー及びドライエッチング又はウェットエッチングを用いて作製することができる。
分子線エピタキシー（ＭＢＥ）は、結晶基板上に堆積物を形成する方法である。ＭＢＥプロセスは、真空中で結晶基板を加熱して、基板の格子構造を活性化させることにより行われる。その後、原子ビーム又は分子量ビームを基板表面に照射する。上記で用いた元素という用語は、その元素の原子、分子又はイオンの適用を包含するものとする。照射された原子又は分子が基板の表面に到達すると、照射された原子又は分子は、以下に詳細に説明するように、基板の活性化された格子構造にぶつかる。時間の経過と共に、また、適切な成長パラメーターを用いることにより、入射原子がＮＷを形成する。
有機金属気相成長法（ＭＯＣＶＤ）とも呼ばれる有機金属気相エピタキシー法（ＭＯＶＰＥ）は、結晶基板上に堆積物を形成するためのＭＢＥの代替方法である。ＭＯＶＰＥの場合、堆積材料は有機金属前駆体の形態で供給され、高温の基板に到達すると分解し、基板表面に原子が残る。さらに、この方法は、基板表面全体にわたって堆積材料（原子／分子）を運ぶためにキャリアガス（通常、Ｈ2及び／又はＮ2）を必要とする。他の原子と反応するこれらの原子は、基板表面上にエピタキシャル層を形成する。堆積パラメーターを注意深く選択することにより、ＮＷが形成される。
当然のことながら、本発明のデバイスに使用されるＮＷは発光領域を含む。発光領域は真性領域を含み得る。発光領域内の注入／励起されたキャリアは、好ましくは、再結合して発光する。好ましくは、発光領域は、量子井戸、量子ドット、超格子、多重量子井戸又は多重量子ドットのようなヘテロ構造を１つ又は複数含む。好ましくは、量子井戸及び量子ドットは、それぞれ、直接遷移型量子井戸及び直接遷移型量子ドットである。理想的には、発光領域の真性領域は、１つ又は複数の量子ヘテロ構造を含み得る。発光領域の真性領域は、２つのクラッド領域に挟まれ得る。クラッド領域の一方はｐ型ドープ領域であり得る。他方のクラッド領域はｎ型ドープ領域であり得る。当然のことながら、真性領域がｎ型領域とｐ型領域とに挟まれることにより、ＮＷ内にｐｉｎ接合が形成される。
ＮＷは、電子ブロック層若しくは正孔ブロック層、ヘテロ接合（例えばＧａＮ／ＡｌＮヘテロ接合又は短周期超格子を含み得る。正孔ブロック層及び／又は短周期超格子はＮＷのｎ型領域内にあり得、別個の電子ブロック層及び／又は短周期超格子はＮＷのｐ型領域内にあり得る。いわゆる（バンドギャップ）「グレーディング層」としての短周期超格子は、発光領域へのキャリア輸送、ひいてはレーザ性能を向上させるために必要とされ得る。
接合の方向は重要ではない（例えば、接合はｎ−ｉ−ｐでもｐ−ｉ−ｎでもよい）。ほとんどの場合、まずｎ型ドープ領域を成長させ、続いて、ｐ型ドープ領域を成長させるか又は真性領域とｐ型ドープ領域とを成長させるのが好ましい。
ヘテロ構造（例えば、量子井戸、量子ドット、超格子又は多重ＱＷ／ＱＤ）の性質は、ＮＷ自体の性質によって決まるが、当業者によれば容易に決定されよう。
ＱＷは、２つのよりバンドギャップの高い材料の領域に挟まれた低いバンドギャップの材料の領域を含む。よりバンドギャップの低い領域の幅は、ドブロイ波長程度のサイズであり、２つのよりバンドギャップの高い材料の領域の間に延びる。よりバンドギャップの低い材料は、よりバンドギャップの高い材料と接する２つのヘテロ接合部においてポテンシャルエネルギーの不連続な部分を形成する。ポテンシャルエネルギーの不連続な部分は、ＱＷバンド構造の伝導帯及び／又は価電子帯に、キャリアをよりバンドギャップの低い材料に閉じ込めるための１次元ポテンシャル井戸を画定する。このポテンシャル井戸により、１つ又は複数の離散的エネルギー準位が形成されることになる。よりバンドギャップの低い領域内のキャリアは、ポテンシャル井戸に閉じ込められると、ある１つの離散的エネルギー準位を取る。
ＱＤは、よりバンドギャップの高い材料の領域によって実質的に取り囲まれた、低いバンドギャップの材料の領域を含む。よりバンドギャップの低い領域の寸法は、ドブロイ波長程度のサイズである。よりバンドギャップの低い領域は、よりバンドギャップの高い材料と接するヘテロ接合部においてポテンシャルエネルギーの不連続な部分を形成する。これらのポテンシャルエネルギーの不連続な部分は、ＱＤバンド構造の伝導帯及び／又は価電子帯に３次元ポテンシャル井戸を画定する。この３次元ポテンシャル井戸は、３次元のすべての次元において、よりバンドギャップの低い領域にキャリアを閉じ込め得、１つ又は複数の離散的エネルギー準位が形成され得る。よりバンドギャップの低い領域内のキャリアは、ポテンシャル井戸に閉じ込められると、ある１つの離散的エネルギー準位を取り得る。
分布ブラッグ反射鏡（ＤＢＲ）は、ある周波数域内でほぼ全反射を実現するために用いられ得る、交互に重なる誘電体層又は半導体層から成る周期構造である。それは、屈折率の異なる材料が交互に重なる複数の層で形成される構造、又は、誘電体導波路の何らかの特性（高さなど）を周期的に変化させ、その結果として該導波路の有効屈折率が周期的に変化することによって形成される構造である。本発明のＤＢＲは、誘電体であってもよく（その場合、グラファイト基板が電荷注入器となる）、半導体であってもよい。ＤＢＲは、グラファイト層と電気的に接触していてもよく、透明スペーサ層によってグラファイト層から隔てられていてもよい。透明という用語は、デバイスによって放出される光に対して透明であることを意味する。
金属ミラーは、Ａｌ層などの、光を反射する金属の層である。共振キャビティ又は光キャビティという用語は、２つのＤＢＲ又は金属ミラーの間の領域として定義され、従って、通常はＮＷである。
［発明の詳細な説明］
本発明は、グラファイト基板上に成長させたＮＷをベースとしたレーザ又はＬＥＤなどの発光デバイスの作製に関する。本発明のＮＷレーザは、垂直共振器面発光レーザ（ＶＣＳＥＬ）、すなわち、ＮＷ ＶＣＳＥＬであることが好ましい。以下に、ＮＷ ＶＣＳＥＬの構造をより詳細に説明する。本発明のＮＷ ＬＥＤは、共振器型発光ダイオード（ＲＣＬＥＤ）、すなわち、ＮＷ ＲＣＬＥＤであることが好ましい。ＮＷ ＲＣＬＥＤの構造は、ＮＷ ＶＣＳＥＬと同じであってもよいが、動作時には、ＮＷ ＲＣＬＥＤは、レーザ発振閾値以上ではなく、レーザ発振閾値未満で動作するように構成される。このため、当然のことながら、以下のＮＷ ＶＣＳＥＬについての説明は、ＮＷ ＲＣＬＥＤの構造も説明している。また、当然のことながら、レーザ閾値未満での動作時には、ＮＷ ＶＣＳＥＬを、ＮＷ ＲＣＬＥＤであるとみなし得る。ＮＷ ＲＣＬＥＤはレーザ閾値未満で動作するため、ＮＷ ＲＣＬＥＤから出力される光は自然放出を主に含む。レーザ発振閾値以上での動作時にＮＷ ＶＣＳＥＬから出力される光は、誘導放出を主に含む。
ＶＣＳＥＬは、モノリシックレーザ共振器を備えた半導体レーザ、より具体的にはレーザダイオードであり、放出光は、基板表面に垂直な方向、すなわち、グラファイト表面に垂直な方向に、デバイスから出ていく。共振器（キャビティ）は、通常、２つの半導体若しくは誘電体分布ブラッグ反射鏡（又は金属ミラー）によって画定される。本発明の場合、トップの（第２の）ＤＢＲ又は金属ミラーは任意であるが、第２のＤＢＲ又は金属ミラーが用いられるのが好ましい。
それらのＤＢＲ又は金属ミラーの間に、発光領域を含むＮＷが存在する。発光領域は、本明細書中、活性領域又は利得媒質と称される場合もある。ＮＷは、通常、ｐ型ドープ領域及びｎ型ドープ領域と、例えば電気励起ＮＷの場合、理想的には真性領域と、を含むように成長させる。ＮＷの真性領域は、該ＮＷの発光領域の一部を形成していてもよく、該ＮＷの発光領域であってもよい。
各ＮＷの発光領域は、量子井戸、量子ドット又は超格子から選択されることが好ましい量子ヘテロ構造などの少なくとも１つのヘテロ構造、好ましくは複数の量子井戸、量子ドット又は超格子を含むことが好ましい。好ましくは、各ＮＷの発光領域は、複数の量子ヘテロ構造を含む。理想的には、発光領域は真性領域を含み、量子ヘテロ構造などのヘテロ構造が真性領域内に含まれる。
ＮＷ内のｐ型ドープ領域は、電子ブロック層を含むことが好ましい。当該電子ブロック層は、ＮＷの性質とＮＷ内のヘテロ構造とによって決まるが、好適な電子ブロック層としては、例えば、ｐ型ＧａＮ領域に含まれたｐ型ＡｌＧａＮ層が挙げられる。
一般に、ｐ型領域の電子ブロック層は、伝導帯に障壁を形成し、好ましくは価電子帯には障壁を形成しない。逆に、ｎ型領域の電子ブロック層（「正孔ブロック層」ともいう）は、価電子帯に障壁を形成し、好ましくは伝導帯には障壁を形成しない。一般に、電子ブロック層は、よりバンドギャップの低い材料の間に挟まれる。
ＮＷには１〜１００の量子井戸／量子ドットが存在し得る。量子井戸／量子ドットは、よりバンドギャップの高い領域の間に配置された低いバンドギャップの領域を含む。よりバンドギャップの高い領域は、キャリアを低いバンドギャップの領域に閉じ込めるためのポテンシャルエネルギー障壁となるため、ＮＷ内の障壁層であると考えられる。当該障壁層は、対象のＩＩＩ Ｖ族材料によって決まる。
理想的には、レーザデバイス全体の合計厚さは、数マイクロメートル、例えば１〜１０マイクロメートルである。使用時には、活性領域が、数十〜数百ｋＡ／ｃｍ2の電流で電気励起され、数ｋＷ／ｃｍ2〜数十ｋＷ／ｃｍ2の範囲の出力を発生させる。電流は２つの電極を介して印加される。一実施形態においては、グラファイト基板が、電流をＮＷに供給することができる一方の電極として機能する。別の実施形態においては、半導体ＤＢＲ／金属ミラーが、一方又は両方の電極として機能する。必要に応じて、デバイスに外部電極を設けることも可能である。
従って、本発明のレーザデバイスは、グラファイト表面に平行な２つの分布ブラッグ反射鏡（ＤＢＲ）又は金属ミラーを含むことが好ましい。これらのミラーは、光を発生させる、例えばレーザ光やＬＥＤ光を発生させるための量子井戸／量子ドット又は超格子を含むことが好ましい１つまたは複数のＮＷを含む光キャビティ（又は共振キャビティ）を画定する。ＮＷは、理想的には、ｐｉｎ接合を含み、量子井戸／量子ドット又は超格子は、理想的には、真性領域内に存在する。
以下に詳細に説明するように、平面ＤＢＲミラーは、より高い屈折率とより低い屈折率とが交互に重なる層を含む。特に、ＤＢＲ内のブラッグ反射層は、通常、材料中のレーザ波長の１／４とほぼ等しい（又はその何倍か、例えば５／４の）厚さを有し、９９％という高い強度反射率をもたらす。ＶＣＳＥＬにおいては、利得領域の短い軸長を埋め合わせるために、反射率の高いミラーが必要とされる。
半導体ＤＢＲの場合、上下のＤＢＲがｐ型材料及びｎ型材料（又はその逆）としてドーピングされ、ダイオード接合に寄与するのが好ましい。グラファイト基板が電流注入器として用いられるのであれば、グラファイト層に最も近いＤＢＲは導電性を有していなくてもよい。従って、本発明は誘電体ＤＢＲの使用を想定している。
本発明のＮＷ ＶＣＳＥＬは、２００ｎｍ〜１６００ｎｍの波長を有する光を発生させる発光領域を含むことが好ましい。赤外波長領域の場合には、これは、ガリウムヒ素アンチモン（ＧａＡｓＳｂ）を含む発光領域をＧａＡｓ及びアルミニウムガリウムヒ素（ＡｌxＧａ1-xＡｓ）（但し、ｘは通常０．２５〜１．００である）から成るＤＢＲと共に用いることによって実現可能である。このため、例えば、発光領域は、低いバンドギャップの領域にＧａＡｓＳｂを有し、高いバンドギャップの領域にＧａＡｓ又はＡｌＧａＡｓを有する量子ヘテロ構造（例えば、量子井戸／ドット）を含み得る。
ＡｌＡｓも通常用いられる。これは、ＧａＡｓ／ＡｌＡｓ ＤＢＲに必要なブラッグ対が少ないためである。ＧａＡｓ−Ａｌ（Ｇａ）Ａｓ系は、ＶＣＳＥＬにＤＢＲを作製するのに好まれる。これは、組成を変更しても材料の格子定数が大きく変化しないからである。しかしながら、ＡｌＧａＡｓの屈折率は、Ａｌ部分を増加させるにつれて比較的大きく変化するので、その他の候補となる材料系と比較して、効率的なＤＢＲを形成するために必要とされる層数が最小限に抑えられる。
２００〜４００ｎｍなどのより低い光の波長の場合には、誘電体ＤＢＲ又は金属ミラーが好ましく用いられる。可視光波長の場合には、Ａｌ（Ｇａ）Ｎ／ＧａＮ ＤＢＲ、誘電体ＤＢＲ又は金属ミラーが好ましい選択肢である。
ＵＶ域の光を提供するために、ＮＷの発光領域は、ＡｌＧａＮを含み、好ましくはＡｌ（Ｇａ）Ｎ／ＡｌＧａＮ ＤＢＲ、誘電体ＤＢＲ又は金属ミラーと共に含む。
従って、本発明にかかるデバイスは、グラファイト基板上にエピタキシャル成長させた複数のＮＷを含むことが好ましい。各ＮＷは、グラファイト基板から突出し、発光領域を含む。理想的には、発光領域は、真性領域を含み、ｐドープ領域とｎドープ領域との間に配置されてｐｉｎ接合を形成する。好ましくは、発光領域は、１つ又は複数の量子ヘテロ構造（例えば、１つ又は複数の量子井戸あるいは１つ又は複数の量子ドット）を含み、該量子ヘテロ構造は理想的には真性領域内に配置される。
ＮＷレーザをその長さが基板の平面から延出するように配向し、且つ、ＮＷの長さに沿って光を循環させるための手段を設ける（例えば、ＮＷの両端にミラーを設ける）ことにより、ＮＷは、ＮＷ ＶＣＳＥＬを形成し得る。同様に、ＮＷ ＬＥＤをその長さが基板の平面から延出するように配向し、且つ、ＮＷ ＬＥＤの長さに沿って光を循環させるための手段を設ける（例えば、ＮＷ ＬＥＤの両端にミラーを設ける）ことにより、ＮＷ ＬＥＤは、ＮＷ ＲＣＬＥＤを形成し得る。
好ましくは、ＮＷ ＶＣＳＥＬ及びＮＷ ＲＣＬＥＤは、それぞれが配置された基板の水平面から実質的に垂直な方向に長さを有する。このため、当然のことながら、一般に、ＮＷ ＶＣＳＥＬ及びＮＷ ＲＣＬＥＤは、基板の平面と実質的に平行な方向に光を放出するのではなく、基板の水平面に対して傾斜した方向に光を放出する。
完全性を期すために、何らかの理由により、ＮＷは、ヘテロ構造を含まない場合もある。本発明は、全てのＮＷが必要なヘテロ構造を有するものとするデバイスに関するものであるが、ＮＷがこのようなヘテロ構造を含まないデバイスを包含するものとする。理想的には、すべてのＮＷが、必要なヘテロ構造を含む。
ＮＷをエピタキシャル成長させることにより、形成された材料に均質性が付与され、例えば、機械的特性、光学的特性又は電気的特性など、様々な最終特性を向上させ得る。
エピタキシャルＮＷは、固体、気体又は液体の前駆体から成長させてもよい。基板は、種結晶としての機能を果たすため、堆積したＮＷは、基板と同様の格子構造及び／又は配向になり得る。これは、多結晶膜又は非晶質膜を単結晶基板上にさえ堆積する、他の薄膜堆積法とは異なる。
ＩＩＩ−Ｖ族化合物半導体ＮＷは、ｐ型ドープ領域とｎ型ドープ領域とを含み得る。ｐ型ドープ領域は、ｎ型ドープ領域と直接接触していてもよい。しかしながら、好ましくは、ｐ型ドープ領域は、発光領域によってｎ型ドープ領域から隔てられる。当然のことながら、ｐ型ドープ領域、発光領域及びｎ型ドープ領域の配置は、二重ヘテロ構造又は多重ヘテロ構造を形成し得る。ｐ型ドープ領域及びｎ型ドープ領域は、キャリアを発光領域に注入するように配置され得る。キャリア注入は、ｐ型ドープ領域及びｎ型ドープ領域に電界及び／又は電流が印加されると起こり得る。当然のことながら、ｐ型ドープ領域及び／又はｎ型ドープ領域に電流を供給するためにグラファイト基板が用いられてもよい。
発光領域が真性領域を含む実施形態において、ｐ型ドープ領域、真性領域及びｎ型ドープ領域の配置は、いわゆるｐｉｎ構造を形成し得る。
また、当然のことながら、発光領域は、ＮＷレーザ／ＬＥＤの活性領域（すなわち、利得媒質）を形成するように配置され得る。
ＩＩＩ−Ｖ族化合物半導体ＮＷは、更に、又はあるいは、１つ又は複数の電子正孔ブロック層を含み得る。電子ブロック層は、発光領域と隣接して配置され得る。好ましくは、１つ又は複数の電子ブロック層がｐ型ドープ領域に配置され得る。更に、又はあるいは、１つ又は複数の電子ブロック層がｎ型ドープ領域に配置され得る。好ましくは、ｐ型領域の電子ブロック層は、発光領域からの電子の漏れを実質的に阻止するように配置される。例えば、ｐ型領域の電子ブロック層が、発光領域の伝導帯からの電子の漏れを阻止し、ｎ型領域の電子ブロック層が、発光領域の価電子帯からの正孔の漏れを阻止し得る。
デバイスは、任意に、ＩＩＩ−Ｖ族化合物半導体ＮＷの上に配置された第２の光反射手段を有し得る。第２の光反射手段は、ＤＢＲ又は金属層であり得る。任意に、第２の光反射手段は、上記第１の光反射手段と同じであってもよい。しかしながら、好ましくは、第２の光反射手段は、第１の光反射手段よりも低い反射率を有し得る。好ましくは、第２の光放出手段は、ＮＷから出射する光をＮＷに帰還させるように配置される。
当然のことながら、第１の光反射手段と第２の光反射手段との間にＮＷを配置することにより、光共振器（すなわち、光を循環させるための光キャビティ）が画定される。好ましくは、第１の光反射手段と第２の光反射手段とは、ＮＷ内、好ましくは発光領域内への光帰還を実現するように配置される。例えば、第１の光反射手段は、ＮＷからの入射光を反射してＮＷ内に戻すように配置され得る。第２の光反射手段は、ＮＷからの入射光を反射してＮＷ内に戻すように配置され得る。第１の光反射手段からの反射光は第２の光反射手段に向かって伝搬し得、第２の光反射手段からの反射光も第１の光反射手段に向かって伝搬し得る。これにより、第１の光放出手段及び第２の光放出手段は、ＮＷから出射する光を循環させられるように、ＮＷに光を帰還させるように配置され得る。好ましくは、第１の光放出手段及び第２の光放出手段は、発光領域から出射する光を循環させられるように、発光領域に光を帰還させる。
ここで、本発明のデバイスの各部をより詳細に説明する。
提案するＮＷ／グラフェン・ハイブリッドレーザ／ＬＥＤ構造の利点は下記の通りである。
１．柔軟な機能性。量子ヘテロ構造（すなわち、量子井戸／ドットなどの低次元構造）は、２次元（２Ｄ）異方性形状（例えば、リッジ／リブ型レーザ）を有すると考えられるデバイスと比較すると、はるかに良好に制御可能であり、径方向及び軸方向のいずれにおいてもＮＷに組み込むことが可能である。このようにして、量子ヘテロ構造を有するＮＷは、それぞれの利得媒質（すなわち、発光領域）における利得を増大させることができる。
２．コンパクトな設計。各ＮＷは、それ自体が、利得媒質が一体化されたレーザキャビティである。
３．フォトニック結晶（ＰＣ）効果の創出。例えば、ＮＷは、ＮＷからの発光波長程度のピッチのアレイに配置され得る。アレイのパラメーター（例えば、ピッチ）を特定の回折条件を満たすように調整することによって、ＮＷアレイは、レーザ発振性能の向上のためのＰＣとして働くことが可能になる。
４．エピタキシャル基板及び電流注入器。グラフェンは、電気伝導性および熱伝導性が高いことにより、ＮＷを成長させるためのエピタキシャル基板としても効率の良い電流注入器としても使用できる。
５．本発明によれば、ＮＷ（例えば、ＮＷアレイ）をいかなるＤＢＲ（ガラス上に作られた絶縁性酸化物ＤＢＲであっても）又は金属ミラー上にも配置する（例えば、作製する）ことが可能である。
６．透明コンタクト。グラフェンは全波長に対して透明であるため、グラフェンは、ＩＲからディープＵＶの全域で高い光透過性を可能にすることができ、それによって基板側のミラーからの吸収損失を最小限に抑えられる。
［ナノワイヤの成長用基板］
ＮＷを成長させるために使用される基板は、グラファイト基板であり、特にグラフェンである。
本明細書で使用するグラフェンという用語は、ハニカム（六方晶）結晶格子に高密度に充填されたｓｐ2結合炭素原子の平面シートのことを指す。このグラファイト基板は、好ましくは厚さ２０ｎｍ以下とする。理想的には、１０層以下、好ましくは５層以下のグラフェン又はその誘導体（これは、数層グラフェンと呼ばれる）を含むものとする。特に好ましくは、グラフェンの１原子厚の平面シートである。
結晶又は「フレーク」形態のグラファイトは、積層された多くのグラフェンシート（すなわち、１１シート以上）から成る。よって、グラファイト基板とは、１枚又は複数枚のグラフェンシートから形成されたものである。
基板の厚さは一般に、２０ｎｍ以下であるのが好ましい。グラフェンシートを積層し、面間隔が０．３３５ｎｍのグラファイトを形成する。好ましいグラファイト基板は、そのような層をほんの数層有するのみであり、理想的には厚さが１０ｎｍ未満であってもよい。更により好ましくは、グラファイト基板の厚さは５ｎｍ以下であってもよい。一般に、基板の面積は制限されない。この面積は、０．５ｍｍ2以上、例えば、５ｍｍ2以下又はそれ以上、例えば１０ｃｍ2以下と大きくてもよい。よって、基板の面積は、実用性によってのみ制限される。
あるいは、グラファイト基板は、化学蒸着（ＣＶＤ）法を用いてＮｉ膜又はＣｕ箔上に成長させることもできる。この基板は、例えば、Ｃｕ、Ｎｉ若しくはＰｔから成る金属膜又は金属箔上でＣＶＤ成長させたグラフェン基板であってもよい。
これらのＣＶＤ成長させたグラファイト層は、エッチングにより又は電気化学的剥離法によりＮｉ又はＣｕ膜等の金属箔から化学的に剥離することができる。次いで、剥離後のグラファイト層を、ＮＷ成長用の支持キャリアに転写し堆積させる。剥離及び転写中、電子ビームレジスト又はフォトレジストを用いて、薄いグラフェン層を支持してもよい。これらの支持材料は堆積後にアセトンにより容易に除去することができる。
場合によっては、基板（及び透明スペーサ層）としてグラフェンガラスが好ましいこともある。グラフェンガラスは、ＣＶＤを用いてガラス基板の上にグラフェンを直接形成することによって作製される。グラフェンガラスの使用により、面倒で破壊的な転写手順を行わずに済む。グラフェンをガラス上に直接成長させることによって、グラフェンを金属箔上に成長させた後でガラス上に転写するという手順を回避する。
グラファイト基板は、改質することなく使用するのが好ましいが、グラファイト基板の表面を改質してもよい。例えば、水素、酸素、窒素、ＮＯ2又はそれらの組み合わせのプラズマで基板を処理することができる。基板の酸化により、ＮＷの核生成が促進される場合もある。基板を前処理し、例えば、ＮＷ成長前に純度を確保することが好ましい場合もある。ＨＦ又はＢＯＥなどの強酸を用いた処理は、任意である。基板は、イソプロパノール、アセトン又はｎ−メチル−２−ピロリドンで洗浄し、表面不純物を除去してもよい。
清浄化したグラファイト表面は、ドーピングにより更に改質することができる。ドーパント原子又はドーパント分子は、ＮＷを成長させるためのシードとしての役割を果たし得る。ＦｅＣｌ3、ＡｕＣｌ3又はＧａＣｌ3の溶液を、ドーピング工程に使用することができる。
グラファイト層、より好ましくは、グラフェンは、それらの優れた光学的特性、電気的特性、熱的特性及び機械的特性で周知となっている。それらは非常に薄いが非常に強く、軽く、フレキシブルであり、不浸透性である。本発明において最も重要なことは、それらが電気的及び熱的に伝導性が高く、透明であることである。現在商業ベースで使用されているＩＴＯ、ＺｎＯ／Ａｇ／ＺｎＯ、ＡｌドープＺｎＯ及びＴｉＯ2／Ａｇ／ＴｉＯ2等の他の透明導電体と比べて、グラフェンは、はるかに高い透明性（例えば、２００〜４００ｎｍのＵＶスペクトル範囲で透過率９２％超にもなる）及び導電性（１ｎｍ厚でシート抵抗１０００オーム（Ｏｈｍ-1）未満）を有することが実証されている。
［グラファイト基板用支持体］
グラファイト基板は、その上にＮＷを成長させるために、支持されることが必要な場合もある。デバイス内で発生した光（例えば、レーザ光）を反射するために、デバイスが少なくとも１つのＤＢＲ又は金属ミラーを含むことも重要である。よって、使用時には、グラファイト基板に対して通常隣接し且つ平行である１つのブラッグ反射鏡又は金属ミラーが、成長するＮＷとは反対側の表面に存在しなければならない。グラファイト層が高い透明性を有するため、上記ＤＢＲ又は金属ミラーは、ほとんど反射損失なく依然としてその機能を果たすことができる。
デバイスのベースにおいてグラファイト層に隣接するＤＢＲ又は金属ミラーは、通常、光を完全に反射するように設計され、例えば本質的に１００％の光反射鏡である。
デバイスのトップにおいても、ＤＢＲ又は金属ミラーが、グラフェン層と平行であるがＮＷによってグラフェン層から隔てられた状態で、用いられることが好ましい。いくらかの光がデバイスのトップからレーザの形態で放出されるため、この反射鏡は１００％の反射鏡ではあり得ない。当然のことながら、ＤＢＲ又は金属ミラーは、光がどちらの方向にも（但し、ＮＷと平行に）放出されるように切り替え可能である。
従って、ＤＢＲ又は金属ミラーは、ＮＷの成長条件に耐えられる場合は、好都合なことに、成長時のグラファイト基板用の支持体として機能し得る。あるいは、支持されたグラフェン上でＮＷを最初に成長させた後、該グラフェン／ＮＷを支持体から剥離し、ＤＢＲ／金属ミラー上に載置する。
別の実施形態においては、透明スペーサ層（例えば、ガラス又は溶融シリカ）が、キャビティ長又はグラファイト層／スペーサ層／ＤＢＲ積層体の反射率のいずれかを調整するために、ＤＢＲとグラファイト基板との間に設けられるかもしれない。よって、この透明スペーサ層がグラフェン用の支持体として機能し得る。透明スペーサ層が存在する場合、ＤＢＲとグラファイト層とは電気的に接触しない。その場合は、誘電体ＤＢＲを採用し、グラファイト層を電流注入器として用いるのが通例である。
好ましいスペーサ層の例としては、溶融シリカ、溶融石英、溶融アルミナ、サファイア、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＮ又はＡｌＮの透明層が挙げられる。当業者には、スペーサ層の選択及びその厚さが、デバイスが発光する光の波長とスペーサ層の機能とに応じて変わり得ることが理解されよう。光の１つの波長に対して、透明な層もあれば、そうでない層もある。例えば、ＧａＡｓは、ＩＲレーザ光に対して透明である。グラフェンガラスの使用が好ましく、その場合、グラフェンガラスは、グラファイト基板及びスペーサ層の両方となる。
しかしながら、支持体はＤＢＲも含むことが好ましい。透明な支持体を使用することの別の利点は、キャビティのサイズが大きくなることである。このようにしてキャビティのサイズを大きくすることを用いてキャビティ内部の縦モード間隔を変更し得る。支持体が反射層を含まない場合、例えば反射層、支持層及びグラファイト層から成る三層ベース構造を形成するために、支持体に反射層を設けることができる。この実施形態では、支持層は不活性且つ透明でなければならない。支持体は、支持体／ミラー／グラファイト層という順序でもよく、その場合、支持体は透明でなくてもよい。
本明細書において使用される透明という用語は、支持体が、光、特にレーザ光を透過させることを意味する。
理論的には、ＮＷが成長した後、支持体を（例えば、エッチングによって）除去してもよく、或いはＮＷを担持するグラファイト基板を支持体から剥離することができる。従って、支持されたグラファイト層上でＮＷを成長させ、グラファイト基板をＮＷと共に剥離することによって支持体を除去し、本発明のデバイスを作製するためにブラッグ反射鏡又は金属ミラー上に配置することは、本発明の範囲内である。
［ナノワイヤ］
商業的に重要なＮＷを製造するためには、これらが基板上にエピタキシャル成長することが好ましい。また、基板に垂直に、よって、理想的には［０００１］（六方晶構造の場合）方向又は［１１１］方向（立方晶構造の場合）に成長することも理想的である。
本発明者らは、半導体ＮＷ内の原子とグラフェンシート内の炭素原子との可能な格子整合を確定することにより、グラファイト基板上でのエピタキシャル成長が可能であることを見出した。
グラフェン層における炭素−炭素結合長は、約０．１４２ｎｍである。グラファイトは六方晶構造を有する。本発明者らは、成長するＮＷ材料とグラファイト基板との間の格子不整合が非常に低くなり得るため、グラファイトが半導体ＮＷを成長させる基板となり得ることに以前気づいた。
本発明者らは、グラファイト基板の六方対称性と、立方晶構造を有する［１１１］方向に成長するナノワイヤの（１１１）面内（又は六方晶構造を有する［０００１］方向に成長するナノワイヤの（０００１）面内）の半導体原子の六方対称性とにより、成長するナノワイヤと基板との間で格子整合を得ることができることに気づいた。これに関する科学の包括的な説明は、ＷＯ２０１３／１０４７２３号に見られる。
理論によって制限されることを望むものではないが、グラファイト層内の炭素原子の六方対称性と、立方晶構造を有する［１１１］方向に成長するＮＷの（１１１）面内（又は六方晶構造を有する［０００１］結晶方向に成長するＮＷの（０００１）面内）の原子の六方対称性とにより、半導体原子がグラファイト基板の炭素原子よりも上方に、理想的には六方パターンに配置された場合、グラファイト基板と半導体との間に緊密な格子整合が得られる。これは新規かつ驚くべき発見であり、グラファイト基板上でのＮＷのエピタキシャル成長を可能にし得る。
ＷＯ２０１３／１０４７２３号に記載されているような半導体原子の異なる六方配列は、このような材料の半導体ＮＷを鉛直に成長させ、薄い炭素系グラファイト材の上に自立ＮＷを形成することを可能にし得る。
成長するＮＷと基板との間に格子不整合がないことが理想的であるが、ＮＷは、例えば、薄膜よりもはるかに大きな格子不整合に対応できる。本発明のＮＷは、基板との格子不整合が最高約１０％であってもよく、エピタキシャル成長は依然として可能である。理想的には、格子不整合は、７．５％以下であるべきで、例えば、５％以下などである。
六方晶ＧａＮ（ａ＝３．１８９Å）、六方晶ＡｌＮ（ａ＝３．１１１Å）のように、半導体によっては、格子不整合が非常に小さい（＜約２％）ため、これらの半導体ＮＷの優れた成長が期待できる。
ＮＷの成長は、フラックス比により制御することができる。本発明において成長させるＮＷの長さは、２５０ｎｍ〜数マイクロメートル、例えば、最高１０マイクロメートルであってもよい。好ましくは、ＮＷの長さは少なくとも１マイクロメートルである。複数のＮＷを成長させる場合、それらが全てこれらの寸法要件を満たすのが好ましい。基板上に成長させるＮＷの少なくとも９０％は、長さが１マイクロメートル以上であるのが理想的である。実質的に全てのＮＷの長さが、少なくとも１マイクロメートルであるのが好ましい。
ＮＷの長さは重要である。理想的には、レーザデバイスによって放出される光のＮＷ内部での波長の半整数倍と等しい長さになるようにＮＷを成長させる。各ＮＷの光キャビティの長さがＮＷによって放出される光の波長の倍数と等しくなるようにＮＷを成長させてもよい。設けられ得るスペーサ層の厚さは、所望の長さの光キャビティが得られるように考慮され得る。
さらに、成長させたＮＷが同じ寸法、例えば、互いの１０％以内の寸法を有することが好ましい。よって、基板上のＮＷの少なくとも９０％（好ましくは、実質的に全て）が、同一の直径及び／又は同一の長さ（すなわち、互いの直径／長さの１０％以内）であるのが好ましい。従って、本質的に、当業者は、均質性と、寸法が実質的に同一であるＮＷとを求めている。
ＮＷの長さは、成長プロセスが実行される時間の長さによって制御されることが多い。プロセスの時間が長い程、通常、ＮＷは（かなり）長くなる。
ＮＷは、通常、六角形の断面形状を有する。ＮＷの断面直径（すなわち、その厚さ）は、２５ｎｍ〜数百ｎｍ、例えば３００ｎｍであり得る。上述の如く、直径は、理想的には、ＮＷの大部分にわたって一定である。ＮＷの直径は、下記に更に説明するように、ＮＷの作製に使用される原子の割合を操作することにより制御することができる。
さらに、ＮＷの長さ及び直径は、それらが形成される温度に影響され得る。高い温度は、高いアスペクト比（すなわち、より長い及び／又はより薄いＮＷ）をもたらす。直径は、マスク層のナノ孔開口サイズを操作することによっても制御することができる。当業者は、成長プロセスを操作し、所望の寸法のＮＷを設計することができる。
本発明のＮＷは、少なくとも１つのＩＩＩ−Ｖ族化合物半導体から形成される。好ましくは、ＮＷは、後述するように各ＮＷ内に発光領域を生成するように成長させたＩＩＩ−Ｖ族化合物から成る。好ましくは、上記発光領域はそれぞれヘテロ構造を含む。複数の異なるＩＩＩ−Ｖ族化合物が存在することになるが、存在する全ての化合物が、ＩＩＩ−Ｖ族化合物であることが好ましい。
ＩＩＩ族元素の選択肢は、Ｂ、Ａｌ、Ｇａ、Ｉｎ及びＴｌである。好ましい選択肢は、Ｇａ、Ａｌ及びＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。全てが好ましく、特にＮが好ましい。
勿論、ＩＩＩ族から２つ以上の元素及び／又はＶ族から２つ以上の元素を使用することも可能である。ＮＷ製造用の好ましい化合物としては、ＡｌＡｓ、ＧａＳｂ、ＧａＰ、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＧａＡｓ、ＧａＡｓＳｂ、ＩｎＰ、ＩｎＮ、ＩｎＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ又はＡｌＧａＡｓが挙げられる。Ｎと組み合わせたＡｌ、Ｇａ及びＩｎをベースとする化合物が最も好ましい。ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ又はＡｌＮの使用が非常に好ましい。
ＮＷは、（後述の任意のドーピング原子と共に）Ｇａ、Ａｌ、Ｉｎ及びＮから成るのが最も好ましい。
二元材料の使用が可能である一方で、本発明においては、ＡｌＧａＮのような、１つのＶ族アニオンと共に２つのＩＩＩ族カチオンが存在する三元ＮＷの使用が好ましい。従って、この三元化合物は、式ＸＹＺ（但し、ＸはＩＩＩ族元素であり、ＹはＸとは異なるＩＩＩ族であり、ＺはＶ族元素である）のものであってもよい。ＸＹＺにおけるＸのＹに対するモル比は、好ましくは０．１〜０．９であり、すなわち、上記式は、好ましくはＸxＹ1-xＺ（但し、添字ｘは０．１〜０．９である）である。
四元系も使用することが可能であり、式ＡxＢ1-xＣyＤ1-y（但し、Ａ及びＢは異なるＩＩＩ族元素であり、Ｃ及びＤは異なるＶ族元素である）で表すことができる。ここでも、添字ｘ及びｙは、通常、０．１〜０．９である。他の選択肢は、当業者には明らかであろう。
ＧａＡｓ、ＩｎＧａＮ、ＡｌＧａＮ及びＡｌＩｎＧａＮのＮＷの成長が、特に好ましい。これらのＮＷを含むデバイスによって放出される光の波長は、Ａｌ、Ｉｎ及びＧａの含有量を操作することにより調整することができる。また、ＮＷのピッチ及び／又は直径を変化させ、放出される光の性質を変えることができる。
［ドーピング］
本発明のＮＷは、発光領域（すなわち、利得媒質）を含む。各利得媒質は、光を発生させるために用いることができる。ＮＷをアレイ状に配置すると、ＮＷは光学的に結合されて発光し得る。そのため、ＮＷは、理想的には、少なくとも１つのよりバンドギャップの低い部分／インサート、量子井戸、量子ドット又は超格子などの少なくとも１つのヘテロ構造を含むことが必要である。ｐｉｎ接合の真性領域が少なくとも１つの量子井戸、量子ドット又は超格子を含んでいるのが非常に好ましい。従って、本発明のデバイスは、ｐ型半導体領域とｎ型半導体領域との間に非ドープ真性半導体領域を備えていることが好ましい。
ＮＷは、発光領域内にキャリアを励起／注入するために、光励起または電気励起され得る。
光励起デバイスでは、真性領域が、ヘテロ構造化された活性利得媒質を含み得る。多くの場合、利得媒質は、１０以上の周期分、例えば２０以上の周期分などのヘテロ構造化された活性利得媒質を含み得、活性利得媒質の各部分の厚さは例えば１００ｎｍである。活性利得媒質の成長後、発光の向上を目的として、発光領域及び／又は各ヘテロ構造の表面をパッシベーションするためにパッシベーション層（例えば、シェル層）を追加してもよい。
当然のことながら、光励起デバイスは、ドーピングを含まなくてよい、つまり、例えば、ｎ型ドープ領域とｐ型ドープ領域とを含まなくてよい。
電気励起デバイスでは、ｎ型ドープ領域とｐ型ドープ領域とを設けることによって、キャリア（すなわち、電子及び／又は正孔）をより効率よく発光領域（例えば、量子ヘテロ構造を含み得る真性領域）に注入することが可能になる。前述のように、発光領域内の注入キャリア、及び／又は励起キャリアは、再結合（例えば、１つの電子−正孔対が再結合）して発光し得る。量子ヘテロ構造において見られる量子キャリア閉じ込め効果により、量子ヘテロ構造は、バルク真性材料などのバルク材料よりも効率のよいキャリア再結合を示す。バルク材料は、通常、連続したエネルギー準位を有すると考えられる。これに対して、量子ヘテロ構造は、通常、少なくとも１つの離散的なエネルギー状態を有する。
ドーピングは、通常、例えば、ＭＢＥ又はＭＯＶＰＥによる成長中に、ＮＷに不純物イオンを導入することを必要とする。ドーピングレベルは、約１０15／ｃｍ3〜１０20／ｃｍ3に制御することができる。ＮＷは、必要に応じてｐ型ドープ領域及び／又はｎ型ドープ領域を設けるためにドープすることができる。ドープされた半導体は、外因性導体（extrinsic conductor）である。
真性半導体にドナー（アクセプタ）不純物をドープすることにより、ｎ（ｐ）型半導体／領域は、正孔（電子）濃度よりも高い電子（正孔）濃度を有する。ＩＩＩ−Ｖ族化合物用の好適なドナー（アクセプタ）は、Ｓｉ（Ｍｇ、Ｂｅ又はＺｎ）であり得る。ドーパントは、成長プロセスの間に、又は形成後のＮＷのイオン注入により導入することができる。
ＮＷ内に量子ドット、量子井戸又は超格子構造を作成するためには、一般に、ＮＷバルク内に、非常に薄い、多くの場合わずか数ナノメートルのサイズである半導体層を形成することが必要とされる。それらの層は非常に薄いため、光学的特性及び電子的特性が、より厚い層とは異なる。
よって、量子ヘテロ構造を含む場合は、本発明のＮＷは、単一のＩＩＩ−Ｖ族材料から成るものではない。それらのＮＷはヘテロ構造化されているため、少なくとも２つの異なる半導体化合物を含む。ＮＷのバルク材料組成物（量子ヘテロ構造の低いバンドギャップの領域よりもバンドギャップが高いことが好ましい）に第２のＩＩＩ−Ｖ族半導体の薄い層を挿入することによって、光を発生させるための量子ヘテロ構造を有するＮＷを作製し得る。
量子閉じ込めを実現するためには、前述したように、量子ヘテロ構造の低いバンドギャップの領域（例えば、層）が、通常、ドブロイ波長程度のサイズである必要がある。例えば、量子井戸ヘテロ構造の低バンドギャップ層を、該低バンドギャップ層のエネルギー準位が量子化されるように、数ｎｍ（１〜２０ｎｍなど）の厚さに成長させてもよい。量子井戸は１次元でのみ量子閉じ込めが起こり、量子ドットは３次元の全てで量子閉じ込めが起こる。超格子（すなわち、半導体超格子）は、量子閉じ込め構造（量子井戸又は量子ドット）から成る周期的構造であり、障壁層が、トンネル効果によるキャリア輸送を量子井戸／量子ドット間で生じさせるほどに薄い（通常、数ナノメートルである）。短周期超格子も、バンドギャップを調整するのに適用可能であり、成長方向に沿って障壁層の厚さを増加（減少）させ井戸層の厚さを減少（増加）させることによってバンドギャップをグレーディングし、電荷キャリアが受けるバンドギャップを大きく（小さく）する。このようなグレーディング超格子は、例えば、ドープ領域において、よりバンドギャップの低い材料部分とよりバンドギャップの高い材料部分との間で、バンドギャップの異なるこれら２つの材料間の多数キャリア輸送特性を改善するために用いることができる。
量子ドットは、薄いＧａＡｓＳｂ層をバンドギャップの低い領域として用い、ＧａＡｓ層をバンドギャップの高い領域として（よって、この場合はＧａＡｓ層が障壁領域として機能する）用いて形成され得る。本発明のＮＷは、径方向又は軸方向にヘテロ構造形態を有するように成長させることができる。例えば、軸方向にヘテロ構造化されたＮＷの場合、ｐ型ドープされたコアを最初に成長させた後、ｎ型ドープされたコアを続けて成長させる（又はその逆）ことによりｐｎ接合を軸方向に形成することができる。真性領域は、ｐｉｎ型のＮＷの場合、ドープされたコアの間に配置することができる。成長プロセス中に供給される元素を変えることにより、ヘテロ構造又は量子ヘテロ構造を真性領域に導入することができる。径方向にヘテロ構造化されたＮＷの場合、ｐ型ドープされたＮＷを最初に成長させた後、真性シェル、次いでｎ型ドープされた半導体シェルを成長させる（又はその逆）ことによりｐｉｎ接合を径方向に形成することができる。成長プロセス中に供給される元素を変えることにより、量子ヘテロ構造を真性領域に導入することができる。
ｐｉｎ型ＮＷでは、電荷キャリアがそれぞれのｐ領域及びｎ領域に注入されると、それらはｉ領域で再結合し、前述のように、この再結合により光が生成される。
ＵＶ光（例えば、レーザ光）を提供するための好ましい実施形態において、ＮＷは、ｐｉｎ構造を含み得る。ｉ領域は、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ＞ｙ）多重量子井戸／量子ドット又は超格子構造から成り得る。ｐ領域は、少数キャリア（電子）のｐ領域へのオーバーフローを防ぐために電子ブロック層（伝導帯における単一又は複数の障壁）を含み（include/comprise）得る。ｎ領域は、少数キャリア（正孔）のｎ領域へのオーバーフローを防ぐために正孔ブロック層（価電子帯における単一又は複数の障壁）を含み（include/comprise）得る。
よって、好ましい実施形態は、ＮＷに量子ヘテロ構造（例えば、多重量子井戸／量子ドット／超格子）が設けられているものである。よって、好ましい実施形態は、ＮＷに電子ブロック層又は／及び正孔ブロック層が設けられているものである。
［成長］
本発明のＮＷは、エピタキシャル成長するのが好ましい。それらは、共有結合、イオン結合又は準ファンデルワールス（quasi van der Waals）結合を介して下地基板に結合する。従って、ＮＷのベースと基板との接合部において、ＮＷ内に結晶面がエピタキシャルに形成される。これらは、同じ結晶学的方向に互いに積み重なり合うことにより、ＮＷをエピタキシャル成長させる。ＮＷは、鉛直に成長するのが好ましい。本明細書において使用する鉛直にという用語は、ＮＷが、基板に対して垂直に成長することを意味する。当然のことながら、実験科学では、成長角度は正確に９０°でなくてもよいが、鉛直にという用語は、ＮＷが、鉛直／垂直方向の約１０°以内、例えば、５°以内にあることを意味する。共有結合、イオン結合又は準ファンデルワールス結合を介したエピタキシャル成長により、ＮＷとグラファイト基板とが密接に接触することが期待される。接触特性をさらに高めるために、グラファイト基板をドープし、成長したＮＷの主要なキャリアと一致させることができる。
ＮＷは、高温での基板への物理的結合及び化学的結合を伴いエピタキシャル成長させるため、ボトムコンタクトは、オーミックであるのが好ましい。
当然のことながら、基板は、１つまたは複数のＮＷ、好ましくは複数のＮＷを含む。ＮＷは、互いにほぼ平行に成長するのが好ましい。従って、少なくとも９０％、例えば、少なくとも９５％、好ましくは実質的に全てのＮＷが、基板の同一面から同一方向に成長するのが好ましい。
理想的には、成長したＮＷは、実質的に平行である。ＮＷは、基板に対して実質的に垂直に成長するのが好ましい。
本発明のＮＷは、好ましくは、六方晶構造又は立方晶構造を有するＮＷの場合、それぞれ［０００１］又は［１１１］方向に成長すべきである。ＮＷが六方（立方）晶構造を有する場合は、ＮＷとグラファイト基板との間の（０００１）［１１１］界面が、軸方向成長が生じる面である。ＮＷは、好ましくは、ＭＢＥ又はＭＯＶＰＥにより成長させる。ＭＢＥ法では、基板に各反応物の分子ビームを照射する。例えば、ＩＩＩ族元素とＶ族元素とを同時に供給することが好ましい。グラファイト基板上におけるＮＷの核生成及び成長は、ＭＢＥ技術を用いて、例えばＩＩＩ族元素とＶ族元素とを交互に供給することができるマイグレーション・エンハンスト・エピタキシー（ＭＥＥ）又は原子層ＭＢＥ（ＡＬＭＢＥ）を使用することによって、より高度に制御し得る。
窒化物の場合の好ましい技術は、プラズマ支援固体ソースＭＢＥであり、ガリウム、アルミニウム及びインジウム等の非常に純粋な元素を、ゆっくりと蒸発し始めるまで、別個のエフュージョンセル内で加熱する。通常、ｒｆプラズマ窒素源を使用し、低エネルギーの窒素原子ビームを生成する。その後、ガス状の元素は、基板上で凝結し、そこで互いに反応し得る。ガリウム及び窒素の例においては、単結晶ＧａＮが形成される。「ビーム」という用語の使用は、プラズマ源からの蒸発した原子（例えば、ガリウム）及び窒素原子が、基板に到達するまで、互いに又は真空チャンバーガスと相互作用しないことを意味する。
ＭＢＥは、バックグラウンド圧力が通常約１０-10〜１０-9Ｔｏｒｒの超高真空中で行われる。これにより、ＮＷをエピタキシャル成長させることができ、構造性能が最大化される。
放出光の性質は、ＮＷの活性領域における量子ヘテロ構造の寸法および形状によって決まる。ＮＷにおける量子ヘテロ構造の様々なバンドギャップを調整するために、温度及びフラックスを使用することができる。（Nanotechnology 25 (2014) 455201）。
ＭＯＶＰＥ法において、基板は、反応器内に保持され、キャリアガス及び各反応物の有機金属ガス、例えば、ＩＩＩ族元素を含む有機金属前駆体及びＶ族元素を含む有機金属前駆体が基板に供給される。典型的なキャリアガスは、水素、窒素又はこれら２つの混合物である。グラファイト基板上におけるＮＷの核生成及び成長は、ＭＯＶＰＥ技術を用いて、例えば、ＩＩＩ族元素とＶ族元素とを交互に供給することができるパルス層成長技術を使用することによって、より高度に制御し得る。
［ナノワイヤの位置決め成長］
本発明のＮＷは、位置決め成長させることが好ましい。この方法では、グラファイト層上に堆積したナノ孔パターンを有するマスクが必要となり得る。
成長したＮＷの高さ及び直径においてより均一でより規則的なＮＷのアレイを作製するために、本発明者らは、基板上におけるマスクの使用を想定している。このマスクは、規則的な孔を有し、ＮＷは、基板全体にわたって規則的な配列で均一なサイズに成長することができる。マスクの孔パターンは、従来のフォト／電子ビームリソグラフィー又はナノインプリントを用いて容易に製造することができる。ＮＷを成長させるグラファイト表面上に規則的な核生成サイトのアレイを生成するために、集束イオンビーム技術を使用してもよい。
従って、マスクは、基板に適用し、基板表面を露出させる孔を、場合によっては規則的なパターンで、エッチングすることができる。さらに、孔のサイズ及びピッチは、慎重に制御することができる。孔を規則的に配置することにより、規則的なパターンのＮＷを成長させることができる。
さらに、孔のサイズを制御し、各孔内に確実に１つのＮＷしか成長できないようにすることができる。最終的に、孔は、ＮＷの成長を可能にするのに十分な大きさのサイズに作ることができる。このようにして、規則的なＮＷのアレイを成長させることができる。
孔のサイズを変化させることにより、ＮＷのサイズを制御することができる。孔は適切に離間されていることが重要である。孔、ひいては成長するＮＷがレーザによって放出される光の波長未満の間隔で離間されている場合、ＮＷのアレイは、フォトニック結晶（ＰＣ）として機能し得る。７５〜１５０×７５〜１５０のＮＷ、例えば、１００×１００のＮＷのアレイが、可能なサイズである。なお、これらの数は、デバイスの設計に応じて大きく変わり得る。
マスク材は、堆積時、下地基板を損傷することのない任意の材料であり得る。マスクは、レーザ光に対して透明であってもよい。孔の最小サイズは、５０ｎｍ、好ましくは、少なくとも１００〜２００ｎｍである。マスクの厚さは、１０〜１００ｎｍ、例えば、１０〜４０ｎｍとすることができる。
マスク自体は、不活性化合物、例えば、二酸化ケイ素又は窒化ケイ素などで作ることができる。特に、孔パターンマスクは、例えば、電子ビーム蒸着、ＣＶＤ、プラズマ強化ＣＶＤ（ＰＥ−ＣＶＤ）、スパッタリング又は原子層堆積（ＡＬＤ）により堆積される、ＳｉＯ2、Ｓｉ3Ｎ4、ＨｆＯ2、ＴｉＯ2又はＡｌ2Ｏ3などの少なくとも１つの絶縁材料を含む。従って、マスクは、電子ビーム堆積、ＣＶＤ、ＰＥ−ＣＶＤ、スパッタリング及びＡＬＤによるなど、任意の便利な技術により基板表面に設けることができる。
ＮＷ成長の前に窒化又は酸化されたＴｉマスクは、均一なＮＷの成長を可能にすることが分かっている（例えば、J.Crystal Growth 311（2009）2063-68を参照）ため、そのようなマスクの使用が特に好ましい。
孔パターンマスクを用いた位置決め成長では、所定の位置に均一な長さ及び直径のＮＷが生成される。ＮＷは、ナノ孔パターンを有するマスクなしで成長させることも可能である。その場合、ＮＷは、サイズ（長さ及び直径）が不均一となり、ランダムな位置に配置されることになる。一実施形態では、マスクを使用することなく、本発明のＮＷを成長させるのが好ましい。さらに、本発明者らは、マスクがない場合にＮＷ密度を最大にすることができることを見出した。１平方マイクロメートル当たり少なくとも２０のＮＷ、例えば、１平方マイクロメートル当たり少なくとも２５のＮＷといったＮＷ密度が可能である。これらの非常に高いＮＷ密度は、特に、ＧａＮ、ＩｎＧａＮ又はＡｌＧａＮのＮＷに関するものである。
次に、ＮＷの成長に際し、グラファイト基板温度は、対象のＮＷの成長に適した温度に設定することができる。成長温度は、３００〜１２００℃の範囲内であり得る。しかしながら、使用する温度は、ＮＷの材料の性質及び成長方法により特定される。ＭＢＥにより成長させるＧａＮの場合、好ましい温度は、７００〜９５０℃であり、例えば、７５０〜９００℃、例としては７６０℃などである。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、８００〜１１００℃、例としては８３０〜９５０℃など、例えば、８４０℃である。
従って、当然のことながら、ＮＷは、ＮＷ内に異なるＩＩＩ−Ｖ族半導体を含むことができ、例えば、ＧａＮ基部に始まり、続いて、ＡｌＧａＮ成分又はＡｌＧａＩｎＮ成分といった具合である。
ＭＢＥにおけるＧａＮ ＮＷの成長は、Ｇａエフュージョンセル、窒素プラズマセル及びドーパントセルのシャッターを同時に開くことにより開始され、ドープＧａＮ ＮＷ（本明細書においては「基部」と呼ぶ）の成長を開始することができる。ＧａＮ基部の長さは、５ｎｍから数百ナノメートルの間に維持することができる。その後、必要に応じて基板温度を上昇させ、Ａｌシャッターを開きＡｌＧａＮ ＮＷの成長を開始することができる。ＧａＮ基部を成長させることなく、グラファイト層上においてＡｌＧａＮ ＮＷの成長を開始することができる。ｎ型及びｐ型ドープされたＮＷは、ＮＷの成長中に、それぞれ、ｎ型ドーパントセル及びｐ型ドーパントセルのシャッターを開くことにより得られる。例えば、ＮＷのｎ型ドーピングのためのＳｉドーパントセル、及びＮＷのｐ型ドーピングのためのＭｇドーパントセルなど。
このプロセスは、適切なドーピングにより、他のＩＩＩ−Ｖ族ＮＷの成長に適合させることができる。
エフュージョンセルの温度により、成長速度を制御することができる。従来の面（層ごとの）成長中に測定される、便利な成長速度は、１時間あたり０．０５〜２μｍ、例えば、１時間あたり０．５μｍである。成長させるＮＷの性質に応じて、分子ビームの圧力を調整することもできる。好適なレベルのビーム等価圧力は、１ｘ１０-7〜１ｘ１０-4Ｔｏｒｒである。
反応物（例えば、ＩＩＩ族原子及びＶ族分子など）間のビームフラックス比は変化させることができ、好ましいフラックス比は、他の成長パラメーター及び成長させるＮＷの性質によって決まる。窒化物の場合、ＩＩＩ族窒化物ＮＷは、常に窒素が豊富な条件下で成長させる。
従って、本発明の一実施形態では、２段階成長法などの多段階成長法を採用し、例えば、ＮＷの核生成とＮＷの成長とを別々に最適化する。
ＭＢＥの大きな利点は、例えば、反射高エネルギー電子回折（ＲＨＥＥＤ）を用いて、成長するＮＷをその場で分析できることである。ＲＨＥＥＤは、結晶材料の表面の特徴を明らかにするために通常使用される技術である。この技術は、ＮＷがＭＯＶＰＥなどの他の技術によって形成される場合には、容易に適用することはできない。
ＭＯＶＰＥの大きな利点は、ＮＷを、はるかにより速い成長速度で成長させることができることである。この方法は、例えば、真性ＡｌＮ／Ａｌ（Ｉｎ）ＧａＮ多重量子井戸（ＭＱＷ）から成るシェルを有するｎ型ドープされたＧａＮコア、ＡｌＧａＮ電子ブロック層（ＥＢＬ）及びｐ型ドープされた（Ａｌ）ＧａＮシェルなど、径方向にヘテロ構造化されたＮＷ及びマイクロワイヤの成長に有利である。この方法はまた、例えば、Ｖ／ＩＩＩモル比をより低く、基板温度をより高くするなど、成長パラメーターを変更した連続成長モード又はパルス成長技術などの技術を用いて、軸方向にヘテロ構造化されたＮＷの成長も可能にする。
より詳細には、反応器は、サンプルを配置した後、排気しなければならず、且つ、Ｎ2でパージし、反応器内の酸素及び水分を除去する。これは、成長温度でのグラフェンへの損傷を避けるためであり、且つ、前駆体と酸素及び水との望ましくない反応を避けるためである。全圧は、５０〜４００Ｔｏｒｒになるよう設定する。反応器をＮ2でパージした後、約１２００℃の基板温度でＨ2雰囲気下において基板の熱的クリーニングを行う。その後、基板温度は、対象のＮＷの成長に適した温度に設定することができる。成長温度は、７００〜１２００℃の範囲内であり得る。しかしながら、使用する温度は、ＮＷの材料の性質により特定される。ＧａＮの場合、好ましい温度は、８００〜１１５０℃であり、例えば、９００〜１１００℃、例としては１１００℃などである。ＡｌＧａＮの場合、その範囲はわずかに高く、例えば、９００〜１２５０℃、例としては１０５０〜１２５０℃などであり、例えば、１２５０℃である。
有機金属前駆体は、Ｇａの場合、トリメチルガリウム（ＴＭＧａ）又はトリエチルガリウム（ＴＥＧａ）、Ａｌの場合、トリメチルアルミニウム（ＴＭＡｌ）又はトリエチルアルミニウム（ＴＥＡｌ）、及びＩｎの場合、トリメチルインジウム（ＴＭＩｎ）又はトリエチルインジウム（ＴＥＩｎ）のそれぞれいずれかであり得る。ドーパント用の前駆体は、シリコンの場合、ＳｉＨ4、また、Ｍｇの場合、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ2Ｍｇ）又はビス（メチルシクロペンタジエニル）マグネシウム（（ＭｅＣｐ）2Ｍｇ）であり得る。ＴＭＧａ、ＴＭＡｌ及びＴＭＩｎの流量は、５〜１００ｓｃｃｍに維持することができる。ＮＨ3の流量は、５〜１５０ｓｃｃｍの間で変化させることができる。
特に、簡易な気相−固相成長の使用により、ＮＷを成長させ得る。従って、ＭＢＥの場合、触媒を用いることなく基板に反応物（例えば、Ｉｎ及びＮ）を簡易適用することにより、ＮＷを形成し得る。これは、従って、グラファイト基板上における上記の元素から形成された半導体ＮＷの直接成長を提供する本発明の更なる態様を成す。よって、直接という用語は、成長を可能にする触媒が存在しないことを意味する。
上記各領域は、ＮＷ内の層又はＮＷを形成するコア上のシェルにより示し得る。従って、本発明は、更に、真性多重量子井戸／量子ドット／超格子を含むシェルを備えたｎ型ドープコア、電子ブロックシェル層（ＥＢＬ）及びｐ型ドープシェルをこの順に有する、グラファイト基板上にエピタキシャル成長させた複数の径方向ＩＩＩ−Ｖ族ＮＷを提供する。ｎ型ドープ領域は、正孔ブロック層（価電子帯における単一又は複数の障壁）を含み（include/comprise）、少数電荷キャリア（正孔）のｎ型ドープ領域へのオーバーフローを防止し得る。
［分布ブラッグ反射鏡又は金属ミラー］
本発明のレーザデバイスは、少なくとも１つ、好ましくは２つの分布ブラッグ反射鏡（ＤＢＲ）又は金属ミラーを含む。該ＤＢＲ又は金属ミラーは、共振キャビティ（ＮＷ）を画定し、デバイスは、一端が高反射性のＤＢＲミラー又は金属ミラーによって画定され、好ましくはＮＷの他端がより反射率の低いＤＢＲ又は金属ミラーによって画定される。理想的には、反射率が高い方のＤＢＲ又は金属ミラーがグラファイト層に隣接して配置される。
キャビティ内部において、ＮＷは、光、例えば単一空間発振モードを有するレーザ光を発生させるために電流が注入される利得媒質を含む。ＤＢＲは、単一縦モードのみを反射するように設計される。その結果、レーザは、単一空間モード及び単一縦モードで動作する。レーザは、高反射性ＤＢＲ又は金属ミラーとは反対側の出射面から発光するのが好ましい。
ＤＢＲは、電流又は温度を変更することにより、約２ｎｍの範囲にわたって調整可能である。
ＤＢＲは、異なる屈折率を有する半導体の交互に重なる層を含んでいることが好ましい。各層が材料中のレーザ波長の１／４の厚さを有し、ＤＢＲの強度反射率が９９％超となることが好ましい。使用される半導体は、理想的にはＩＩＩ−Ｖ族半導体である。異なる屈折率は、各層に存在するＩＩＩ族原子又はＶ族原子を変えることによって得ることができる。
分布ブラッグ反射鏡は、複数の半導体層、好ましくはＩＩＩ−Ｖ族半導体層を含むことが好ましい。半導体ＤＢＲは、２つの異なるＩＩＩ−Ｖ族半導体、例えばＧａＡｓ及びＡｌＡｓを有している必要がある。
隣接する層は異なる屈折率を有する。通常、各ＤＢＲは、８〜４０の層、例えば１０〜３５の層を含むであろう。各層の厚さは、５〜２００ｎｍ、例えば１０〜１００ｎｍとすることができる。理想的には、層は、当の層の屈折率を反映する。このため、各層は、２５０ｎｍをその層の屈折率で割ったものとなり得る。通常の屈折率は約３〜４であるため、層の厚さは６０ｎｍ程度とすることができる。
ＧａＡｓＳｂレーザ用の好ましい分布ブラッグ反射鏡は、ＧａＡｓ及びＡｌ（Ｇａ）Ａｓの交互に重なる層を含む。ＤＢＲは、２つのＡｌＡｓ層の間に配置された複数のＧａＡｓ層を含んでいてもよい。分布ブラッグ反射鏡は、光を反射しなければならず、光を吸収してはならないため、それらのバンドギャップはＮＷで発生する光の波長と同等よりも高くなるべきである。
ＤＢＲは、ＮＷからの光、例えば、ＮＷにおいて発生するレーザ光に合わせて調整される必要がある。光がＮＷを上下に反射するにつれ、強度が増幅される。レーザ発振閾値に達すると、コヒーレントな光が放出される。各ＮＷは、特定の波長でレーザ発振する。
一般的なＶＣＳＥＬでは、上下のＤＢＲがｐ型材料およびｎ型材料としてドープされ、ダイオード接合を形成している。この場合、分布ブラッグ反射鏡がドープされているのも好ましい。使用されるドーピング材料は、ＮＷに関して上述したものとすることができる。
ＤＢＲは誘電体であってもよい。ＤＢＲは、異なる屈折率を有する誘電材料の交互に重なる層を含み得る。誘電体ブラッグ対は、例えば、ＴｉＯ2（屈折率約２.５）及びシリカ（屈折率約１．５）である。誘電体ＤＢＲにおけるその他の一般的な材料は、フッ化マグネシウム、五酸化タンタル（ｎ＝２．２７５）及び硫化亜鉛（ｎ＝２．３２）である。ＤＢＲにおいて使用される通常の誘電材料の融点は高い。
デバイスのボトム及び／又はトップにおける分布ブラッグ反射鏡に代わるものとしては、例えばＡｌをベースとする金属反射層が用いられるであろう。ＶＣＳＥＬにおいては、利得媒質の短い軸長を埋め合わせるために反射率の高いミラーが必要とされる。
このような金属層は、アルミニウム、金、銀、クロム又はロジウムを含み得る。好ましくは、反射鏡は、ＮＷから出射する光をＮＷに帰還させるように配置される。
一実施形態では、実際のＮＷ自体の内部で分布ブラッグ反射鏡を成長させてもよい。
一実施形態では、ベース構造上にＮＷの島又は個別のＮＷを作製するために、グラファイト層及び分布ブラッグ反射鏡をエッチングすることが可能である。
［フィラー］
フィラーが、放出光に対して透明であり得る場合、フィラーを使用してアセンブリを包囲することは、本発明の範囲内である。フィラーは、ＮＷ間の空間及び／又はアセンブリ全体の周囲に存在してもよい。ＮＷ間の空間には、アセンブリ全体とは異なるフィラーを使用してもよい。フィラーは、ＮＷの材料よりも高いバンドギャップを有する半導体材料を含み得る。あるいは、フィラーは、ポリマー及び／又は樹脂を含み得る。
［デバイス］
本発明のデバイスは、１００×１００のＮＷのアレイを含み得る。ＮＷの高密度アレイは、デバイスの出力を高めるはずである。ＮＷアレイのピッチは、性能向上のためにフォトニック結晶（ＰＣ）として機能するように調整されてもよい。ＮＷの直径は、単一光学モード、好ましくは基本モードを閉じ込めるように設計されることが理想的である。ＵＶ、ＩＲ又は可視光スペクトル、特にＵＶスペクトルでの発光が行われ得る。
ＶＣＳＥＬは一般に多くの応用例を有し、その中でも最も重要なものを以下に簡単に述べる。
共振器の光往復時間が短いため、ＶＣＳＥＬは、優にギガヘルツ領域内の周波数で変調することが可能である。このことにより、ＶＣＳＥＬは光通信用の送信器として有用である。光源としてのＶＣＳＥＬは高いトラッキング精度と低い電力消費とを両立することができるため、レーザコンピュータマウスに使用されるＶＣＳＥＬもある。
別の有名な応用分野は、波長調整可能なＶＣＳＥＬによるガスセンシングである。ＶＣＳＥＬは小型光学時計に使用することも可能であり、その場合、レーザビームがセシウム蒸気中の原子遷移を探る。このような時計は、コンパクトなＧＰＳデバイスの一部となり得る。
垂直共振器レーザを参照して本発明を説明したが、同じデバイスをＲＣＬＥＤとして使用されるように適合させ得ることを想定している。励起レベルがレーザ発振閾値未満であれば、デバイスはＲＣＬＥＤとして機能する。ＲＣＬＥＤでは、多層ファブリ・ペロー（ＦＰ）共振器内で自然放出が生じ、干渉効果によって内部の角度パワー分布が変化する。
これらのデバイスでは、少なくとも１つの寸法が放出光の波長程度であるキャビティに活性層が埋め込まれる。そのような状況下では、自然放出プロセスそのものが、内部放出が等方性ではなくなるように改質される。
［図面の簡単な説明］
図１は、集積ＮＷ／グラフェン／ＤＢＲレーザ又はＲＣＬＥＤデバイスの製造プロセスの概要を示す。ＤＢＲとＮＷと反射率の高いＮＷトップミラーとのコヒーレント結合により、低閾値電流と高発光効率とを達成することを究極の目的とする、ＮＷをベースとした垂直共振器面発光レーザ（ＶＣＳＥＬ）が示される。ＮＷの直径とＮＷ間のピッチサイズとを調整することにより、面発光ＰＣ特性を発現させることも可能である。ＤＢＲは、ＭＢＥ（例えば、ＧａＡｓ／ＡｌＡｓ）によって成長させた多層の薄膜から作ることができ、結晶配向は一般に（１００）である。絶縁層を用いて別のタイプのＤＢＲを作製することができる。しかしながら、このような、結晶配向が（１００）である薄膜又は絶縁層は、ＮＷの垂直成長に使用することができない。この問題は、グラフェンをバッファ層として用いることによって解決できる。その上、グラフェンの高い導電性及び透明性により、グラフェンをキャリア注入層として用いることができる。
図１（ａ）において、グラフェン層（図ｂ）が載置されるＤＢＲを用意する。続いて、マスク層を付加してエッチングし、ＮＷの位置決め成長（図ｃ）用の孔を形成することができる。
ｎ型ドープ領域が最初に作られ、続いてｉ領域とｐ型ドープ領域（図ｄ）とが作られるように、孔の中でＮＷを成長させる。次いで、Ａｌ金属層（すなわち、金属ミラー）などのトップ反射層を付加する。真性領域は、一連の量子ヘテロ構造（例えば、量子井戸／量子ドット又は超格子）を含み得る。
任意に、グラフェン層とブラッグ反射鏡とをエッチングし、個別のＮＷレーザ（ｆ）を作製することができる。
電気励起ＮＷレーザ及び光励起ＮＷレーザのいずれも、レーザ発振のための利得を高めるために、よりバンドギャップの低い材料とよりバンドギャップの高い材料とから成る軸方向のヘテロ構造（図２（ａ）及び図２（ｂ））又は径方向のヘテロ構造（図２（ｃ））を有するように設計される。ＧａＡｓ系ＮＷレーザ、例えばＩｎＧａＡｓインサート／井戸又はＧａＡｓＳｂインサート／井戸を有するＧａＡｓをグラフェン上に成長させるのに自己触媒気相−液相−固相法が用いられ、ＩＩＩ−Ｎ系ＮＷレーザ、例えばＧａＮインサート／井戸又はＩｎＧａＮインサート／井戸を有するＡｌＧａＮ ＮＷをグラフェン上に成長させるのに無触媒法が用いられる。更に、例えばＡｌＡｓ／ＧａＡｓ又はＡｌＮ／ＧａＮのブラッグ対を有する高品質のＤＢＲをＭＢＥ又はＭＯＣＶＤによって成長させ、その上に、後でＮＷレーザ又はＲＣＬＥＤを成長させるために、グラフェン（例えば、単層又は二層）を転写する。
図３は、単一のＧａＡｓＳｂ／ＧａＡｓヘテロ構造化ＮＷレーザの構造及びレーザスペクトルを示す。ＮＷレーザは、ＧａＡｓＳｂとＧａＡｓとの周期的部分から成る。光励起により、ＮＷは、近赤外でレーザ発振し、図３（ｂ）に示すように干渉パターンを生じる。組成及び構造を調整することにより、ＧａＡｓＳｂ／ＧａＡｓヘテロ構造化ＮＷレーザは、図３（ｃ）に示すように広い波長域にわたってレーザ発振することが可能である。
図４（ａ）では、ボトムＤＢＲ又は金属ミラーが、シリカ層などの透明中間層を備え、その上にグラフェン層が位置している。この配置により、グラフェン上に更にＮＷをエピタキシャル成長（高温で）させる際に、例えばＧａＡｓ／Ａｌ（Ｇａ）Ａｓ ＤＢＲの反射率の調整及び／又は保護（キャッピング）が可能になる。
図４（ｂ）では、ＤＢＲがＮＷのトップに位置しており、透明シリカ、例えば溶融シリカから成る支持体などの透明支持体がグラフェン層を担持するために用いられている。任意に、グラフェンガラスを、基板兼支持体として用いてもよい
図４（ｃ）は、図４（ａ）に示した構造の代替として選択できる構造を示し、グラフェンと透明中間層との代わりに、ＮＷの成長時に支持体となることも可能なグラフェンガラスが用いられている。ボトムＤＢＲ又は金属ミラーをＮＷの成長後に設けることができる。
図４（ｄ）では、ガラスがＤＢＲを支持している。
図５（ａ）は、成長したＮＷ／グラフェン／ＤＢＲ構造の概略を示す。ＮＷを成長させる前に、図５（ｂ）の光学画像に示されているように、剥離したグラフェンフレークをＤＢＲ反射鏡の上に配置した。図５（ｃ）は、図５（ｂ）中に赤丸で囲み「Ｃ」と印をつけたごく小さいグラフェンフレーク上に垂直にエピタキシャル成長させた長さ７μｍのＧａＡｓＳｂ系超格子ＮＷの３０°傾斜ＳＥＭ像である。ＧａＡｓ／ＡｌＡｓのＤＢＲ構造について測定された正規化反射率を、図５（ｄ）に青色曲線として示す。この曲線は、８９０〜９９０ｎｍ辺りの高い反射率の水平部分と、該水平部分の外側の反射率外縁部（reflectance fringes）とを含む。光励起を行うことによって、ファブリ・ペローモードでＧａＡｓＳｂ系超格子ＮＷからフォトルミネセンスが観察され、それを垂直の赤い破線で示している。ファブリ・ペローモードの間隔は１１．６ｎｍ前後であり、９５０ｎｍ辺りでδＥ＝１６ｍｅＶのエネルギー間隔に相当する。これは、ＦＤＴＤシミュレーションに基づく計算から求めたｎgroup＝５．３５を用いて予測ＴＥ０１モードについて求めた理論値の１６．７ｍｅＶとよく相関する。
ＮＷは、［１１１］結晶方向に、グラファイト表面に対して垂直に成長させ、ＧａＡｓ／ＡｌＡｓ ＤＢＲ（薄膜）は、ｎ型ＧａＡｓ（００１）ウェハ上で［００１］結晶方向に成長させている。
［実施例１］
グラフェン／ＤＢＲ上の電気励起ＡｌＮ／ＡｌＧａＮ／ＧａＮ軸方向ヘテロ構造化ＮＷレーザ（ＲＣＬＥＤ）
ＡｌＮ／ＡｌＧａＮ軸方向量子ヘテロ構造化活性利得媒質を有するＧａＮ系ＮＷを、グラフェンバッファを用いて誘電体ＤＢＲ（例えば、ＳｉＯ2（ｎ＝１．５）とＴｉＯ2（ｎ＝２．５）とのブラッグ対を有するＤＢＲ）上に成長させる。高濃度にｎドープされたＧａＮ ＮＷ部分をグラフェン／ＤＢＲ構造上に直接エピタキシャル成長させた後、高濃度にｎドープされたＡｌＮ部分と、５周期分の真性ＡｌＮ／ＡｌＧａＮ量子ヘテロ構造化活性利得媒質と、ｐドープされたＡｌＮ部分とを成長させる。その後、ｐドープされたＧａＮトップ部分をトップコンタクト用に成長させる。
［実施例２］
グラフェン／ＤＢＲ上の光励起ＧａＡｓＳｂ／ＧａＡｓ軸方向ヘテロ構造化ＮＷレーザ
ＧａＡｓＳｂ／ＧａＡｓ軸方向量子ヘテロ構造化活性利得媒質を有する真性ＧａＡｓを、グラフェンバッファを用いてＧａＡｓ／ＡｌＡｓ ＤＢＲ上に成長させる。ＡｌＡｓＳｂバッファを核生成基部として用いることにより核生成した後、ＧａＡｓ ＮＷをグラフェン／ＤＢＲ構造上に直接エピタキシャル成長させ、その後、各部分ごとに１００ｎｍの厚さを有する６０周期分の真性ＧａＡｓＳｂ／ＧａＡｓ量子ヘテロ構造化活性利得媒質を成長させる。活性利得媒質の成長後、光性能向上を目的として表面をパッシベーションするために、厚さ１５ｎｍのＡｌＧａＡｓシェルを成長させる。
［実施例３］
ＮＷ／グラフェン／ＤＢＲのＲＣＬＥＤ
ＮＷを成長させる前に、剥離したグラフェンフレークをＧａＡｓ／ＡｌＡｓ ＤＢＲ反射鏡の上に配置した。ＧａＡｓ／ＡｌＡｓ ＤＢＲ（薄膜）をｎ型ＧａＡｓ（００１）ウェハ上で［００１］結晶方向に成長させる。ＧａＡｓ／ＡｌＡｓ ＤＢＲ構造について測定された正規化反射率を図５（ｄ）に示す。８９０〜９９０ｎｍ辺りの高い反射率の水平部分と、該水平部分の外側の反射率外縁部とを含んでいる。
長さ７μｍのＧａＡｓＳｂ系超格子ＮＷを、グラフェン／ＤＢＲ構造上に垂直に、［１１１］結晶方向にエピタキシャル成長させた。
光励起を行うことによって、ファブリ・ペローモードでＧａＡｓＳｂ系超格子ＮＷからフォトルミネセンスが観察され、それを垂直の赤い破線で示している。ファブリ・ペローモードの間隔は１１．６ｎｍ前後であり、９５０ｎｍ辺りでδＥ＝１６ｍｅＶのエネルギー間隔に相当する。これは、ＦＤＴＤシミュレーションに基づく計算から求めたｎgroup＝５．３５を用いて予測ＴＥ０１モードについて求めた理論値の１６．７ｍｅＶとよく相関する。

Claims (44)

  1. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、任意に該ｎ型及びｐ型ドープ領域間に真性領域を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  2. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、任意に該ｎ型及びｐ型ドープ領域間に真性領域を含む、
    前記領域のうちの少なくとも１つが、少なくとも１つのヘテロ構造を含み、
    任意に、前記領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  3. 前記第１の分布ブラッグ反射鏡又は金属ミラーが前記グラファイト基板の反対側の面と接触している、請求項１及び２に記載のデバイス。
  4. 前記ｎ型ドープ領域又はｐ型ドープ領域が、少なくとも１つのヘテロ構造を含み、
    任意に、前記領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、請求項１から３に記載のデバイス。
  5. 前記真性領域が存在し、少なくとも１つのヘテロ構造、好ましくは少なくとも１つの量子ヘテロ構造を含み、
    任意に、前記領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、請求項１から３に記載のデバイス。
  6. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記グラファイト基板の反対側の面に対して実質的に平行で且つ接触している透明スペーサ層と、
    前記透明スペーサ層に対して実質的に平行で且つ接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、任意に該ｎ型及びｐ型ドープ領域間に真性領域を含む、レーザデバイスなどのデバイス。
  7. 前記領域のうちの少なくとも１つが、少なくとも１つのヘテロ構造を含み、好ましくは、前記真性領域が、少なくとも１つのヘテロ構造を含み、
    任意に、前記領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、請求項６に記載のデバイス。
  8. グラフェンガラスが前記グラファイト層と前記透明スペーサ層とを形成する、請求項６又は７に記載のデバイス。
  9. 前記ヘテロ構造が量子ヘテロ構造である、請求項２から５又は７及び８に記載のデバイス。
  10. 前記ヘテロ構造が、量子井戸、量子ドット又は超格子から選択される、請求項２から５又は７から９に記載のデバイス。
  11. 前記ＮＷが、ｐ型ＧａＮ／真性ＩｎＧａＮ／ｎ型ＧａＮのＮＷ構造を含む、請求項１から８のうちのいずれか一項に記載のデバイス。
  12. 前記ＮＷが、ｐ型Ａｌ（Ｇａ）Ｎ／真性（Ａｌ）（Ｉｎ）ＧａＮ／ｎ型Ａｌ（Ｇａ）ＮのＮＷ構造を含む、請求項１から８のうちのいずれか一項に記載のデバイス。
  13. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
    任意に、前記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  14. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記グラファイト基板の反対側の面に対して実質的に平行で且つ接触している透明スペーサ層と、
    前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記ＮＷの少なくとも一部のトップと接触している第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
    任意に、前記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  15. グラフェンガラスが前記グラファイト層と前記透明スペーサ層とを形成する、請求項１４に記載のデバイス。
  16. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記ＮＷの少なくとも一部のトップと接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、ｎ型ドープ領域とｐ型ドープ領域とを含み、任意に該ｎ型及びｐ型ドープ領域間に真性領域を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  17. グラファイト基板の一方の面に、好ましくは前記グラファイト基板上の任意の孔パターンマスクの孔を通して、成長させた複数のＩＩＩ−Ｖ族半導体ＮＷと、
    前記ＮＷの少なくとも一部のトップと接触している第１の分布ブラッグ反射鏡又は金属ミラーと、
    任意に、前記グラファイト基板と実質的に平行に配置され、且つ前記グラファイト基板の前記ＮＷとは反対側の面に配置された第２の分布ブラッグ反射鏡又は金属ミラーと、を含み、
    前記ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
    任意に、前記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、例えばレーザデバイスといった発光デバイスなどのデバイス。
  18. 前記第２の分布ブラッグ反射鏡又は金属ミラーが存在せず、
    前記グラファイト基板がグラフェンガラスの形態である、請求項１６又は１７に記載のデバイス。
  19. 前記ＮＷの成長方向と実質的に平行で且つ同一の方向に光が放出される（レーザ発光される）か、又は、前記ＮＷの成長方向と実質的に平行で且つ反対の方向に光が放出される（レーザ発光される）、先行する請求項のいずれかに記載のデバイス。
  20. 前記分布ブラッグ反射鏡が、異なるＩＩＩ−Ｖ族半導体の交互に重なる層を含む、先行する請求項のいずれかに記載のデバイス。
  21. 前記分布ブラッグ反射鏡が、誘電材料の交互に重なる層を含む、先行する請求項のいずれかに記載のデバイス。
  22. 前記ＮＷが、Ｇａ、Ｉｎ又はＡｌを含む、先行する請求項のいずれかに記載のデバイス。
  23. 前記ＮＷが、Ａｓ、Ｓｂ、Ｐ又はＮを含む、先行する請求項のいずれかに記載のデバイス。
  24. 前記ＮＷが、Ｇａ及び／又はＩｎ及び／又はＡｌをＡｓ及び／又はＳｂ及び／又はＰと共に含む、先行する請求項のいずれかに記載のデバイス。
  25. 前記ＮＷが、Ｇａ及び／又はＩｎ及び／又はＡｌをＮと共に含む、先行する請求項のいずれかに記載のデバイス。
  26. レーザである、先行する請求項のいずれかに記載のデバイス。
  27. 共振器型発光ダイオード（ＲＣＬＥＤ）である、先行する請求項のいずれかに記載のデバイス。
  28. 前記少なくとも１つのヘテロ構造が、量子井戸、量子ドット又は超格子から選択される、請求項１３から１５及び１７から２７のうちのいずれか一項に記載のデバイス。
  29. 前記真性領域が、Ａｌイオン及び／又はＧａイオン及び／又はＩｎイオンとＳｂイオン及び／又はＡｓイオン及び／又はＮイオンとから成るヘテロ構造を含む、先行する請求項のいずれかに記載のデバイス。
  30. 前記ＮＷが電子ブロック層又は正孔ブロック層を含む、先行する請求項のいずれかに記載のデバイス。
  31. グラファイト基板であって、該グラファイト基板の一方の面に該グラファイト基板と実質的に平行な第１の分布ブラッグ反射鏡又は金属ミラーを有するグラファイト基板を用意する工程と、
    前記グラファイト基板の前記ＤＢＲ又は金属ミラーとは反対側に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
    任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、デバイスの作製プロセス。
  32. 前記真性領域が存在する、請求項３１に記載のプロセス。
  33. 前記領域のうちの少なくとも１つ、前記真性領域などが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
    任意に、前記３つのＮＷ領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、請求項３１又は３２に記載のプロセス。
  34. グラファイト基板であって、該グラファイト基板の一方の面に該グラファイト基板と実質的に平行な第１の分布ブラッグ反射鏡又は金属ミラーを有するグラファイト基板を用意する工程と、
    前記グラファイト基板の前記ＤＢＲ又は金属ミラーとは反対側に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
    任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、デバイスの作製プロセス。
  35. 前記第１の分布ブラッグ反射鏡又は金属ミラーが、前記グラファイト基板と実質的に平行であり、且つ接触している、請求項３１から３４のうちのいずれか一項に記載のデバイスの作製プロセス。
  36. 第１の分布ブラッグ反射鏡又は金属ミラーを、グラファイト基板と接触している透明スペーサ層と接触させて設ける工程と、
    前記グラファイト基板の前記スペーサ層とは反対側に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
    任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、請求項６に記載のデバイスの作製プロセス。
  37. 前記真性領域が、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、
    任意に、前記３つのＮＷ領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、請求項３６に記載のプロセス。
  38. 第１の分布ブラッグ反射鏡又は金属ミラーを、グラファイト基板と接触している透明スペーサ層と接触させて設ける工程と、
    前記グラファイト基板の前記スペーサ層とは反対側に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
    任意に、第２の分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、請求項１４に記載のデバイスの作製プロセス。
  39. 前記グラファイト基板と前記透明スペーサ層とがグラフェンガラスによって形成される、請求項３６から３８のうちのいずれか一項に記載のプロセス。
  40. 請求項１６又は１８に記載のデバイスの作製プロセスであって、
    それぞれ、グラファイト基板又はグラフェンガラスを用意する工程と、
    前記グラファイト基板上に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含む、工程と、
    分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、プロセス。
  41. 請求項１７又は１８に記載のデバイスの作製プロセスであって、
    それぞれ、グラファイト基板又はグラフェンガラスを用意する工程と、
    前記グラファイト基板上に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、前記ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
    分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、を含む、プロセス。
  42. 前記グラファイト基板上に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、真性領域（活性領域）によって隔てられていてもよいｎ型ドープ領域とｐ型ドープ領域とを含み、任意に、該３つのＮＷ領域のうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
    任意に、分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、
    前記グラファイト基板を、ＤＢＲ若しくは金属ミラー又はＤＢＲ上の透明スペーサ層若しくは金属ミラー上の透明スペーサ層に転写する工程と、を含む、請求項１から１２及び１６から３０のうちのいずれか一項に記載のデバイスの作製プロセス。
  43. 前記ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含む、請求項４２に記載のデバイスの作製プロセス。
  44. 前記グラファイト基板上に、好ましくは前記グラファイト基板上の孔パターンマスクの孔を通して、複数のＩＩＩ−Ｖ族半導体ＮＷをエピタキシャル成長させる工程であって、該ＮＷが、好ましくは量子井戸、量子ドット又は超格子から選択される少なくとも１つのヘテロ構造を含み、任意に、該ＮＷのうちの少なくとも１つが、電子ブロック層又は正孔ブロック層を含む、工程と、
    任意に、分布ブラッグ反射鏡又は金属ミラーを、前記ＮＷの少なくとも一部のトップと接触させて設ける工程と、
    前記グラファイト基板を、ＤＢＲ若しくは金属ミラー又はＤＢＲ上の透明スペーサ層若しくは金属ミラー上の透明スペーサ層に転写する工程と、を含む、請求項１３又は１４に記載のデバイスの作製プロセス。
JP2019542140A 2017-02-03 2018-02-05 グラフェン型基板上に成長させたナノワイヤをベースとしたレーザ又はｌｅｄ Active JP7229164B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1701829.2A GB201701829D0 (en) 2017-02-03 2017-02-03 Device
GB1701829.2 2017-02-03
PCT/EP2018/052836 WO2018141974A1 (en) 2017-02-03 2018-02-05 Lasers or leds based on nanowires grown on graphene type substrates

Publications (2)

Publication Number Publication Date
JP2020505782A true JP2020505782A (ja) 2020-02-20
JP7229164B2 JP7229164B2 (ja) 2023-02-27

Family

ID=58462295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542140A Active JP7229164B2 (ja) 2017-02-03 2018-02-05 グラフェン型基板上に成長させたナノワイヤをベースとしたレーザ又はｌｅｄ

Country Status (12)

Country Link
US (1) US11515688B2 (ja)
EP (1) EP3577730B1 (ja)
JP (1) JP7229164B2 (ja)
KR (1) KR102461045B1 (ja)
CN (1) CN110249491B (ja)
AU (1) AU2018215248A1 (ja)
BR (1) BR112019015807A2 (ja)
CA (1) CA3051303A1 (ja)
GB (1) GB201701829D0 (ja)
SG (1) SG11201907078XA (ja)
TW (1) TW201841226A (ja)
WO (1) WO2018141974A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022026490A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022063970A (ja) * 2020-10-13 2022-04-25 セイコーエプソン株式会社 発光装置およびプロジェクター

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7188690B2 (ja) * 2018-08-22 2022-12-13 セイコーエプソン株式会社 プロジェクター
GB201814693D0 (en) * 2018-09-10 2018-10-24 Crayonano As Semiconductor devices
FR3091622B1 (fr) * 2019-01-09 2021-09-17 Soitec Silicon On Insulator Structure semi-conductrice optoélectronique comprenant une couche d’injection de type p à base d’InGaN
US10777728B2 (en) * 2019-01-18 2020-09-15 Microsoft Technology Licensing, Llc Fabrication of a quantum device
US10978632B2 (en) 2019-01-18 2021-04-13 Microsoft Technology Licensing, Llc Fabrication of a device
CN111463659B (zh) * 2019-01-21 2021-08-13 华为技术有限公司 量子点半导体光放大器及其制备方法
CN110530969B (zh) * 2019-08-14 2021-05-25 江苏大学 一种基于掺杂金属原子的石墨烯谐振式气体传感器的制备工艺
GB201913701D0 (en) * 2019-09-23 2019-11-06 Crayonano As Composition of matter
EP4046248A4 (en) * 2019-10-15 2023-11-29 The Regents Of The University Of Michigan NANOCRYSTAL SURFACE EMITTING LASERS
JP7392426B2 (ja) * 2019-11-28 2023-12-06 セイコーエプソン株式会社 発光装置およびプロジェクター
KR20210156624A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법
KR102458001B1 (ko) * 2020-09-24 2022-10-25 한국과학기술연구원 이온주입용 마스크 형성방법 및 이를 이용한 점결함 센터 형성 방법
CN112563882A (zh) * 2020-12-28 2021-03-26 深圳大学 一种基于氮化铝纳米线的激光器
KR20220170662A (ko) * 2021-06-23 2022-12-30 삼성전자주식회사 나노 막대 발광 소자 및 그 제조 방법, 및 나노 막대 발광 소자를 포함하는 디스플레이 장치
DE102021118463A1 (de) * 2021-07-16 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl oberflächenemittierender halbleiterlaserdioden
WO2023134966A1 (en) * 2022-01-14 2023-07-20 Ams-Osram International Gmbh Method for processing an optoelectronic device and optoelectronic device
CN116742475B (zh) * 2023-07-14 2024-01-23 江苏华兴激光科技有限公司 一种窄线宽垂直腔面发射激光器
CN117070216A (zh) * 2023-08-14 2023-11-17 中国科学院半导体研究所 超晶格量子点及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098705A1 (en) * 2004-11-05 2006-05-11 Shih-Yuan Wang Nano-VCSEL device and fabrication thereof using nano-colonnades
JP2009542560A (ja) * 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
JP2012222001A (ja) * 2011-04-04 2012-11-12 Jvc Kenwood Corp レーザ光源装置及び画像表示装置
JP2013532621A (ja) * 2010-06-24 2013-08-19 グロ アーベー 配向されたナノワイヤー成長用のバッファ層を有する基板
WO2013128540A1 (ja) * 2012-02-27 2013-09-06 富士通株式会社 半導体レーザ
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004022637A2 (en) * 2002-09-05 2004-03-18 Nanosys, Inc. Nanocomposites
US7177021B2 (en) * 2004-09-14 2007-02-13 Hewlett-Packard Development Company, L.P. Integrated radiation sources and amplifying structures, and methods of using the same
US20120037886A1 (en) * 2007-11-13 2012-02-16 Epistar Corporation Light-emitting diode device
CN103022282B (zh) 2008-07-07 2016-02-03 格罗有限公司 纳米结构led
SE533090C2 (sv) * 2008-07-09 2010-06-22 Qunano Ab Nanostrukturerad ljusdiod
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
WO2012106814A1 (en) * 2011-02-10 2012-08-16 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices and methods of fabricating without foreign metal catalysis
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
CA2879528C (en) * 2012-07-27 2021-01-05 Thorlabs, Inc. Mems-tunable short cavity laser
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
EP3074531B1 (en) * 2013-11-17 2020-01-08 Quantum-Si Incorporated Optical system and assay chip for probing, detecting and analyzing molecules
KR20150098019A (ko) * 2014-02-19 2015-08-27 삼성전자주식회사 광원 모듈의 제조방법 및 조명 장치의 제조방법
JP6959915B2 (ja) 2015-07-13 2021-11-05 クラヨナノ エーエス グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
AU2016302692B2 (en) 2015-07-31 2019-04-18 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
US20190189840A1 (en) * 2017-12-18 2019-06-20 National Cheng Kung University Method of transferring nanostructures and device having the nanostructures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098705A1 (en) * 2004-11-05 2006-05-11 Shih-Yuan Wang Nano-VCSEL device and fabrication thereof using nano-colonnades
JP2009542560A (ja) * 2006-03-10 2009-12-03 エステイーシー．ユーエヌエム ＩＩＩ族窒化物半導体基板材料及びデバイスにおけるＧａＮナノワイヤーのパルス状成長及び応用
JP2013532621A (ja) * 2010-06-24 2013-08-19 グロ アーベー 配向されたナノワイヤー成長用のバッファ層を有する基板
JP2012222001A (ja) * 2011-04-04 2012-11-12 Jvc Kenwood Corp レーザ光源装置及び画像表示装置
WO2013128540A1 (ja) * 2012-02-27 2013-09-06 富士通株式会社 半導体レーザ
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022026490A (ja) * 2020-07-31 2022-02-10 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7176700B2 (ja) 2020-07-31 2022-11-22 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022063970A (ja) * 2020-10-13 2022-04-25 セイコーエプソン株式会社 発光装置およびプロジェクター
JP7203390B2 (ja) 2020-10-13 2023-01-13 セイコーエプソン株式会社 発光装置およびプロジェクター

Also Published As

Publication number Publication date
CN110249491B (zh) 2023-08-08
GB201701829D0 (en) 2017-03-22
AU2018215248A1 (en) 2019-08-22
TW201841226A (zh) 2018-11-16
EP3577730B1 (en) 2022-08-10
EP3577730A1 (en) 2019-12-11
US11515688B2 (en) 2022-11-29
KR102461045B1 (ko) 2022-10-28
BR112019015807A2 (pt) 2020-03-31
WO2018141974A1 (en) 2018-08-09
US20190355868A1 (en) 2019-11-21
SG11201907078XA (en) 2019-08-27
CN110249491A (zh) 2019-09-17
KR20190109536A (ko) 2019-09-25
CA3051303A1 (en) 2018-08-09
JP7229164B2 (ja) 2023-02-27

Similar Documents

Publication Publication Date Title
KR102461045B1 (ko) 그래핀 유형 기재 상에 성장된 나노와이어를 기반으로 하는 레이저 또는 led
Alias et al. Review of nanophotonics approaches using nanostructures and nanofabrication for III-nitrides ultraviolet-photonic devices
JP4138930B2 (ja) 量子半導体装置および量子半導体発光装置
JP2018521516A (ja) ナノワイヤ／ナノピラミッド型発光ダイオード及び光検出器
JP7376574B2 (ja) 発光用または光検出用の構造を有する半導体デバイス
US20210119420A1 (en) Nanocrystal surface-emitting lasers
EP4167404A1 (en) Photonic crystal surface light-emitting laser element
TWI251270B (en) Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
US20220158032A1 (en) Light emitting device and method of making the same
KR20070029223A (ko) 광결정 반사층을 갖는 공진형 양자구조의 화합물 반도체광소자
US9276380B2 (en) Spontaneous and stimulated emission control using quantum-structure lattice arrays
WO2005112210A1 (en) Semiconductor devices including gratings formed using quantum dots and method of manufacture
JP3813932B2 (ja) 化合物半導体多層膜のドライエッチング方法
De Vittorio et al. High efficiency quantum dot microcavity light emitting device operating at 1.3/spl mu/m
Wang et al. Multilayer InAs/InGaAs quantum dot structure grown by MOVPE for optoelectronic device applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230214

R150 Certificate of patent or registration of utility model

Ref document number: 7229164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150