JP2020503567A - ディスプレイ電源制御方法、装置、記録媒体及び電子機器 - Google Patents

ディスプレイ電源制御方法、装置、記録媒体及び電子機器 Download PDF

Info

Publication number
JP2020503567A
JP2020503567A JP2019537080A JP2019537080A JP2020503567A JP 2020503567 A JP2020503567 A JP 2020503567A JP 2019537080 A JP2019537080 A JP 2019537080A JP 2019537080 A JP2019537080 A JP 2019537080A JP 2020503567 A JP2020503567 A JP 2020503567A
Authority
JP
Japan
Prior art keywords
power
driving chip
voltage
display
management module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019537080A
Other languages
English (en)
Other versions
JP7030817B2 (ja
JP2020503567A5 (ja
Inventor
ユキン ワン
ユキン ワン
ジェン ワン
ジェン ワン
シャオバオ ジャン
シャオバオ ジャン
ミンウェイ ゲ
ミンウェイ ゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Publication of JP2020503567A publication Critical patent/JP2020503567A/ja
Publication of JP2020503567A5 publication Critical patent/JP2020503567A5/ja
Application granted granted Critical
Publication of JP7030817B2 publication Critical patent/JP7030817B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は、ＴＦＴ型ディスプレイに応用されるディスプレイ電源制御方法、装置、記録媒体及び電子機器に関する。前記ＴＦＴ型ディスプレイは、駆動チップと、スクリーンとを含み、前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するともに、前記スクリーンが薄膜トランジスタによって画素を制御される。前記方法は、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップと、を含む。駆動チップの電源が、駆動チップからスクリーンに出力する電圧の性能を直接に決定するため、さらに電源がパワーアップの際の短時間内に電圧変動がよく発生するから、駆動チップのパワーアップ状況を改善することにより、駆動チップの出力電圧の品質を向上させることができ、よってディスプレイ画面が真っ暗になる可能性を低減しディスプレイの表示性能が向上できる。

Description

本発明は、ディスプレイ技術分野に関し、特にディスプレイ電源の制御方法、装置、記録媒体及び電子機器に関する。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）型ディスプレイは、あらゆるノートパソコンやデスクトップパソコンに設置された主な表示装置である。当該型において、それぞれの各画素点が画素点の後に集積された薄膜トランジスタにより駆動されるようになる。ＴＦＴ型ディスプレイは、一般的に駆動チップ及びスクリーンを含む。さらに、駆動チップが、薄膜トランジスタの動作状態を制御することによりスクリーンに適当な画像を表示させるように作動している。従来のＴＦＴ型ディスプレイは、再起動またはスリープ喚起時に画面が真っ暗になってしまう可能性があり、また駆動チップの性能がスクリーンの表示効果に直接に影響するため、駆動チップの性能を改善することは早急に解決すべき問題である。
これに鑑みて、ＴＦＴ型ディスプレイの駆動チップの性能を改善するという課題に対し、ディスプレイ電源の制御方法、装置、記録媒体及び電子機器を提供する必要がある。
本願は、駆動チップとスクリーンを含むＴＦＴ型ディスプレイに応用されるディスプレイ電源制御方法を提供する。前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するともに、前記スクリーンが薄膜トランジスタによって画素を制御され、当該ディスプレイ電源制御方法において、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップと、を含む。
一実施例において、前記駆動チップは電源管理モジュールを含み、さらに、前記起動信号を受信した後前記駆動チップの出力電圧が異常発生される可能性を下げるよう前記駆動チップの電源に予め規定された規則に従ってパワーアップさせるように制御するステップが、起動信号を受信した後、前記駆動チップに出力されたゲート駆動負電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記電源管理モジュールの供給電圧を制御するというステップである。
一実施例において、起動信号を受信した後、前記駆動チップに出力されたゲート駆動負電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記電源管理モジュールの供給電圧を制御するステップが、起動信号を受信した後、正常に第一レベルまでにパワーアップさせるように前記電源管理モジュールの供給電圧を制御するステップと、第一の期間を経過した後、電圧が第一レベルより低い第二レベルまで降下するように前記電源管理モジュールの供給電圧を制御するステップと、第二の期間を経過した後、電圧が再び第一レベルまで上昇するように前記電源管理モジュールの供給電圧を制御するステップと、を含む。
一実施例において、前記第一レベルは２．５Ｖ〜４．８Ｖである。好ましくは、前記第一の期間は８ｍｓ〜１２ｍｓであり、さらに好ましくは、前記第一の期間は１０ｍｓである。好ましくは、前記第二の期間は８ｍｓ〜１２ｍｓであり、さらに好ましくは、前記第二の期間は１０ｍｓである。
一実施例において、前記第二レベルは１Ｖ〜２．２Ｖである。
一実施例において、前記駆動チップは電源管理モジュールと、デジタル回路とを含み、さらに、前記起動信号を受信した後前記駆動チップの出力電圧が異常発生される可能性を下げるよう前記駆動チップの電源に予め規定された規則に従ってパワーアップさせるように制御するステップが、起動信号を受信した後、前記電源管理モジュールの供給電圧を制御してパワーアップされるステップと、第三の期間を経過した後、前記デジタル回路の供給電圧を制御してパワーアップされるステップと、を含む。
好ましくは、前記第三の期間は９０ｍｓ〜１１０ｍｓであり、さらに好ましくは、前記第三の期間は１００ｍｓである。
一実施例において、前記第三の期間を経過した後前記デジタル回路の供給電圧を制御してパワーアップされるステップが、前記駆動チップで前記電源管理モジュールの供給電圧を段階的に降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされるというステップである。
好ましくは、前記駆動チップで前記電源管理モジュールの供給電圧を段階的に降下させた後前記デジタル回路の供給電圧を制御してパワーアップされるステップが、前記駆動チップで前記電源管理モジュールの供給電圧を第一電圧まで降下させ、さらに第二電圧まで降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされるというステップである。ここで、前記第二電圧は電源管理モジュールに用いる基準電圧であり、好ましくは、前記第一電圧は前記電源管理モジュールのチャージポンプにより生成された電圧である。
もう一つの発明は、駆動チップとスクリーンを含むＴＦＴ型ディスプレイに応用されるディスプレイ電源制御装置であり、前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するともに、前記スクリーンが薄膜トランジスタによって画素を制御され、当該ディスプレイ電源制御装置において、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するパワーアップ制御モジュールと、前記駆動チップに正常で連続給電する正常給電モジュールと、を含む。
もう一つの発明は、電源チップ、駆動チップとスクリーンを含むＴＦＴ型ディスプレイに応用される記録媒体であり、前記記録媒体は前記電源チップ内に設置されて、電源チップに内蔵されたプロセッサにより実行されるプログラムを蓄積し、当該プログラムは、プロセッサで実行されて、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップとを実現させるようプログラムである。
もう一つの発明は、電源チップ、駆動チップとスクリーンを含む電子機器であって、前記電源チップは、メモリとプロセッサを含み、前記メモリにプログラムが蓄積され、前記プログラムが前記プロセッサで実行されると、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップとを実行させる。
上記ディスプレイ電源制御方法、装置、記録媒体及び電子機器によれば、起動信号を受信した後、駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御する。駆動チップの電源が、駆動チップからスクリーンに出力する電圧の性能を直接に決定するため、さらに電源がパワーアップの際の短時間内に電圧変動がよく発生するから、本願によれば、駆動チップのパワーアップ状況を改善することにより、駆動チップの出力電圧の品質を向上させることができ、よってディスプレイ画面が真っ暗になる可能性を低減しディスプレイの表示性能が向上できる。
本発明の実施例または従来技術による技術的解決手段をより明らかに説明するために、以下は、実施例または従来技術を記述するのに必要な図面を簡単に説明する。下記の図面は本発明の実施例に過ぎず、当該図面に基づいて他の実施例の図面を得られることは、当業者にとって創造的な労働をしなくてもできる。
一実施形態に係るディスプレイ電源制御方法のフローチャートである。 図１に示す実施形態におけるディスプレイ電源制御方法のステップＳ１００の一つの実施例のフローチャートである。 図１に示す実施形態におけるディスプレイ電源制御方法のステップＳ１００のさらなる実施例のフローチャートである。 図３に示す実施例のディスプレイ電源制御方法における駆動チップの具体的なパワーアップ方式のフローチャートである。 もう一つ実施形態に係るディスプレイ電源制御装置のブロック図である。 図５に示す実施形態におけるディスプレイ電源制御装置のパワーアップ制御モジュールの一つの実施例のブロック図である。 図５に示す実施形態におけるディスプレイ電源制御装置のパワーアップ制御モジュールのさらなる実施例のブロック図である。
以下、本発明を容易に理解するために、図面を参照しながら本発明をさらに詳しく説明する。図面には、本発明の最適な実施例が示されている。しかし、本発明は様々な形で実現でき、本明細書で記述される実施例に限らない。その一方で、これらの実施例を挙げる目的は、本発明の開示をさらに徹底的かつ完全に理解することである。
特に定義しない限り、本明細書中にて使用されるすべての技術用語および科学用語は、本考案の技術分野の当業者一般に理解されている意味とする。本明細書で使用される用語は、具体的な実施形態を説明するためのものであり、本発明を限定するものではない。本明細書で使用された用語「及び／又は」は、挙げられた一或いは複数の関連項目の任意な、あらゆる組み合わせを含む。
本発明の実施形態は、ＴＦＴ型ディスプレイに応用されるディスプレイ電源制御方法を提供する。ＴＦＴ型ディスプレイは電源チップ、駆動チップ及びスクリーンを含む。スクリーンは薄膜トランジスタによって画素を制御される。スクリーンは、例えば画素マトリクス、水平駆動回路、及び垂直駆動回路を含む。画素マトリクスは、複数の画素及び複数の画素駆動回路を含み、各画素がそれぞれ対応する一つの画素駆動回路によって制御される。水平駆動回路は、水平（走査）アドレスバスを介して各画素駆動回路に走査信号を送信する。垂直駆動回路は、垂直（データ）アドレスバスを介して各画素駆動回路にデータ信号を送信する。駆動チップは適当な画像を表示させるようスクリーンを制御する。駆動チップは水平駆動回路、垂直駆動回路をそれぞれに電気接続され、ディスプレイ全体のデータ処理、転送、及び制御信号の発信などの機能を有する。駆動チップは、例えばＭＣＵ（あるいはＦＰＧＡ）及び周辺回路によって構成される。電源チップ（Ｐｏｗｅｒ ＩＣ）は駆動チップに給電することに用いられる。本実施形態に係るディスプレイ電源制御方法は電源チップで実行してもよい。
図１に示すように、本実施形態に係るディスプレイ電源制御方法は以下のステップを含む。
ステップＳ１００において、起動信号を受信した後、駆動チップの出力電圧が異常発生される可能性を下げるよう、予め規定された規則に従ってパワーアップさせるように駆動チップの電源を制御する。
ここで、起動信号というのは、例えばパソコンの起動またはスリープ喚起際に生成された信号である。駆動チップの電源とは、電源チップから駆動チップに入力される電力ソースである。駆動チップが出力する電圧は、例えばゲート駆動正電圧ＶＧＨ、ゲート駆動負電圧ＶＧＬなどを含む。駆動チップの出力電圧に異常が発生すると、スクリーンの薄膜トランジスタが動作異常されるまで引き起こされて、スクリーン画面が真っ暗になされてしまう。
駆動チップは、例えばデジタル回路及びアナログ回路を含む。
ここで、デジタル回路は例えば入出力インターフェース及びタイミング制御モジュール（即ち、ＴＣＯＮモジュール）を含む。入出力インターフェースは高速パラレルバスインタフェース及びシリアル・ペリフェラル・インタフェースを有する。タイミング制御モジュールは、例えば、ＳＰＩインターフェース及びＲＧＢインターフェースからのデータを処理するとともに、駆動チップにおいて一部モジュールのタイミング制御を行うなどの機能を備える。
アナログ回路は、例えば電源管理モジュール及び画素駆動モジュールを含む。ここで、電源管理モジュールが駆動チップにおける部件及びディスプレイの走査信号に電力を提供し、電源管理モジュールが例えば基準電圧源、チャージポンプ、ＬＤＯ（ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ、低損失レギュレータ）を含む。画素駆動モジュールは例えばソース駆動モジュール、ゲート駆動モジュール及びガンマ補正モジュールを含む。ここで、ソース駆動モジュールがスクリーンの垂直駆動回路に階調電圧を出力する。ゲート駆動モジュールが水平駆動回路に走査信号（例えばゲート駆動正電圧ＶＧＨ、ゲート駆動負電圧ＶＧＬなど）を出力する。ガンマ補正モジュールがソース駆動モジュールに階調電圧を提供し、ガンマ曲線を調整することによりバイナリコードと階調電圧との対応関係を変化できる。
駆動チップにおいて、駆動チップの電源が、例えば上記電源管理モジュールの供給電圧ＶＣＩ及びデジタル回路の供給電圧を含む。パワーアップの際に電圧がバラツキしやすいため、駆動チップの出力電圧が異常発生され、ディスプレイ画面が真っ暗になる可能性がある。そのため、駆動チップの電源パワーアップ方式を改善することで、スクリーン画面が真っ暗になる可能性が低減させられる。
ステップＳ２００において、駆動チップに正常で連続給電する。
ステップＳ１００が実行された後、電源チップは通常の需要に応じて駆動チップに給電し、ＴＦＴ型ディスプレイを正常に動作させる。
以上説明したように、上記実施形態に係るディスプレイ電源制御方法において、駆動チップの電源が、駆動チップからスクリーンに出力する電圧の性能を直接に決定するため、さらにパワーアップ際の短時間内に電圧変動がよく発生するから、本願によれば、駆動チップのパワーアップ状況を改善することにより、駆動チップの出力電圧の品質を向上させることができ、よってディスプレイ画面が真っ暗になる可能性を低減しディスプレイの表示性能が向上できる。
一実施例において、上記駆動チップは電源管理モジュールを含む。さらに、上記ステップＳ１００が、起動信号を受信した後、駆動チップに出力されたゲート駆動負電圧ＶＧＬが異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように電源管理モジュールの供給電圧を制御するというステップである。
ここで、ゲート駆動負電圧ＶＧＬが電源管理モジュールの供給電圧ＶＣＩは降下させることにより得られる。ゲート駆動負電圧ＶＧＬが異常上昇するとは、ゲート駆動負電圧ＶＧＬが正常な電圧範囲より高いことを意味する。例えば、正常にゲート駆動負電圧ＶＧＬの範囲が（−７Ｖ、０Ｖ）である場合、ゲート駆動負電圧ＶＧＬが０．６Ｖまで上昇されたと、異常上昇であると考えられる。
従来のＴＦＴ型ディスプレイにおいて、パワーアップの際に、電源管理モジュールの供給電圧ＶＣＩは正常範囲を超えた電圧変動が発生される可能性があり、よってゲート駆動負電圧ＶＧＬが異常上昇される場合がある。この時、駆動チップにＬａｔｃｈ ｕｐ現象（即ち、駆動チップの出力電圧が高すぎて薄膜トランジスタの動作が異常になる）が発生される。ゲート駆動負電圧ＶＧＬは薄膜トランジスタの動作を直接的に制御するため、ゲート駆動負電圧ＶＧＬに異常が発生すると、薄膜トランジスタが導通できず、画面が真っ暗になってしまう。本実施例において、電源管理モジュールの供給電圧ＶＣＩのパワーアップ状況を改善する（例えば、バラツキ電流を低減する）ことにより、ゲート駆動負電圧ＶＧＬの値を低下させることができ、ゲート駆動負電圧ＶＧＬが高すぎる可能性を低減できる。
具体的には、ステップＳ１００の上記具体実施形態は、図２に示すように、以下のステップを含むことができる。
ステップＳ１１１において、起動信号を受信した後、正常に第一レベルまでにパワーアップさせるように電源管理モジュールの供給電圧ＶＣＩを制御する。
ここで、第一レベルは電源管理モジュールの正常な供給電圧であってもよく、例えば２．５Ｖ〜４．８Ｖである。好適には、第一レベルは３．３Ｖである。
ステップＳ１１２において、第一の期間を経過した後、電圧が第一レベルより低い第二レベルまで降下するように電源管理モジュールの供給電圧ＶＣＩを制御する。
ここで、第一の期間が電源チップのＴｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ（過渡応答）の特性とかかわる。Ｔｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅの時間が短いほど、第一の期間は長くなる。好ましくは、第一の期間は８ｍｓ〜１２ｍｓであり、例えば１０ｍｓである。第二レベルとは、少なくともスクリーン画面が真っ暗にならないゲート駆動負電圧ＶＧＬを保証できる大きさである。第二レベルは例えば１Ｖ〜２．２Ｖである。好適には、第二レベルは例えば１．８Ｖである。この場合に、対応するゲート駆動負電圧ＶＧＬは０．４Ｖ以下になる。
具体的には、電源チップはチャージポンプや他の電圧降下機能を有する回路により第一レベルが第二レベルまでに降下させて、ステップＳ１１２で電源管理モジュールに第二レベルを提供することができる。
ステップＳ１１３において、第二の期間を経過した後、電圧が再び第一レベルまで上昇するように電源管理モジュールの供給電圧ＶＣＩを制御する。
ここで、第二の期間が電源チップのＴｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅ（過渡応答）の特性とかかわる。Ｔｒａｎｓｉｅｎｔ Ｒｅｓｐｏｎｓｅの時間が短いほど、第二の期間は長くなる。好ましくは、第二の期間は８ｍｓ〜１２ｍｓであり、例えば１０ｍｓである。
具体的には、同じく、電源チップはチャージポンプや他の電圧降下機能を有する回路により第二レベルが第一レベルまでに上昇させて、ステップＳ１１３で電源管理モジュールに第一レベルを提供することができる。
図２に示す上記具体的な実施形態において、正常にパワーアップされた後に、電源管理モジュールの供給電圧ＶＣＩを降下させてＬａｔｃｈ ｕｐ電流を降下させるより、電源管理モジュールの供給電圧ＶＣＩが第二レベルまで降下され、Ｌａｔｃｈ ｕｐ現象を解除する。その後、電源管理モジュールの供給電圧ＶＣＩを第一レベルまで上昇させば、駆動チップを正常に動作させることができる。
よって、上記具体的な実現形態は電源管理モジュールの供給電圧ＶＣＩのパワーアップ方式を最適化する（即ち、ハイレベル−ローレベル−ハイレベルというパタンを採用する）ことにより、スクリーン画面が真っ暗になる可能性が低減させられる。
別の実施例において、上記ステップＳ１００が別の方法に変えられて駆動チップの出力電圧が異常発生される可能性を下げられる。上記駆動チップは上記電源管理モジュール及び上記デジタル回路を含む。また、上記ステップＳ１００は、図３に示すように、具体的に以下のステップを含む。
ステップＳ１２１において、起動信号を受信した後、電源管理モジュールの供給電圧ＶＣＩを制御してパワーアップされる。
ステップＳ１２２において、第三の期間を経過した後、デジタル回路の供給電圧を制御してパワーアップされる。
この実施例において、電源管理モジュールの供給電圧ＶＣＩ及びデジタル回路の供給電圧のパワーアップ順番を、まず電源管理モジュールの供給電圧ＶＣＩを制御してパワーアップされた後、第三の期間を経過してデジタル回路の供給電圧を制御してパワーアップされように調整した。これにより、デジタル回路はＶＣＩ回路（例えば電源管理モジュール内の電圧上昇・降下回路）より干渉（例えば電磁気干渉）されることを避けられ、デジタル回路の正常動作を保証できる。デジタル回路は駆動チップの主な制御回路であるため、駆動チップの動作の信頼性を向上させ、駆動チップの出力電圧が異常発生される可能性を下げられ、ディスプレイ画面が真っ暗になる可能性を低減される。具体的には、第三の期間は９０ｍｓ〜１１０ｍｓであり、例えば１００ｍｓである。
具体的には、デジタル回路の供給電圧は、例えば入出力インターフェースの電圧ＶＤＤＩＯである。また、タイミング制御モジュールの供給電圧ＤＶＤＤは、入出力インターフェースの電圧ＶＤＤＩＯを降下させて得る。この場合、入出力インターフェースの電圧ＶＤＤＩＯが後でパワーアップされる。干渉がない場合、タイミング制御モジュールの供給電圧が所定の電圧閾値（例えば１．４Ｖ）以下になることが確保でき、タイミング制御モジュールの正常動作が確保される。
具体的には、上記ステップＳ１２２が、駆動チップで電源管理モジュールの供給電圧ＶＣＩを段階的に降下させた後、デジタル回路の供給電圧を制御してパワーアップされるというステップである。
ここで、電源管理モジュールの供給電圧ＶＣＩを段階的に降下させるとは、電源管理モジュールの供給電圧ＶＣＩを順次で段階的に一つまたは一つ以上の電圧に降下させることである。また、電源管理モジュールの供給電圧ＶＣＩの電圧降下過程全体にかかる時間が上記第三の期間に達した後、デジタル回路の供給電圧を制御してパワーアップされる。具体的には、電源管理モジュールの供給電圧の電圧降下はチャージポンプまたは他の電圧降下機能を有する回路で実現されることができる。
具体的には、駆動チップで電源管理モジュールの供給電圧ＶＣＩを段階的に降下させた後デジタル回路の供給電圧を制御してパワーアップされる上記ステップが、駆動チップで電源管理モジュールの供給電圧ＶＣＩを第一電圧まで降下させ、さらに第二電圧まで降下させた後、デジタル回路の供給電圧を制御してパワーアップされるというステップである。ここで、第二電圧は、例えば電源管理モジュールに用いる基準電圧ＶＲＥＦである。
ここで、電源管理モジュールの供給電圧ＶＣＩを第一電圧まで降下させてさらに第二電圧まで降下させる過程にかかる時間は、上記第三の期間である。例えば、駆動チップ内のチャージポンプの立ち上がりエッジ、立ち下がりエッジの持続期間、あるいはタイミング制御モジュールが同時に実行する指令数を調整するなどにより、電源管理モジュールの供給電圧ＶＣＩを第一電圧まで降下させてさらに第一電圧を第二電圧まで降下させる過程にかかる時間が上記第三の期間になるように制御する。
具体的には、第一電圧はＶＣＬ、即ち電源管理モジュールにおいてチャージポンプが生成された電圧である。好適には、電源管理モジュールの供給電圧ＶＣＩがチャージポンプで第一電圧まで降下させ、さらに第二電圧まで降下させることができる。
さらに、図３に示す実施例による駆動チップにおける各電圧のパワーアップ状況は図４に示される。ここで、電源管理モジュールの供給電圧ＶＣＩがパワーアップされた後、電源管理モジュールの供給電圧ＶＣＩが自身の電圧を保持するとともに、電圧ＡＶＤＤ（即ち、ガンマ補正モジュールと電源管理モジュールにおける電圧上昇・降下回路の供給電圧）と協働し、チャージポンプや他の電圧降下機能を有する回路で昇圧させ、ゲート駆動正電圧ＶＧＨを生成する。ＶＧＨは、例えばＡＶＤＤ＋ＶＣＩ、２ＡＶＤＤ、２ＡＶＤＤ＋ＶＣＩまたは３ＡＶＤＤである。一方、電源管理モジュールの供給電圧ＶＣＩが、チャージポンプやその他の電圧降下機能を有する回路により第一電圧ＶＣＬまでに降下される。ここで、電源管理モジュールの供給電圧ＶＣＩが自身の電圧を保持するという手順と、電源管理モジュールの供給電圧ＶＣＩが第一電圧まで降下されるという手順が同時に行われてもよい。電源管理モジュールの供給電圧ＶＣＩを第一電圧まで降下させた後、第一電圧が、電圧ＡＶＤＤの協働でゲート駆動負電圧ＶＧＬを生成するように電圧降下される一方、さらに降下されて第二電圧（例えば上記ＶＲＥＦ）が得られる。図４において、破線ブロック内に示されたように、ＶＣＩパワーアップされるからＶＲＥＦまでに降下するという期間は、上述した第三の期間である。ＶＲＥＦまでに降下した後（即ち、第三の期間を経過した後）、デジタル回路の供給電圧がパワーアップされる。
なお、図１〜図３は本発明の実施例に係る方法のフローチャートである。理解できるように、図１〜図３のフローチャートにおける各ステップは、矢印の方向に従って順次示されているが、必ずしも矢印の示す順番で実行されなくてもよい。本明細書において明示的な説明がない限り、これらのステップが厳密な順番に限定されず、他の順番で実行されることができる。また、図１〜図３における少なくとも一部のステップは複数のサブステップまたは複数の段階を含んでもよく、これらのサブステップまたは段階は同じ時点で実行されなくてもよく、異なる時点で実行されてもよい。また、図１〜図３における少なくとも一部のステップは、順次実行されなくてもよく、他のステップまたは他のステップのサブステップまたは段階の少なくとも一部と順番または交互に実行されてもよい。
本発明の他の実施形態は、ＴＦＴ型ディスプレイに応用されるディスプレイ電源制御装置を提供する。前記ＴＦＴ型ディスプレイは駆動チップ及びスクリーンを含む。前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するともに、前記スクリーンが薄膜トランジスタによって画素を制御される。ディスプレイ電源制御装置は、図５に示すように以下部品を含む。
起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するパワーアップ制御モジュール１００。
前記駆動チップに正常で連続給電する正常給電モジュール２００。
一実施例において、前記駆動チップは電源管理モジュールを含む。また、起動信号を受信した後、パワーアップ制御モジュール１００は、前記駆動チップに出力されたゲート駆動負電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記電源管理モジュールの供給電圧を制御する。
一実施例において、パワーアップ制御モジュール１００は、図６に示すように、以下部品を含む。
起動信号を受信した後、正常に第一レベルまでにパワーアップさせるように前記電源管理モジュールの供給電圧を制御する第一パワーアップユニット１１０。
第一の期間を経過した後、電圧が第一レベルより低い第二レベルまで降下するように前記電源管理モジュールの供給電圧を制御する第二パワーアップユニット１２０。
第二の期間を経過した後、電圧が再び第一レベルまで上昇するように前記電源管理モジュールの供給電圧を制御する第三パワーアップユニット１３０。
一実施例において、前記第一レベルは２．５Ｖ〜４．８Ｖである。好ましくは、前記第一の期間は８ｍｓ〜１２ｍｓであり、さらに好ましくは、前記第一の期間は１０ｍｓである。好ましくは、前記第二の期間は８ｍｓ〜１２ｍｓであり、さらに好ましくは、前記第二の期間は１０ｍｓである。一実施例において、前記第二レベルは１Ｖ〜２．２Ｖである。
一実施例において、前記駆動チップは電源管理モジュール及びデジタル回路を含む。また、パワーアップ制御モジュール１００は、図７に示すように、以下部品を含む。
起動信号を受信した後、前記電源管理モジュールの供給電圧を制御してパワーアップされる電源パワーアップユニット１４０。
第三の期間を経過した後、前記デジタル回路の供給電圧を制御してパワーアップされるデジタルパワーアップユニット１５０。前記第三の期間は９０ｍｓ〜１１０ｍｓである。好ましくは、前記第三の期間は１００ｍｓである。
一実施例において、デジタルパワーアップユニット１５０は、前記駆動チップで前記電源管理モジュールの供給電圧を段階的に降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされる。好ましくは、デジタルパワーアップユニット１５０は、前記駆動チップで前記電源管理モジュールの供給電圧を第一電圧まで降下させ、さらに第二電圧まで降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされる。ここで、前記第二電圧は前記電源管理モジュールに用いる基準電圧である。好ましくは、前記第一電圧は前記電源管理モジュールのチャージポンプにより生成された電圧である。
なお、本実施形態に係るディスプレイ電源制御装置は上記実施形態におけるディスプレイ電源制御方法に対応するため、ここでは余計な説明を省略する。
さらに一つの実施形態は記録媒体を提供する。記録媒体は磁気ディスク、光ディスク、読み出し専用メモリ（Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）等である。当該記録媒体は、ＴＦＴ型ディスプレイに応用される。前記ＴＦＴ型ディスプレイは電源チップ、駆動チップ及びスクリーンを含む。前記記録媒体は前記電源チップ内に設置されて、電源チップに内蔵されたプロセッサにより実行されるプログラムを蓄積し、当該プログラムは、プロセッサで実行されて、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップとを実現させるようプログラムである。
なお、本実施形態においてプロセッサで実行される手順は上記実施形態におけるディスプレイ電源制御方法に対応するため、ここでは余計な説明を省略する。
もう一つの実施形態は電子機器（例えば、携帯電話、コンピュータなど）を提供する。該電子機器は電源チップ、駆動チップ及びスクリーンを含む。前記電源チップは、メモリとプロセッサを含み、前記メモリにプログラムが蓄積され、前記プログラムが前記プロセッサで実行されると、起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、前記駆動チップに正常で連続給電するステップとを実行させる。
なお、本実施形態においてプロセッサで実行される手順は上記実施形態におけるディスプレイ電源制御方法に対応するため、ここでは余計な説明を省略する。
上述した実施例の各技術的特徴は任意に組み合わせることができる。記述の簡潔化のために、上述した実施例における各技術的特徴のあらゆる組合せについて説明していないが、これらの技術的特徴の組合せは矛盾しない限り、本明細書に記述されている範囲内であると考えられるべきである。
上述した実施例は、本発明のいくつかの実施形態を示したものにすぎず、その記述が具体的かつ詳細であるが、本発明の範囲を限定するものと解釈されるべきではない。なお、当業者にとって、本発明の趣旨から逸脱しないかぎり、若干の変形および改良を行うことができ、これらもすべて本発明の保護範囲内にある。本発明の保護範囲は、特許請求の範囲に準ずるべきである。

Claims (16)

  1. 駆動チップとスクリーンを含むＴＦＴ型ディスプレイに応用されるディスプレイ電源制御方法であって、
    前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するとともに、前記スクリーンが薄膜トランジスタによって画素を制御され、
    当該ディスプレイ電源制御方法において、
    起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するステップと、
    前記駆動チップに正常で連続給電するステップと、を含むディスプレイ電源制御方法。
  2. 前記駆動チップは電源管理モジュールを含み、
    起動信号を受信した後前記駆動チップの出力電圧が異常発生される可能性を下げるよう前記駆動チップの電源に予め規定された規則に従ってパワーアップさせるように制御するステップが、
    起動信号を受信した後、前記駆動チップに出力されたゲート駆動負電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記電源管理モジュールの供給電圧を制御するというステップを含む請求項１に記載のディスプレイ電源制御方法。
  3. 起動信号を受信した後、前記駆動チップに出力されたゲート駆動負電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記電源管理モジュールの供給電圧を制御するステップが、
    起動信号を受信した後、正常に第一レベルまでにパワーアップさせるように前記電源管理モジュールの供給電圧を制御するステップと、
    第一の期間を経過した後、電圧が第一レベルより低い第二レベルまで降下するように前記電源管理モジュールの供給電圧を制御するステップと、
    第二の期間を経過した後、電圧が再び第一レベルまで上昇するように前記電源管理モジュールの供給電圧を制御するステップと、を含む請求項２に記載のディスプレイ電源制御方法。
  4. 前記第一レベルは２．５Ｖ〜４．８Ｖである請求項３に記載のディスプレイ電源制御方法。
  5. 前記第一の期間は８ｍｓ〜１２ｍｓである請求項４に記載のディスプレイ電源制御方法。
  6. 前記第一の期間は１０ｍｓである請求項４に記載のディスプレイ電源制御方法。
  7. 前記第二レベルは１Ｖ〜２．２Ｖである請求項３に記載のディスプレイ電源制御方法。
  8. 前記駆動チップは電源管理モジュールと、デジタル回路とを含み、
    起動信号を受信した後前記駆動チップの出力電圧が異常発生される可能性を下げるよう前記駆動チップの電源に予め規定された規則に従ってパワーアップさせるように制御するステップが、
    起動信号を受信した後、前記電源管理モジュールの供給電圧を制御してパワーアップされるステップと、
    第三の期間を経過した後、前記デジタル回路の供給電圧を制御してパワーアップされるステップと、を含む請求項１に記載のディスプレイ電源制御方法。
  9. 前記第三の期間は９０ｍｓ〜１１０ｍｓである請求項８に記載のディスプレイ電源制御方法。
  10. 前記第三の期間は１００ｍｓである請求項８に記載のディスプレイ電源制御方法。
  11. 前記第三の期間を経過した後前記デジタル回路の供給電圧を制御してパワーアップされるステップが、前記駆動チップで前記電源管理モジュールの供給電圧を段階的に降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされるというステップである請求項８に記載のディスプレイ電源制御方法。
  12. 前記駆動チップで前記電源管理モジュールの供給電圧を段階的に降下させた後前記デジタル回路の供給電圧を制御してパワーアップされるステップが、前記駆動チップで前記電源管理モジュールの供給電圧を第一電圧まで降下させ、さらに第二電圧まで降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされるというステップであり、
    前記第二電圧は前記電源管理モジュールに用いる基準電圧であり、
    前記第一電圧は前記電源管理モジュールのチャージポンプにより生成された電圧である請求項８に記載のディスプレイ電源制御方法。
  13. 駆動チップとスクリーンを含むＴＦＴ型ディスプレイに応用されるディスプレイ電源制御装置であり、前記駆動チップが適当な画像を表示させるよう前記スクリーンを制御するとともに、前記スクリーンが薄膜トランジスタによって画素を制御され、
    当該ディスプレイ電源制御装置において、
    起動信号を受信した後、前記駆動チップの出力電圧が異常発生される可能性を下げるよう予め規定された規則に従ってパワーアップさせるように前記駆動チップの電源を制御するパワーアップ制御モジュールと、
    前記駆動チップに正常で連続給電する正常給電モジュールと、を含むディスプレイ電源制御装置。
  14. 前記駆動チップは電源管理モジュールと、デジタル回路とを含み、
    前記電源管理モジュールの供給電圧を段階的に降下させた後、前記デジタル回路の供給電圧を制御してパワーアップされる請求項１３に記載のディスプレイ電源制御装置。
  15. 電源チップ、前記駆動チップと前記スクリーンを含む電子機器であって、
    前記電源チップは、メモリとプロセッサを含み、前記メモリにプログラムが蓄積され、前記プログラムが前記プロセッサで実行されると、請求項１〜１２のいずれか一項に記載の方法を実行させる電子機器。
  16. 電源チップ、前記駆動チップと前記スクリーンを含むＴＦＴ型ディスプレイに応用される記録媒体であって、
    前記記録媒体は前記電源チップ内に設置されて、前記電源チップに内蔵されたプロセッサにより実行されるプログラムを蓄積し、
    当該プログラムは、プロセッサで実行されると、請求項１〜１２のいずれか一項に記載の方法を実行させるプログラムである記録媒体。
JP2019537080A 2017-07-13 2018-05-24 ディスプレイ電源制御方法、装置、記録媒体及び電子機器 Active JP7030817B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710571690.X 2017-07-13
CN201710571690.XA CN109256075B (zh) 2017-07-13 2017-07-13 显示屏电源控制方法、装置、存储介质及电子设备
PCT/CN2018/088248 WO2019011064A1 (zh) 2017-07-13 2018-05-24 显示屏电源控制方法、装置、存储介质及电子设备

Publications (3)

Publication Number Publication Date
JP2020503567A true JP2020503567A (ja) 2020-01-30
JP2020503567A5 JP2020503567A5 (ja) 2020-03-12
JP7030817B2 JP7030817B2 (ja) 2022-03-07

Family

ID=64426346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019537080A Active JP7030817B2 (ja) 2017-07-13 2018-05-24 ディスプレイ電源制御方法、装置、記録媒体及び電子機器

Country Status (7)

Country Link
US (1) US11282908B2 (ja)
EP (1) EP3553768B1 (ja)
JP (1) JP7030817B2 (ja)
KR (1) KR102230031B1 (ja)
CN (1) CN109256075B (ja)
TW (1) TWI662527B (ja)
WO (1) WO2019011064A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096595B (zh) * 2020-01-08 2023-04-11 敦泰电子股份有限公司 面板模块、显示驱动集成电路以及其异常电压的重新启动方法
CN114400881B (zh) * 2021-11-29 2024-09-27 固赢科技(深圳)有限公司 驱动ic供电时序控制电路以及镀膜电源
CN115171609A (zh) * 2022-06-17 2022-10-11 昆山国显光电有限公司 显示驱动器及其驱动方法、显示模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122028A (ja) * 1998-10-16 2000-04-28 Samsung Electronics Co Ltd 液晶表示装置の電源供給装置及び電圧シ―ケンス制御方法
JP2005062618A (ja) * 2003-08-18 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置および該ｅｌ表示装置の駆動方法。
JP2005091636A (ja) * 2003-09-16 2005-04-07 Sharp Corp 表示装置およびその駆動方法
US20080094386A1 (en) * 2006-09-29 2008-04-24 Samsung Electronics Co., Ltd. Methods and apparatus for latch-up free boosting
CN106847215A (zh) * 2017-03-02 2017-06-13 昆山龙腾光电有限公司 显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147491B1 (ko) 1995-05-17 1998-12-01 김주용 엘씨디 전원 순차 제어장치
US5841431A (en) * 1996-11-15 1998-11-24 Intel Corporation Application of split- and dual-screen LCD panel design in cellular phones
KR100304264B1 (ko) 1998-10-16 2001-12-01 윤종용 액정표시장치의 파워 시퀀스 제어장치
JP4204204B2 (ja) * 2001-04-13 2009-01-07 三洋電機株式会社 アクティブマトリクス型表示装置
TW519610B (en) 2001-07-24 2003-02-01 Winbond Electronics Corp Fast liquid crystal display power-off residual image suppression circuitry and a method thereto
JP4096943B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4300429B2 (ja) 2005-12-26 2009-07-22 船井電機株式会社 プラズマテレビジョンおよび電源制御装置
US8154522B2 (en) 2007-08-20 2012-04-10 Chimei Innolux Corporation Recovering image system
JP2009271392A (ja) 2008-05-09 2009-11-19 Sony Corp 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器
TW201133442A (en) 2010-03-24 2011-10-01 Hannstar Display Corp Circuit and method for eliminating power-off residual images in display
JP5189149B2 (ja) * 2010-09-17 2013-04-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
TWI433088B (zh) 2010-10-27 2014-04-01 Chunghwa Picture Tubes Ltd 顯示裝置及驅動方法
CN201995164U (zh) 2010-12-24 2011-09-28 苏州华芯微电子股份有限公司 一种led驱动芯片的上电电路
CN102131328B (zh) * 2010-12-24 2014-05-14 苏州华芯微电子股份有限公司 一种led驱动芯片的上电电路
CN202110793U (zh) 2011-07-01 2012-01-11 深圳市博驰信电子有限责任公司 一种数码管驱动芯片及采用该芯片的家用电器
CN103927957B (zh) 2013-12-25 2017-05-17 上海中航光电子有限公司 一种显示装置的驱动方法、装置和显示设备
CN104538003A (zh) * 2015-01-22 2015-04-22 合肥京东方光电科技有限公司 显示面板的驱动方法和显示装置
JP6569234B2 (ja) * 2015-02-17 2019-09-04 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
CN105118460B (zh) 2015-09-17 2017-10-31 广东欧珀移动通信有限公司 一种液晶显示屏的电荷释放方法及装置
KR102609948B1 (ko) 2016-09-30 2023-12-04 엘지디스플레이 주식회사 표시 패널 구동 유닛, 이의 구동 방법, 및 이를 포함하는 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122028A (ja) * 1998-10-16 2000-04-28 Samsung Electronics Co Ltd 液晶表示装置の電源供給装置及び電圧シ―ケンス制御方法
JP2005062618A (ja) * 2003-08-18 2005-03-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置および該ｅｌ表示装置の駆動方法。
JP2005091636A (ja) * 2003-09-16 2005-04-07 Sharp Corp 表示装置およびその駆動方法
US20080094386A1 (en) * 2006-09-29 2008-04-24 Samsung Electronics Co., Ltd. Methods and apparatus for latch-up free boosting
CN106847215A (zh) * 2017-03-02 2017-06-13 昆山龙腾光电有限公司 显示装置

Also Published As

Publication number Publication date
KR102230031B1 (ko) 2021-03-22
EP3553768B1 (en) 2022-06-29
EP3553768A4 (en) 2019-11-27
TWI662527B (zh) 2019-06-11
WO2019011064A1 (zh) 2019-01-17
JP7030817B2 (ja) 2022-03-07
CN109256075A (zh) 2019-01-22
US20210280651A1 (en) 2021-09-09
TW201832199A (zh) 2018-09-01
US11282908B2 (en) 2022-03-22
EP3553768A1 (en) 2019-10-16
KR20190091358A (ko) 2019-08-05
CN109256075B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US11308841B2 (en) Display control device, display apparatus, non-transitory recording medium, and method for controlling display control device
KR100564575B1 (ko) 부하제어 부스팅 장치, 부하량에 따라 자동적으로부스팅을 결정하고 커패시터 수가 적은 부스팅 파워시스템 및 그 방법
CN203787066U (zh) 液晶驱动电路和液晶显示装置
JP7030817B2 (ja) ディスプレイ電源制御方法、装置、記録媒体及び電子機器
US11727866B2 (en) Power management device and display device including the same
CN103996369A (zh) 电荷泵电路的控制系统、方法、装置及显示装置
CN107731190B (zh) 液晶显示装置的驱动系统及驱动方法
CN107068036B (zh) 一种显示面板的驱动电路、显示装置及驱动方法
KR102507332B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
US11004413B2 (en) Power circuit for display panel, display panel and driving method thereof
EP2717253B1 (en) Drive device for liquid crystal display device, and liquid crystal display device
US20130249885A1 (en) Display devices, sensing circuits and methods for sensing and compensating for threshold voltage shift of transistor
CN110114820B (zh) 用于控制薄膜晶体管(tft)显示器的电压消耗的方法和装置
CN108269547B (zh) 像素补偿方法及补偿模块、计算机存储介质、显示装置
JP2007057554A (ja) 電気光学装置及び電子機器
JP2020527019A (ja) 出力電圧調整回路及び液晶表示装置
US10964285B2 (en) Driver chip of a display panel with high resolution display
WO2023226741A1 (zh) 一种显示驱动电路、显示驱动方法及显示设备
CN112992040B (zh) 调节电路和显示装置
KR20190062019A (ko) 외장 커패시터를 사용하지 않는 전압 레귤레이터 및 이를 포함하는 반도체 장치
CN115862533A (zh) 一种发光驱动电路、像素电路、显示面板及终端设备
KR102383681B1 (ko) 전력 제공 방법 및 전력 제공 장치
US20250202337A1 (en) Device and method for supplying logic supply voltage in mixed signal curcuit
CN115953967A (zh) 显示面板的驱动方法、装置、显示面板及可读存储介质
CN115394228A (zh) 电压控制方法、装置、设备、介质及产品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250