JP2020194900A - Electronic circuit device - Google Patents
Electronic circuit device Download PDFInfo
- Publication number
- JP2020194900A JP2020194900A JP2019100087A JP2019100087A JP2020194900A JP 2020194900 A JP2020194900 A JP 2020194900A JP 2019100087 A JP2019100087 A JP 2019100087A JP 2019100087 A JP2019100087 A JP 2019100087A JP 2020194900 A JP2020194900 A JP 2020194900A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit device
- electronic component
- electronic
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 26
- 238000007789 sealing Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 abstract description 39
- 238000004806 packaging method and process Methods 0.000 abstract 4
- 238000005549 size reduction Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Battery Mounting, Suspending (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、電子部品が実装基板に実装されている電子回路装置に関し、特に気密状態の実装が求められる電子部品が実装される電子回路装置に関する。 The present invention relates to an electronic circuit device in which electronic components are mounted on a mounting board, and more particularly to an electronic circuit device in which electronic components required to be mounted in an airtight state are mounted.
スマートフォンやタブレット端末などのモバイル機器、腕時計型歩数計などのウェアラブル機器等では高機能化と小型化の要請が強く、これらの機器に搭載される電子回路装置は、小型化が求められている。 Mobile devices such as smartphones and tablet terminals, wearable devices such as wristwatch-type pedometers, etc. are strongly required to have higher functionality and miniaturization, and the electronic circuit devices mounted on these devices are required to be miniaturized.
電子回路装置を小型化するためには、実装基板に電子部品を高密度実装するのが好ましい。高密度実装された電子回路装置は種々提案されている(例えば、特許文献1等)。
In order to reduce the size of an electronic circuit device, it is preferable to mount electronic components on a mounting board at a high density. Various high-density mounted electronic circuit devices have been proposed (for example,
一方、実装基板に実装される電子部品の中には、大気中の水分等により特性が劣化するため、気密状態で実装する必要があることが知られている。例えば、全固体電池では、ガラス封止により気密状態を保つ方法が採用されている(特許文献2)。 On the other hand, it is known that some electronic components mounted on a mounting board need to be mounted in an airtight state because their characteristics deteriorate due to moisture in the atmosphere and the like. For example, in an all-solid-state battery, a method of maintaining an airtight state by sealing with glass is adopted (Patent Document 2).
従来の高密度実装構造では、電子部品を気密状態に実装することができなかった。そのため、電子部品自体を気密構造とする複雑な製造工程を付加しなければならなかった。本発明はこのような実状に鑑み、簡便に高密度実装、気密構造を実現することができるとともに小型で、信頼性の高い電子回路装置を提供することを目的とする。 With the conventional high-density mounting structure, electronic components cannot be mounted in an airtight state. Therefore, it is necessary to add a complicated manufacturing process in which the electronic component itself has an airtight structure. In view of such an actual situation, it is an object of the present invention to easily realize a high-density mounting and an airtight structure, and to provide a compact and highly reliable electronic circuit device.
上記目的を達成するため、請求項1に係る電子回路装置は、実装面と、該実装面に連続し断面形状をコの字型とする壁部とを備えた実装基板と、該実装基板の前記壁部の間の一方の表面に実装された第1の電子部品と、前記壁部間に充填され、前記第1の電子部品を被覆する封止樹脂と、前記実装基板の他方の表面に実装された第2の電子部品とを備え、前記壁部に直交する側面は、一部あるいは全部が前記封止樹脂で構成されていることと、前記壁部の表面に前記第1の電子部品あるいは前記第2の電子部品に接続する電極が露出している電子回路装置であって、前記電極は、複数の分割電極の集合体からなる電極を含むことを特徴とする。
In order to achieve the above object, the electronic circuit device according to
本願請求項2に係る発明は、請求項1記載の電子回路装置において、前記第1の電子部品が全固体電池であることを特徴とする。
The invention according to
本発明は、気密状態の実装が要求される電子部品、例えば全固体電池を封止樹脂による封止を行うのみで気密性良く封止でき、非常に簡便に全固体電池を備えた電子回路装置を形成することが可能となる。一方気密状態の実装が要求されない電子部品は、実装基板上に露出して実装された構造とすることができ、部品の交換等が容易となるという利点がある。 According to the present invention, an electronic component that is required to be mounted in an airtight state, for example, an all-solid-state battery can be sealed with good airtightness only by sealing with a sealing resin, and an electronic circuit device including the all-solid-state battery can be very easily sealed. Can be formed. On the other hand, electronic components that are not required to be mounted in an airtight state can have a structure in which they are exposed and mounted on a mounting board, and have an advantage that parts can be easily replaced.
本発明は、実装基板に連続する壁部を備える構成とすることで、外部引出用の分割電極の形成が容易となる。さらに、電子回路装置が実装されるマザー基板等と熱膨張率が等しく、あるいは近い材料を選択することで、信頼性の向上も図ることが可能となる。 In the present invention, the mounting substrate is provided with a continuous wall portion, which facilitates the formation of a split electrode for external extraction. Further, by selecting a material having a coefficient of thermal expansion equal to or close to that of a mother substrate or the like on which an electronic circuit device is mounted, it is possible to improve reliability.
また両端の壁部に直交する位置に、一方から他方側に壁部を突出させる構成とすると、凹部間の間隔を狭くすることができるので集合基板上に多数の電子回路装置を形成することが可能となる。この一方から他方へ突出する壁部は、一部に切り欠きを有するため、製造工程で注入される樹脂厚のばらつきを抑えることができるという利点がある。 Further, if the wall portion is projected from one side to the other side at a position orthogonal to the wall portions at both ends, the distance between the recesses can be narrowed, so that a large number of electronic circuit devices can be formed on the collective substrate. It will be possible. Since the wall portion protruding from one side to the other has a notch in a part, there is an advantage that the variation in the resin thickness injected in the manufacturing process can be suppressed.
さらにまた、電極を複数の分割電極の集合体とすると、各分割電極の熱容量を小さくでき、そのばらつきも小さくできる。その結果、半田実装する際に、各分割電極毎の半田が溶融するタイミングが揃い、電子回路装置が傾いたり、位置ずれを起こすことなく実装することが可能となる。また、各分割電極を小さく形成することができ、分割電極への半田の這い上がりが良くなり、実装信頼性が向上するという利点がある。視認性が良くなるという利点もある。 Furthermore, when the electrodes are an aggregate of a plurality of divided electrodes, the heat capacity of each divided electrode can be reduced and the variation thereof can be reduced. As a result, when the solder is mounted, the timing at which the solder melts for each divided electrode is aligned, and the electronic circuit device can be mounted without tilting or misalignment. Further, each divided electrode can be made small, which has an advantage that the solder creeps up to the divided electrode is improved and the mounting reliability is improved. It also has the advantage of improving visibility.
本発明の電子回路装置は、気密状態の実装が求められる電子部品と、気密状態の実装が求められない電子部品とを高密度に実装することができ、さらに小型が可能で、信頼性の高い電子回路装置に関する。以下、本発明の実施例について詳細に説明する。 The electronic circuit device of the present invention can mount electronic components that are required to be mounted in an airtight state and electronic components that are not required to be mounted in an airtight state at high density, and can be further miniaturized and highly reliable. Regarding electronic circuit devices. Hereinafter, examples of the present invention will be described in detail.
本発明の第1の実施例について、その製造工程に従い説明する。まず、エポキシ樹脂等からなる集合基板1を用意する。この種の集合基板1は、通常の半導体装置の製造工程で使用されている樹脂基板(有機基板)を使用することができる。集合基板1は、完成する電子回路装置が実装されるマザー基板の材質に応じて、適宜選択するのが好ましく、例えば熱膨張率の等しいあるいは近い材質を選択すると、実装信頼性の向上を図ることができる。集合基板1は個片化により分割されると、個々の実装基板を構成する。
The first embodiment of the present invention will be described according to the manufacturing process thereof. First, an
図1は、凹部2が形成された集合基板1の説明図で、図1(a)に断面図を、図1(b)に平面図を示している。図1に示す例では、後述する工程に従い、4個の電子回路装置が形成される。凹部2を備えた集合基板1は、絶縁層の両面に所望の配線パターンが形成された導電膜を備えた両面板1aと、凹部2に相当する貫通孔を備えた枠板1bとを貼り合せて用意することができる。
1A and 1B are explanatory views of an
凹部2の両端には壁部3が形成されており、この壁部3を構成する集合基板1に円形の貫通孔4を形成する。この円形の貫通孔4はドリルを用いて形成することができ、低コストで加工時間も短く、簡便に形成することができる。貫通孔4内および集合基板1の表裏面には電極5を形成する。電極5はメッキ法等の周知の方法で形成することができる。電極5は両面板1aに形成された所望の配線パターンと導通している。
ところで本実施例では、3個の電極5が一組の電極群5aを構成し、後述するように電極群5aがそれぞれ配線パターンと接続するように構成している。図1に示す例では、各電子回路装置毎に4組の電極群5aが形成されている。
By the way, in this embodiment, the three
次に図2に示すように、凹部2内に電子部品6a(第1の電子部品に相当)を実装する。凹部2の底面には、電子部品6aに接続する配線パターンが形成されており、電子部品6aは所望の方法により接続される。このとき凹部2内には、隣接する電子回路装置の形成予定領域との間に壁部等が無いので、実装のための凹部2の底部への接着部材の滴下や、電子部品の搬送を容易に行うことができる。特に接着部材を滴下する際、ディスペンサーを用いて半田を凹部2の底面に塗布する方法を採用することで、深い凹部2の底面に、確実に半田等の接着部材を供給することができ、実装信頼性が確保でき好ましい。また、凹部2内に複数の電子部品を容易に実装することが可能となる。
Next, as shown in FIG. 2, the
凹部2内に実装される電子部品6aは、実装される電子部品のうち、気密状態の実装が求められるものを選択することができる。例えば、全固体電池を選択することができる。一般的に全固体電池は、大気中の水分等により特性が劣化してしまう。そこでこのような特性劣化を防止するため、図3に示すようにエポキシ樹脂等の封止樹脂7を凹部2内に充填して樹脂封止する。十分な気密性を保つためは、電子部品6aの表面を封止樹脂7で十分に覆う必要がある。そのため凹部2の深さ(換言すると、壁部3の高さ)は、集合基板1上に実装される電子部品6aの高さより深く(高く)するのが好ましい。具体的には、電子部品6aの高さが0.6mmのとき、凹部2の壁部3の高さを0.8mm程度とすることで、電子部品6aを凹部2の底部に実装するための接着部材の高さ等のばらつき等が発生しても、水分の侵入等のない気密構造を形成することができる。気密構造の形成するためさらに厚く封止樹脂7を形成する必要がある場合には、その厚さや、電子部品6aの高さ等を考慮し、枠板1bの厚さを適宜選択すればよい。
As the
なお図2では、気密状態の実装が求められる電子部品6aを2個ずつ実装した例を示しているが、気密状態の実装が求められない別の種類の電子部品を組み合わせて実装しても良い。
Although FIG. 2 shows an example in which two
このように集合基板1の表面は封止樹脂7により平坦化される(図3)。使用される封止樹脂7は、ディスペンサーから滴下して平坦化できるように、粘度100Pa・s程度以下が好ましい。また耐薬品性、耐リフロー性等を考慮し、例えばエポキシ系樹脂を選択するのが好ましい。二酸化シリコン等のフィラーの充填量を多くし(例えば60wt%程度以上)、吸水率を0.3wt%程度以下の樹脂を用いることで、気密状態の実装が可能となる。電子部品6aを実装する際、半田を用いた場合にはフラックス除去の工程を追加しても良い。なおこの平坦化は、実装される電子部品のいずれも気密封止が求められない場合であっても、後述する製造工程を進めるために好適となる。
In this way, the surface of the
その後、集合基板1の裏面(他方の表面に相当)に別の電子部品を実装する。図4に示す例では、3個の電子部品6b、6c、6d(第2の電子部品に相当)を実装している。
After that, another electronic component is mounted on the back surface (corresponding to the other surface) of the
図4に示すようにこの種の電子回路装置では、集合基板1上に様々な大きさの電子部品が実装される。このような場合、裏面側の電子部品6b〜6dを実装した後、表面側の電子部品6aを実装して樹脂封止する工程とすると、電子部品6b〜6dが脱落する可能性がある。そのため、上述のように表面側に電子部品6aを実装し、樹脂封止する工程を先に行うのが好ましい。当然ながら、電子部品の脱落等が無ければ、工程を逆にすることは可能である。
As shown in FIG. 4, in this type of electronic circuit device, electronic components of various sizes are mounted on the
次に、集合基板を個片化する。この個片化は、電極5が電子回路装置の外周に露出するように行う。具体的には図5に示すように、貫通孔4の中央部が切断位置8となる格子状に、例えばダイシングソーを走行させて行う。ダイシングソーを用いた切断方法では、集合基板1を所定の寸法だけ切削除去することになる。本実施例では、貫通孔4を比較的小さい径となるように形成しているため、図5に示すように切断位置8の端部が貫通孔4の中央に位置するようにする。凹部2間の切断位置8は、両端が貫通孔4の中央に位置するように配置している。凹部2間の切断は、必ずしも1回の切断で両端の貫通孔4を切断する必要は無く、一方の貫通孔4を切断した後、他方の貫通孔4を切断するように構成してもよい。
Next, the assembly substrate is individualized. This individualization is performed so that the
図5に示す例では、4個の電子回路装置に個片化される。一般的に個片化工程は、集合基板を固定するためのシートに貼り付けて行うため、集合基板の裏面が封止樹脂の充填により平坦化されていることは、集合基板あるいは個片化後の電子回路装置をシートに確実に接着できる点で好ましい。また壁部3と電子部品6aとの隙間に切削屑が入り込むこともなく好ましい。
In the example shown in FIG. 5, it is individualized into four electronic circuit devices. In general, the individualization step is performed by attaching to a sheet for fixing the assembly substrate, so that the back surface of the assembly substrate is flattened by filling with a sealing resin means that the assembly substrate or after individualization It is preferable in that the electronic circuit device of the above can be reliably adhered to the sheet. Further, it is preferable that cutting chips do not enter the gap between the
図6は、個片化後の電子回路装置20の斜視図を示す。図6に示すように個片化された電子回路装置20は、個片化された集合基板(実装基板)の表面に複数の電子部品6b、6c、6dが実装され、実装基板の逆の面には、電子部品6aが封止樹脂7で被覆された状態で実装されている。また壁部3には、配線パターン9に接続する電子回路装置の外部引出用の電極5(分割電極に相当)が露出している。
FIG. 6 shows a perspective view of the
本実施例では、貫通孔4の開口径を小さくすることで、壁部3として残る厚さを薄くしている。これは、大きな開口径の貫通孔を形成する場合と比較して、電子回路装置を小型化できることを示している。一方図面上下方向の両端には、壁部3は残らないように切断することも小型化を実現することとなる。
In this embodiment, the thickness remaining as the
本実施例の電子回路装置20は、複数の電子部品6a〜6dを高密度実装することができ、さらに電子部品6aが、気密状態の実装が求められる場合には、封止樹脂によって被覆することで気密封止することが可能となっている。また、電極5が電子回路装置の側壁に露出する構造となっているため、電子回路装置を実装する際、半田等の接続部材が電極5の側壁を這い上がり、確実な接続を形成でき、目視検査等も容易となる。特に本実施例の配線パターン9に接続する電極を比較的小さな形状の電極5の集合体としての電極群とすることで、各電極5は熱容量が小さく、他の基板へ実装するため半田接続を形成する際、半田が溶融するタイミングが揃い、電子回路装置の傾きや位置ずれを防止することができる。また半田が這い上がるフィレット高さが高くなり、実装信頼性の向上や半田接続の良否判定のための視認性が向上するという利点もある。
In the
次に第2の実施例について説明する。上記第1の実施例では、円形の貫通孔4を形成して電極5を形成する場合について説明したが、貫通孔4の形状を変形することも可能である。
Next, a second embodiment will be described. In the first embodiment, the case where the circular through
図7は、第1の実施例で説明した図1に相当する図である。凹部2間の貫通孔4の形状を横長の楕円形に変更している。図7では、図面両端の貫通孔4は円形のままとしているが、両端の貫通孔4を横長の楕円形としても良い。この貫通孔4は、ルーター加工やレーザー照射による加工により形成することができる。
FIG. 7 is a diagram corresponding to FIG. 1 described in the first embodiment. The shape of the through
以下、上記第1の実施例同様、凹部2内に電子部品6aを実装する。凹部2の底面には、電子部品6aに接続する配線パターンが形成されており、電子部品6aは所望の方法により接続される(図2に相当)。
Hereinafter, as in the first embodiment, the
その後、エポキシ樹脂等の封止樹脂7を凹部2内に充填して樹脂封止する(図3に相当)。
After that, a sealing
その後、集合基板1の裏面(他方の面に相当)に別の電子部品を実装する(図4に相当)。 After that, another electronic component is mounted on the back surface (corresponding to the other surface) of the assembly substrate 1 (corresponding to FIG. 4).
次に、集合基板を個片化する。この個片化は、図8に示す切断位置8に沿うように、貫通孔4の中央が切断位置8となる格子状に、例えばダイシングソーを走行させて行う。ダイシングソーを用いた切断方法では、集合基板1を所定の寸法だけ切削除去することになる。本実施例では、図面両端に配置された貫通孔4は比較的小さい径としているため、図8に示すように切断位置8の端部が貫通孔4の中央に位置するようにしている。また中央の切断位置8は、横長の楕円形の貫通孔4の中央に位置し、図面両端に配置された貫通孔4の切断により残る分割電極と同じ形状の分割電極が残るように配置している。なお横長の楕円形の貫通孔4の切断は、必ずしも1回の切断で中央部を切削除去する必要は無く、貫通孔4の一方の側を切断した後他方の側を切断するように構成してもよい。
Next, the assembly substrate is individualized. This individualization is performed by running, for example, a dicing saw in a grid pattern in which the center of the through
図面両端に配置された貫通孔4を横長の楕円形にした場合であっても、切断位置8を所定の位置に配置すれば、切断されずに残る電極5は、同様の形状とすることができる。
Even when the through
その結果、図6に示す形状の電子回路装置20を得ることができる。貫通孔4の形状を変形した場合であっても完成した電子回路装置20は同じ形状となるので、本実施例の電子回路装置20においても、複数の電子部品6a〜6dを高密度実装することができ、さらに電子部品6aが、気密状態の実装が求められる場合には、封止樹脂によって被覆することで気密封止することが可能となる。また、電極5が電子回路装置の側壁に露出する構造となっているため、電子回路装置を実装する際、半田等の接続部材が電極5の側壁を這い上がり、確実な接続を形成でき、目視検査等も容易となる。さらに各電極5は熱容量が小さく、他の基板へ実装するため半田接続を形成する際、半田が溶融するタイミングが揃い、電子回路装置の傾きや位置ずれを防止することができる。また半田が這い上がるフィレット高さが高くなり、実装信頼性の向上や半田接続の良否判定のための視認性が向上するという利点もある。
As a result, the
次に第3の実施例について説明する。上記第1および第2の実施例では、集合基板1に形成される凹部2は、縦長の形状とした。ここで、集合基板1から形成できる電子回路装置の数を多くしたり、個片化のための切断位置8を配置するため、隣接する凹部2間の間隔を狭くすると、凹部2間に残る壁部を構成する集合基板1の一部が変形してしまうおそれがある。そこで、凹部2の形状を変形することも可能である。
Next, a third embodiment will be described. In the first and second embodiments, the
図9は、上記第1の実施例で説明した図1に相当する図である。図9に示すように、凹部2内に突出部10を形成することができる。この突出部10は、個片化の際、切断領域となる位置に配置することで、電子部品を実装する領域に影響を及ぼすことはない。なお、突出部10は一方の壁部3から延出し、その先端は対向する壁部3との間に隙間を設けている。これは、例えば図3で説明したように凹部2内に封止樹脂を滴下した際、凹部2内の封止樹脂の厚さを均一にするためである。
FIG. 9 is a diagram corresponding to FIG. 1 described in the first embodiment. As shown in FIG. 9, the
この突出部10の形成は、凹部2を形成する際、例えばルーター加工により突出部10を残すように形成すれば良い。
The
以下、上記第1の実施例同様、凹部2内に電子部品6aを実装し、封止樹脂7を凹部2内に充填して封止する。その後、集合基板1の裏面(図4の表面側)に別の電子部品6b、6c、6dを実装し個片化する。この個片化は、図5に示す貫通孔4の中央と通る格子状に、例えばダイシングソーを走行させて行う。
Hereinafter, as in the first embodiment, the
突出部10の幅をダイシングソーにより切削除去される切削幅より狭い幅とすると、個片化の際、突出部10が切削除去され、図6に示す形状の電子回路装置20が完成する。この場合、実装基板は実装面に連続したコの字型の壁面を有し、これに直交する側面は実装面に連続する壁部の全部が切り欠かれた構造となる。また突出部10の幅を切削除去される幅より広くし、突出部10の一部を残す形状とすると、図10に示す形状の電子回路装置20が完成する。この場合、実装基板は実装面に連続したコの字型の側面を有し、これに直交する側面は、実装面に連続する壁部の一部が切り欠かれた構造となる。
Assuming that the width of the protruding
この突出部10の配置は、図9に示す場合に限定されない。例えば、凹部2の長さが長く、突出部10を複数形成する必要がある場合には、一方の壁部から対向する壁部に向かって突出する配置としたり、両方の壁部から交互に対向する壁部に向かって突出する配置(千鳥構造)としたり、隣接する凹部内に配置される突出部の配置を変えたり、種々変更可能である。特に個片化の際、突出部10を全て除去する場合には、電子回路装置に突出部10が残らないため、種々変更可能である。一方、突出部10の一部が残る場合には、電子回路装置のどの位置に突出部10が残るかを考慮し、突出部10の配置を決定する必要がある。
The arrangement of the
この突出部10の高さも適宜変更可能で、凹部2内への接着部材の滴下を行う際にディスペンサーに接触する等の不具合があれば、突出部10の高さを低くすることも可能である。この突出部10の幅を切削除去される幅より狭い幅とすると、個片化の際、突出部10が切削除去され、図6に示す形状の電子回路装置を完成させることが可能である。この場合、実装基板は実装面に連続したコの字型の壁面を有し、これに直交する側面は実装面に連続する壁部の全部が切り欠かれた構造となる。また突出部10の幅を切削除去される幅より広くし、突出部10の一部を残す形状とすると、図11に示す形状の電子回路装置20が完成する。この場合、実装基板は実装面に連続したコの字型の側面を有し、これに直交する側面は、実装面に連続する壁部の一部が切り欠かれた構造となる。
The height of the protruding
以上の説明は、上記第1の実施例で説明した電子回路装置の変更例として説明したが、電極構造の異なる上記第2の実施例に適用可能であることは言うまでもない。 The above description has been described as a modification of the electronic circuit device described in the first embodiment, but it goes without saying that the above description can be applied to the second embodiment having a different electrode structure.
以上本発明の実施例について説明したが、本発明はこれら実施例に限定されるものでないことは言うまでもない。例えば、電極5の形状は、電子回路装置が実装されるマザー基板との接続構造に応じて適宜変更可能である。また分割電極の集合体を構成する電極5の数は、電子回路装置上に実装される電子部品や回路構成に応じて適宜変更可能で、例えば、1個の電極と複数の電極の集合体を組み合わせて構成したり、異なる数の電極の集合体を組み合わせて構成したり、適宜変更可能である。また電子回路装置に実装される電子部品の数も適宜変更可能である。
Although the examples of the present invention have been described above, it goes without saying that the present invention is not limited to these examples. For example, the shape of the
1: 集合基板、1a:両面板、1b:枠板、2:凹部、3:壁部、4:貫通孔、5:電極、6a〜6d:電子部品、7:封止樹脂、8:切断位置、9:配線パターン、10:突出部、20:電子回路装置 1: Assembly board, 1a: Double-sided plate, 1b: Frame plate, 2: Recessed part, 3: Wall part, 4: Through hole, 5: Electrode, 6a to 6d: Electronic component, 7: Encapsulating resin, 8: Cutting position , 9: Wiring pattern, 10: Protruding part, 20: Electronic circuit device
Claims (2)
該実装基板の前記壁部の間の一方の表面に実装された第1の電子部品と、
前記壁部間に充填され、前記第1の電子部品を被覆する封止樹脂と、
前記実装基板の他方の表面に実装された第2の電子部品とを備え、
前記壁部に直交する側面は、一部あるいは全部が前記封止樹脂で構成されていることと、
前記壁部の表面に前記第1の電子部品あるいは前記第2の電子部品に接続する電極が露出している電子回路装置であって、
前記電極は、複数の分割電極の集合体からなる電極を含むことを特徴とする電子回路装置。 A mounting board provided with a mounting surface and a wall portion continuous with the mounting surface and having a U-shaped cross section.
A first electronic component mounted on one surface between the walls of the mounting board,
A sealing resin filled between the walls and covering the first electronic component,
It comprises a second electronic component mounted on the other surface of the mounting board.
The side surface orthogonal to the wall portion is partially or wholly made of the sealing resin.
An electronic circuit device in which an electrode connected to the first electronic component or the second electronic component is exposed on the surface of the wall portion.
The electrode is an electronic circuit device including an electrode composed of an aggregate of a plurality of divided electrodes.
前記第1の電子部品が全固体電池であることを特徴とする電子回路装置。 In the electronic circuit apparatus according to claim 1,
An electronic circuit device characterized in that the first electronic component is an all-solid-state battery.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100087A JP7332094B2 (en) | 2019-05-29 | 2019-05-29 | electronic circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100087A JP7332094B2 (en) | 2019-05-29 | 2019-05-29 | electronic circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020194900A true JP2020194900A (en) | 2020-12-03 |
JP7332094B2 JP7332094B2 (en) | 2023-08-23 |
Family
ID=73545948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019100087A Active JP7332094B2 (en) | 2019-05-29 | 2019-05-29 | electronic circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7332094B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197164A (en) * | 2001-12-26 | 2003-07-11 | Matsushita Electric Ind Co Ltd | All solid battery built-in semiconductor device |
JP2005229766A (en) * | 2004-02-16 | 2005-08-25 | Nec Tokin Corp | Power supply module and method for manufacturing same |
JP2012049480A (en) * | 2010-08-30 | 2012-03-08 | Sharp Corp | Semiconductor device, inspection method of the same and electrical equipment |
JP2020170803A (en) * | 2019-04-04 | 2020-10-15 | 新日本無線株式会社 | Electronic circuit device and manufacturing method therefor |
-
2019
- 2019-05-29 JP JP2019100087A patent/JP7332094B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197164A (en) * | 2001-12-26 | 2003-07-11 | Matsushita Electric Ind Co Ltd | All solid battery built-in semiconductor device |
JP2005229766A (en) * | 2004-02-16 | 2005-08-25 | Nec Tokin Corp | Power supply module and method for manufacturing same |
JP2012049480A (en) * | 2010-08-30 | 2012-03-08 | Sharp Corp | Semiconductor device, inspection method of the same and electrical equipment |
JP2020170803A (en) * | 2019-04-04 | 2020-10-15 | 新日本無線株式会社 | Electronic circuit device and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
JP7332094B2 (en) | 2023-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008166373A (en) | Semiconductor device and its manufacturing method | |
US9615444B2 (en) | Manufacturing of a heat sink by wave soldering | |
US10403616B2 (en) | Method of manufacturing a semiconductor device | |
US6627987B1 (en) | Ceramic semiconductor package and method for fabricating the package | |
KR20150092876A (en) | Electric component module and manufacturing method threrof | |
JP2009004461A (en) | Electronic component package and manufacturing method thereof | |
KR20140136812A (en) | Electric component module and manufacturing method threrof | |
JP6314591B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2020170803A (en) | Electronic circuit device and manufacturing method therefor | |
JP7332094B2 (en) | electronic circuit device | |
JP2012015554A (en) | Semiconductor device manufacturing method and multilayer semiconductor device manufacturing method | |
JP4497304B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009188005A (en) | Surface-mounted semiconductor device | |
JP2009099816A (en) | Semiconductor device, method of manufacturing the same and mounting method of semiconductor device | |
JP2007103681A (en) | Semiconductor device and its manufacturing method | |
KR20130086110A (en) | Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate | |
KR101516371B1 (en) | Chip substrate comprising a bonding groove and a sealing member for the chip substrate | |
JP2004253518A (en) | Semiconductor device and method of manufacturing same | |
JP2014165481A (en) | Semiconductor device mounting body | |
KR102212340B1 (en) | Chip substrate comprising junction groove in lens insert | |
JP5261851B2 (en) | Manufacturing method of semiconductor device | |
KR20180058174A (en) | Semiconductor package | |
JP2011187546A (en) | Semiconductor device | |
JP2012227320A (en) | Semiconductor device | |
KR101910587B1 (en) | Substrate and unit substrate for optical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7332094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |