KR101910587B1 - Substrate and unit substrate for optical device - Google Patents

Substrate and unit substrate for optical device Download PDF

Info

Publication number
KR101910587B1
KR101910587B1 KR1020170067129A KR20170067129A KR101910587B1 KR 101910587 B1 KR101910587 B1 KR 101910587B1 KR 1020170067129 A KR1020170067129 A KR 1020170067129A KR 20170067129 A KR20170067129 A KR 20170067129A KR 101910587 B1 KR101910587 B1 KR 101910587B1
Authority
KR
South Korea
Prior art keywords
solder resist
optical device
photosensitive solder
unit substrate
insulating layer
Prior art date
Application number
KR1020170067129A
Other languages
Korean (ko)
Inventor
안범모
박승호
김문현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020170067129A priority Critical patent/KR101910587B1/en
Application granted granted Critical
Publication of KR101910587B1 publication Critical patent/KR101910587B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

The present invention relates to a unit substrate for an optical device in which side surfaces of at least two metal plates are bonded to each other and a vertical insulating layer is formed in a junction part of the bonded two metal plates and which provides a mounting region on which an optical device is mounted. The unit substrate for an optical device comprises a solder resist formed along an edge of a lower surface of the unit substrate. Therefore, the present invention significantly reduces a defective of the subsequent process by minimizing occurrence of a burr in a dicing process along a line to be cut.

Description

광디바이스용 단위 기판 및 원판{SUBSTRATE AND UNIT SUBSTRATE FOR OPTICAL DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate,

본 발명은 광디바이스용 단위 기판 및 원판에 관한 것으로서, 보다 상세하게는 기판 절단에 따른 버(burr)가 발생하는 것을 최소화하는 광디바이스용 단위 기판 및 원판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a unit substrate and an original plate for an optical device, and more particularly, to a unit substrate and an original plate for an optical device that minimizes burrs due to substrate cutting.

LED는 수명이 길고 소비전력이 적다는 장점이 있어, 전기 전자 분야 뿐 아니라 살균처리분야 등 응용분야가 확대되고 있는 추세이다. LED의 적용범위가 확대됨에 따라 해결해야 할 기술적 문제점도 같이 부각되고 있는데, 특히 방열 문제가 중요한 과제이다. LED has a long life and low power consumption, and application fields such as sterilization treatment as well as electric and electronic fields are expanding. As the application range of LEDs is expanded, there are also technical problems to be solved, especially heat dissipation issue.

이러한 방열 문제를 해결하고자, 등록번호 제10-1233121호에서 제안하고 있듯이, 최근에 수평방향으로 서로 접합되는 복수의 금속 판재와, 상기 복수의 금속 판재와 교호로 형성되어 인접하는 상기 금속 판재를 전기적으로 절연시키는 복수의 수직절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역이 제공된 광디바이스용 원판이 개발되고 있다. In order to solve such a heat dissipation problem, as disclosed in Registration No. 10-1233121, a plurality of metal plates joined together in a horizontal direction in recent years, and a plurality of metal plates formed alternately with the plurality of metal plates, A plurality of vertical insulating layers are formed on the upper surface of the insulating substrate, and a mounting area on which an optical device is mounted is developed.

이러한 광디바이스용 원판은 절단장치를 이용하여 개별의 광디바이스용 단위 기판으로 절단되는 절단공정(다이싱 공정)을 거치게 된다(이하에서는, 다이싱 공정을 거치기 이전의 것을 '광디바이스용 원판'이라 하고, 다이싱 공정에 의해 개별화된 것을 '광디바이스용 단위 기판'이라 한다).Such a disk for an optical device is subjected to a cutting process (dicing process) in which a unit substrate for an optical device is cut using a cutting device (hereinafter referred to as a " disk for an optical device " And the individual substrates formed by the dicing process are referred to as 'optical device unit substrates').

그러나 종래 도전성 금속 판재와 절연층이 교호로 배치된 광디바이스용 원판을 절단예정라인을 따라 다이싱하는 경우, 절단예정라인을 따라 다이싱 과정에서 버(burr)가 발생하는 문제점이 있었다. However, when dicing the original plate for an optical device in which the conductive metal plate and the insulating layer are alternately arranged along the line along which the object is intended to be cut, burrs are generated in the dicing process along the line along which the object is intended to be cut.

등록번호 제10-1233121호Registration No. 10-1233121

이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 절단예정라인을 따라 다이싱하는 과정에서 버(burr)가 발생하는 것을 효과적으로 방지할 수 있는 광디바이스용 단위 기판 및 원판을 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an optical device unit capable of effectively preventing a burr from being generated in a process of dicing along a line along which a material is to be cut, A substrate and an original plate.

또한, 본 발명은 다이싱 과정에서 버(burr)가 발생하는 것을 방지하는 목적에 더하여 버(burr) 발생을 방지하는 수단이 후속 공정에 보다 효과적으로 접목될 수 있도록 하는 광디바이스용 단위 기판 및 원판을 제공하는 것을 그 목적으로 한다.In addition to the object of preventing the occurrence of burrs in the dicing process, the present invention provides a unit substrate for an optical device and an original plate for preventing burr- The purpose is to provide.

본 발명에 따른 광디바이스용 단위 기판은, 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 수직절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공하는 광디바이스용 단위 기판으로서, 상기 단위 기판 하면의 테두리를 따라 형성된 제1 감광성 솔더 레지스트; 상기 단위 기판 하면의 상기 수직절연층을 덮도록 형성된 제2 감광성 솔더 레지스트; 및 상기 제1 감광성 솔더 레지스트 및 상기 제2 감광성 솔더 레지스트 사이에는 감광성 솔더 레지스트가 형성되지 않는 여유공간부가 형성된 것을 특징으로 한다. The unit substrate for an optical device according to the present invention is characterized in that at least two side surfaces of a metal plate are bonded to each other and a vertical insulating layer is formed at a junction of the two metal plates to which the optical device is bonded, 1. A unit substrate for an optical device, comprising: a first photosensitive solder resist formed along an edge of a bottom surface of the unit substrate; A second photosensitive solder resist formed to cover the vertical insulating layer on the bottom surface of the unit substrate; And a clearance space in which a photosensitive solder resist is not formed is formed between the first photosensitive solder resist and the second photosensitive solder resist.

삭제delete

삭제delete

또한, 상기 여유공간부는, 상기 수직절연층을 기준으로 일측에 형성되는 제1여유공간부와, 상기 수직절연층을 기준으로 타측에 형성되는 제2여유공간부를 포함한다. In addition, the free space portion includes a first free space portion formed on one side with respect to the vertical insulating layer, and a second free space portion formed on the other side with respect to the perpendicular insulating layer.

또한, 상기 여유공간부에는 도금층이 형성된다.Further, a plated layer is formed in the clearance space portion.

한편, 상기 도금층의 높이는 상기 제1 감광성 솔더 레지스트의 높이 및 상기 제2 감광성 솔더 레지스트의 높이와 동일 높이인 것을 특징으로 한다.The height of the plating layer is the same as the height of the first photosensitive solder resist and the height of the second photosensitive solder resist.

한편, 본 발명의 목적을 달성하기 위해, 본 발명에 따른 광디바이스용 원판은, 수평방향으로 서로 접합되는 복수의 금속 판재와, 상기 복수의 금속 판재와 교호로 형성되어 인접하는 상기 금속 판재를 전기적으로 절연시키는 복수의 수직절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공하는 광디바이스용 원판으로서, 상기 원판의 하면에는 상기 수직절연층을 사이로 두고서 서로 이격되어 형성되는 복수 개의 여유공간부; 및 상기 복수 개의 여유공간부를 제외한 영역에 연속적으로 형성되는 감광성 솔더 레지스트을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an optical disk for an optical device, comprising: a plurality of metal plates joined together in a horizontal direction; and a plurality of metal plates formed alternately with the plurality of metal plates, A plurality of vertical spacers formed on the lower surface of the circular plate and spaced apart from each other with the vertical insulation layer interposed therebetween, part; And a photosensitive solder resist continuously formed in a region excluding the plurality of spare space portions.

삭제delete

이상에서 살펴본 바와 같이, 본 발명에 의한 광디바이스용 원판은, 절단예정라인을 따라 다이싱하는 과정에서 버(burr)가 발생하는 것을 효과적으로 방지할 수 있다. INDUSTRIAL APPLICABILITY As described above, the optical disk device according to the present invention can effectively prevent a burr from being generated in a process of dicing along a line along which a substrate is to be divided.

또한, 버(burr) 발생이 최소화된 광디바이스용 단위 기판을 이용함에 따라 후속 공정에서의 제품 불량을 최소할 수 있다.In addition, by using a unit substrate for an optical device in which burrs are minimized, product defects in subsequent processes can be minimized.

또한, 버(burr) 발생을 방지하는 수단이 후속 공정에 보다 효과적으로 접목될 수 있다.In addition, the means for preventing the generation of burrs can be more effectively incorporated into the subsequent process.

도 1은 본 발명의 바람직한 살시예에 따른 광디바이스용 단위 기판의 사시도.
도 2는 도 1의 저면도.
도 3은 도 1의 A-A'선의 단면도.
도 4는 도 3의 다른 실시예를 나타내는 단면도.
도 5는 도 1의 저면도에 대한 다른 실시예 도면.
도 6은 도 5의 단면도
도 7은 본 발명의 바람직한 실시예에 따른 광디바이스용 원판의 평면도 및 일부 확대도.
도 8은 본 발명의 바람직한 실시예에 따른 광디바이스용 원판에 절단예정라인을 함께 도시한 일부 평면도.1 is a perspective view of a unit substrate for an optical device according to a preferred embodiment of the present invention;
2 is a bottom view of Fig.
3 is a cross-sectional view taken along line A-A 'in Fig.
4 is a cross-sectional view showing another embodiment of Fig. 3;
Figure 5 is another embodiment diagram for the bottom view of Figure 1;
6 is a cross-
7 is a plan view and a partial enlarged view of a disk for an optical device according to a preferred embodiment of the present invention.
8 is a partial plan view showing a line along which the object is intended to be cut along an original plate for an optical device according to a preferred embodiment of the present invention.

이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following merely illustrates the principles of the invention. Therefore, those skilled in the art will be able to devise various apparatuses which, although not explicitly described or shown herein, embody the principles of the invention and are included in the concept and scope of the invention. It is also to be understood that all conditional terms and examples recited in this specification are, in principle, expressly intended for the purpose of enabling the inventive concept to be understood and are not to be construed as limited to such specifically recited embodiments and conditions do.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: .

본 발명의 바람직한 실시예에 따른 광디바이스용 단위 기판은, 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공하는 광디바이스용 단위 기판으로서, 상기 단위 기판 하면의 테두리를 따라 형성된 제1 감광성 솔더 레지스트와 상기 단위 기판 하면의 상기 절연층을 덮도록 형성된 제2 감광성 솔더 레지스트을 포함하여 형성된다.A unit substrate for an optical device according to a preferred embodiment of the present invention is a unit substrate for an optical device in which at least two side surfaces of a metal plate are bonded to each other with an insulating layer formed at a junction of two metal plates to be bonded, A first photosensitive solder resist formed along an edge of the lower surface of the unit substrate and a second photosensitive solder resist formed to cover the insulating layer on the lower surface of the unit substrate.

또한, 상기 제1 감광성 솔더 레지스트 및 상기 제2 감광성 솔더 레지스트 사이에는 감광성 솔더 레지스트가 형성되지 않는 여유공간부가 존재한다. 상기 여유공간부는, 상기 수직절연층을 기준으로 일측에 형성되는 제1여유공간부와, 상기 절연층을 기준으로 타측에 형성되는 제2여유공간부가 존재한다.Further, between the first photosensitive solder resist and the second photosensitive solder resist, there is a free space portion where no photosensitive solder resist is formed. The clearance space includes a first clearance space formed at one side with respect to the vertical insulation layer and a second clearance space formed at the other side with respect to the insulation layer.

이하 첨부한 도면에 도시된 실시예들을 참조하여 본 발명의 바람직한 실시예에 따른 광디바이스용 단위 기판을 상세히 설명한다. 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해는 편의상 생략하기로 한다.Hereinafter, a unit substrate for an optical device according to a preferred embodiment of the present invention will be described in detail with reference to embodiments shown in the accompanying drawings. In describing the various embodiments, the same reference numerals and the same reference numerals will be used for the same functional elements even if the embodiments are different. In addition, the configurations and operations already described in other embodiments will be omitted for the sake of convenience.

도 1 내지 6은 다이싱 공정에 의해 개별화된 '광디바이스용 단위 기판'을 도시한 것이고, 도 7, 8은 다이싱 공정을 거치기 이전의 '광디바이스용 원판'을 도시한 것이다. 이하에서는, '광디바이스용 단위 기판'에 대해서 먼저 설명한 이후에, '광디바이스용 원판'을 상세히 설명한다.FIGS. 1 to 6 show a 'unit substrate for an optical device' which is individualized by a dicing process, and FIGS. 7 and 8 show a 'original plate for an optical device' before the dicing process. Hereinafter, the 'optical device substrate' will be described in detail.

도 1은 본 발명의 바람직한 살시예에 따른 '광디바이스용 단위 기판'의 사시도이고, 도 2는 도 1의 저면도이며, 도 3은 도 1의 A-A'선의 단면도이다.FIG. 1 is a perspective view of a 'unit substrate for an optical device' according to a preferred embodiment of the present invention, FIG. 2 is a bottom view of FIG. 1, and FIG. 3 is a sectional view taken along line A-A 'of FIG.

광디바이스용 단위 기판(100)은, 두 개의 금속 판재(110) 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 수직절연층(130)이 형성된다. 다시 말해, 제1금속 판재(110a)와, 제1금속 판재(110a)의 측면에 위치하여 제1금속판재(110a)와 결합되는 제2금속판재(110b), 및 제1금속판재(110a)와 제2금속판재(11b)의 접합부에 형성되며 제1금속판재(110a)와 제2금속판재(11b)를 전기적으로 절연시키는 수직절연층(130)을 구비한다.In the optical device unit substrate 100, the side surfaces of the two metal plates 110 are bonded to each other, and the vertical insulating layer 130 is formed at the junction of the two metal plates to which the two metal plates are bonded. In other words, the first metal plate 110a, the second metal plate 110b positioned on the side of the first metal plate 110a and coupled to the first metal plate 110a, and the first metal plate 110a, And a vertical insulation layer 130 formed at a junction between the first metal plate material 11a and the second metal plate material 11b and electrically insulating the first metal plate material 110a and the second metal plate material 11b.

수직절연층(130)은 절연성을 갖는 물질로 구현될 수 있다. 절연성 액상 접합제를 이용하여 수직절연층(130)을 형성할 수 있다. 액상 접합제 등을 사용하여 제1, 2 금속판재(110a, 110b)와 수직절연층(130)를 접합함에 있어서 접합력을 증진시키기 위해 합성수지 재질의 접합 필름을 개재시킨 상태에서 접합할 수도 있다. 한편으로는 금속판재(110)의 적어도 어느 한 면에 대하여 아노다이징(anodizing) 처리가 되고 아노다이징 처리면이 서로 마주보는 상태에서 서로 접합할 수도 있다. 즉 제1, 2 금속판재(110a, 110b)가 알루미늄(또는 알루미늄 합금) 재질로 이루어진 경우, 접합 공전 전에 적어도 한 면을 아노다이징 처리함으로써 수직절연층(130)에 포함시킬 수 있다. The vertical insulating layer 130 may be formed of a material having an insulating property. The vertical insulating layer 130 may be formed using the insulating liquid bonding agent. A bonding material of a synthetic resin material may be interposed between the first and second metal plates 110a and 110b and the vertical insulation layer 130 in order to improve the bonding strength by using a liquid bonding agent or the like. On the other hand, at least one surface of the metal plate 110 may be subjected to an anodizing treatment, and the anodized surfaces may be bonded to each other while facing each other. That is, when the first and second metal plates 110a and 110b are made of aluminum (or aluminum alloy), at least one surface of the first and second metal plates 110a and 110b may be included in the vertical insulation layer 130 by anodizing before the bonding.

광디바이스용 단위 기판(100)의 상면에는, 보다 자세하게는 제2금속판재(110b)의 상면에 LED와 같은 광디바이스가 실장되는 실장 영역이 제공된다. 광디바이스의 전극부의 위치에 따라 광디바이스를 단위 기판(100)에 와이어 본딩하여 연결할 수 있고, 플립칩의 형태로 접합할 수 있다. 금속판재(110)는 금속 재질로 구성되어 그 자체가 방열판으로 기능 할 뿐만 아니라 이를 통해 광디바이스에 외부 전원을 인가하는 기능을 한다. On an upper surface of the unit substrate 100 for an optical device, more specifically, a mounting region in which an optical device such as an LED is mounted on the upper surface of the second metal plate 110b is provided. The optical device can be connected to the unit substrate 100 by wire bonding according to the position of the electrode part of the optical device and can be bonded in the form of a flip chip. The metal plate 110 is made of a metal material and functions not only as a heat sink but also as an external power source to the optical device.

광디바이스용 단위 기판(100)의 상면에는 광디바이스가 복수 개 설치될 수도 있고 이에 따라 수직절연층(130)의 개수도 달라질 수 있다. 광디바이스는 행과 열의 형태로 구현될 수 있다. 수직절연층(130)을 사이에 두고 설치되는 광디바이스 끼리는 상호 간에 전기적으로 직렬로 연결되고 수직절연층(130)으로 구획된 범위 내의 광디바이스 끼리는 상호 간에 전기적으로 병렬로 연결된다. A plurality of optical devices may be provided on the upper surface of the unit substrate 100 for the optical device, and thus the number of the vertical insulating layers 130 may vary. Optical devices may be implemented in the form of rows and columns. The optical devices provided with the vertical insulation layer 130 therebetween are electrically connected to each other in series and the optical devices within the range defined by the vertical insulation layer 130 are electrically connected to each other in parallel.

광디바이스용 단위 기판(100)은 상면에서 수직절연층(130)을 포함하는 영역에 대해서 소정 깊이에 이르는 홈으로 이루어지는 캐비티(140)가 형성된다. 수직절연층(130)을 기준으로 일측 혹은 양측에는 국부적으로 증착되되 광디바이스가 안착될 부위에는 전극층이 형성되고, 전극층 상에 방열 특성이 우수하고 접합특성이 우수한 Au/Sn 재료로 솔더링을 형성하여 광디바이스를 접합한다. 이와 같은 구성에 의해 Ag 에폭시를 사용하여 광디바이스를 접합하는 구성에 비해 방열 성능이 좋아 결과적으로 광디바이스의 효율과 수명을 높일 수 있는 효과를 얻을 수 있게 된다. The unit substrate 100 for an optical device has a cavity 140 formed by a groove reaching a predetermined depth with respect to an area including the vertical insulating layer 130 on the upper surface. An electrode layer is formed on one side or both sides of the vertical insulating layer 130, and solder is formed on the electrode layer at an area where the optical device is to be mounted, and Au / Sn material having excellent heat dissipation property and excellent bonding property The optical device is bonded. According to this structure, the heat dissipation performance is improved as compared with the structure in which the optical device is bonded using the Ag epoxy, and as a result, the effect of increasing the efficiency and lifetime of the optical device can be obtained.

광디바이스용 단위 기판(100)의 상면에는 기판 커버(미도시)가 설치되는 단차부가 형성된다. 단차부의 평면의 형상은 기판 커버의 형상에 대응되는 형상으로 이루어진다. 기판 커버는 투명 재질로 형성되는데, 광디바이스의 종류에 따라 그 재질은 달라질 수 있으며, 예건대 쿼츠 재질로 이루어질 수 있다. A stepped portion on which a substrate cover (not shown) is provided is formed on the upper surface of the optical device unit substrate 100. The shape of the plane of the stepped portion is a shape corresponding to the shape of the substrate cover. The substrate cover is formed of a transparent material. The material of the substrate cover may vary depending on the type of the optical device, and may be made of quartz, for example.

도 2, 3을 참조하여 광디바이스용 단위 기판(100)의 하면의 구성을 상세히 설명한다. The configuration of the lower surface of the optical device unit substrate 100 will be described in detail with reference to FIGS.

감광성 솔더 레지스트(PSR, 200)는 단위 기판(100)의 하면의 테두리를 따라 형성된다. 또한 감광성 솔더 레지스트(200)는 수직절연층(130)을 덮도록 형성된다. 다시 말해 단위 기판(100) 하면의 테두리를 따라 제1 감광성 솔더 레지스트(210)가 형성되고, 단위 기판(100) 하면의 수직절연층(130)을 덮도록 제2 감광성 솔더 레지스트(230)가 형성된다.A photosensitive solder resist (PSR) 200 is formed along the lower edge of the unit substrate 100. Also, the photosensitive solder resist 200 is formed so as to cover the vertical insulating layer 130. The first photosensitive solder resist 210 is formed along the lower surface of the unit substrate 100 and the second photosensitive solder resist 230 is formed to cover the vertical insulating layer 130 on the lower surface of the unit substrate 100 do.

제1 감광성 솔더 레지스트(210)의 외측은 광디바이스용 단위 기판(100)의 외측에 동일선 상에 위치한다. 광디바이스용 단위 기판(100)의 가로 및 세로가 각각 3㎜, 5㎜인 경우에, 제1 감광성 솔더 레지스트(210)의 폭은 그 외측에서 그 내측으로 80㎛이상 120㎛이하, 보다 바람직하게는 100㎛로 형성된다. The outside of the first photosensitive solder resist 210 is located on the same side as the outside of the unit substrate 100 for an optical device. In the case where the unit substrate 100 for an optical device has a width of 3 mm and a length of 5 mm, the width of the first photosensitive solder resist 210 is preferably 80 m or more and 120 m or less, Is formed to be 100 mu m.

이와 같은 제1 감광성 솔더 레지스트(210)의 구성에 의해, 광디바이스용 원판(1000)에 제1 감광성 솔더 레지스트(210)을 도포한 후 상면에서부터 다이싱을 하게 되면 하면으로 발생하는 버(burr)가 최소화되고, 버(burr) 발생이 최소화된 다위 기판(100)을 후속공정에 이용할 수 있게 되어, 후속공정에서의 불량률을 현저하게 줄일 수 있게 된다.When the first photosensitive solder resist 210 is applied to the optical device main plate 1000 and then diced from the upper surface of the first photosensitive solder resist 210, Can be minimized and the occurrence of burrs can be minimized, the multi-level substrate 100 can be used for the subsequent process, and the defect rate in the subsequent process can be remarkably reduced.

제2 감광성 솔더 레지스트(230)는, 수직절연층(130)의 폭보다 큰 폭을 가지면서 수직절연층(130)을 덮도록 형성된다. 또한 제2 감광성 솔더 레지스트(230)의 양 단부는 제1 감광성 솔더 레지스트(210)와 연속되게 형성된다. The second photosensitive solder resist 230 is formed to cover the vertical insulating layer 130 with a width greater than the width of the vertical insulating layer 130. Both ends of the second photosensitive solder resist 230 are formed continuously with the first photosensitive solder resist 210.

이와 같은 제2 감광성 솔더 레지스트(230)의 구성에 의해 수직절연층(130)의 표면 상에 존재하는 미세한 기공을 막는 기능을 한다. 또한, 수직절연층(130)의 폭이 작은 경우에도 수직절연층(130)을 전체적으로 덮을 수 있도록 수직절연층(130)보다 넓게 제2 감광성 솔더 레지스트(230)을 형성함으로써, 표면실장공정(SMT, Surface Mounter Technology)에서의 전기 쇼트의 위험도를 낮출 수 있게 된다. The second photosensitive solder resist 230 functions to prevent fine pores existing on the surface of the vertical insulating layer 130. The second photosensitive solder resist 230 is formed to be wider than the vertical insulation layer 130 so that the vertical insulation layer 130 can be entirely covered even if the width of the vertical insulation layer 130 is small. , Surface Mounter Technology).

한편, 단위 기판(100)의 하면에는 감광성 솔더 레지스트(200)가 형성되지 않은 여유공간부(300)이 존재한다. 여유공간부(300)는 제1 감광성 솔더 레지스트(210) 및 제2 감광성 솔더 레지스트(230)의 사이에 형성된다. 여유공간부(300)는 감광성 솔더 레지스트(200)를 도포할 때 일부 영역을 마스킹 처리하여 형성되거나, 전체적으로 도포된 감광성 솔더 레지스트(200)의 일부를 패터닝하여 형성될 수도 있다.On the lower surface of the unit substrate 100, there is a free space portion 300 in which the photosensitive solder resist 200 is not formed. The free space portion 300 is formed between the first photosensitive solder resist 210 and the second photosensitive solder resist 230. The free space part 300 may be formed by masking a part of the area when applying the photosensitive solder resist 200 or may be formed by patterning a part of the photosensitive solder resist 200 as a whole.

여유공간부(300)는 수직절연층(130)을 기준으로 일측에 형성되는 제1여유공간부(310)와, 절연층을 기준으로 타측에 형성되는 제2여유공간부(330)로 구분된다. 도면에 도시된 제1여유공간부(310)는 제2여유공간부(330)보다 더 작은 면적으로 형성되는데, 이는 수직절연층(130)이 일측으로 치우쳐져서 형성됨에 따라 기인된 것이다. 따라서 수직절연층(130)의 설치 위치나 설치 개수에 따라, 도면에 도시된 것과는 달리, 제1여유공간부(310)와 제2여유공간부(330)의 면적은 달라질 수 있다. The free space portion 300 is divided into a first free space portion 310 formed on one side with respect to the vertical insulating layer 130 and a second free space portion 330 formed on the other side with respect to the insulating layer . The first clearance space 310 shown in the figure is formed with a smaller area than the second clearance space 330 because the vertical insulation layer 130 is formed by being biased to one side. Therefore, the areas of the first and second free space portions 310 and 330 may vary depending on the installation position and number of the vertical insulation layer 130, as shown in FIG.

광디바이스용 원판(1000)을 이용하여 표면실장공정(SMT)을 수행할 때에, 여유공간부(300)는 리플로우 재료가 충전되는 공간을 제공한다. 위와 같은 여유공간부(300)의 구성에 의해 표면실장공정(SMT)을 할 때, 리플로우 재료가 넘쳐흐르는 것을 방지할 수 있게 된다.When performing the surface mounting process (SMT) using the optical disk device 1000, the free space portion 300 provides a space for filling the reflow material. The structure of the clearance space 300 as described above makes it possible to prevent the reflow material from overflowing when performing the surface mounting process (SMT).

한편, 도 4에 도시된 바와 같이, 도 3과는 달리, 여유공간부(300)에는 도금층(400)이 형성될 수 있다. 다시 말해 제1여유공간부(310)에는 제1도금층(410)이 형성되고, 제2여유공간부(330)에는 제2도금층(430)이 형성된다. 여유공간부(300)에 형성되는 도금층(400)의 높이는 감광성 솔더 레지스트(200)의 높이와 동일 높이로 형성되는 것이 바람직하다. 이를 통해 진공흡착기구가 단위 기판(100)의 하면을 진공 흡착하여 다음 공정으로 이송할 때, 진공흡착력이 저하되는 문제가 발생하지 않도록 한다. 다시 말해 도금층(400)의 구성에 의해 단위 기판(100)의 하면은 평평한 면의 형태를 가질 수 있게 됨으로써, 진공흡착기구에 진공이 잘 형성되지 않게 되는 형상을 방지할 수 있게 된다.4, the plating layer 400 may be formed in the free space portion 300, unlike in FIG. In other words, a first plating layer 410 is formed in the first free space portion 310, and a second plating layer 430 is formed in the second free space portion 330. The height of the plating layer 400 formed in the free space portion 300 is preferably equal to the height of the photosensitive solder resist 200. Accordingly, when the lower surface of the unit substrate 100 is vacuum-adsorbed by the vacuum adsorption mechanism and transferred to the next process, the vacuum adsorption force is prevented from being lowered. In other words, the lower surface of the unit substrate 100 can have a flat surface shape due to the configuration of the plating layer 400, thereby preventing the vacuum adsorption mechanism from being formed with a poor vacuum.

도 5, 6에 도시된 광디바이용 단위 기판(100)은, 단위 기판(100)의 하면 테두리를 따라 단차부가 형성되고, 단차부에 감광성 솔더 레지스트(210)가 충전되는 구조라는 점에서 도 2,3,4에 도시된 구조와 차이가 있다. 단차부에 충전되는 감광성 솔더 레지스트(210)의 높이는 홈의 높이보다는 낮다. 이와 같은 구성에 의해 단위 기판(100)의 하면에서 감광성 솔더 레지스트(100)가 돌출되지 않게 된다. The optical divider unit substrate 100 shown in Figs. 5 and 6 has a structure in which a stepped portion is formed along the bottom edge of the unit substrate 100 and the photosensitive solder resist 210 is filled in the step portion. , 3 and 4, respectively. The height of the photosensitive solder resist 210 filled in the stepped portion is lower than the height of the groove. With this structure, the photosensitive solder resist 100 does not protrude from the lower surface of the unit substrate 100.

이로 인해 진공흡착기구로 단위 기판(100)을 픽업할 때, 진공이 잘 형성되도록 하기 위하여 별도의 도금층(400)을 형성하는 구성을 생략할 수 있게 된다. 이처럼, 도 5, 6에 도시된 광디바이용 단위 기판(100)은, 단차부에 감광성 솔더 레지스트(210)가 충전되는 구성을 통해, 진공흡착기구에 진공이 잘 형성되지 않게 되는 형상을 방지할 수 있게 된다.Accordingly, when the unit substrate 100 is picked up by the vacuum adsorption unit, it is possible to omit a configuration for forming a separate plating layer 400 in order to form a vacuum well. As described above, the optical divider utilizing unit substrate 100 shown in Figs. 5 and 6 has a configuration in which the photosensitive solder resist 210 is filled in the step portion, thereby preventing a shape in which the vacuum is not well formed in the vacuum adsorption mechanism .

도 7은 본 발명의 바람직한 실시예에 따른 '광디바이스용 원판'의 평면도 및 일부 확대도이고, 도 8은 본 발명의 바람직한 실시예에 따른 '광디바이스용 원판'에 절단예정라인을 함께 도시한 일부 평면도이다. FIG. 7 is a plan view and a partial enlarged view of a 'disk for an optical device' according to a preferred embodiment of the present invention, and FIG. 8 is a cross- It is some plan view.

도 7에 도시된 광디바이용 원판(1000)은, 가로 및 세로가 각각 60㎜, 150㎜인 경우이며, 이 경우에 수직절연층(130)은 세로방향으로 총 11개 형성되어 있다. 한편, 도 7에 도시된 광디바이용 원판(1000)을 다이싱할 경우에는 총 264개의 단위 기판(100)으로 개별화된다. 7 is a case in which the width and length are 60 mm and 150 mm, respectively. In this case, eleven vertical insulating layers 130 are formed in total in the vertical direction. On the other hand, in the case of dicing the optical dividing plate 1000 shown in FIG. 7, 264 individual unit substrates 100 are individualized.

광디바이스용 원판(1000)은, 수평방향으로 서로 접합되는 복수의 금속 판재(110)와, 복수의 금속 판재(100)와 교호로 형성되어 인접하는 금속 판재(110)를 전기적으로 절연시키는 복수의 수직절연층(130)이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공한다. The optical device main plate 1000 includes a plurality of metal plate members 110 which are bonded to each other in the horizontal direction and a plurality of metal plate members 110 which are alternately formed with the plurality of metal plate members 100 to electrically insulate the adjacent metal plate members 110 A vertical insulating layer 130 is formed and the mounting area on which the optical device is mounted is provided.

광디바이스용 원판(1000)의 하면에는 감광성 솔더 레지스트(200)가 형성된다. 감광성 솔더 레지스트(200)은 복수 개의 여유공간부(300)를 제외하고 형성된다. 다시 말해 감광성 솔더 레지스트(200)는 여유공간부(300)를 제외한 영역에 연속적으로 형성된다. A photosensitive solder resist 200 is formed on the lower surface of the optical device main plate 1000. The photosensitive solder resist 200 is formed except for a plurality of the free space portions 300. In other words, the photosensitive solder resist 200 is continuously formed in a region excluding the free space portion 300.

감광성 솔더 레지스트(200)의 두께가 두꺼울수록 버(burr) 발생이 줄어들게 되나, 감광성 솔더 레지스트(200)의 두께가 소정 값 이상으로 두꺼울 경우에는 여유공간부(300)에 형성되는 도금층(400)도 동일 높이로 불필요하게 두껍게 형성되어야 하므로 감광성 솔더 레지스트(200)의 두께는 적절한 범위를 갖는 것이 바람직하다. 그러므로 버(burr) 발생률과 재료 절감의 측면에서 감광성 솔더 레지스트(200)의 두께는 30~80㎛의 범위를 갖는 것이 바람직하며, 보다 바람직하게는 30~40㎛의 범위를 갖는다.When the thickness of the photosensitive solder resist 200 is thicker than a predetermined value, the thickness of the plating layer 400 formed in the free space portion 300 is also reduced. The thickness of the photosensitive solder resist 200 should desirably be within a proper range. Therefore, the thickness of the photosensitive solder resist 200 is preferably in the range of 30 to 80 占 퐉, and more preferably in the range of 30 to 40 占 퐉 in terms of burr incidence and material reduction.

감광성 솔더 레지스트(200)는 원판(1000) 하면의 수직절연층(130)을 덮도록 추가로 형성될 수 있으며, 이 경우 여유공간부(300)는 수직절연층(130)과 상,하로 서로 겹치지 않는 위치에 형성된다. The photosensitive solder resist 200 may be further formed so as to cover the vertical insulating layer 130 on the lower surface of the disk 1000. In this case, the free space portion 300 may overlap the vertical insulating layer 130, .

도 8에 도시된 바와 같이, 모든 절단예정라인(D)에는 감광성 솔더 레지스트(200)가 형성된다. 다시 말해 다이싱 블레이드가 지나가는 절단예정라인(D)에는 감광성 솔더 레지스트(200)가 형성되어 있다. 이를 통해 상면에서부터 다이싱을 하게 되면 하면방향으로 발생하는 버(burr)를 최소화할 수 있게 되므로, 버(burr)로 인한 불량률이 현저하게 줄게 된다.As shown in Fig. 8, the photosensitive solder resist 200 is formed on all the lines along which the material is to be cut D. In other words, the photosensitive solder resist 200 is formed on the line along which the dicing blade is to be cut D to be cut. If dicing is performed from the upper surface, the burr generated in the downward direction can be minimized, so that the defect rate due to the burr is remarkably reduced.

한편, 도 5, 6을 참고하면, 모든 절단예정라인(D)에는 소정 깊이의 홈을 형성하고, 홈 내부에 액상의 감광성 솔더 레지스트(200)를 도포한 후 이를 경화시켜 절단예정라인 상에 감광성 솔더 레지스트(200)를 형성시킬 수도 있다. 이러한 광디바이스용 원판(1000)을 다이싱하면, 도 5, 6에 도시된 바와 같이 단차부에 감광성 솔더 레지스트(200)가 충전된 광디바이스용 단위 기판(100)으로 개별화된다.On the other hand, referring to FIGS. 5 and 6, a groove having a predetermined depth is formed in all the lines to be cut D, a liquid photosensitive solder resist 200 is applied to the inside of the groove, The solder resist 200 may be formed. When the optical disk 1000 for an optical device is diced, it is individualized into the optical device unit substrate 100 filled with the photosensitive solder resist 200 on the stepped portions as shown in FIGS.

이하, 광디바이스용 원판(1000)을 절단하는 과정을 살펴보면, 도 7에 도시된 광디바이스용 원판(1000)을 제작한 다음, 광디바이스용 원판(1000)의 하면에는 점착성 UV 테이프를 부착한다. 그 다음 점착성 UV 테이프가 부착된 광디바이스용 원판(1000)을 절단장치에 구비된 절단척 위에 올려놓는다. 그러면 절단장치에 구비된 다이싱 블레이드가 절단예정라인을 따라 광디바이스용 원판(1000)의 상면에서 하면 방향으로 다이싱하여 개별화된 광디바이스용 단위 기판(100)을 얻게 된다. 이때 절단예정라인 상에 존재하는 감광성 솔더 레지스트(200)에 의해 하면으로 생기는 버(burr)가 최소화됨에 따라 제품 불량품을 현저히 낮출 수 있게 된다. 이후, 개별화된 광디바이스용 단위 기판(100)은 표면실장공정을 거쳐서 인쇄회로기판(PCB)에 실장된다. Hereinafter, a process of cutting the optical disk 1000 will be described. After the optical disk 1000 shown in FIG. 7 is manufactured, an adhesive UV tape is attached to the bottom surface of the optical disk 1000. Then, the optical disk 1000 having the adhesive UV tape attached thereto is placed on a cutting chuck provided in the cutting device. Then, the dicing blade provided in the cutting apparatus is diced along the line along which the substrate is to be cut along the lower side from the upper surface of the optical device main plate 1000 to obtain the individual unit substrate 100 for an optical device. At this time, the photosensitive solder resist 200 existing on the line along which the material is to be divided minimizes the burr formed on the lower surface thereof, so that the defective product can be significantly lowered. Then, the individual unit substrate 100 for an optical device is mounted on a printed circuit board (PCB) through a surface mounting process.

이상에서 본 발명의 바람직한 실시예를 설명하였으나. 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, The present invention may employ various changes, modifications, and equivalents. It is clear that the present invention can be suitably modified and applied in the same manner. Therefore, the above description does not limit the scope of the present invention, which is defined by the limitations of the following claims.

100: 단위 기판 110: 금속판재
130: 수직절연층 200: 감광성 솔더 레지스트
300: 여유공간부 400: 도금층100: unit substrate 110: metal plate material
130: vertical insulating layer 200: photosensitive solder resist
300: free space part 400: plated layer

Claims (9)

삭제delete 삭제delete 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 수직절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공하는 광디바이스용 단위 기판으로서,
상기 단위 기판 하면의 테두리를 따라 형성된 제1 감광성 솔더 레지스트;
상기 단위 기판 하면의 상기 수직절연층을 덮도록 형성된 제2 감광성 솔더 레지스트; 및
상기 제1 감광성 솔더 레지스트 및 상기 제2 감광성 솔더 레지스트 사이에는 감광성 솔더 레지스트가 형성되지 않는 여유공간부가 형성된 것을 특징으로 하는 광디바이스용 단위 기판.A unit substrate for an optical device, wherein at least two metal plate side faces are bonded to each other, a vertical insulating layer is formed on a joining portion of the two metal plate members to be bonded, and a mounting area on which an optical device is mounted is provided,
A first photosensitive solder resist formed along an edge of the bottom surface of the unit substrate;
A second photosensitive solder resist formed to cover the vertical insulating layer on the bottom surface of the unit substrate; And
Wherein a clearance space in which a photosensitive solder resist is not formed is formed between the first photosensitive solder resist and the second photosensitive solder resist. 제3항에 있어서,
상기 여유공간부는, 상기 수직절연층을 기준으로 일측에 형성되는 제1여유공간부와, 상기 수직절연층을 기준으로 타측에 형성되는 제2여유공간부를 포함하는 것을 특징으로 하는 광디바이스용 단위 기판. The method of claim 3,
Wherein the free space portion includes a first spare space portion formed at one side with respect to the vertical insulating layer and a second spare space portion formed at the other side with respect to the vertical insulating layer. . 제3항에 있어서,
상기 여유공간부에는 도금층이 형성된 것을 특징으로 하는 광디바이스용 단위 기판.The method of claim 3,
And a plating layer is formed on the space portion. 제5항에 있어서,
상기 도금층의 높이는 상기 제1 감광성 솔더 레지스트의 높이 및 상기 제2 감광성 솔더 레지스트의 높이와 동일 높이인 것을 특징으로 하는 광디바이스용 단위 기판.6. The method of claim 5,
Wherein the height of the plating layer is the same height as the height of the first photosensitive solder resist and the height of the second photosensitive solder resist. 삭제delete 수평방향으로 서로 접합되는 복수의 금속 판재와, 상기 복수의 금속 판재와 교호로 형성되어 인접하는 상기 금속 판재를 전기적으로 절연시키는 복수의 수직절연층이 형성되고 상면에 광디바이스가 실장되는 실장영역을 제공하는 광디바이스용 원판으로서,
상기 원판의 하면에는 상기 수직절연층을 사이로 두고서 서로 이격되어 형성되는 복수 개의 여유공간부; 및
상기 복수 개의 여유공간부를 제외한 영역에 연속적으로 형성되는 감광성 솔더 레지스트을 포함하는 것을 특징으로 하는 광디바이스용 원판. A mounting region in which a plurality of vertical insulating layers formed in an alternating manner with the plurality of metal plate members and electrically insulating the adjacent metal plate members are formed and on which an optical device is mounted, 1. An original plate for an optical device,
A plurality of clearance spaces formed on a lower surface of the disk, the clearance spaces being spaced apart from each other with the vertical insulation layer interposed therebetween; And
And a photosensitive solder resist continuously formed in an area excluding the plurality of spare space parts. 제8항에 있어서,
상기 여유공간부에는 도금층이 형성된 것을 특징으로 하는 광디바이스용 원판.9. The method of claim 8,
And a plated layer is formed on the free space portion.
KR1020170067129A 2017-05-30 2017-05-30 Substrate and unit substrate for optical device KR101910587B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170067129A KR101910587B1 (en) 2017-05-30 2017-05-30 Substrate and unit substrate for optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170067129A KR101910587B1 (en) 2017-05-30 2017-05-30 Substrate and unit substrate for optical device

Publications (1)

Publication Number Publication Date
KR101910587B1 true KR101910587B1 (en) 2018-10-22

Family

ID=64102333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067129A KR101910587B1 (en) 2017-05-30 2017-05-30 Substrate and unit substrate for optical device

Country Status (1)

Country Link
KR (1) KR101910587B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509650B1 (en) 2013-11-20 2015-04-07 (주)포인트엔지니어링 substrate for preventing burr generating

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509650B1 (en) 2013-11-20 2015-04-07 (주)포인트엔지니어링 substrate for preventing burr generating

Similar Documents

Publication Publication Date Title
JP6028793B2 (en) Semiconductor device
JP5449913B2 (en) Semiconductor device and manufacturing method thereof
US6740903B2 (en) Substrate for light emitting diodes
JP4516320B2 (en) LED board
WO2019026902A1 (en) High frequency module
JP5864739B2 (en) Film wiring board and light emitting device
JP2013074289A (en) Electronic component module and manufacturing method therefor
KR101673176B1 (en) Manufacturing method for LED package type FPCB using FCCL or Copper plate, and LED package produced thereby
JP2013106033A (en) Semiconductor package and method of manufacturing the same
JP2013197209A (en) Semiconductor device and method for manufacturing the same
US8941139B2 (en) Light-emitting element mounting package, light-emitting element package, and method of manufacturing the same
US11532773B2 (en) Semiconductor light emitting device
JP4970388B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9282629B2 (en) Wiring substrate and semiconductor package
JP2009071012A (en) Light emitting device, and manufacturing method thereof
KR101910587B1 (en) Substrate and unit substrate for optical device
JP2009260395A (en) Wiring substrate and method for manufacturing the same
KR102500681B1 (en) Power module and method for the same
KR101824557B1 (en) Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby
JP2002222998A (en) Optical semiconductor element
EP3745452A1 (en) Method for manufacturing substrate for power module, and ceramic-copper joint body
JP2013016771A (en) Nondefective board array module and method of manufacturing the same
JP2006073842A (en) Wiring board
KR101516371B1 (en) Chip substrate comprising a bonding groove and a sealing member for the chip substrate
KR101582494B1 (en) Substrate for mounting a chip and chip package using the substrate

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant