KR102500681B1 - Power module and method for the same - Google Patents

Power module and method for the same Download PDF

Info

Publication number
KR102500681B1
KR102500681B1 KR1020160017448A KR20160017448A KR102500681B1 KR 102500681 B1 KR102500681 B1 KR 102500681B1 KR 1020160017448 A KR1020160017448 A KR 1020160017448A KR 20160017448 A KR20160017448 A KR 20160017448A KR 102500681 B1 KR102500681 B1 KR 102500681B1
Authority
KR
South Korea
Prior art keywords
pattern
heat dissipation
dissipation substrate
power module
semiconductor element
Prior art date
Application number
KR1020160017448A
Other languages
Korean (ko)
Other versions
KR20170095681A (en
Inventor
오헌철
조희진
이승원
박종욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160017448A priority Critical patent/KR102500681B1/en
Publication of KR20170095681A publication Critical patent/KR20170095681A/en
Application granted granted Critical
Publication of KR102500681B1 publication Critical patent/KR102500681B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

본 발명에 의한 파워 모듈 및 그의 제조 방법은, 적어도 한 개 이상의 반도체 소자; 상기 반도체 소자가 플립 칩 형태로 실장되는 패턴이 적어도 두 개 이상 구비되는 방열 기판; 상기 반도체 소자와 상기 패턴 사이에 구비되어 상기 반도체 소자와 패턴 사이를 접합시키는 동시에 전기적으로 도통시키는 접착부; 상기 패턴의 테두리를 따라 상기 방열 기판에 형성되어, 상기 반도체 소자와 상기 방열 기판 사이에 위치하는 절연부; 및 상기 패턴들 사이에 형성되는 패턴간격에 충진되는 충진부;를 포함한다. 이로써, 반도체 소자와 패턴 사이의 간격을 좁혀 소형화되면서도 신뢰성 높은 파워 모듈이 제공될 수 있다.A power module and a manufacturing method thereof according to the present invention include at least one semiconductor device; a heat dissipation substrate provided with at least two or more patterns on which the semiconductor device is mounted in a flip chip form; an adhesive provided between the semiconductor element and the pattern to bond and electrically conduct the semiconductor element and the pattern; an insulating part formed on the heat dissipation substrate along an edge of the pattern and positioned between the semiconductor element and the heat dissipation substrate; and a filling part filled in the pattern gap formed between the patterns. Accordingly, a miniaturized and highly reliable power module can be provided by narrowing the gap between the semiconductor device and the pattern.

Description

파워 모듈 및 그 제조 방법{POWER MODULE AND METHOD FOR THE SAME}Power module and its manufacturing method {POWER MODULE AND METHOD FOR THE SAME}

본 발명은 파워 모듈에 관한 것이다.The present invention relates to a power module.

근래에 들어 하이브리드 자동차 또는 전기 자동차에 장착되는 인버터 또는 컨버터와 같은 전력 변환 장치의 출력 증가에 대한 요구가 커지고 있으며, 인버터를 구성하는 파워 모듈의 고출력화가 필요하게 되는 실정이다. In recent years, demand for an increase in the output of a power conversion device such as an inverter or converter installed in a hybrid vehicle or an electric vehicle has increased, and a high-output power module constituting the inverter is required.

더욱이, 고출력 대비 소형화에 대한 요구가 함께 증가하고 있는 추세이기 때문에, 이를 만족시키기 위해서는 파워 모듈에 대한 냉각성능을 높이는 것이 무엇보다 중요한 인자라고 할 수 있다.Furthermore, since the demand for miniaturization compared to high power is increasing, it can be said that increasing the cooling performance of the power module is the most important factor in order to satisfy this trend.

종래의 파워 모듈에서는, 도 1에서와 같이 방열 기판(Direct Bonded Copper:DBC)(1)의 상면에 복수 개의 베어 칩[Bare Chip, (이하, 반도체 소자 또는 파워 디바이스와 혼용함)](2)을 얹고, 방열 기판(1)의 전극을 이루는 패턴(1a)과 반도체 소자(2)의 전극을 와이어들(3)로 연결하는 구조였다.In a conventional power module, as shown in FIG. 1, a plurality of bare chips [Bare Chip, (hereinafter, mixed with semiconductor elements or power devices)] (2) on the upper surface of a heat dissipation substrate (Direct Bonded Copper: DBC) (1) It was a structure in which the pattern 1a constituting the electrode of the heat dissipation substrate 1 and the electrode of the semiconductor element 2 were connected with wires 3.

이러한, 종래의 파워 모듈에서는, 열을 발생하는 반도체 소자(2)를 실장할 때 그 반도체 소자(2)의 전극과 접합할 수 있는 와이어(3)의 개수가 한정적이기 때문에 고전류에 유연하게 대응하지 못할 뿐만 아니라, 전류가 와이어(3)를 통하여 흐를 때 의 접합 저항과 와이어(3)의 길이에 비레하여 전류 손실이 발생한다. In such a conventional power module, when the semiconductor element 2 generating heat is mounted, the number of wires 3 that can be bonded to the electrode of the semiconductor element 2 is limited, so it does not flexibly respond to high current. In addition, current loss occurs in proportion to the junction resistance when current flows through the wire 3 and the length of the wire 3.

또, 이러한 와이어 본딩 구조는, 와이어(3)를 접합하지 않은 면에만 히트 싱크를 접합할 수 있는 단방향 방열 구조이기 때문에, 열저항이 크고, 그 결과 고출력을 내는 용도로는 부적합하게 되는 단점이 있다.In addition, since this wire bonding structure is a one-way heat dissipation structure in which a heat sink can be bonded only to the surface where the wires 3 are not bonded, the thermal resistance is high, and as a result, there is a disadvantage that it is unsuitable for high output applications. .

이를 감안하여, 최근에는 와이어 본딩 없이 방열 기판(DBC)에 반도체 소자를 뒤집어 그 반도체 소자의 전극이 방열 기판의 전극에 직접 연결되도록 하는 플립 칩(Flip Chip) 접합 방식의 파워 모듈이 소개되고 있다. In view of this, recently, a power module of a flip chip bonding method has been introduced in which a semiconductor device is turned over on a heat dissipation substrate (DBC) without wire bonding so that the electrode of the semiconductor device is directly connected to the electrode of the heat dissipation substrate.

이러한 플립 칩 접합 방식은 와이어를 사용하지 않게 됨에 따라 제조공정이 간소될 뿐만 아니라, 그 와이어가 차지하는 공간을 제거할 수 있어 그만큼 파워 모듈의 두께를 줄일 수 있다는 장점이 있다.This flip-chip bonding method has advantages in that the manufacturing process is simplified as wires are not used, and the space occupied by the wires can be removed, thereby reducing the thickness of the power module.

그러나, 상기와 같은 종래의 플립 칩 접합 방식의 파워 모듈은, 전극 간 단락(short)을 고려하여 반도체 소자들 사이 또는 반도체 소자와 방열 기판의 패턴 사이가 일정 간격을 유지하여야 하므로 그만큼 파워 모듈의 넓이가 비대해지게 되는 문제점이 있었다. 즉, 반도체 소자가 플립 칩 형태로 실장되는 경우에는 그 반도체 소자의 전극이 방열 기판측 전극이 형성된 패턴에 가까워지기 때문에 반도체 소자와 패턴 사이에는 절연내압을 유지하기가 어려워진다. 따라서, 반도체 소자를 이웃하는 다른 반도체 소자가 얹힌 방열 기판측 패턴으로부터 절연내압을 유지할 수 있는 간격만큼 이격시켜야 하므로 그만큼 파워 모듈의 넓이가 넓어질 수밖에 없는 구조가 된다.However, in the power module of the conventional flip-chip bonding method as described above, a certain distance must be maintained between semiconductor elements or between a semiconductor element and a pattern of a heat dissipation substrate in consideration of a short between electrodes. There was a problem that the . That is, when the semiconductor element is mounted in a flip chip form, it is difficult to maintain dielectric strength between the semiconductor element and the pattern because the electrode of the semiconductor element approaches the pattern on which the electrode on the heat dissipation substrate is formed. Therefore, since the semiconductor element must be spaced apart from the heat dissipation substrate-side pattern on which the other semiconductor elements are placed, the power module has to be widened by that amount.

또, 종래의 플립 칩 접합 방식의 파워 모듈은, 대전류를 감안하여 구리층의 두께가 두껍기 때문에 패턴 사이의 간격이 깊게 형성되고, 이로 인해 절연도료로 된 절연재가 패턴 사이의 간격을 따라 흐르게 되면서 반도체 소자와 이웃하는 패턴 사이가 효과적으로 절연되지 못하게 되는 문제점이 있었다. 또, 이를 감안하여 반도체 소자와 이웃 패턴 사이를 멀리 배치할 경우 그만큼 파워 모듈의 넓이가 증가하여 파워 모듈의 소형화에 대한 요구를 충족하지 못하는 문제점이 있었다.In addition, in the power module of the conventional flip-chip bonding method, since the thickness of the copper layer is thick in consideration of the large current, the gap between the patterns is formed deep, and as a result, the insulating material made of insulating paint flows along the gap between the patterns, and the semiconductor There is a problem in that an element and a neighboring pattern cannot be effectively insulated. In addition, in consideration of this, when the semiconductor device and the adjacent pattern are disposed far apart, the width of the power module increases accordingly, and thus, there is a problem in that the demand for miniaturization of the power module is not satisfied.

본 발명의 목적은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁혀 소형화를 이룰 수 있는 파워 모듈 및 그 제조 방법을 제공하려는데 있다.An object of the present invention is to provide a power module capable of miniaturization by narrowing a gap between semiconductor elements or between a semiconductor element and a neighboring pattern, and a manufacturing method thereof.

본 발명의 다른 목적은, 반도체 소자를 패턴들 사이의 틈새에 근접하게 배치하거나 패턴들 사이의 틈새와 중첩되게 설치하여 더욱 소형화를 이룰 수 있는 파워 모듈 및 그 제조 방법을 제공하려는데 있다.Another object of the present invention is to provide a power module and a method of manufacturing the same, which can be further miniaturized by arranging a semiconductor device close to or overlapping a gap between patterns.

본 발명의 다른 목적은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈 및 그 제조 방법을 제공하려는데 있다.Another object of the present invention is to provide a highly reliable power module and a manufacturing method thereof by preventing a short circuit while narrowing a gap between semiconductor elements or between a semiconductor element and an adjacent pattern.

본 발명의 목적을 달성하기 위하여, 적어도 한 개 이상의 반도체 소자; 상기 반도체 소자가 플립 칩 형태로 실장되는 패턴이 적어도 두 개 이상 구비되는 방열 기판; 상기 반도체 소자와 상기 패턴 사이에 구비되어 상기 반도체 소자와 패턴 사이를 접합시키는 동시에 전기적으로 도통시키는 접착부; 상기 패턴의 테두리를 따라 상기 방열 기판에 형성되어, 상기 반도체 소자와 상기 방열 기판 사이에 위치하는 절연부; 및 상기 패턴들 사이에 형성되는 패턴간격에 충진되는 충진부;를 포함하는 것을 특징으로 하는 파워 모듈이 제공될 수 있다.In order to achieve the object of the present invention, at least one or more semiconductor devices; a heat dissipation substrate provided with at least two or more patterns on which the semiconductor device is mounted in a flip chip form; an adhesive provided between the semiconductor element and the pattern to bond and electrically conduct the semiconductor element and the pattern; an insulating part formed on the heat dissipation substrate along an edge of the pattern and positioned between the semiconductor element and the heat dissipation substrate; A power module may be provided comprising a; and a filling part filled in the pattern gap formed between the patterns.

여기서, 상기 충진부는 상기 패턴의 높이보다 얕거나 같게 형성될 수 있다.Here, the filling part may be formed to be shallower than or equal to the height of the pattern.

그리고, 상기 충진부는 적어도 일부가 상기 절연부와 평면상에서 중첩될 수 있다.In addition, at least a portion of the filling part may overlap the insulating part on a plane.

그리고, 상기 충진부는 적어도 일부가 평면상에서 상기 절연부를 사이에 두고 상기 반도체 소자의 일면과 중첩될 수 있다.In addition, at least a portion of the filling part may overlap one surface of the semiconductor device with the insulating part interposed therebetween on a plane.

그리고, 상기 충진부는 상기 방열 기판의 열팽창계수와 같거나 작은 재질로 형성될 수 있다.In addition, the filling part may be formed of a material equal to or smaller than the coefficient of thermal expansion of the heat dissipation substrate.

그리고, 상기 반도체 소자는 복수 개가 구비되고, 상기 복수 개의 반도체 소자는 서로 이격되며, 상기 복수 개의 반도체 소자들 사이는 빈 공간이 형성될 수 있다.In addition, a plurality of semiconductor elements may be provided, the plurality of semiconductor elements may be spaced apart from each other, and an empty space may be formed between the plurality of semiconductor elements.

그리고, 상기 방열 기판은 상기 반도체 소자의 적어도 일측면에 접합될 수 있다.Also, the heat dissipation substrate may be bonded to at least one side of the semiconductor device.

그리고, 상기 방열 기판은 상기 반도체 소자의 상하 양쪽 측면에 각각 접합될 수 있다.In addition, the heat dissipation substrate may be bonded to both upper and lower side surfaces of the semiconductor device.

또, 본 발명의 목적을 달성하기 위해, 방열 기판의 외표면에 구획되어 형성되는 복수 개의 패턴; 상기 복수 개의 패턴들 사이에 삽입되는 제1 절연물질; 상기 패턴의 상면에 도포되는 전도물질; 및 상기 전도물질에 얹혀져 상기 패턴과 전기적으로 도통되는 반도체 소자;를 포함하는 것을 특징으로 하는 파워 모듈이 제공될 수 있다.In addition, in order to achieve the object of the present invention, a plurality of patterns formed to be partitioned on the outer surface of the heat dissipation substrate; a first insulating material inserted between the plurality of patterns; a conductive material applied to the upper surface of the pattern; and a semiconductor element placed on the conductive material and electrically connected to the pattern.

여기서, 상기 패턴과 제1 절연물질 사이의 경계면을 포함하여 상기 패턴과 제1 절연물질의 상면에 도포되는 제2 절연물질을 더 포함할 수 있다.Here, a second insulating material applied to an upper surface of the pattern and the first insulating material, including a boundary surface between the pattern and the first insulating material, may be further included.

그리고, 상기 패턴 사이의 간격에 상기 반도체 소자의 테두리가 평면상에서 중첩되어 위치하도록 배열될 수 있다.In addition, edges of the semiconductor elements may be arranged to overlap each other on a plane at intervals between the patterns.

그리고, 상기 반도체 소자는 복수 개가 상기 방열 기판의 서로 다른 패턴에 각각 접촉되고, 상기 반도체 소자 사이에는 빈 공간이 형성될 수 있다.In addition, a plurality of semiconductor elements may contact different patterns of the heat dissipation substrate, respectively, and an empty space may be formed between the semiconductor elements.

또, 본 발명의 목적을 달성하기 위하여, 복수 개의 반도체 소자가 실장될 방열 기판의 일측면에 복수 개의 패턴을 구획하여 형성하는 단계; 상기 방열 기판의 패턴들 사이에 형성되는 패턴간격에 제1 절연물질을 충진하는 단계; 상기 방열 기판의 표면에 반도체 소자를 실장할 위치에 제2 절연물질 및 접착제를 도포하는 단계; 및 상기 접착제에 상기 반도체 소자를 플립 칩 형태로 얹어 접합시키는 단계;를 포함하는 파워 모듈의 제조 방법이 제공될 수 있다.In addition, in order to achieve the object of the present invention, forming a plurality of patterns by partitioning on one side of a heat dissipation substrate on which a plurality of semiconductor elements are to be mounted; filling a first insulating material in the pattern gap formed between the patterns of the heat dissipation substrate; applying a second insulating material and an adhesive to a surface of the heat dissipation substrate at a position where a semiconductor device is to be mounted; and bonding the semiconductor element to the adhesive in the form of a flip chip.

여기서, 상기 패턴 사이에 제1 절연물질을 충진하는 단계를 진행한 후에, 그 제1 절연물질이 경화되면 상기 방열 기판과 제1 절연물질을 함께 정면처리(scrubbing) 및 표면처리하는 단계를 더 진행할 수 있다. Here, after the step of filling the first insulating material between the patterns, when the first insulating material is cured, the step of front surface treatment (scrubbing) and surface treatment together with the heat dissipation substrate and the first insulating material are further performed. can

그리고, 상기 제2 절연물질은 그 일부가 평면상에서 상기 제1 절연물질과 중첩되도록 도포할 수 있다.In addition, the second insulating material may be applied such that a portion of the second insulating material overlaps the first insulating material on a plane.

그리고, 상기 복수 개의 반도체 소자 중에서 적어도 한 개의 반도체 소자는 그 테두리가 상기 제1 절연물질과 평면상에서 중첩되도록 실장할 수 있다.In addition, at least one semiconductor element among the plurality of semiconductor elements may be mounted such that an edge thereof overlaps the first insulating material on a plane.

본 발명에 의한 파워 모듈 및 그의 제조 방법은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 최소한으로 좁힐 수 있을 뿐만 아니라, 반도체 소자가 패턴들 사이의 틈새와 중첩되게 배치할 수 있어 파워 모듈의 소형화를 이룰 수 있다.The power module and method of manufacturing the same according to the present invention can not only minimize the distance between semiconductor elements or between a semiconductor element and a neighboring pattern, but also arrange the semiconductor element to overlap the gap between the patterns. The miniaturization of the power module can be achieved.

또, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈을 구현할 수 있다.In addition, a highly reliable power module may be implemented by preventing a short circuit while narrowing a gap between semiconductor elements or between a semiconductor element and an adjacent pattern.

도 1은 종래 파워 모듈의 일례를 보인 사시도,
도 2는 본 발명에 의한 파워 모듈의 일례를 보인 사시도,
도 3은 도 2의 "Ⅵ-Ⅵ"선 단면도로서, 파워 모듈의 종단면도,
도 4는 도 3의 "A"부를 확대하여 보인 단면도,
도 5 및 도 6은 본 실시예에 따른 파워 모듈의 제작 과정을 보인 개략도 및 이를 설명하기 위해 보인 블록도.1 is a perspective view showing an example of a conventional power module;
2 is a perspective view showing an example of a power module according to the present invention;
3 is a cross-sectional view taken along line “VI-VI” of FIG. 2, a longitudinal cross-sectional view of the power module;
Figure 4 is an enlarged cross-sectional view of part "A" of Figure 3;
5 and 6 are schematic diagrams showing the manufacturing process of the power module according to this embodiment and block diagrams shown to explain them.

이하, 본 발명에 의한 파워 모듈 및 그의 제조 방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.Hereinafter, a power module and a manufacturing method thereof according to the present invention will be described in detail based on an embodiment shown in the accompanying drawings.

도 2는 본 발명에 의한 파워 모듈의 일례를 보인 사시도이고, 도 3은 도 2의 "Ⅵ-Ⅵ"선 단면도로서, 파워 모듈의 종단면도이며, 도 4는 도 3의 "A"부를 확대하여 보인 단면도이다.FIG. 2 is a perspective view showing an example of a power module according to the present invention, FIG. 3 is a cross-sectional view taken along line “VI-VI” in FIG. 2 and is a longitudinal sectional view of the power module, and FIG. This is the cross section shown.

이에 도시된 바와 같이, 본 실시예에 따른 파워 모듈은, 방열 기판(Direct Bonded Copper:DBC)(110)의 상면에 적어도 한 개 이상의 반도체 소자(이하, 베어 칩 또는 고전압용 파워 디바이스와 혼용함)(120)이 뒤집혀 전극면(120a)이 방열 기판(110)의 상면에 구획된 패턴(115)에 직접 접합되는 플립 칩(Flip Chip) 형태로 접합될 수 있다.As shown therein, in the power module according to the present embodiment, at least one or more semiconductor elements (hereinafter, mixed with bare chips or high voltage power devices) are placed on the upper surface of a direct bonded copper (DBC) 110. 120 may be turned over and the electrode surface 120a may be bonded in a flip chip form directly bonded to the pattern 115 partitioned on the upper surface of the heat dissipation substrate 110 .

방열 기판(110)은 세라믹 판(111)의 상하 양쪽 측면에 구리판(112)(113)을 붙여서 제작하는 방열용 기판이다. 고전압용으로 사용되는 방열 기판(110)의 경우에는 구리판(112)(113)의 두께가 다른 기판에 비해 두껍게 형성될 수 있다. The heat dissipation substrate 110 is a heat dissipation substrate manufactured by attaching copper plates 112 and 113 to both upper and lower sides of the ceramic plate 111 . In the case of the heat dissipation substrate 110 used for high voltage, the thickness of the copper plates 112 and 113 may be thicker than other substrates.

이에 따라, 이 방열 기판(110)에 패턴(115)을 형성하게 되면 그 패턴들(115) 사이에 발생되는 패턴간격(Gap)(116)의 깊이가 다른 기판에서보다 깊게 형성될 수 있다. Accordingly, when the pattern 115 is formed on the heat dissipation substrate 110, the depth of the pattern gap 116 generated between the patterns 115 can be formed deeper than that of other substrates.

본 실시예에 따른 방열 기판(110)은 그 상면을 이루는 구리판(112)에 전극 역할을 하는 패턴(115)이 게이트 패턴을 포함하여 복수 개가 형성될 수 있다. In the heat dissipation substrate 110 according to the present embodiment, a plurality of patterns 115 serving as electrodes may be formed on the copper plate 112 constituting the upper surface thereof, including a gate pattern.

패턴(115)의 상면(115a)과 반도체 소자(120)의 전극면(120a) 사이에는 그 반도체 소자(120)가 패턴에 접합되도록 하는 접착재(130)가 구비된다.An adhesive 130 is provided between the upper surface 115a of the pattern 115 and the electrode surface 120a of the semiconductor element 120 to bond the semiconductor element 120 to the pattern.

접착재(130)는 패턴(115)과 반도체 소자(120)가 접합되면서도 전기적으로 도통될 수 있는 재료가 적용될 수 있다. The adhesive 130 may be a material capable of being electrically conductive while bonding the pattern 115 and the semiconductor device 120 .

이 접합재(130)는 솔더링이나 신터링(Sintering)과 같이 반도체 소자(120)를 방열 기판(110)에 직접 접합하는 공법을 이용하여 형성할 수 있다. The bonding material 130 may be formed using a method of directly bonding the semiconductor element 120 to the heat dissipation substrate 110, such as soldering or sintering.

또, 방열 기판(110)의 상면(115a)에 반도체 소자(120)를 플립화 하였을 때 방열 기판(110)의 패턴(115)과 반도체 소자(120)의 전극 간 거리가 수~수십 미크론(㎛)정도로 매우 짧기 때문에 방열 기판(110)의 패턴(115)과 반도체 소자(120) 사이의 절연내압이 손상될 수 있다. 따라서, 방열 기판(110)의 패턴(115)과 반도체 소자(120) 사이를 적절하게 절연시키는 것이 바람직할 수 있다.In addition, when the semiconductor element 120 is flipped on the upper surface 115a of the heat dissipation substrate 110, the distance between the pattern 115 of the heat dissipation substrate 110 and the electrode of the semiconductor element 120 is several to several tens of microns (μm). ), dielectric breakdown voltage between the pattern 115 of the heat dissipation substrate 110 and the semiconductor element 120 may be damaged. Therefore, it may be desirable to properly insulate between the pattern 115 of the heat dissipation substrate 110 and the semiconductor element 120 .

이를 위해, 패턴(115)의 테두리를 따라 절연도료로 된 절연재(140)가 도포될 수 있다. 절연재(140)로는 열경화성, 내열성, 절연성을 가져야 하며, 인쇄가 가능한 재료면 족할 수 있다. 통상, 에폭시(Epoxy)가 사용될 수 있다.To this end, an insulating material 140 made of an insulating paint may be applied along the edge of the pattern 115 . The insulating material 140 should have thermosetting properties, heat resistance, and insulating properties, and any material that can be printed may suffice. Usually, epoxy may be used.

하지만, 앞서 설명한 바와 같이, 방열 기판(110)의 상면을 이루는 구리판(112)에 패턴(115)을 형성할 경우 그 패턴들(115) 사이에 발생되는 패턴간격(Gap)(116)의 깊이가 깊게 형성되므로, 절연재(140)를 도포하는 과정에서 그 절연재(140)가 패턴간격(116)으로 흘러들어 유실될 수 있다. However, as described above, when the pattern 115 is formed on the copper plate 112 constituting the upper surface of the heat dissipation substrate 110, the depth of the pattern gap 116 generated between the patterns 115 is Since it is formed deeply, the insulating material 140 may flow into the pattern gap 116 and be lost in the process of applying the insulating material 140 .

또, 이를 감안하여 절연재(140)를 패턴간격(116)에서 멀리 위치하도록 도포하는 경우에는 그만큼 반도체 소자들(120) 사이의 간격이 멀어져 전체적으로 파워 모듈(100)의 크기가 증가하게 될 수 있다. Also, in consideration of this, when the insulating material 140 is applied far from the pattern spacing 116, the spacing between the semiconductor elements 120 increases by that much, and the size of the power module 100 as a whole may increase.

따라서, 도 3 및 도 4에서와 같이, 패턴간격(116)에 충진재(150)를 형성함으로써, 반도체 소자들(120) 사이의 간격을 최소한으로 좁히면서도 절연재(140)가 방열 기판(110)의 패턴간격(116)으로 유입되는 것을 억제할 수 있다. Therefore, as shown in FIGS. 3 and 4, by forming the filler 150 in the pattern gap 116, the gap between the semiconductor elements 120 is minimized while the insulating material 140 is formed on the heat dissipation substrate 110. Inflow into the pattern interval 116 can be suppressed.

충진재(150)는 에폭시(Epoxy)와 같이 전기적으로 전도성을 갖지 않으면서 열경화성과 내열 특성을 가지며, 열팽창 계수가 세라믹기판(111)과 거의 동일하거나 크지 않은 재료면 무엇이든 족하다. 다만, 본 실시예의 파워 모델은 신뢰성이 중요하므로 도포가 된 후에 접합력이 탁월한 것이 바람직할 수 있다.The filler 150 may be any material, such as epoxy, which is not electrically conductive, has thermosetting properties and heat resistance, and has a thermal expansion coefficient substantially equal to or not greater than that of the ceramic substrate 111 . However, since reliability is important in the power model of this embodiment, it may be desirable to have excellent bonding strength after application.

또, 충진재(150)의 높이(H1)는 패턴(115)의 높이(H2)와 거의 동일하게 형성되는 것이 바람직하지만, 충진재(150)의 높이(H1)가 패턴(115)의 높이(H2)보다 적어도 높지 않게 형성되는 것이 평탄도를 유지하는데 바람직할 수 있다. In addition, the height (H1) of the filler 150 is preferably formed to be substantially the same as the height (H2) of the pattern 115, but the height (H1) of the filler 150 is equal to the height (H2) of the pattern 115 It may be desirable to maintain flatness to be formed at least not higher than.

이로써, 반도체 소자들(120) 사이에 빈 공간(100a)이 형성되어 공기를 통한 냉각효과를 향상될 수 있다.As a result, an empty space 100a is formed between the semiconductor elements 120 to improve the cooling effect through the air.

또, 충진재(150)는 적어도 일부가 절연재(140)와 평면상에서 중첩될 수 있다. 즉, 패턴간격(116)에 충진재(130)가 형성되는 경우 절연재(140)는 패턴(115)과 충진재(150) 사이의 경계면을 넘어 충진재(150)의 일부 또는 전체를 덮을 수 있도록 형성될 수 있다. 이로써, 패턴과 패턴 사이 또는 패턴과 반도체 소자 사이를 더욱 효과적으로 절연할 수 있다.In addition, at least a portion of the filler 150 may overlap the insulating material 140 on a plane. That is, when the filler 130 is formed in the pattern gap 116, the insulating material 140 may be formed to cover part or all of the filler 150 beyond the interface between the pattern 115 and the filler 150. there is. Accordingly, it is possible to more effectively insulate between patterns or between patterns and semiconductor elements.

또, 충진재(150)는 적어도 일부가 평면상에서 절연재(140)를 사이에 두고 반도체 소자(120)의 일면과 중첩될 수 있다. In addition, at least a portion of the filling material 150 may overlap one surface of the semiconductor device 120 with the insulating material 140 interposed therebetween on a plane.

즉, 패턴간격(116)이 충진재(150)에 의해 메워짐에 따라 패턴간격(116)까지 절연재(140)가 도포될 수 있을 뿐만 아니라, 반도체 소자(120)의 테두리가 평면상에서 패턴간격(116)의 중간에 위치하도록 배열될 수 있다. 이는, 반도체 소자들 사이의 간격을 최소한으로 좁힐 수 있어 그만큼 방열 기판(110)의 넓이가 감소하게 되어 전체적인 파워 모듈을 소형화할 수 있다.That is, as the pattern gap 116 is filled by the filling material 150, the insulating material 140 can be applied up to the pattern gap 116, and the edge of the semiconductor device 120 is formed on a plane by the pattern gap 116. ) may be arranged to be located in the middle of This can narrow the distance between the semiconductor elements to a minimum, thereby reducing the area of the heat dissipation substrate 110 to that extent, thereby miniaturizing the entire power module.

한편, 방열 기판(110)은 반도체 소자(120)의 전극면(120a)측에만 구비될 수도 있지만, 도 3 및 도 4에서와 같이 반도체 소자(120)의 상하 양쪽 측면에 각각 구비되어 방열 성능이 더욱 향상될 수 있다.Meanwhile, the heat dissipation substrate 110 may be provided only on the electrode surface 120a side of the semiconductor element 120, but is provided on both upper and lower side surfaces of the semiconductor element 120 as shown in FIGS. 3 and 4 to improve heat dissipation performance. can be further improved.

상기와 같은 본 실시예에 의한 파워 모듈의 제조 과정은 다음과 같다. 도 5는 제작 과정을 보인 개략도이고, 도 6은 이를 설명하는 블록도이다.The manufacturing process of the power module according to the present embodiment as described above is as follows. Figure 5 is a schematic diagram showing a manufacturing process, Figure 6 is a block diagram explaining this.

먼저, 방열 기판(110)을 일반적인 제작 공정에 따라 제작한다. 즉, 세라믹판(111)의 상하 양쪽 측면에 소정의 두께를 가지는 구리판(112)(113)을 각각 붙여 방열 기판(110)을 제작한다. 이어서, 방열 기판(110)의 상측 구리판(112)에 전극을 이루는 패턴(115)을 구획하여 형성한다. (S11)First, the heat dissipation substrate 110 is manufactured according to a general manufacturing process. That is, the heat dissipation substrate 110 is manufactured by attaching copper plates 112 and 113 having a predetermined thickness to both upper and lower side surfaces of the ceramic plate 111, respectively. Subsequently, patterns 115 constituting electrodes are partitioned and formed on the upper copper plate 112 of the heat dissipation substrate 110 . (S11)

다음, 방열 기판(110)의 패턴들(115) 사이에 발생하는 패턴간격(116)에 절연물질로 된 충진재(150)를 채운다. 이어서, 충진재(150)를 경화시킨다. (S12)Next, a filler 150 made of an insulating material is filled in the pattern gap 116 occurring between the patterns 115 of the heat dissipation substrate 110 . Subsequently, the filler 150 is cured. (S12)

다음, 방열 기판(110)의 상면과 충진재(150)를 함께 정면처리(scrubbing)를 진행한 후에 표면처리를 실시한다. 이로써, 방열 기판(110)의 상면과 충진재(150)는 동일한 높이로 다듬어 진다. (S13)Next, surface treatment is performed after performing a front surface treatment (scrubbing) on the upper surface of the heat dissipation substrate 110 and the filler 150 together. Thus, the upper surface of the heat dissipation substrate 110 and the filler 150 are trimmed to the same height. (S13)

다음, 방열 기판(110)의 상면에 절연도료를 도포하여 절연재(140)가 띠 모양으로 형성되도록 한다. 절연재(140)는 패턴(115)의 테두리를 따라 형성되도록 한다. 이때, 절연재(140)는 그 일부가 충진재(150)의 상면에 평면상에서 중첩되도록 형성한다. (S14)Next, an insulating paint is applied to the upper surface of the heat dissipation substrate 110 so that the insulating material 140 is formed in a band shape. The insulating material 140 is formed along the edge of the pattern 115 . At this time, the insulating material 140 is formed so that a part thereof overlaps the upper surface of the filler 150 on a plane. (S14)

다음, 패턴(115)의 상면, 즉 절연재(140)의 안쪽에 위치하는 패턴(115)의 상면(115a)에 접착제(130)를 도포한 후, 반도체 소자(120)를 뒤집어 그 반도체 소자(120)의 전극면(120a)이 접착제(130)에 얹혀져 패턴(115)에 반도체 소자(120)가 접합되도록 한다. 이로써, 방열 기판(110)에 반도체 소자(120)가 플립 칩 형태로 접합되도록 하는 일련의 과정을 완성한다. 이때, 반도체 소자(120)는 그 테두리가 충진재(150)의 상면과 평면상에서 중첩될 수 있도록 배열할 수 있다. (S16)Next, after the adhesive 130 is applied to the upper surface of the pattern 115, that is, the upper surface 115a of the pattern 115 located inside the insulating material 140, the semiconductor element 120 is turned over and the semiconductor element 120 The electrode surface 120a of ) is placed on the adhesive 130 so that the semiconductor element 120 is bonded to the pattern 115 . Thus, a series of processes for bonding the semiconductor element 120 to the heat dissipation substrate 110 in a flip chip form are completed. At this time, the semiconductor element 120 may be arranged so that its edge overlaps the upper surface of the filler 150 on a plane. (S16)

이후, 반도체 소자의 후면(도면에서는 상면)에 접착제를 바른 후, 다른 방열 기판의 하측 구리판을 접합시킬 수 있다. Thereafter, an adhesive may be applied to the rear surface (upper surface in the drawing) of the semiconductor device, and then a lower copper plate of another heat dissipation substrate may be bonded.

이렇게 하여, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 최소한으로 좁힐 수 있을 뿐만 아니라, 반도체 소자가 패턴들 사이의 틈새와 중첩되게 배치할 수 있어 파워 모듈의 소형화를 이룰 수 있다.In this way, not only can the distance between semiconductor elements or between a semiconductor element and an adjacent pattern be narrowed to a minimum, but also the semiconductor element can be arranged to overlap a gap between patterns, thereby miniaturizing the power module.

또, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈을 제공할 수 있다.In addition, a highly reliable power module can be provided by preventing a short circuit while narrowing a gap between semiconductor elements or between a semiconductor element and an adjacent pattern.

110: 방열 기판 115 : 패턴
116 : 패턴간격 120 : 반도체 소자
130 : 접착제 140 : 절연재
150 : 충진재 110: heat dissipation substrate 115: pattern
116: pattern interval 120: semiconductor element
130: adhesive 140: insulating material
150: filler

Claims (16)

적어도 한 개 이상의 반도체 소자;
상기 반도체 소자가 플립 칩 형태로 실장되는 패턴이 적어도 두 개 이상 구비되는 방열 기판;
상기 반도체 소자와 상기 패턴 사이에 구비되어 상기 반도체 소자와 패턴 사이를 접합시키는 동시에 전기적으로 도통시키는 접착부;
상기 패턴의 테두리를 따라 상기 방열 기판에 형성되어, 상기 반도체 소자와 상기 방열 기판 사이에 위치하는 절연부; 및
상기 패턴들 사이에 형성되는 패턴간격에 충진되는 충진부;를 포함하고,
상기 절연부는 상기 접착부와 동일한 층에 형성되고 상기 충진부와 중첩되는 것을 특징으로 하는 파워 모듈.at least one semiconductor device;
a heat dissipation substrate provided with at least two or more patterns on which the semiconductor device is mounted in a flip chip form;
an adhesive provided between the semiconductor element and the pattern to bond and electrically conduct the semiconductor element and the pattern;
an insulating part formed on the heat dissipation substrate along an edge of the pattern and positioned between the semiconductor element and the heat dissipation substrate; and
A filling part filled in the pattern gap formed between the patterns; includes,
The power module, characterized in that the insulating portion is formed on the same layer as the adhesive portion and overlaps the filling portion. 제1항에 있어서,
상기 충진부는 상기 패턴의 높이보다 얕거나 같게 형성되는 것을 특징으로 하는 파워 모듈.According to claim 1,
The power module, characterized in that the filling portion is formed to be shallower than or equal to the height of the pattern. 제1항에 있어서,
상기 절연부는 상기 패턴과 충진부 사이의 경계면을 넘어 상기 충진부의 일부 또는 전체를 덮을 수 있도록 형성되는 것을 특징으로 하는 파워 모듈.According to claim 1,
The power module, characterized in that the insulating portion is formed to cover part or all of the filling portion beyond the boundary between the pattern and the filling portion. 제1항에 있어서,
상기 충진부는 적어도 일부가 평면상에서 상기 절연부를 사이에 두고 상기 반도체 소자의 일면과 중첩되는 것을 특징으로 하는 파워 모듈.According to claim 1,
The power module, characterized in that at least a part of the filling part overlaps with one surface of the semiconductor element on a plane with the insulating part interposed therebetween. 제1항에 있어서,
상기 반도체 소자는 복수 개가 구비되고, 상기 복수 개의 반도체 소자는 서로 이격되며, 상기 복수 개의 반도체 소자들 사이는 빈 공간이 형성되는 것을 특징으로 하는 파워 모듈.According to claim 1,
The power module according to claim 1 , wherein a plurality of semiconductor elements are provided, the plurality of semiconductor elements are spaced apart from each other, and an empty space is formed between the plurality of semiconductor elements. 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 방열 기판은 상기 반도체 소자의 적어도 일측면에 접합되는 것을 특징으로 하는 파워 모듈.According to any one of claims 1 to 5,
The power module, characterized in that the heat dissipation substrate is bonded to at least one side of the semiconductor device. 제6항에 있어서,
상기 방열 기판은 상기 반도체 소자의 상하 양쪽 측면에 각각 접합되는 것을 특징으로 하는 파워 모듈.According to claim 6,
The power module, characterized in that the heat dissipation substrate is bonded to both upper and lower sides of the semiconductor element, respectively. 방열 기판의 외표면에 구획되어 형성되는 복수 개의 패턴;
상기 복수 개의 패턴들 사이에 삽입되는 제1 절연물질;
상기 패턴의 상면에 도포되는 전도물질;
상기 전도물질에 얹혀져 상기 패턴과 전기적으로 도통되는 반도체 소자; 및
상기 전도물질과 동일한 층에 도포되는 제2 절연물질;을 포함하고,
상기 제2 절연물질은 상기 제1 절연물질의 상면에 중첩되도록 도포되고,
상기 패턴들 사이의 간격에 상기 반도체 소자의 테두리가 평면상에서 중첩되어 위치하도록 배열되는 것을 특징으로 하는 파워 모듈.A plurality of patterns partitioned and formed on the outer surface of the heat dissipation substrate;
a first insulating material inserted between the plurality of patterns;
a conductive material applied to the upper surface of the pattern;
a semiconductor element placed on the conductive material and electrically connected to the pattern; and
A second insulating material applied to the same layer as the conductive material; includes,
The second insulating material is applied so as to overlap the upper surface of the first insulating material,
The power module, characterized in that arranged so that the edge of the semiconductor element overlaps on a plane in the gap between the patterns. 삭제delete 복수 개의 반도체 소자가 실장될 방열 기판의 일측면에 복수 개의 패턴을 구획하여 형성하는 단계;
상기 방열 기판의 패턴들 사이에 형성되는 패턴간격에 제1 절연물질을 충진하는 단계;
상기 방열 기판의 표면에 상기 제1 절연물질의 상면에 중첩되도록 제2 절연물질을 도포하는 단계;
상기 제2 절연물질의 안쪽에 위치하는 상기 패턴의 상면에 접착제를 도포하는 단계; 및
상기 접착제에 상기 반도체 소자를 플립 칩 형태로 얹어 접합시키는 단계;를 포함하는 파워 모듈의 제조 방법.partitioning and forming a plurality of patterns on one side of a heat dissipation substrate on which a plurality of semiconductor devices are to be mounted;
filling a first insulating material in the pattern gap formed between the patterns of the heat dissipation substrate;
coating a second insulating material on a surface of the heat dissipation substrate so as to overlap an upper surface of the first insulating material;
applying an adhesive to an upper surface of the pattern positioned inside the second insulating material; and
and bonding the semiconductor element to the adhesive in a flip chip form. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020160017448A 2016-02-15 2016-02-15 Power module and method for the same KR102500681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Publications (2)

Publication Number Publication Date
KR20170095681A KR20170095681A (en) 2017-08-23
KR102500681B1 true KR102500681B1 (en) 2023-02-16

Family

ID=59759471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Country Status (1)

Country Link
KR (1) KR102500681B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132595A1 (en) * 2022-01-04 2023-07-13 주식회사 아모센스 Ceramic substrate unit and manufacturing method therefor
KR20240032231A (en) * 2022-09-01 2024-03-12 주식회사 아모그린텍 Ceramic substrate unit and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203525A (en) 2004-01-15 2005-07-28 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing metal base plate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181173B1 (en) * 2010-10-11 2012-09-18 엘지이노텍 주식회사 The radiant heat circuit board, the manufacturing method thereof and the heat generating device package having the same
KR20140047097A (en) * 2011-08-01 2014-04-21 니뽄 도쿠슈 도교 가부시키가이샤 Semiconductor power module, method for manufacturing semiconductor power module, and circuit board
KR20150089618A (en) * 2014-01-28 2015-08-05 삼성전기주식회사 Heat-radiating substrate with improved insulating properties

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203525A (en) 2004-01-15 2005-07-28 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing metal base plate

Also Published As

Publication number Publication date
KR20170095681A (en) 2017-08-23

Similar Documents

Publication Publication Date Title
US8324726B2 (en) Semiconductor device, electrode member and electrode member fabrication method
KR100324333B1 (en) Stacked package and fabricating method thereof
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP7156025B2 (en) semiconductor equipment
US9973104B2 (en) Power module
US9048227B2 (en) Semiconductor device
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US9466542B2 (en) Semiconductor device
US20160126209A1 (en) Semiconductor device
JP5983249B2 (en) Manufacturing method of semiconductor module
US10192806B2 (en) Semiconductor device
JP2018113301A (en) Semiconductor device and method of manufacturing the same
US11881444B2 (en) Semiconductor device
US20160381785A1 (en) Molding type power module
KR102500681B1 (en) Power module and method for the same
JP4549171B2 (en) Hybrid integrated circuit device
CN105489580B (en) Semiconductor substrate and semiconductor package
JP5125530B2 (en) Power converter
JP6347323B2 (en) Semiconductor device
KR101626534B1 (en) Semiconductor package and a method of manufacturing the same
US10251256B2 (en) Heat dissipating structure
JP2012238737A (en) Semiconductor module and manufacturing method therefor
US20230317534A1 (en) Semiconductor device and method of producing semiconductor device
KR20190085587A (en) High thermal conductivity semiconductor package
US20230395451A1 (en) Semiconductor device and manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant