JP5983249B2 - Manufacturing method of semiconductor module - Google Patents

Manufacturing method of semiconductor module Download PDF

Info

Publication number
JP5983249B2
JP5983249B2 JP2012216091A JP2012216091A JP5983249B2 JP 5983249 B2 JP5983249 B2 JP 5983249B2 JP 2012216091 A JP2012216091 A JP 2012216091A JP 2012216091 A JP2012216091 A JP 2012216091A JP 5983249 B2 JP5983249 B2 JP 5983249B2
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
mold
semiconductor module
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012216091A
Other languages
Japanese (ja)
Other versions
JP2014072304A (en
Inventor
秀和 谷澤
秀和 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012216091A priority Critical patent/JP5983249B2/en
Priority to CN2013200221170U priority patent/CN203038909U/en
Publication of JP2014072304A publication Critical patent/JP2014072304A/en
Application granted granted Critical
Publication of JP5983249B2 publication Critical patent/JP5983249B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップが金属板上に搭載された構造がモールド層中に封止された構成を具備する半導体モジュールの製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor module having a structure in which a structure in which a semiconductor chip is mounted on a metal plate is sealed in a mold layer.

一般に、半導体チップが使用される際には、半導体チップが金属板上に搭載された構造が絶縁性のモールド樹脂層中に封止され、モールド樹脂層から端子となるリードが導出した構成をもつ半導体モジュールとされる。単一のモールド樹脂層中に複数の半導体チップが搭載された高機能な半導体モジュールも存在する。特に、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）においては、大電力の制御に用いられるパワー半導体チップと、その制御を行う制御用ＩＣチップとが同時に用いられる。パワー半導体チップは単純に電流のオン・オフのスイッチング動作のみを行うのに対し、制御用ＩＣチップは、例えばパワー半導体チップの動作に異常（例えば温度上昇や過電流等）が発生した際に、パワー半導体チップを適切に制御する動作を行う。   In general, when a semiconductor chip is used, a structure in which the semiconductor chip is mounted on a metal plate is sealed in an insulating mold resin layer, and a lead serving as a terminal is derived from the mold resin layer. A semiconductor module is used. There is also a highly functional semiconductor module in which a plurality of semiconductor chips are mounted in a single mold resin layer. In particular, in IPM (Intelligent Power Module), a power semiconductor chip used for high power control and a control IC chip for controlling the power semiconductor chip are used at the same time. While the power semiconductor chip simply performs the switching operation of current on / off, the control IC chip, for example, when an abnormality (for example, temperature rise or overcurrent) occurs in the operation of the power semiconductor chip, An operation for appropriately controlling the power semiconductor chip is performed.

このような半導体モジュールの構造の一例の上面から見た透視図を図６に示す。この半導体モジュールにおいては、横長の矩形体形状であるモールド樹脂層１１中に、複数のダイパッドが設けられている。この構成においては、４つのパワー半導体チップ１２はダイパッド１３に搭載されて図中下側に左右方向に並んで配置され、３つの制御用ＩＣチップ１４はダイパッド１５に搭載されて図中上側に左右方向に並んで配置される。リード１６は上側に６本、下側で８本ずつ、モールド樹脂層１１から導出するように設けられている。リード１６のうちの一部は隣接するダイパッド１３、１５と一体化されており、他はダイパッド１３、１５と絶縁されている。これらが所望の電気回路を構成するように、パワー半導体チップ１２、制御用ＩＣチップ１４における電極、ダイパッド１３、１５、各リード１６の間、あるいはダイパッド１３、１５と、各リード１６等の間は、細いボンディングワイヤ１７を用いて接続されている。ボンディングワイヤ１７もモールド樹脂層１１の中に封止されている。ここで、特にパワー半導体チップ１２の動作時の発熱量は大きいため、ダイパッド１３を介してその放熱を行うことが必要である。このため、特に４つのダイパッド１３の下面には、放熱板１８が接合され、この半導体モジュールの下面側では、放熱板１８の下面が露出している。一方、制御用ＩＣチップ１４の発熱量は小さいために、３つのダイパッド１５は絶縁性のセラミックス基板に搭載されている場合もある。   A perspective view of an example of the structure of such a semiconductor module viewed from the top is shown in FIG. In this semiconductor module, a plurality of die pads are provided in a mold resin layer 11 having a horizontally long rectangular shape. In this configuration, four power semiconductor chips 12 are mounted on a die pad 13 and arranged side by side in the horizontal direction on the lower side in the figure, and three control IC chips 14 are mounted on a die pad 15 and left and right on the upper side in the figure. Arranged side by side. 6 leads on the upper side and 8 leads on the lower side are provided so as to be led out from the mold resin layer 11. A part of the lead 16 is integrated with the adjacent die pads 13 and 15, and the other is insulated from the die pads 13 and 15. The power semiconductor chip 12, the electrodes in the control IC chip 14, the die pads 13 and 15, between the leads 16, or between the die pads 13 and 15 and the leads 16, so that these constitute a desired electric circuit The thin bonding wire 17 is used for connection. The bonding wire 17 is also sealed in the mold resin layer 11. Here, since the amount of heat generated during operation of the power semiconductor chip 12 is particularly large, it is necessary to dissipate the heat through the die pad 13. For this reason, the heat sink 18 is bonded to the lower surfaces of the four die pads 13 in particular, and the lower surface of the heat sink 18 is exposed on the lower surface side of the semiconductor module. On the other hand, since the calorific value of the control IC chip 14 is small, the three die pads 15 may be mounted on an insulating ceramic substrate.

この構造の半導体モジュールを製造する際には、まず、図６においてモールド樹脂層１１以外が形成された構造を製造する。その後、トランスファーモールド法を用いてモールド樹脂層１１を所望の形状として形成する（モールド工程）。トランスファーモールド法においては、金型中で上記の構造が固定され、モールド樹脂層１１を構成する樹脂材料（熱硬化性樹脂）が、液体の状態でゲート（樹脂材料の注入口）から注入される。その後、この樹脂材料が硬化することによってモールド樹脂層１１となる。生産性を向上させるためには、樹脂材料の注入速度が充分高いことが要求される。   When manufacturing a semiconductor module having this structure, first, a structure in which a portion other than the mold resin layer 11 is formed in FIG. 6 is manufactured. Thereafter, the molding resin layer 11 is formed in a desired shape using a transfer molding method (molding process). In the transfer molding method, the above structure is fixed in a mold, and the resin material (thermosetting resin) constituting the mold resin layer 11 is injected from the gate (resin material inlet) in a liquid state. . Thereafter, the resin material is cured to form the mold resin layer 11. In order to improve productivity, the injection rate of the resin material is required to be sufficiently high.

ところが、上記のように多くのボンディングワイヤ１７が接続された構成に対してトランスファーモールド法を適用した場合、例えばこの際にボンディングワイヤ１７が変形し、隣接する他のボンディングワイヤ１７と接触する等の問題が発生する。この問題に対応するには、例えばボンディングワイヤ１７として細い金線が用いられる場合には、金線をコーティングして機械的に補強して使用する等の施策が必要となる。   However, when the transfer molding method is applied to the configuration in which a large number of bonding wires 17 are connected as described above, for example, the bonding wires 17 are deformed at this time and contact with other adjacent bonding wires 17 or the like. A problem occurs. In order to cope with this problem, for example, when a thin gold wire is used as the bonding wire 17, measures such as coating the gold wire and mechanically reinforcing it are necessary.

これに対して、特許文献１に記載の製造方法においては、まず、図６における下半分の構成（パワー半導体チップ１２に関わる側）において接続されるボンディングワイヤ１７として、上記の金線よりも太く高い機械的強度をもち大電流を流すことのできるアルミニウム製のものを使用する。一方、上半分の構成（制御用ＩＣチップ１４に関わる側）において接続されるボンディングワイヤ１７として、従来と同様の細い金線を使用する。その上で、トランスファーモールドにおいて、図６中の下側中央にゲートを設置し、図６中の矢印で示されるように液体状の樹脂材料を図中の下側から上側に向かって注入する。この際、樹脂材料が行き渡る速度（注入された樹脂材料の先端が金型内を移動する速度）は、図６中の下半分で例えば６ｍｍ／ｓｅｃ程度と高く、かつ上半分では０．３ｍｍ／ｓｅｃ程度と低くなるように調整される。   On the other hand, in the manufacturing method described in Patent Document 1, first, the bonding wire 17 connected in the lower half configuration (the side related to the power semiconductor chip 12) in FIG. 6 is thicker than the above gold wire. Use aluminum that has high mechanical strength and is capable of flowing a large current. On the other hand, as a bonding wire 17 connected in the upper half configuration (side related to the control IC chip 14), a thin gold wire similar to the conventional one is used. Then, in the transfer mold, a gate is installed at the lower center in FIG. 6, and a liquid resin material is injected from the lower side to the upper side in the drawing as indicated by the arrows in FIG. At this time, the speed at which the resin material spreads (the speed at which the tip of the injected resin material moves in the mold) is as high as about 6 mm / sec in the lower half of FIG. 6 and 0.3 mm / sec in the upper half. It is adjusted to be as low as about sec.

この構成においては、樹脂材料の先端が下半分の領域を移動する際には、太いアルミニウム製のボンディングワイヤ１７は変形をしにくく、かつ樹脂材料の先端が上半分の領域を移動する際には、注入速度が低下しているために細い金製のボンディングワイヤ１７は変形しにくくなる。このため、ボンディングワイヤ１７に特別な加工を施すことなしに、かつ簡易な製造方法を用いて上記の問題が解決される。また、図６の構成では下半分においてのみ大電流が流れるために、上記のようにボンディングワイヤ１７として２種類を使い分けた場合でも、ＩＰＭの機能に悪影響はない。   In this configuration, when the tip of the resin material moves in the lower half region, the thick aluminum bonding wire 17 is not easily deformed, and when the tip of the resin material moves in the upper half region. Since the injection speed is reduced, the thin gold bonding wire 17 is not easily deformed. For this reason, the above-mentioned problem is solved without applying special processing to the bonding wire 17 and using a simple manufacturing method. Further, in the configuration of FIG. 6, since a large current flows only in the lower half, even when two types of bonding wires 17 are used properly as described above, there is no adverse effect on the function of the IPM.

一方、この半導体モジュールにおいて、パワー半導体チップ１２を搭載するダイパッド１３と半導体モジュールの下面（この半導体モジュールが使用される際に固定される側）との間での絶縁性が要求される場合がある。こうした場合においても、特にパワー半導体チップ１２からの放熱はダイパッド１３、放熱板１８を介して行うことが必要となる。この場合には、ダイパッド１３は、絶縁層を介して放熱板１８と接合され、この放熱板１８を半導体モジュールの裏面に露出させることが必要となる。こうした半導体モジュールの構造、製造方法については、特許文献２に記載されている。図７（ａ）は、こうした場合の半導体モジュールの図６中のＴ−Ｔ方向の断面図である。   On the other hand, in this semiconductor module, insulation between the die pad 13 on which the power semiconductor chip 12 is mounted and the lower surface of the semiconductor module (the side fixed when the semiconductor module is used) may be required. . Even in such a case, it is necessary to radiate heat from the power semiconductor chip 12 through the die pad 13 and the heat radiating plate 18. In this case, the die pad 13 is bonded to the heat radiating plate 18 via the insulating layer, and it is necessary to expose the heat radiating plate 18 to the back surface of the semiconductor module. The structure and manufacturing method of such a semiconductor module are described in Patent Document 2. FIG. 7A is a cross-sectional view of the semiconductor module in this case in the TT direction in FIG.

ここでは、複数のダイパッド１３は、絶縁性樹脂層２０を介して単一の放熱板１８に接合されている。ここで、一般的には、樹脂材料はこうした接合を行うためには適しているが、その熱伝導率はダイパッド１３等を構成する金属よりも低く、かつ絶縁耐圧も充分ではない。このため、絶縁性樹脂層２０を構成する材料としては、樹脂材料よりも熱伝導率や絶縁性の高い無機材料（シリカ、アルミナ等）からなるフィラーが高濃度で添加された樹脂材料が用いられる。   Here, the plurality of die pads 13 are joined to a single heat sink 18 via the insulating resin layer 20. Here, in general, a resin material is suitable for performing such bonding, but its thermal conductivity is lower than that of the metal constituting the die pad 13 and the like, and the withstand voltage is not sufficient. For this reason, as the material constituting the insulating resin layer 20, a resin material to which a filler made of an inorganic material (silica, alumina, etc.) having higher thermal conductivity and insulation than the resin material is added at a high concentration is used. .

この半導体モジュールを製造するに際しては、まず、硬化していない状態の絶縁性樹脂層２０を放熱板１８の上面に形成し、パワー半導体チップ１２が搭載されたダイパッド１３の下面をこの上に圧着する。その後、トランスファーモールド法によって、金型中でこの構造を固定してから液状のモールド材料を注入して硬化させ、モールド樹脂層１１が形成される。モールド材料が硬化する際に、同時に絶縁性樹脂層２０も硬化する設定とすることにより、ダイパッド１３と放熱板１８との間の絶縁性が高くされた半導体モジュールを、容易に製造することができる。   When manufacturing this semiconductor module, first, the uncured insulating resin layer 20 is formed on the upper surface of the heat sink 18, and the lower surface of the die pad 13 on which the power semiconductor chip 12 is mounted is pressure-bonded thereon. . Thereafter, the structure is fixed in a mold by a transfer molding method, and then a liquid molding material is injected and cured to form the mold resin layer 11. By setting the insulating resin layer 20 to be cured at the same time as the molding material is cured, a semiconductor module having high insulation between the die pad 13 and the heat sink 18 can be easily manufactured. .

なお、実際にはこの半導体モジュールを製造する際には、複数のダイパッド１３、１５，リード１６は、接続部を介して一体化されたリードフレームとして取り扱われる。また、実際には多数個の半導体モジュールが配列した形で製造されるため、この配列に対応したリードフレームが用いられる。モールド樹脂層１１が形成された後に、接続部が切断されることによって、個々の半導体モジュールが得られる。   In actuality, when manufacturing this semiconductor module, the plurality of die pads 13 and 15 and the leads 16 are handled as an integrated lead frame via the connecting portions. Further, since a large number of semiconductor modules are actually manufactured in an array, a lead frame corresponding to this array is used. After the molding resin layer 11 is formed, the connection portion is cut to obtain individual semiconductor modules.

国際公開公報ＷＯ９８／２４１２２号International Publication WO98 / 24122 特開２００４−１６５２８１号公報JP 2004-165281 A

ここでは、硬化前の絶縁性樹脂層２０に対して複数のダイパッド１３が圧着される。この段階では絶縁性樹脂層２０は硬化していない状態であるため、圧着後の形態においては、実際には図７（ａ）に示されるように、ダイパッド１３は絶縁性樹脂層２０中に埋め込まれ、ダイパッド１３の間で絶縁性樹脂層２０が突出した絶縁性樹脂層突起部２１が形成される。この絶縁性樹脂層突起部２１は、ダイパッド１３間の空隙に沿った形態となる。絶縁性樹脂層突起部２１の高さは、絶縁性樹脂層２０の材料、ダイパッド１３の間隔、製造条件等に依存するが、例えばこの間隔が２５０μｍ程度、ダイパッド１３下の絶縁性樹脂層２０の厚さが１００μｍ程度の場合には、この厚さと同程度の１００μｍ程度にもなる場合がある。こうした絶縁性樹脂層２０を構成する材料の熱伝導率は、周囲に形成されるモールド樹脂層１１よりも高いため、放熱という観点からは、絶縁性樹脂層突起部２１が形成されることは好ましい。また、ダイパッド１３と絶縁性樹脂層２０との間の密着性を高めるという点においてもこうした形状は有効である。   Here, the several die pad 13 is crimped | bonded with respect to the insulating resin layer 20 before hardening. Since the insulating resin layer 20 is not cured at this stage, the die pad 13 is actually embedded in the insulating resin layer 20 as shown in FIG. Thus, an insulating resin layer protrusion 21 is formed in which the insulating resin layer 20 protrudes between the die pads 13. The insulating resin layer protrusion 21 is formed along the gap between the die pads 13. The height of the insulating resin layer protrusion 21 depends on the material of the insulating resin layer 20, the distance between the die pads 13, the manufacturing conditions, and the like. If the thickness is about 100 μm, it may be about 100 μm, which is the same as this thickness. Since the thermal conductivity of the material constituting the insulating resin layer 20 is higher than that of the mold resin layer 11 formed around, it is preferable that the insulating resin layer protrusion 21 is formed from the viewpoint of heat dissipation. . Such a shape is also effective in improving the adhesion between the die pad 13 and the insulating resin layer 20.

しかしながら、モールド樹脂層１１を形成する際にトランスファーモールド法を適用した場合、絶縁性樹脂層突起部２１は、液状のモールド材料が流れる際の障壁となる。あるいは、液状のモールド材料が流れる際に、絶縁性樹脂層２０はまだ硬化していない場合、モールド材料からの圧力によって、図７（ｂ）に示されるように絶縁性樹脂層突起部２１が倒れる場合があった。こうした場合には、これによってボンディングワイヤ１７が悪影響を受ける、倒れた絶縁性樹脂層突起部２１の下部にモールド材料が充填されず、モールド樹脂層１１中にボイドが形成される、等の問題が発生した。更に、絶縁性樹脂層突起部２１が絶縁性樹脂層２０から切れて遊離し、ボンディングワイヤ１７やパワー半導体チップ１２等に悪影響を与える場合もあった。   However, when the transfer mold method is applied when forming the mold resin layer 11, the insulating resin layer protrusion 21 becomes a barrier when the liquid mold material flows. Alternatively, when the liquid molding material flows, if the insulating resin layer 20 is not yet cured, the insulating resin layer protrusion 21 falls down as shown in FIG. 7B due to the pressure from the molding material. There was a case. In such a case, there is a problem that the bonding wire 17 is adversely affected by this, the mold material is not filled in the lower part of the insulative insulating resin layer protrusion 21, and a void is formed in the mold resin layer 11. Occurred. Further, the insulating resin layer protrusion 21 may be cut off and released from the insulating resin layer 20 to adversely affect the bonding wire 17 or the power semiconductor chip 12.

すなわち、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した信頼性の高い半導体モジュールを、簡易な製造方法で得ることは困難であった。   That is, it is difficult to obtain a highly reliable semiconductor module having a configuration in which an electrically floating metal plate is exposed on one surface of a mold layer by a simple manufacturing method.

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。   The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールの製造方法は、半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、前記複数の金属板の各々の上面に前記半導体チップが接合された第１の構造体を形成するチップ搭載工程と、硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第２の構造体を形成する下部構造製造工程と、前記金属板と前記絶縁性樹脂層とを圧着し、隣接する２つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第１の構造体と前記第２の構造体とを接合する接合工程と、前記第１の構造体と前記第２の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、を具備し、前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記モールド工程において、複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記半導体モジュールの製造方法において、他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする。
本発明の半導体モジュールの製造方法は、前記絶縁性樹脂層を多層構造とすることを特徴とする。
本発明の半導体モジュールの製造方法は、隣接する２つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
In the method for manufacturing a semiconductor module of the present invention, a plurality of metal plates on which semiconductor chips are mounted are arranged in a row, and the lower surface of the metal plate is opposed to the upper surface of the heat sink via an insulating resin layer. The structure bonded to the heat sink is a method of manufacturing a semiconductor module having a structure sealed in a mold resin layer, and the semiconductor chip is bonded to the upper surface of each of the plurality of metal plates A chip mounting step for forming a first structure, a lower structure manufacturing step for forming a second structure in which an uncured insulating resin layer is formed on the upper surface of the heat sink, the metal plate, The first structure is formed such that an insulating resin layer protruding portion is formed by pressing the insulating resin layer and the insulating resin layer partially protrudes upward in a gap between two adjacent metal plates. Body and said second structure A bonding step of bonding a body, and a structure in which the first structure and the second structure are bonded is fixed in a mold, a liquid mold material is injected from a gate, and then cured, A mold step of performing transfer molding to form a mold resin layer, and in the bonding step, a longitudinal direction of the insulating resin layer protrusion is injected from the gate in the mold in the mold step. The insulating resin layer protrusion is formed so as to be in a direction in which the molding material flows.
The semiconductor module manufacturing method of the present invention is characterized in that, in the molding step, a plurality of the gates are arranged in a direction perpendicular to a longitudinal direction of the insulating resin layer protrusion.
The method for manufacturing a semiconductor module according to the present invention is characterized in that, in the molding step, the same number of the plurality of gates are provided corresponding to the plurality of metal plates.
The method for manufacturing a semiconductor module of the present invention is the method for manufacturing a semiconductor module, wherein a circuit board having a form in which another semiconductor chip is mounted on a ceramic substrate is perpendicular to the direction in which the plurality of metal plates are arranged. A semiconductor module having a configuration in which the circuit board is sealed in the mold resin layer is provided at a location spaced from the arrangement of the plurality of metal plates in the molding step, The circuit board is provided on the side where the circuit board is provided.
The semiconductor module manufacturing method of the present invention is characterized in that the insulating resin layer has a multilayer structure.
The method of manufacturing a semiconductor module according to the present invention is characterized in that a side surface of the metal plate that forms the gap in two adjacent metal plates is roughened .

本発明は以上のように構成されているので、絶縁性樹脂層突起部の倒れを防止し、電気的に浮遊した金属板がモールド層の一面に露出した構成を具備した信頼性の高い半導体モジュールを、簡易な製造方法で得ることができる。   Since the present invention is configured as described above, a highly reliable semiconductor module having a configuration in which the insulating resin layer protrusion is prevented from falling and an electrically floating metal plate is exposed on one surface of the mold layer. Can be obtained by a simple manufacturing method.

本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程を行う前までの工程断面図である。It is process sectional drawing before performing a mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態を示す上面図である。It is a top view which shows the form in the case of a mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第１の変形例を示す上面図（ａ）、断面図（ｂ）である。It is the top view (a) and sectional drawing (b) which show the 1st modification of the form in the case of a mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第２の変形例を示す上面図である。It is a top view which shows the 2nd modification of the form in the case of a mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 本発明の実施の形態に係る半導体モジュールの製造方法における、モールド工程の際の形態の第３の変形例を示す上面図である。It is a top view which shows the 3rd modification of the form in the case of the mold process in the manufacturing method of the semiconductor module which concerns on embodiment of this invention. 一般的な半導体モジュールの形態を示す上面図である。It is a top view which shows the form of a general semiconductor module. 複数のダイパッド（金属板）が用いられる場合の絶縁性樹脂層の形態の例を示す断面図である。It is sectional drawing which shows the example of the form of the insulating resin layer in case a some die pad (metal plate) is used.

以下、本発明の実施の形態となる半導体モジュールの製造方法について説明する。この製造方法によって製造される半導体モジュールは、図６等に記載の半導体モジュールと同様の構造をもつ。この際、ダイパッド間に絶縁性樹脂層突起部が形成されていても、絶縁性樹脂層突起部の形態に影響を与えずにモールド樹脂層を形成することができる。これにより、この半導体モジュールの信頼性を高くすることができる。   Hereinafter, a method for manufacturing a semiconductor module according to an embodiment of the present invention will be described. The semiconductor module manufactured by this manufacturing method has the same structure as the semiconductor module shown in FIG. At this time, even if the insulating resin layer protrusion is formed between the die pads, the mold resin layer can be formed without affecting the form of the insulating resin layer protrusion. Thereby, the reliability of this semiconductor module can be made high.

図１はこの製造方法におけるモールド樹脂層を形成する直前の形状を製造するまでの製造方法を示す工程断面図であり、図２は、この製造方法においてモールド樹脂層１１を形成する際の形態を示す上面図である。ここで、この製造方法においては、図６における上半分（制御用ＩＣチップ１４、ダイパッド１５がある側）については、従来技術と変わらないために、説明を省略する。このため、図１においては、図６のＴ−Ｔ断面に対応した構成が示されている。   FIG. 1 is a process cross-sectional view showing a manufacturing method until manufacturing a shape immediately before forming a mold resin layer in this manufacturing method, and FIG. 2 shows a form when forming a mold resin layer 11 in this manufacturing method. FIG. Here, in this manufacturing method, the upper half (the side where the control IC chip 14 and the die pad 15 are present) in FIG. For this reason, in FIG. 1, the structure corresponding to the TT cross section of FIG. 6 is shown.

まず、図１（ａ）に示されるように、複数のダイパッド（金属板）１３にパワー半導体チップ（半導体チップ）１２が搭載された構造（第１の構造体）を形成する（チップ搭載工程）。ここでは、図６の下半分におけるモールド樹脂層１１、絶縁性樹脂層２０、放熱板１８以外の構造が形成される。図１（ａ）では、各ダイパッド１３は独立しているように示されているが、実際には、各ダイパッド１３、１５は、一体化されたリードフレームの形態とされている。なお、図１においては、ボンディングワイヤ１７の記載は省略されている。   First, as shown in FIG. 1A, a structure (first structure) in which a power semiconductor chip (semiconductor chip) 12 is mounted on a plurality of die pads (metal plates) 13 is formed (chip mounting process). . Here, structures other than the mold resin layer 11, the insulating resin layer 20, and the heat sink 18 in the lower half of FIG. 6 are formed. In FIG. 1A, each die pad 13 is shown as being independent, but actually, each die pad 13, 15 is in the form of an integrated lead frame. In FIG. 1, the bonding wire 17 is not shown.

なお、図６におけるダイパッド１５がセラミックス基板の上に形成され、この上に制御用ＩＣチップ（他の半導体チップ）が搭載された回路基板の形態とされる場合もある。この場合には、この回路基板が、前記のリードフレームに組み合わされた形態とされる。この場合においても、図６の場合と同様にボンディングワイヤ１７を接続することによって、制御用ＩＣチップとパワー半導体チップを用いた所望の回路が形成される。   In some cases, the die pad 15 shown in FIG. 6 is formed on a ceramic substrate, and a control IC chip (another semiconductor chip) is mounted thereon. In this case, the circuit board is combined with the lead frame. Also in this case, a desired circuit using the control IC chip and the power semiconductor chip is formed by connecting the bonding wires 17 as in the case of FIG.

次に、図１（ｂ）に示されるように、放熱板１８の上に絶縁性樹脂層２０が塗布等によって形成された構造（第２の構造体）を形成する（下部構造製造工程）。この段階では、絶縁性樹脂層２０はまだ硬化していない状態とする。   Next, as shown in FIG. 1B, a structure (second structure) in which the insulating resin layer 20 is formed on the heat radiating plate 18 by coating or the like is formed (lower structure manufacturing process). At this stage, the insulating resin layer 20 is not cured yet.

次に、図１（ｃ）に示されるように、絶縁性樹脂層２０に対してダイパッド１３の下面を圧着して、第１の構造体と第２の構造体を接合する（接合工程）。この際、絶縁性樹脂層２０は硬化しておらず可塑性を有しているために、ダイパッド１３は絶縁性樹脂層２０に埋め込まれた形態となり、ダイパッド１３間の隙間には、絶縁性樹脂層突起部２１が形成される。   Next, as shown in FIG. 1C, the lower surface of the die pad 13 is pressed against the insulating resin layer 20 to join the first structure and the second structure (joining step). At this time, since the insulating resin layer 20 is not cured and has plasticity, the die pad 13 is embedded in the insulating resin layer 20, and there is an insulating resin layer in the gap between the die pads 13. A protrusion 21 is formed.

この際、この空隙（絶縁性樹脂層突起部２１が形成される箇所）を構成するダイパッド１３の側面を、予め粗面化しておくことによって、硬化後の絶縁性樹脂層２０全体とダイパッド１３との間の密着性を高めることが可能である。この粗面化処理は、リードフレームの形態において行うことができる。   At this time, the entire side of the cured insulating resin layer 20 and the die pad 13 are roughened by roughening the side surface of the die pad 13 constituting the void (where the insulating resin layer protrusion 21 is formed) in advance. It is possible to improve the adhesion between the two. This roughening process can be performed in the form of a lead frame.

制御用ＩＣチップ１４の発熱量は小さいために、ダイパッド１５の裏面を絶縁性樹脂層２０に接合する必要はない。回路基板が用いられる場合におけるセラミックス基板の裏面についても同様である。   Since the amount of heat generated by the control IC chip 14 is small, it is not necessary to join the back surface of the die pad 15 to the insulating resin layer 20. The same applies to the back surface of the ceramic substrate when a circuit board is used.

この構造に対して、トランスファーモールド法が適用される（モールド工程）。図２は、この際の形態を示す上面図である。なお、ここでは、ダイパッド１５がセラミックス基板１９上に搭載された回路基板が用いられたものとしている。また、ボンディングワイヤ１７の記載は省略している。トランスファーモールドを行なう際に、図２の構成が金型中で固定され、液状のモールド材料（熱硬化性樹脂）が４つのゲート４０から金型中に注入される。この金型においては、ゲート４０は、ダイパッド１３と同じ数だけ設けられる。また、各ゲート４０からモールド材料が注入される方向は、複数のダイパッド１３が配列する方向（図２中左右方向）と垂直な方向（図２中上下方向）とする。また、各ゲート４０は、ダイパッド１３が存在する側と反対側（図２中上側）、すなわち、制御用ＩＣチップ１４（あるいはセラミックス基板１９（回路基板）が設けられた側に設けられている。   A transfer molding method is applied to this structure (molding process). FIG. 2 is a top view showing the form at this time. Here, it is assumed that a circuit board in which the die pad 15 is mounted on the ceramic substrate 19 is used. The description of the bonding wire 17 is omitted. When performing transfer molding, the configuration of FIG. 2 is fixed in a mold, and a liquid mold material (thermosetting resin) is injected into the mold from four gates 40. In this mold, the same number of gates 40 as the die pad 13 are provided. The direction in which the molding material is injected from each gate 40 is a direction (vertical direction in FIG. 2) perpendicular to the direction in which the plurality of die pads 13 are arranged (horizontal direction in FIG. 2). Each gate 40 is provided on the side opposite to the side where the die pad 13 is present (upper side in FIG. 2), that is, the side where the control IC chip 14 (or the ceramic substrate 19 (circuit board)) is provided.

この構成によって液状のモールド材料を注入した場合には、モールド材料は、各ゲート４０からダイパッド１５の上を通過してダイパッド１３の側に並行に、かつ絶縁性樹脂層突起部２１の長手（延伸）方向に沿って流れる。これにより、特にダイパッド１３の存在する側においては、モールド材料は、図２中の上側から下側に向かって均一に流れる。このため、絶縁性樹脂層突起部２１がモールド材料からの圧力を受けにくくなる。これにより、絶縁性樹脂層突起部２１の変形やこれが千切れることが抑制され、図１（ｃ）の状態が維持されたままでモールド樹脂層１１を形成することができる。絶縁性樹脂層突起部２１が倒れることが抑制されるため、モールド樹脂層１１中にボイドが形成されることも抑制される。また、千切れた絶縁性樹脂層突起部２１がパワー半導体チップ１２、制御用ＩＣチップ１４、ボンディングワイヤ１７等に悪影響を与えることも抑制される。また、ゲート４０を複数用いているために、個々のゲート４０から注入されるモールド材料の圧力を小さくすることができ、ボンディングワイヤ１７への悪影響を低減させた上で、金型全体へのモールド材料の注入速度を高くすることができる。これにより、生産効率を高くすることもできる。   When a liquid mold material is injected with this configuration, the mold material passes over the die pad 15 from each gate 40 in parallel to the die pad 13 side, and the length of the insulating resin layer protrusion 21 (stretched). ) Flow along the direction. Thereby, especially on the side where the die pad 13 exists, the molding material flows uniformly from the upper side to the lower side in FIG. For this reason, it becomes difficult for the insulating resin layer protrusion 21 to receive pressure from the molding material. Thereby, the deformation | transformation of the insulating resin layer protrusion part 21 and this can be suppressed, and the mold resin layer 11 can be formed with the state of FIG.1 (c) maintained. Since the insulative resin layer protrusion 21 is suppressed from falling, the formation of voids in the mold resin layer 11 is also suppressed. Further, it is possible to prevent the broken insulating resin layer protrusion 21 from adversely affecting the power semiconductor chip 12, the control IC chip 14, the bonding wire 17, and the like. In addition, since a plurality of gates 40 are used, the pressure of the molding material injected from each gate 40 can be reduced, and the adverse effect on the bonding wire 17 can be reduced, and then the mold can be applied to the entire mold. The material injection rate can be increased. Thereby, production efficiency can also be made high.

その後、短時間の熱処理（プリキュア：予備硬化）によってモールド樹脂層１１の形状を安定させた後に、長時間の熱処理（ポストキュア）を行うことによって、モールド樹脂層１１及び絶縁性樹脂層２０（絶縁性樹脂層突起部２１）は共に硬化する。この点については特許文献２に記載の技術と同様である。ただし、接合工程後であってモールド工程前に同様の熱処理を行って絶縁性樹脂層２０（絶縁性樹脂層突起部２１）を硬化させてもよい。   Then, after stabilizing the shape of the mold resin layer 11 by a short-time heat treatment (precure: precuring), the mold resin layer 11 and the insulating resin layer 20 (insulation) are performed by performing a long-time heat treatment (postcure). Both the functional resin layer protrusions 21) are cured. This is the same as the technique described in Patent Document 2. However, the insulating resin layer 20 (insulating resin layer protrusion 21) may be cured by performing the same heat treatment after the joining step and before the molding step.

その後、モールド樹脂層１１等が硬化して形成された後に、モールド樹脂層１１の外側でリードフレームを適宜切断することによって、半導体モジュールが得られる。なお、上記の例では１個の半導体モジュールが製造されるものとしたが、複数の半導体モジュールが配列された形態に対応した大きなリードフレームを用い、各半導体モジュールにおけるモールド樹脂層１１が形成された後で、この大きなリードフレームを適宜切断することによって、複数の半導体モジュールを同時に製造することができる。この際、放熱板１８もこの大きなリードフレームに対応した形態とすることができる。   Thereafter, after the mold resin layer 11 and the like are cured and formed, the lead frame is appropriately cut outside the mold resin layer 11 to obtain a semiconductor module. In the above example, one semiconductor module is manufactured, but a large lead frame corresponding to a form in which a plurality of semiconductor modules are arranged is used, and the mold resin layer 11 in each semiconductor module is formed. Later, a plurality of semiconductor modules can be manufactured at the same time by appropriately cutting the large lead frame. At this time, the heat radiating plate 18 can also have a form corresponding to this large lead frame.

この際、モールド樹脂層１１よりも熱伝導率が高い絶縁性樹脂層突起部２１がダイパッド１５間に形成されているため、パワー半導体チップ１２の放熱特性が向上する。また、モールド樹脂層１１中にボイドが形成されること、ダイパッド１５の下部における絶縁性樹脂層２０中にボイドが形成されることが抑制されることについては、特許文献２に記載の場合と同様である。   At this time, since the insulating resin layer protrusions 21 having higher thermal conductivity than the mold resin layer 11 are formed between the die pads 15, the heat dissipation characteristics of the power semiconductor chip 12 are improved. In addition, the formation of voids in the mold resin layer 11 and the suppression of formation of voids in the insulating resin layer 20 below the die pad 15 are the same as in the case described in Patent Document 2. It is.

これによって、この半導体モジュールの信頼性を高くすることができる。また、上記の通り、この製造方法は容易に実行できる。すなわち、信頼性の高い半導体モジュールを容易に製造することができる。   Thereby, the reliability of the semiconductor module can be increased. Further, as described above, this manufacturing method can be easily executed. That is, a highly reliable semiconductor module can be easily manufactured.

なお、上記の構成における絶縁性樹脂層２０を２層構造とすることもできる。この場合、図１（ｂ）の状態において、下層が硬化した状態とし、上層のみが硬化していない状態とすることによって、第１の構造体を圧着した際に、絶縁性樹脂層２０がその下層よりも薄くなることが抑制される。これにより、この下層によって絶縁性樹脂層２０の絶縁性が維持され、圧着によって絶縁性樹脂層２０が薄くなり絶縁性が低下することが抑制される。また、この場合特に流動性の高い接着層を上層として用いることができる。この場合、絶縁性樹脂層突起部２１を特に容易に形成することができる。絶縁性樹脂層２０を３層以上の積層構造とすることもでき、この場合には、少なくとも最下層を硬化させ、最上層を硬化させない状態とすることによって、上記と同様の構成を実現することができる。   Note that the insulating resin layer 20 having the above-described configuration may have a two-layer structure. In this case, in the state of FIG. 1B, when the first structure is pressure-bonded by setting the lower layer in a cured state and only the upper layer in an uncured state, the insulating resin layer 20 It is suppressed that it becomes thinner than the lower layer. Thereby, the insulating property of the insulating resin layer 20 is maintained by this lower layer, and it is suppressed that the insulating resin layer 20 becomes thin by pressure bonding and the insulating property is lowered. In this case, an adhesive layer having particularly high fluidity can be used as the upper layer. In this case, the insulating resin layer protrusion 21 can be formed particularly easily. The insulating resin layer 20 can also have a laminated structure of three or more layers. In this case, at least the lowermost layer is cured and the uppermost layer is not cured, thereby realizing the same configuration as described above. Can do.

なお、絶縁性樹脂層突起部をダイパッド間の空隙に形成するためには、例えばダイパッド厚／絶縁性樹脂層厚を１．０〜８．０の範囲とすることが好ましい。あるいは、絶縁性樹脂層２０を上記の通り２層構造とする場合には、ダイパッド厚／接着層厚を０．６〜３．０倍の範囲とすることが好ましい。また、空隙／ダイパッド厚は０．６〜２．０の範囲とすることが好ましい。   In order to form the insulating resin layer protrusion in the gap between the die pads, for example, the die pad thickness / insulating resin layer thickness is preferably in the range of 1.0 to 8.0. Alternatively, when the insulating resin layer 20 has a two-layer structure as described above, the die pad thickness / adhesive layer thickness is preferably in the range of 0.6 to 3.0 times. The void / die pad thickness is preferably in the range of 0.6 to 2.0.

上記の例では、絶縁性樹脂層突起部２１が延伸する方向に沿って液状のモールド材料が流れるように、ゲート４０を複数並行に用いたが、同様に液状のモールド材料が流れる構成であれば、ゲート４０を複数用いる必要はない。あるいは、ゲート４０をダイパッドと同じ数だけ用いる必要はない。図３は、ダイパッド１５を２個具備する半導体モジュールに対するモールド工程においてゲート４０を１個のみ用いた場合の構成を示す上面図（ａ）、この場合に製造される半導体モジュールの断面図（Ａ−Ａ方向）である。なお、ここではボンディングワイヤ１７の記載は省略されている。ここでは、図６における上半分の構成（制御用ＩＣチップ１４、ダイパッド１５等）は用いられておらず、かつ絶縁性樹脂層突起部２１は１列のみ形成されている。こうした構成においても、特にゲート４０を絶縁性樹脂層突起部２１の長手方向において離間した位置に配することによって、モールド材料が絶縁性樹脂層突起部２１の長手方向に沿って流れる状況とすることができる。   In the above example, a plurality of gates 40 are used in parallel so that the liquid molding material flows along the direction in which the insulating resin layer protrusions 21 extend. However, if the liquid molding material flows similarly, It is not necessary to use a plurality of gates 40. Alternatively, it is not necessary to use as many gates 40 as die pads. FIG. 3A is a top view showing a configuration when only one gate 40 is used in a molding process for a semiconductor module having two die pads 15, and a cross-sectional view of the semiconductor module manufactured in this case (A- A direction). In addition, description of the bonding wire 17 is abbreviate | omitted here. Here, the upper half configuration in FIG. 6 (control IC chip 14, die pad 15, etc.) is not used, and only one row of insulating resin layer protrusions 21 is formed. Even in such a configuration, the molding material flows along the longitudinal direction of the insulating resin layer protrusion 21 by disposing the gate 40 at a position spaced apart in the longitudinal direction of the insulating resin layer protrusion 21. Can do.

また、図４は、図３と同様の構造の半導体モジュールを製造する場合においてゲート４０を２個用いた場合の構成を示す上面図である。この場合においては、ゲート４０を絶縁性樹脂層突起部２１の両側に２個並列に配置することによって、モールド材料が絶縁性樹脂層突起部２１の長手方向に沿って流れる状況とすることができる。この場合、複数のゲート４０は、絶縁性樹脂層突起部２１の長手方向と垂直な方向（図４においては左右方向）に配置することが好ましい。   FIG. 4 is a top view showing a configuration when two gates 40 are used in manufacturing a semiconductor module having the same structure as FIG. In this case, by arranging two gates 40 in parallel on both sides of the insulating resin layer protrusion 21, the molding material can flow along the longitudinal direction of the insulating resin layer protrusion 21. . In this case, it is preferable that the plurality of gates 40 be arranged in a direction perpendicular to the longitudinal direction of the insulating resin layer protrusion 21 (the left-right direction in FIG. 4).

あるいは、図６の構成において制御用ＩＣチップ１４側の構造が変わっていても、モールド材料が絶縁性樹脂層突起部２１の長手方向に沿って流れる限りにおいて、モールド材料が絶縁性樹脂層突起部２１の長手方向に沿って流れる場合には同様の効果を奏することは明らかである。図５は、図６の構成において制御用ＩＣチップ１４側のセラミックス基板１９が用いられない場合のモールド工程における形態を示す上面図である。この場合においても、図示されるゲート４０の配置によって、モールド材料が絶縁性樹脂層突起部２１の各々の長手方向に沿って流れる状況とすることができる。   Alternatively, even if the structure on the control IC chip 14 side is changed in the configuration of FIG. 6, as long as the mold material flows along the longitudinal direction of the insulating resin layer protrusion 21, the mold material is the insulating resin layer protrusion. Obviously, the same effect can be obtained when flowing along the longitudinal direction of 21. FIG. 5 is a top view showing a form in the molding process when the ceramic substrate 19 on the control IC chip 14 side is not used in the configuration of FIG. Even in this case, the molding material can flow along the longitudinal direction of each of the insulating resin layer protrusions 21 by the arrangement of the gate 40 shown in the drawing.

なお、上記の通り、絶縁性樹脂層突起部２１の構成（特にその長手方向）は複数のダイパッド１３の構成で定まり、これによってゲート４０の配置が定まる。逆に、ゲート４０の配置が予め定まっている場合には、これに応じて複数のダイパッド１３の構成を定めてもよい。この設定は適宜行うことができる。   As described above, the configuration (particularly in the longitudinal direction) of the insulating resin layer protrusion 21 is determined by the configuration of the plurality of die pads 13, thereby determining the arrangement of the gates 40. Conversely, when the arrangement of the gates 40 is determined in advance, the configuration of the plurality of die pads 13 may be determined accordingly. This setting can be made as appropriate.

また、上記の半導体モジュールを構成する要素であるダイパッド１３と、絶縁性樹脂層２０、モールド樹脂層１１の熱膨張係数は大きく異なる。このため、この半導体モジュールを使用する際のオン・オフによる冷熱サイクルによって、これらの間において剥離が生じやすい。この点は、ダイパッド１３、絶縁性樹脂層２０、モールド樹脂層１１のいずれとも熱膨張係数が大きく異なるセラミックス基板１９（回路基板）が用いられた場合には、より顕著となる。   In addition, the thermal expansion coefficients of the die pad 13, which is an element constituting the semiconductor module, and the insulating resin layer 20 and the mold resin layer 11 are greatly different. For this reason, peeling is likely to occur between the two due to the on / off cooling cycle when the semiconductor module is used. This point becomes more prominent when a ceramic substrate 19 (circuit board) having a significantly different thermal expansion coefficient from any of the die pad 13, the insulating resin layer 20, and the mold resin layer 11 is used.

これに対して、上記の製造方法においては、絶縁性樹脂層突起部２１が形成された状態で、トランスファーモールド法によってモールド樹脂層１１を形成して、半導体モジュールを製造することができる。この形態の半導体モジュールは、絶縁性樹脂層突起部２１を具備する絶縁性樹脂層２０とモールド樹脂層１１とが、間にダイパッド１３等を挟んで嵌合された形態となる。このため、これらの間の密着性が高くなり、使用時の冷熱サイクルに際してもこれらの間で剥離を生じにくくなる。この観点からも、信頼性の高い半導体モジュールを得ることができる。この点は、特にセラミックス基板１９（回路基板）が用いられた場合により顕著である。ただし、セラミックス基板の代わりにより安価な樹脂基板を用いた場合においても同様である。   On the other hand, in the above manufacturing method, the semiconductor module can be manufactured by forming the mold resin layer 11 by the transfer molding method in a state where the insulating resin layer protrusion 21 is formed. In this form of the semiconductor module, the insulating resin layer 20 having the insulating resin layer protrusion 21 and the mold resin layer 11 are fitted with the die pad 13 or the like interposed therebetween. For this reason, the adhesiveness between these becomes high and it becomes difficult to produce peeling between these also in the case of the heat cycle at the time of use. From this viewpoint, a highly reliable semiconductor module can be obtained. This point is particularly remarkable when the ceramic substrate 19 (circuit substrate) is used. However, the same applies when a cheaper resin substrate is used instead of the ceramic substrate.

なお、上記の製造方法においては、接合工程の前にチップ搭載工程を行っていたが、パワー半導体チップ等をダイパッドに搭載する前に接合工程を行い、接合後にパワー半導体チップ等を搭載し、その後でモールド工程を行うこともできる。この場合には、接合工程の際にパワー半導体チップ等にストレスが印加されることを抑制することができる。その他、絶縁性樹脂層突起部が形成された後でモールド工程を行う限りにおいて、上記の構成が有効であることは明らかである。   In the above manufacturing method, the chip mounting process is performed before the bonding process. However, the bonding process is performed before the power semiconductor chip is mounted on the die pad, and the power semiconductor chip is mounted after the bonding. The molding process can also be performed. In this case, it is possible to prevent stress from being applied to the power semiconductor chip or the like during the bonding process. In addition, it is obvious that the above configuration is effective as long as the molding process is performed after the insulating resin layer protrusion is formed.

１１ モールド樹脂層
１２ パワー半導体チップ（半導体チップ）
１３、１５ ダイパッド（金属板）
１４ 制御用ＩＣチップ（他の半導体チップ）
１６ リード
１７ ボンディングワイヤ
１８ 放熱板
１９ セラミックス基板
２０ 絶縁性樹脂層
２１ 絶縁性樹脂層突起部
４０ ゲート 11 Mold resin layer 12 Power semiconductor chip (semiconductor chip)
13, 15 Die pad (metal plate)
14 IC chip for control (other semiconductor chips)
16 Lead 17 Bonding wire 18 Heat sink 19 Ceramic substrate 20 Insulating resin layer 21 Insulating resin layer protrusion 40 Gate

Claims (6)

半導体チップをそれぞれの上面に搭載する複数の金属板が一列に配列され、前記金属板の下面が絶縁性樹脂層を介して放熱板の上面と相対するように前記放熱板と接合された構成が、モールド樹脂層中に封止された構成を具備する半導体モジュールの製造方法であって、
前記複数の金属板の各々の上面に前記半導体チップが接合された第１の構造体を形成するチップ搭載工程と、
硬化していない絶縁性樹脂層が前記放熱板の上面に形成された第２の構造体を形成する下部構造製造工程と、
前記金属板と前記絶縁性樹脂層とを圧着し、隣接する２つの前記金属板の間の空隙において前記絶縁性樹脂層が部分的に上側に突出した絶縁性樹脂層突起部が形成されるように、前記第１の構造体と前記第２の構造体とを接合する接合工程と、
前記第１の構造体と前記第２の構造体とが接合された構造を金型中に固定して液状のモールド材料をゲートから注入した後に硬化させて前記モールド樹脂層を形成するトランスファーモールドを行うモールド工程と、
を具備し、
前記接合工程において、前記絶縁性樹脂層突起部の長手方向が、前記モールド工程において前記金型中で前記ゲートから注入された前記モールド材料が流れる方向となるように、前記絶縁性樹脂層突起部を形成することを特徴とする半導体モジュールの製造方法。 A plurality of metal plates on which semiconductor chips are mounted on each upper surface are arranged in a row, and the lower surface of the metal plate is joined to the heat sink so as to face the upper surface of the heat sink via an insulating resin layer. , A method for manufacturing a semiconductor module having a configuration sealed in a mold resin layer,
A chip mounting step of forming a first structure in which the semiconductor chip is bonded to an upper surface of each of the plurality of metal plates;
A lower structure manufacturing step for forming a second structure in which an uncured insulating resin layer is formed on the upper surface of the heat sink;
The metal plate and the insulating resin layer are pressure-bonded, and an insulating resin layer protrusion is formed in which the insulating resin layer partially protrudes upward in a gap between two adjacent metal plates. A bonding step of bonding the first structure and the second structure;
A transfer mold for fixing the structure in which the first structure and the second structure are bonded in a mold, injecting a liquid mold material from a gate, and then curing the transfer mold to form the mold resin layer A mold process to be performed;
Comprising
In the bonding step, the insulating resin layer protrusion is such that the longitudinal direction of the insulating resin layer protrusion is the direction in which the mold material injected from the gate in the mold flows in the molding step. Forming a semiconductor module. 前記モールド工程において、
複数の前記ゲートを前記絶縁性樹脂層突起部の長手方向と垂直な方向に配列して設けたことを特徴とする請求項１に記載の半導体モジュールの製造方法。 In the molding step,
The method of manufacturing a semiconductor module according to claim 1, wherein the plurality of gates are arranged in a direction perpendicular to a longitudinal direction of the insulating resin layer protrusion. 前記モールド工程において、
複数の前記ゲートを、複数の前記金属板に対応して同じ数だけ設けたことを特徴とする請求項２に記載の半導体モジュールの製造方法。 In the molding step,
3. The method of manufacturing a semiconductor module according to claim 2, wherein the same number of the plurality of gates are provided corresponding to the plurality of metal plates. 請求項２又は３に記載の半導体モジュールの製造方法において、
他の半導体チップがセラミックス基板に搭載された形態を具備する回路基板が、前記複数の金属板が配列した方向と垂直な方向において前記複数の金属板の配列から離間した箇所において設けられ、前記回路基板が前記モールド樹脂層中に封止された構成を具備する半導体モジュールが製造され、
前記モールド工程において、複数の前記ゲートを、前記回路基板が設けられた側に設けたことを特徴とする半導体モジュールの製造方法。 In the manufacturing method of the semiconductor module of Claim 2 or 3,
A circuit board having a form in which another semiconductor chip is mounted on a ceramic substrate is provided at a location spaced from the arrangement of the plurality of metal plates in a direction perpendicular to the direction in which the plurality of metal plates are arranged, and the circuit A semiconductor module having a configuration in which a substrate is sealed in the mold resin layer is manufactured,
In the molding step, a plurality of the gates are provided on the side on which the circuit board is provided. 前記絶縁性樹脂層を多層構造とすることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体モジュールの製造方法。   The method for manufacturing a semiconductor module according to claim 1, wherein the insulating resin layer has a multilayer structure. 隣接する２つの前記金属板において前記空隙を形成する前記金属板の側面を粗面化することを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体モジュールの製造方法。 6. The method of manufacturing a semiconductor module according to claim 1, wherein a side surface of the metal plate that forms the gap is roughened in two adjacent metal plates . 7.
JP2012216091A 2012-09-28 2012-09-28 Manufacturing method of semiconductor module Expired - Fee Related JP5983249B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012216091A JP5983249B2 (en) 2012-09-28 2012-09-28 Manufacturing method of semiconductor module
CN2013200221170U CN203038909U (en) 2012-09-28 2013-01-16 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012216091A JP5983249B2 (en) 2012-09-28 2012-09-28 Manufacturing method of semiconductor module

Publications (2)

Publication Number Publication Date
JP2014072304A JP2014072304A (en) 2014-04-21
JP5983249B2 true JP5983249B2 (en) 2016-08-31

Family

ID=48691003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012216091A Expired - Fee Related JP5983249B2 (en) 2012-09-28 2012-09-28 Manufacturing method of semiconductor module

Country Status (2)

Country Link
JP (1) JP5983249B2 (en)
CN (1) CN203038909U (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839B (en) * 2014-02-21 2018-06-01 三垦电气株式会社 The manufacturing method and semiconductor device of semiconductor device
CN105097753B (en) * 2014-05-05 2019-01-15 上海酷蓝电子科技有限公司 A kind of piece-wise linear constant-current controller and its packaging method
JP2017038019A (en) * 2015-08-13 2017-02-16 富士電機株式会社 Semiconductor device
CN107045991A (en) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 Circuit module and its manufacture method
CN107045990A (en) * 2017-03-13 2017-08-15 广东美的制冷设备有限公司 Circuit module and its manufacture method
CN114303237A (en) 2019-08-29 2022-04-08 京瓷株式会社 Circuit board and power module
CN115799238A (en) * 2022-11-17 2023-03-14 海信家电集团股份有限公司 Power module and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086764A (en) * 2001-09-12 2003-03-20 Toshiba Corp Semiconductor device
JP3828036B2 (en) * 2002-03-28 2006-09-27 三菱電機株式会社 Manufacturing method and manufacturing apparatus for resin mold device
JP2005109100A (en) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof
JP4764983B2 (en) * 2006-07-25 2011-09-07 富士電機株式会社 Manufacturing method of semiconductor device
JP2008311558A (en) * 2007-06-18 2008-12-25 Toshiba Corp Method for manufacturing semiconductor device
JP5279632B2 (en) * 2009-06-25 2013-09-04 三菱電機株式会社 Semiconductor module
JP5598189B2 (en) * 2010-09-08 2014-10-01 株式会社デンソー Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2014072304A (en) 2014-04-21
CN203038909U (en) 2013-07-03

Similar Documents

Publication Publication Date Title
JP5983249B2 (en) Manufacturing method of semiconductor module
CN108242401B (en) Method for producing an electronic module assembly and electronic module assembly
JP2020065086A (en) Semiconductor device
JP5975911B2 (en) Semiconductor device
JP5847165B2 (en) Semiconductor device
JP4422094B2 (en) Semiconductor device
US8987877B2 (en) Semiconductor device
JP6309112B2 (en) Power module
US20090115038A1 (en) Semiconductor Packages and Methods of Fabricating the Same
CN107078127B (en) Power semiconductor device and method for manufacturing the same
JP4254527B2 (en) Semiconductor device
JP6266168B2 (en) Semiconductor device
KR20160143802A (en) Power semiconductor device and method for manufacturing same
JP4545022B2 (en) Circuit device and manufacturing method thereof
CN106847781B (en) Power module package and its manufacturing method
JP6726821B2 (en) Method of manufacturing semiconductor device
JP2014072305A (en) Semiconductor module manufacturing method, bonding device and semiconductor module
CN111095537B (en) Semiconductor device and power conversion device provided with same
JP2005167075A (en) Semiconductor device
JP6360035B2 (en) Semiconductor device
JP4906650B2 (en) Power semiconductor module and manufacturing method thereof
JP2014090103A (en) Molded package and method for manufacturing the same
JP2020161807A (en) Semiconductor module and semiconductor device used therefor
KR102500681B1 (en) Power module and method for the same
JP4010860B2 (en) Hybrid integrated circuit device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R150 Certificate of patent or registration of utility model

Ref document number: 5983249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees