KR20170095681A - Power module and method for the same - Google Patents

Power module and method for the same Download PDF

Info

Publication number
KR20170095681A
KR20170095681A KR1020160017448A KR20160017448A KR20170095681A KR 20170095681 A KR20170095681 A KR 20170095681A KR 1020160017448 A KR1020160017448 A KR 1020160017448A KR 20160017448 A KR20160017448 A KR 20160017448A KR 20170095681 A KR20170095681 A KR 20170095681A
Authority
KR
South Korea
Prior art keywords
pattern
insulating material
patterns
semiconductor
semiconductor element
Prior art date
Application number
KR1020160017448A
Other languages
Korean (ko)
Other versions
KR102500681B1 (en
Inventor
오헌철
조희진
이승원
박종욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160017448A priority Critical patent/KR102500681B1/en
Publication of KR20170095681A publication Critical patent/KR20170095681A/en
Application granted granted Critical
Publication of KR102500681B1 publication Critical patent/KR102500681B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The present invention relates to a power module and a manufacturing method thereof. The power module according to the present invention includes: at least one or more semiconductor elements; a heat radiation board including at least two or more patterns in which the semiconductor elements are mounted with a flip chip form; a bonding unit which is formed between the pattern and the semiconductor element, bonds a space between the semiconductor element and the pattern, and electrically conducts the semiconductor element and the pattern at the same time; an insulating unit which is formed on the heat radiation board along the rim of the pattern and is located between the semiconductor element and the heat radiation board; and a filling part filled in a pattern interval formed between the patterns. Accordingly, the power module with high reliability and a small size can be provided by narrowing an interval between the semiconductor element and the pattern.

Description

파워 모듈 및 그 제조 방법{POWER MODULE AND METHOD FOR THE SAME}[0001] POWER MODULE AND METHOD FOR THE SAME [0002]

본 발명은 파워 모듈에 관한 것이다.The present invention relates to a power module.

근래에 들어 하이브리드 자동차 또는 전기 자동차에 장착되는 인버터 또는 컨버터와 같은 전력 변환 장치의 출력 증가에 대한 요구가 커지고 있으며, 인버터를 구성하는 파워 모듈의 고출력화가 필요하게 되는 실정이다. 2. Description of the Related Art In recent years, there has been a growing demand for increasing the output of power converters such as inverters or converters mounted on hybrid vehicles or electric vehicles, and high power output of the power modules constituting the inverters is required.

더욱이, 고출력 대비 소형화에 대한 요구가 함께 증가하고 있는 추세이기 때문에, 이를 만족시키기 위해서는 파워 모듈에 대한 냉각성능을 높이는 것이 무엇보다 중요한 인자라고 할 수 있다.Furthermore, since there is an increasing demand for miniaturization with respect to high output power, it is an important factor to enhance the cooling performance of the power module in order to satisfy the demand.

종래의 파워 모듈에서는, 도 1에서와 같이 방열 기판(Direct Bonded Copper:DBC)(1)의 상면에 복수 개의 베어 칩[Bare Chip, (이하, 반도체 소자 또는 파워 디바이스와 혼용함)](2)을 얹고, 방열 기판(1)의 전극을 이루는 패턴(1a)과 반도체 소자(2)의 전극을 와이어들(3)로 연결하는 구조였다.In a conventional power module, a plurality of bare chips (hereinafter, mixed with a semiconductor device or a power device) 2 are formed on a top surface of a DBC 1 as shown in FIG. And the electrode 1a of the heat dissipating substrate 1 and the electrode of the semiconductor element 2 are connected by the wires 3. [

이러한, 종래의 파워 모듈에서는, 열을 발생하는 반도체 소자(2)를 실장할 때 그 반도체 소자(2)의 전극과 접합할 수 있는 와이어(3)의 개수가 한정적이기 때문에 고전류에 유연하게 대응하지 못할 뿐만 아니라, 전류가 와이어(3)를 통하여 흐를 때 의 접합 저항과 와이어(3)의 길이에 비레하여 전류 손실이 발생한다. In this conventional power module, since the number of wires 3 that can be bonded to the electrodes of the semiconductor element 2 is limited when mounting the semiconductor element 2 that generates heat, it can be flexibly applied to a high current Not only the current flows through the wire 3 but also a current loss occurs in accordance with the junction resistance and the length of the wire 3 when the current flows through the wire 3.

또, 이러한 와이어 본딩 구조는, 와이어(3)를 접합하지 않은 면에만 히트 싱크를 접합할 수 있는 단방향 방열 구조이기 때문에, 열저항이 크고, 그 결과 고출력을 내는 용도로는 부적합하게 되는 단점이 있다.Since such a wire bonding structure is a unidirectional heat dissipating structure capable of bonding a heat sink only to a surface to which the wire 3 is not bonded, it has a disadvantage in that it has a large thermal resistance and is unsuitable for applications requiring high output .

이를 감안하여, 최근에는 와이어 본딩 없이 방열 기판(DBC)에 반도체 소자를 뒤집어 그 반도체 소자의 전극이 방열 기판의 전극에 직접 연결되도록 하는 플립 칩(Flip Chip) 접합 방식의 파워 모듈이 소개되고 있다. In view of this, recently, a flip chip bonding type power module has been introduced, in which a semiconductor element is turned over a heat dissipating substrate DBC without wire bonding and an electrode of the semiconductor element is directly connected to an electrode of the heat dissipating substrate.

이러한 플립 칩 접합 방식은 와이어를 사용하지 않게 됨에 따라 제조공정이 간소될 뿐만 아니라, 그 와이어가 차지하는 공간을 제거할 수 있어 그만큼 파워 모듈의 두께를 줄일 수 있다는 장점이 있다.This flip chip bonding method is advantageous in that the manufacturing process is simplified as the wire is not used, the space occupied by the wire can be eliminated, and the thickness of the power module can be reduced accordingly.

그러나, 상기와 같은 종래의 플립 칩 접합 방식의 파워 모듈은, 전극 간 단락(short)을 고려하여 반도체 소자들 사이 또는 반도체 소자와 방열 기판의 패턴 사이가 일정 간격을 유지하여야 하므로 그만큼 파워 모듈의 넓이가 비대해지게 되는 문제점이 있었다. 즉, 반도체 소자가 플립 칩 형태로 실장되는 경우에는 그 반도체 소자의 전극이 방열 기판측 전극이 형성된 패턴에 가까워지기 때문에 반도체 소자와 패턴 사이에는 절연내압을 유지하기가 어려워진다. 따라서, 반도체 소자를 이웃하는 다른 반도체 소자가 얹힌 방열 기판측 패턴으로부터 절연내압을 유지할 수 있는 간격만큼 이격시켜야 하므로 그만큼 파워 모듈의 넓이가 넓어질 수밖에 없는 구조가 된다.However, in the conventional flip chip bonding type power module, the gap between the semiconductor elements or between the patterns of the semiconductor elements and the heat dissipating board must be kept constant in consideration of a short between the electrodes, There is a problem in that it becomes uneven. That is, when the semiconductor element is mounted in the form of a flip-chip, the electrode of the semiconductor element becomes closer to the pattern on which the electrode on the heat radiation substrate side is formed, so that it is difficult to maintain the withstand voltage between the semiconductor element and the pattern. Therefore, the semiconductor device must be spaced apart from the pattern on the side of the heat-radiating substrate on which the neighboring semiconductor devices are mounted by an interval capable of maintaining the withstand voltage, so that the width of the power module can not be increased.

또, 종래의 플립 칩 접합 방식의 파워 모듈은, 대전류를 감안하여 구리층의 두께가 두껍기 때문에 패턴 사이의 간격이 깊게 형성되고, 이로 인해 절연도료로 된 절연재가 패턴 사이의 간격을 따라 흐르게 되면서 반도체 소자와 이웃하는 패턴 사이가 효과적으로 절연되지 못하게 되는 문제점이 있었다. 또, 이를 감안하여 반도체 소자와 이웃 패턴 사이를 멀리 배치할 경우 그만큼 파워 모듈의 넓이가 증가하여 파워 모듈의 소형화에 대한 요구를 충족하지 못하는 문제점이 있었다.In the conventional flip chip bonding type power module, since the thickness of the copper layer is large in consideration of the large current, the spacing between the patterns is deep, and the insulating material made of the insulating paint flows along the interval between the patterns, There is a problem that the device and the neighboring pattern are not effectively insulated. In consideration of this, when the semiconductor device and the neighboring pattern are disposed far away from each other, the width of the power module is increased, thereby failing to satisfy the demand for miniaturization of the power module.

본 발명의 목적은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁혀 소형화를 이룰 수 있는 파워 모듈 및 그 제조 방법을 제공하려는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a power module and a manufacturing method thereof that can achieve miniaturization by narrowing the gap between semiconductor elements or between neighboring patterns of semiconductor elements.

본 발명의 다른 목적은, 반도체 소자를 패턴들 사이의 틈새에 근접하게 배치하거나 패턴들 사이의 틈새와 중첩되게 설치하여 더욱 소형화를 이룰 수 있는 파워 모듈 및 그 제조 방법을 제공하려는데 있다.It is another object of the present invention to provide a power module and a method of manufacturing the same which can further reduce the size of the semiconductor device by disposing the semiconductor device close to the gap between the patterns or overlapping the gap between the patterns.

본 발명의 다른 목적은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈 및 그 제조 방법을 제공하려는데 있다.Another object of the present invention is to provide a reliable power module and a manufacturing method thereof by preventing a short circuit while narrowing a gap between semiconductor elements or between a semiconductor element and a neighboring pattern.

본 발명의 목적을 달성하기 위하여, 적어도 한 개 이상의 반도체 소자; 상기 반도체 소자가 플립 칩 형태로 실장되는 패턴이 적어도 두 개 이상 구비되는 방열 기판; 상기 반도체 소자와 상기 패턴 사이에 구비되어 상기 반도체 소자와 패턴 사이를 접합시키는 동시에 전기적으로 도통시키는 접착부; 상기 패턴의 테두리를 따라 상기 방열 기판에 형성되어, 상기 반도체 소자와 상기 방열 기판 사이에 위치하는 절연부; 및 상기 패턴들 사이에 형성되는 패턴간격에 충진되는 충진부;를 포함하는 것을 특징으로 하는 파워 모듈이 제공될 수 있다.In order to achieve the object of the present invention, there is provided a semiconductor device comprising: at least one semiconductor element; A heat dissipation board having at least two patterns in which the semiconductor devices are mounted in a flip chip form; A bonding portion provided between the semiconductor element and the pattern for bonding between the semiconductor element and the pattern and electrically conducting the same; An insulating portion formed on the heat dissipating substrate along the rim of the pattern and positioned between the semiconductor device and the heat dissipating substrate; And a filling part filled in a pattern space formed between the patterns.

여기서, 상기 충진부는 상기 패턴의 높이보다 얕거나 같게 형성될 수 있다.Here, the filling portion may be formed to be shallower than the height of the pattern.

그리고, 상기 충진부는 적어도 일부가 상기 절연부와 평면상에서 중첩될 수 있다.At least a part of the filling part may overlap with the insulating part in a plane.

그리고, 상기 충진부는 적어도 일부가 평면상에서 상기 절연부를 사이에 두고 상기 반도체 소자의 일면과 중첩될 수 있다.The filling portion may overlap at least a part of one surface of the semiconductor element with the insulating portion therebetween in a plane.

그리고, 상기 충진부는 상기 방열 기판의 열팽창계수와 같거나 작은 재질로 형성될 수 있다.The filling portion may be formed of a material having a thermal expansion coefficient equal to or smaller than that of the heat radiation substrate.

그리고, 상기 반도체 소자는 복수 개가 구비되고, 상기 복수 개의 반도체 소자는 서로 이격되며, 상기 복수 개의 반도체 소자들 사이는 빈 공간이 형성될 수 있다.In addition, a plurality of the semiconductor elements may be provided, the plurality of semiconductor elements may be spaced apart from each other, and an empty space may be formed between the plurality of semiconductor elements.

그리고, 상기 방열 기판은 상기 반도체 소자의 적어도 일측면에 접합될 수 있다.The heat dissipation substrate may be bonded to at least one side of the semiconductor device.

그리고, 상기 방열 기판은 상기 반도체 소자의 상하 양쪽 측면에 각각 접합될 수 있다.The heat dissipation substrate may be bonded to both upper and lower sides of the semiconductor device.

또, 본 발명의 목적을 달성하기 위해, 방열 기판의 외표면에 구획되어 형성되는 복수 개의 패턴; 상기 복수 개의 패턴들 사이에 삽입되는 제1 절연물질; 상기 패턴의 상면에 도포되는 전도물질; 및 상기 전도물질에 얹혀져 상기 패턴과 전기적으로 도통되는 반도체 소자;를 포함하는 것을 특징으로 하는 파워 모듈이 제공될 수 있다.Further, in order to achieve the object of the present invention, a plurality of patterns formed on the outer surface of the heat dissipating substrate in a partitioned manner; A first insulating material inserted between the plurality of patterns; A conductive material applied to an upper surface of the pattern; And a semiconductor device mounted on the conductive material and electrically connected to the pattern.

여기서, 상기 패턴과 제1 절연물질 사이의 경계면을 포함하여 상기 패턴과 제1 절연물질의 상면에 도포되는 제2 절연물질을 더 포함할 수 있다.The first insulating material may further include a second insulating material including an interface between the pattern and the first insulating material and applied to the top surface of the pattern and the first insulating material.

그리고, 상기 패턴 사이의 간격에 상기 반도체 소자의 테두리가 평면상에서 중첩되어 위치하도록 배열될 수 있다.The edge of the semiconductor element may be arranged so as to overlap in a plane on the interval between the patterns.

그리고, 상기 반도체 소자는 복수 개가 상기 방열 기판의 서로 다른 패턴에 각각 접촉되고, 상기 반도체 소자 사이에는 빈 공간이 형성될 수 있다.A plurality of the semiconductor elements may be in contact with different patterns of the heat dissipation substrate, and an empty space may be formed between the semiconductor elements.

또, 본 발명의 목적을 달성하기 위하여, 복수 개의 반도체 소자가 실장될 방열 기판의 일측면에 복수 개의 패턴을 구획하여 형성하는 단계; 상기 방열 기판의 패턴들 사이에 형성되는 패턴간격에 제1 절연물질을 충진하는 단계; 상기 방열 기판의 표면에 반도체 소자를 실장할 위치에 제2 절연물질 및 접착제를 도포하는 단계; 및 상기 접착제에 상기 반도체 소자를 플립 칩 형태로 얹어 접합시키는 단계;를 포함하는 파워 모듈의 제조 방법이 제공될 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, the method including: forming a plurality of patterns on a side surface of a heat dissipation substrate on which a plurality of semiconductor elements are to be mounted; Filling a pattern space formed between the patterns of the heat dissipation substrate with a first insulating material; Applying a second insulating material and an adhesive to a surface of the heat dissipating substrate at a position where the semiconductor device is to be mounted; And bonding the semiconductor device to the adhesive by flip-chip bonding the semiconductor device.

여기서, 상기 패턴 사이에 제1 절연물질을 충진하는 단계를 진행한 후에, 그 제1 절연물질이 경화되면 상기 방열 기판과 제1 절연물질을 함께 정면처리(scrubbing) 및 표면처리하는 단계를 더 진행할 수 있다. Here, after the step of filling the first insulating material between the patterns, if the first insulating material is cured, the step of scrubbing and surface treating the first insulating material together with the heat dissipating substrate may be further performed .

그리고, 상기 제2 절연물질은 그 일부가 평면상에서 상기 제1 절연물질과 중첩되도록 도포할 수 있다.The second insulating material may be applied so that a part of the second insulating material overlaps the first insulating material in plan view.

그리고, 상기 복수 개의 반도체 소자 중에서 적어도 한 개의 반도체 소자는 그 테두리가 상기 제1 절연물질과 평면상에서 중첩되도록 실장할 수 있다.At least one semiconductor element among the plurality of semiconductor elements may be mounted so that their rim overlaps with the first insulating material in a plane.

본 발명에 의한 파워 모듈 및 그의 제조 방법은, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 최소한으로 좁힐 수 있을 뿐만 아니라, 반도체 소자가 패턴들 사이의 틈새와 중첩되게 배치할 수 있어 파워 모듈의 소형화를 이룰 수 있다.The power module according to the present invention and the manufacturing method thereof can not only narrow the space between the semiconductor elements or between the semiconductor elements and the neighboring patterns to the minimum, but also can arrange the semiconductor elements so as to overlap the gaps between the patterns The miniaturization of the power module can be achieved.

또, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈을 구현할 수 있다.In addition, it is possible to reduce a gap between semiconductor elements or a pattern adjacent to a semiconductor element, and to prevent a short circuit, thereby realizing a reliable power module.

도 1은 종래 파워 모듈의 일례를 보인 사시도,
도 2는 본 발명에 의한 파워 모듈의 일례를 보인 사시도,
도 3은 도 2의 "Ⅵ-Ⅵ"선 단면도로서, 파워 모듈의 종단면도,
도 4는 도 3의 "A"부를 확대하여 보인 단면도,
도 5 및 도 6은 본 실시예에 따른 파워 모듈의 제작 과정을 보인 개략도 및 이를 설명하기 위해 보인 블록도.1 is a perspective view showing an example of a conventional power module,
2 is a perspective view showing an example of a power module according to the present invention,
Fig. 3 is a sectional view taken along the line "VI-VI" in Fig. 2,
4 is an enlarged cross-sectional view of the portion "A" in Fig. 3,
5 and 6 are a schematic view showing a manufacturing process of the power module according to the present embodiment and a block diagram for explaining the same.

이하, 본 발명에 의한 파워 모듈 및 그의 제조 방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.Hereinafter, a power module according to the present invention and a method of manufacturing the same will be described in detail with reference to an embodiment shown in the accompanying drawings.

도 2는 본 발명에 의한 파워 모듈의 일례를 보인 사시도이고, 도 3은 도 2의 "Ⅵ-Ⅵ"선 단면도로서, 파워 모듈의 종단면도이며, 도 4는 도 3의 "A"부를 확대하여 보인 단면도이다.Fig. 2 is a perspective view showing an example of a power module according to the present invention, Fig. 3 is a sectional view of the power module taken along line VI-VI in Fig. 2, Fig.

이에 도시된 바와 같이, 본 실시예에 따른 파워 모듈은, 방열 기판(Direct Bonded Copper:DBC)(110)의 상면에 적어도 한 개 이상의 반도체 소자(이하, 베어 칩 또는 고전압용 파워 디바이스와 혼용함)(120)이 뒤집혀 전극면(120a)이 방열 기판(110)의 상면에 구획된 패턴(115)에 직접 접합되는 플립 칩(Flip Chip) 형태로 접합될 수 있다.As shown in the drawing, the power module according to the present embodiment includes at least one semiconductor element (hereinafter, mixed with a bare chip or a high-voltage power device) on the top surface of a DBD (Direct Bonded Copper) The electrode surface 120a may be turned upside down so that the electrode surface 120a may be bonded in the form of a flip chip directly bonded to the pattern 115 partitioned on the upper surface of the heat dissipation substrate 110. [

방열 기판(110)은 세라믹 판(111)의 상하 양쪽 측면에 구리판(112)(113)을 붙여서 제작하는 방열용 기판이다. 고전압용으로 사용되는 방열 기판(110)의 경우에는 구리판(112)(113)의 두께가 다른 기판에 비해 두껍게 형성될 수 있다. The heat dissipation substrate 110 is a heat dissipation substrate formed by attaching copper plates 112 and 113 to both upper and lower sides of a ceramic plate 111. In the case of the heat dissipation substrate 110 used for a high voltage, the thickness of the copper plates 112 and 113 may be thicker than those of other substrates.

이에 따라, 이 방열 기판(110)에 패턴(115)을 형성하게 되면 그 패턴들(115) 사이에 발생되는 패턴간격(Gap)(116)의 깊이가 다른 기판에서보다 깊게 형성될 수 있다. Accordingly, when the pattern 115 is formed on the heat dissipation substrate 110, the depth of the pattern gap 116 generated between the patterns 115 can be deeper than that of the other substrate.

본 실시예에 따른 방열 기판(110)은 그 상면을 이루는 구리판(112)에 전극 역할을 하는 패턴(115)이 게이트 패턴을 포함하여 복수 개가 형성될 수 있다. A plurality of patterns 115 serving as electrodes may be formed on the copper plate 112 forming the upper surface of the heat dissipation substrate 110 according to the present embodiment, including a gate pattern.

패턴(115)의 상면(115a)과 반도체 소자(120)의 전극면(120a) 사이에는 그 반도체 소자(120)가 패턴에 접합되도록 하는 접착재(130)가 구비된다.An adhesive 130 is provided between the upper surface 115a of the pattern 115 and the electrode surface 120a of the semiconductor element 120 so that the semiconductor element 120 is bonded to the pattern.

접착재(130)는 패턴(115)과 반도체 소자(120)가 접합되면서도 전기적으로 도통될 수 있는 재료가 적용될 수 있다. The adhesive 130 may be made of a material that can be electrically conducted while the pattern 115 and the semiconductor element 120 are bonded.

이 접합재(130)는 솔더링이나 신터링(Sintering)과 같이 반도체 소자(120)를 방열 기판(110)에 직접 접합하는 공법을 이용하여 형성할 수 있다. The bonding material 130 can be formed by a method of directly bonding the semiconductor device 120 to the heat dissipating substrate 110 such as soldering or sintering.

또, 방열 기판(110)의 상면(115a)에 반도체 소자(120)를 플립화 하였을 때 방열 기판(110)의 패턴(115)과 반도체 소자(120)의 전극 간 거리가 수~수십 미크론(㎛)정도로 매우 짧기 때문에 방열 기판(110)의 패턴(115)과 반도체 소자(120) 사이의 절연내압이 손상될 수 있다. 따라서, 방열 기판(110)의 패턴(115)과 반도체 소자(120) 사이를 적절하게 절연시키는 것이 바람직할 수 있다.The distance between the pattern 115 of the heat dissipating substrate 110 and the electrode of the semiconductor device 120 may be several to several tens of microns (m) when the semiconductor device 120 is fliped on the upper surface 115a of the heat dissipating substrate 110. [ The insulation withstand voltage between the pattern 115 of the heat radiation substrate 110 and the semiconductor element 120 may be damaged. Therefore, it may be desirable to properly insulate the pattern 115 of the heat dissipating substrate 110 from the semiconductor device 120. [

이를 위해, 패턴(115)의 테두리를 따라 절연도료로 된 절연재(140)가 도포될 수 있다. 절연재(140)로는 열경화성, 내열성, 절연성을 가져야 하며, 인쇄가 가능한 재료면 족할 수 있다. 통상, 에폭시(Epoxy)가 사용될 수 있다.For this purpose, an insulating material 140 made of an insulating coating may be applied along the rim of the pattern 115. The insulating material 140 should have a thermosetting property, a heat resistance property, an insulating property, and a printable material. Usually, an epoxy can be used.

하지만, 앞서 설명한 바와 같이, 방열 기판(110)의 상면을 이루는 구리판(112)에 패턴(115)을 형성할 경우 그 패턴들(115) 사이에 발생되는 패턴간격(Gap)(116)의 깊이가 깊게 형성되므로, 절연재(140)를 도포하는 과정에서 그 절연재(140)가 패턴간격(116)으로 흘러들어 유실될 수 있다. However, when the pattern 115 is formed on the copper plate 112 constituting the upper surface of the heat dissipation substrate 110, the depth of the pattern gap (gap) 116 generated between the patterns 115 The insulating material 140 may flow in the pattern space 116 and may be lost during the application of the insulating material 140. [

또, 이를 감안하여 절연재(140)를 패턴간격(116)에서 멀리 위치하도록 도포하는 경우에는 그만큼 반도체 소자들(120) 사이의 간격이 멀어져 전체적으로 파워 모듈(100)의 크기가 증가하게 될 수 있다. In this case, when the insulating material 140 is applied so as to be far away from the pattern spacing 116, the spacing between the semiconductor elements 120 may be increased to increase the size of the power module 100 as a whole.

따라서, 도 3 및 도 4에서와 같이, 패턴간격(116)에 충진재(150)를 형성함으로써, 반도체 소자들(120) 사이의 간격을 최소한으로 좁히면서도 절연재(140)가 방열 기판(110)의 패턴간격(116)으로 유입되는 것을 억제할 수 있다. 3 and 4, by forming the filling material 150 in the pattern space 116, the distance between the semiconductor elements 120 is minimized, and the insulating material 140 is formed on the surface of the heat dissipating substrate 110 It is possible to suppress the introduction into the pattern space 116.

충진재(150)는 에폭시(Epoxy)와 같이 전기적으로 전도성을 갖지 않으면서 열경화성과 내열 특성을 가지며, 열팽창 계수가 세라믹기판(111)과 거의 동일하거나 크지 않은 재료면 무엇이든 족하다. 다만, 본 실시예의 파워 모델은 신뢰성이 중요하므로 도포가 된 후에 접합력이 탁월한 것이 바람직할 수 있다.The filler 150 may have any thermally and thermally resistant properties, such as epoxy, which are not electrically conductive, and may have any material that has a thermal expansion coefficient substantially equal to or greater than that of the ceramic substrate 111. However, since reliability of the power model of this embodiment is important, it may be desirable that the bonding force is excellent after application.

또, 충진재(150)의 높이(H1)는 패턴(115)의 높이(H2)와 거의 동일하게 형성되는 것이 바람직하지만, 충진재(150)의 높이(H1)가 패턴(115)의 높이(H2)보다 적어도 높지 않게 형성되는 것이 평탄도를 유지하는데 바람직할 수 있다. It is preferable that the height H1 of the filler 150 is substantially equal to the height H2 of the pattern 115. The height H1 of the filler 150 is equal to the height H2 of the pattern 115, It may be preferable to maintain the flatness.

이로써, 반도체 소자들(120) 사이에 빈 공간(100a)이 형성되어 공기를 통한 냉각효과를 향상될 수 있다.As a result, an empty space 100a is formed between the semiconductor elements 120 to improve the cooling effect through the air.

또, 충진재(150)는 적어도 일부가 절연재(140)와 평면상에서 중첩될 수 있다. 즉, 패턴간격(116)에 충진재(130)가 형성되는 경우 절연재(140)는 패턴(115)과 충진재(150) 사이의 경계면을 넘어 충진재(150)의 일부 또는 전체를 덮을 수 있도록 형성될 수 있다. 이로써, 패턴과 패턴 사이 또는 패턴과 반도체 소자 사이를 더욱 효과적으로 절연할 수 있다.At least a part of the filler 150 may overlap with the insulating material 140 in a plane. That is, when the filling material 130 is formed in the pattern space 116, the insulating material 140 may be formed to cover a part or the whole of the filling material 150 over the interface between the pattern 115 and the filling material 150 have. This makes it possible to more effectively insulate between the pattern and the pattern or between the pattern and the semiconductor element.

또, 충진재(150)는 적어도 일부가 평면상에서 절연재(140)를 사이에 두고 반도체 소자(120)의 일면과 중첩될 수 있다. At least a part of the filling material 150 may overlap with one surface of the semiconductor element 120 with the insulating material 140 therebetween in a plan view.

즉, 패턴간격(116)이 충진재(150)에 의해 메워짐에 따라 패턴간격(116)까지 절연재(140)가 도포될 수 있을 뿐만 아니라, 반도체 소자(120)의 테두리가 평면상에서 패턴간격(116)의 중간에 위치하도록 배열될 수 있다. 이는, 반도체 소자들 사이의 간격을 최소한으로 좁힐 수 있어 그만큼 방열 기판(110)의 넓이가 감소하게 되어 전체적인 파워 모듈을 소형화할 수 있다.That is, not only can the insulation material 140 be applied to the pattern space 116 as the pattern space 116 is filled with the filler material 150, As shown in Fig. This can narrow the gap between the semiconductor elements to a minimum, thereby reducing the width of the heat dissipation board 110, thereby miniaturizing the entire power module.

한편, 방열 기판(110)은 반도체 소자(120)의 전극면(120a)측에만 구비될 수도 있지만, 도 3 및 도 4에서와 같이 반도체 소자(120)의 상하 양쪽 측면에 각각 구비되어 방열 성능이 더욱 향상될 수 있다.The heat dissipation substrate 110 may be provided only on the electrode surface 120a side of the semiconductor device 120 but may be provided on both upper and lower sides of the semiconductor device 120 as shown in FIGS. Can be further improved.

상기와 같은 본 실시예에 의한 파워 모듈의 제조 과정은 다음과 같다. 도 5는 제작 과정을 보인 개략도이고, 도 6은 이를 설명하는 블록도이다.The manufacturing process of the power module according to the present embodiment is as follows. FIG. 5 is a schematic view showing a manufacturing process, and FIG. 6 is a block diagram illustrating the same.

먼저, 방열 기판(110)을 일반적인 제작 공정에 따라 제작한다. 즉, 세라믹판(111)의 상하 양쪽 측면에 소정의 두께를 가지는 구리판(112)(113)을 각각 붙여 방열 기판(110)을 제작한다. 이어서, 방열 기판(110)의 상측 구리판(112)에 전극을 이루는 패턴(115)을 구획하여 형성한다. (S11)First, the heat dissipation substrate 110 is manufactured according to a general manufacturing process. That is, copper plates 112 and 113 having a predetermined thickness are attached to the upper and lower sides of the ceramic plate 111, respectively, to manufacture the heat radiation substrate 110. Next, the upper copper plate 112 of the heat dissipation substrate 110 is formed by dividing a pattern 115 forming an electrode. (S11)

다음, 방열 기판(110)의 패턴들(115) 사이에 발생하는 패턴간격(116)에 절연물질로 된 충진재(150)를 채운다. 이어서, 충진재(150)를 경화시킨다. (S12)Next, a filler 150 made of an insulating material is filled in a pattern space 116 formed between the patterns 115 of the heat dissipation substrate 110. Then, the filler 150 is cured. (S12)

다음, 방열 기판(110)의 상면과 충진재(150)를 함께 정면처리(scrubbing)를 진행한 후에 표면처리를 실시한다. 이로써, 방열 기판(110)의 상면과 충진재(150)는 동일한 높이로 다듬어 진다. (S13)Next, the upper surface of the heat dissipation substrate 110 and the filler 150 are subjected to surface treatment before being subjected to surface treatment. Thus, the upper surface of the heat dissipating substrate 110 and the filler 150 are polished to the same height. (S13)

다음, 방열 기판(110)의 상면에 절연도료를 도포하여 절연재(140)가 띠 모양으로 형성되도록 한다. 절연재(140)는 패턴(115)의 테두리를 따라 형성되도록 한다. 이때, 절연재(140)는 그 일부가 충진재(150)의 상면에 평면상에서 중첩되도록 형성한다. (S14)Next, an insulating paint is applied to the upper surface of the heat dissipating substrate 110 to form the insulating material 140 in a strip shape. The insulating material 140 is formed along the rim of the pattern 115. At this time, a part of the insulating material 140 is formed on the upper surface of the filler 150 so as to overlap in a plane. (S14)

다음, 패턴(115)의 상면, 즉 절연재(140)의 안쪽에 위치하는 패턴(115)의 상면(115a)에 접착제(130)를 도포한 후, 반도체 소자(120)를 뒤집어 그 반도체 소자(120)의 전극면(120a)이 접착제(130)에 얹혀져 패턴(115)에 반도체 소자(120)가 접합되도록 한다. 이로써, 방열 기판(110)에 반도체 소자(120)가 플립 칩 형태로 접합되도록 하는 일련의 과정을 완성한다. 이때, 반도체 소자(120)는 그 테두리가 충진재(150)의 상면과 평면상에서 중첩될 수 있도록 배열할 수 있다. (S16)Next, the adhesive 130 is applied to the upper surface 115a of the pattern 115 located on the upper surface of the pattern 115, that is, the inner side of the insulating material 140, and then the semiconductor element 120 is turned over, Is adhered to the adhesive 130 so that the semiconductor element 120 is bonded to the pattern 115. Thus, a series of processes for bonding the semiconductor device 120 to the heat dissipation substrate 110 in a flip chip form is completed. At this time, the semiconductor device 120 may be arranged such that the rim thereof overlaps the upper surface of the filler 150 in a plane. (S16)

이후, 반도체 소자의 후면(도면에서는 상면)에 접착제를 바른 후, 다른 방열 기판의 하측 구리판을 접합시킬 수 있다. Thereafter, an adhesive is applied to the back surface (upper surface in the figure) of the semiconductor element, and then the lower copper plate of the other heat dissipation substrate is bonded.

이렇게 하여, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 최소한으로 좁힐 수 있을 뿐만 아니라, 반도체 소자가 패턴들 사이의 틈새와 중첩되게 배치할 수 있어 파워 모듈의 소형화를 이룰 수 있다.In this way, not only the space between the semiconductor elements or the pattern adjacent to the semiconductor element can be minimized, but also the semiconductor element can be arranged so as to overlap with the space between the patterns, thereby achieving miniaturization of the power module.

또, 반도체 소자들 사이 또는 반도체 소자와 이웃하는 패턴 사이의 간격을 좁히면서도 단락을 방지하여 신뢰성 높은 파워 모듈을 제공할 수 있다.In addition, it is possible to provide a highly reliable power module by preventing a short circuit between the semiconductor elements or between adjacent patterns of the semiconductor elements.

110: 방열 기판 115 : 패턴
116 : 패턴간격 120 : 반도체 소자
130 : 접착제 140 : 절연재
150 : 충진재 110: heat radiating substrate 115: pattern
116: pattern interval 120: semiconductor device
130: Adhesive 140: Insulation material
150: filler

Claims (16)

적어도 한 개 이상의 반도체 소자;
상기 반도체 소자가 플립 칩 형태로 실장되는 패턴이 적어도 두 개 이상 구비되는 방열 기판;
상기 반도체 소자와 상기 패턴 사이에 구비되어 상기 반도체 소자와 패턴 사이를 접합시키는 동시에 전기적으로 도통시키는 접착부;
상기 패턴의 테두리를 따라 상기 방열 기판에 형성되어, 상기 반도체 소자와 상기 방열 기판 사이에 위치하는 절연부; 및
상기 패턴들 사이에 형성되는 패턴간격에 충진되는 충진부;를 포함하는 것을 특징으로 하는 파워 모듈.At least one semiconductor element;
A heat dissipation board having at least two patterns in which the semiconductor devices are mounted in a flip chip form;
A bonding portion provided between the semiconductor element and the pattern for bonding between the semiconductor element and the pattern and electrically conducting the same;
An insulating portion formed on the heat dissipating substrate along the rim of the pattern and positioned between the semiconductor device and the heat dissipating substrate; And
And a filling part filled in a pattern space formed between the patterns. 제1항에 있어서,
상기 충진부는 상기 패턴의 높이보다 얕거나 같게 형성되는 것을 특징으로 하는 파워 모듈.The method according to claim 1,
Wherein the filling portion is formed to be shallower than the height of the pattern. 제1항에 있어서,
상기 충진부는 적어도 일부가 상기 절연부와 평면상에서 중첩되는 것을 특징으로 하는 파워 모듈.The method according to claim 1,
Wherein at least a portion of the filling portion overlaps the insulating portion in a planar manner. 제1항에 있어서,
상기 충진부는 적어도 일부가 평면상에서 상기 절연부를 사이에 두고 상기 반도체 소자의 일면과 중첩되는 것을 특징으로 하는 파워 모듈.The method according to claim 1,
Wherein at least a part of the filling part overlaps one surface of the semiconductor element with the insulating part therebetween in a plane. 제1항에 있어서,
상기 충진부는 상기 방열 기판의 열팽창계수와 같거나 작은 재질로 형성되는 것을 특징으로 하는 파워 모듈.The method according to claim 1,
Wherein the filling part is formed of a material having a thermal expansion coefficient equal to or smaller than a thermal expansion coefficient of the heat radiation board. 제1항에 있어서,
상기 반도체 소자는 복수 개가 구비되고, 상기 복수 개의 반도체 소자는 서로 이격되며, 상기 복수 개의 반도체 소자들 사이는 빈 공간이 형성되는 것을 특징으로 하는 파워 모듈.The method according to claim 1,
Wherein a plurality of the semiconductor elements are provided, the plurality of semiconductor elements are spaced apart from each other, and a space is formed between the plurality of semiconductor elements. 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 방열 기판은 상기 반도체 소자의 적어도 일측면에 접합되는 것을 특징으로 하는 파워 모듈.7. The method according to any one of claims 1 to 6,
Wherein the heat dissipation substrate is bonded to at least one side of the semiconductor device. 제7항에 있어서,
상기 방열 기판은 상기 반도체 소자의 상하 양쪽 측면에 각각 접합되는 것을 특징으로 하는 파워 모듈.8. The method of claim 7,
Wherein the heat dissipation substrate is bonded to upper and lower sides of the semiconductor device, respectively. 방열 기판의 외표면에 구획되어 형성되는 복수 개의 패턴;
상기 복수 개의 패턴들 사이에 삽입되는 제1 절연물질;
상기 패턴의 상면에 도포되는 전도물질; 및
상기 전도물질에 얹혀져 상기 패턴과 전기적으로 도통되는 반도체 소자;를 포함하는 것을 특징으로 하는 파워 모듈.A plurality of patterns formed on the outer surface of the heat dissipating substrate;
A first insulating material inserted between the plurality of patterns;
A conductive material applied to an upper surface of the pattern; And
And a semiconductor device mounted on the conductive material and electrically connected to the pattern. 제9항에 있어서,
상기 패턴과 제1 절연물질 사이의 경계면을 포함하여 상기 패턴과 제1 절연물질의 상면에 도포되는 제2 절연물질을 더 포함하는 것을 특징으로 하는 파워 모듈.10. The method of claim 9,
And a second insulating material including an interface between the pattern and the first insulating material and being applied to the top surface of the pattern and the first insulating material. 제10항에 있어서,
상기 패턴들 사이의 간격에 상기 반도체 소자의 테두리가 평면상에서 중첩되어 위치하도록 배열되는 것을 특징으로 하는 파워 모듈.11. The method of claim 10,
And the rims of the semiconductor element are arranged in a superposition in a plane in an interval between the patterns. 제10항에 있어서,
상기 반도체 소자는 복수 개가 상기 방열 기판의 서로 다른 패턴에 각각 접촉되고,
상기 반도체 소자 사이에는 빈 공간이 형성되는 것을 특징으로 하는 파워 모듈.11. The method of claim 10,
Wherein a plurality of the semiconductor elements are in contact with different patterns of the heat radiation substrate,
Wherein an empty space is formed between the semiconductor elements. 복수 개의 반도체 소자가 실장될 방열 기판의 일측면에 복수 개의 패턴을 구획하여 형성하는 단계;
상기 방열 기판의 패턴들 사이에 형성되는 패턴간격에 제1 절연물질을 충진하는 단계;
상기 방열 기판의 표면에 반도체 소자를 실장할 위치에 제2 절연물질 및 접착제를 도포하는 단계; 및
상기 접착제에 상기 반도체 소자를 플립 칩 형태로 얹어 접합시키는 단계;를 포함하는 파워 모듈의 제조 방법.Forming a plurality of patterns on a side surface of a heat dissipation substrate on which a plurality of semiconductor elements are to be mounted;
Filling a pattern space formed between the patterns of the heat dissipation substrate with a first insulating material;
Applying a second insulating material and an adhesive to a surface of the heat dissipating substrate at a position where the semiconductor device is to be mounted; And
And bonding the semiconductor device to the adhesive by flip-chip bonding the semiconductor device. 제13항에 있어서,
상기 패턴 사이에 제1 절연물질을 충진하는 단계를 진행한 후에, 그 제1 절연물질이 경화되면 상기 방열 기판과 제1 절연물질을 함께 정면처리(scrubbing) 및 표면처리하는 단계를 더 진행하는 것을 특징으로 하는 파워 모듈의 제조 방법. 14. The method of claim 13,
The step of filling the first insulating material between the patterns may be followed by a step of scrubbing and surface treating the first insulating material together with the heat dissipating substrate when the first insulating material is cured Wherein the power module comprises a plurality of power modules. 제14항에 있어서,
상기 제2 절연물질은 그 일부가 평면상에서 상기 제1 절연물질과 중첩되도록 도포하는 것을 특징으로 하는 파워 모듈의 제조 방법.15. The method of claim 14,
Wherein the second insulating material is applied so that a part of the second insulating material overlaps with the first insulating material in a planar manner. 제15항에 있어서,
상기 복수 개의 반도체 소자 중에서 적어도 한 개의 반도체 소자는 그 테두리가 상기 제1 절연물질과 평면상에서 중첩되도록 실장하는 것을 특징으로 하는 파워 모듈의 제조 방법.16. The method of claim 15,
Wherein at least one of the plurality of semiconductor elements is mounted so that its rim overlaps with the first insulating material in a plan view.
KR1020160017448A 2016-02-15 2016-02-15 Power module and method for the same KR102500681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Publications (2)

Publication Number Publication Date
KR20170095681A true KR20170095681A (en) 2017-08-23
KR102500681B1 KR102500681B1 (en) 2023-02-16

Family

ID=59759471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160017448A KR102500681B1 (en) 2016-02-15 2016-02-15 Power module and method for the same

Country Status (1)

Country Link
KR (1) KR102500681B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132595A1 (en) * 2022-01-04 2023-07-13 주식회사 아모센스 Ceramic substrate unit and manufacturing method therefor
WO2024049182A1 (en) * 2022-09-01 2024-03-07 주식회사 아모그린텍 Ceramic substrate unit and method for producing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203525A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing metal base plate
KR20120037321A (en) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 The radiant heat circuit board, the manufacturing method thereof and the heat generating device package having the same
KR20140047097A (en) * 2011-08-01 2014-04-21 니뽄 도쿠슈 도교 가부시키가이샤 Semiconductor power module, method for manufacturing semiconductor power module, and circuit board
KR20150089618A (en) * 2014-01-28 2015-08-05 삼성전기주식회사 Heat-radiating substrate with improved insulating properties

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203525A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Power semiconductor device and method of manufacturing metal base plate
KR20120037321A (en) * 2010-10-11 2012-04-19 엘지이노텍 주식회사 The radiant heat circuit board, the manufacturing method thereof and the heat generating device package having the same
KR20140047097A (en) * 2011-08-01 2014-04-21 니뽄 도쿠슈 도교 가부시키가이샤 Semiconductor power module, method for manufacturing semiconductor power module, and circuit board
KR20150089618A (en) * 2014-01-28 2015-08-05 삼성전기주식회사 Heat-radiating substrate with improved insulating properties

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132595A1 (en) * 2022-01-04 2023-07-13 주식회사 아모센스 Ceramic substrate unit and manufacturing method therefor
WO2024049182A1 (en) * 2022-09-01 2024-03-07 주식회사 아모그린텍 Ceramic substrate unit and method for producing same

Also Published As

Publication number Publication date
KR102500681B1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
JP4539773B2 (en) Semiconductor device and manufacturing method thereof
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US9679786B2 (en) Packaging module of power converting circuit and method for manufacturing the same
WO2015049944A1 (en) Semiconductor module
CN106298689B (en) Encapsulating structure
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
KR20130115456A (en) Semiconductor package, semiconductor module, and mounting structure thereof
JP7006812B2 (en) Semiconductor device
US20200152557A1 (en) Package structure and packaging process
JP2019071412A (en) Chip package
JP7247574B2 (en) semiconductor equipment
US11881444B2 (en) Semiconductor device
US20160381785A1 (en) Molding type power module
JP2006253354A (en) Circuit device and its manufacturing method
JP4549171B2 (en) Hybrid integrated circuit device
JP2017017109A (en) Semiconductor device
KR20170095681A (en) Power module and method for the same
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
CN112530915A (en) Semiconductor device with a plurality of semiconductor chips
JP5125530B2 (en) Power converter
CN110676232B (en) Semiconductor device packaging structure, manufacturing method thereof and electronic equipment
US10251256B2 (en) Heat dissipating structure
JP7059714B2 (en) Power converter and manufacturing method of power converter
JP2017054855A (en) Semiconductor device, and semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant