KR101824557B1 - Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby - Google Patents
Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby Download PDFInfo
- Publication number
- KR101824557B1 KR101824557B1 KR1020160060291A KR20160060291A KR101824557B1 KR 101824557 B1 KR101824557 B1 KR 101824557B1 KR 1020160060291 A KR1020160060291 A KR 1020160060291A KR 20160060291 A KR20160060291 A KR 20160060291A KR 101824557 B1 KR101824557 B1 KR 101824557B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper foil
- led package
- layer
- copper
- manufacturing
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 108
- 239000010949 copper Substances 0.000 title claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 37
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 title description 3
- 239000011889 copper foil Substances 0.000 claims abstract description 68
- 238000007747 plating Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000011347 resin Substances 0.000 claims abstract description 11
- 229920005989 resin Polymers 0.000 claims abstract description 11
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052709 silver Inorganic materials 0.000 claims abstract description 8
- 239000004332 silver Substances 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 45
- 230000008569 process Effects 0.000 abstract description 29
- 239000002184 metal Substances 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000000919 ceramic Substances 0.000 abstract description 11
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 76
- 238000005516 engineering process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 5
- 238000000053 physical method Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지에 관한 것이다.
본 발명은 단면 동박층으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름을 부착하는 단계; 상기 캐리어 필름에 부착된 동박층을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부에 PI 잉크와 같은 절연수지를 도포하고 스퀴즈로 평탄하게 하여 절연층을 형성하는 단계; 상기 절연층을 연마하여 동박패턴의 상부면을 노출시키는 단계; 동박패턴의 노출된 결과물을 전해 도금하여 상기 동박패턴의 상부에 동도금층이 형성되게 하는 단계; 상기 동도금층의 하부에 캐리어 필름을 제거하여 상기 절연층을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층을 형성하는 단계를 행하여서 상,하 접속단자부가 형성된 LED 패키지용 연성회로기판을 제조하는 것을 특징으로 하는 동박을 이용한 LED 패키지용 연성회로기판의 제조방법, 그리고 이에 의해서 제조되어 PI수지로 된 절연층을 프레임으로 하는 구조로 된 LED 패키지를 제공한다.
이 LED 패키지용 연성회로기판은 PI 절연층을 프레임으로 활용하므로 종래보다 안정되고 손쉬운 공정으로서 제조원가를 절감할 수 있는 동시에 LED 칩 실장을 포함한 패키지 제조 공정이 용이하다. 또한 이렇게 제조된 LED 패키지는 단위 개수로 쏘잉하는 공정도 메탈이나 세라믹을 기판으로 사용하던 종전에 대비하여 매우 수월하게 된다. The present invention relates to a method of manufacturing a flexible circuit board for an LED package using a copper foil, and an LED package manufactured thereby.
The present invention provides a method of manufacturing a semiconductor device, comprising: preparing a copper foil having a single-sided copper foil layer and attaching a carrier film to a lower entire surface of the copper foil; Forming a copper foil pattern to be a base of the connection terminal portion by selectively removing the copper foil layer adhered to the carrier film; Applying an insulating resin such as PI ink to the upper part of the carrier film including the copper foil pattern and flattening it by squeezing to form an insulating layer; Polishing the insulating layer to expose an upper surface of the copper foil pattern; Electroplating an exposed result of the copper foil pattern to form a copper plating layer on the copper foil pattern; Forming a silver plating layer on the copper plating layer by removing the carrier film from the copper plating layer and connecting the copper foil pattern to the copper plating pattern using the insulating layer as a frame, The present invention also provides a method of manufacturing a flexible circuit board for a LED package using the copper foil, which is fabricated by manufacturing a flexible flexible printed circuit board, and an LED package having a frame structure made of the PI resin so as to be a frame.
Since the flexible circuit board for the LED package utilizes the PI insulation layer as a frame, it is a more stable and easy process than the conventional one, and thus the manufacturing cost can be reduced, and the package manufacturing process including the LED chip mounting is easy. In addition, the manufacturing process of the LED package is very easy in preparation for the previous process of using metal or ceramic as a substrate.
Description
본 발명은 동박을 이용하여 엘이디 패키지용 연성회로기판을 제조하는 방법, 그리고 그에 의해 제조된 엘이디 패키지에 관한 것으로서, 좀더 상세하게는 미들 파워(Middle Power)용 LED 칩의 소형화에 따른 리드프레임의 금형가공의 곤란성에 따른 제조 코스트 상승을 해결하는 동시에 하이 파워(High Power)용 LED의 기판으로 사용하던 세라믹기판을 대체할 수 있는 LED 패지키용 기판에 관련된 기술로서, 공정안정성, 양산성 및 수율을 향상시킬 수 있고, 소형화 사이즈의 중출력 LED 제조에 적합할 뿐 아니라 고출력 LED의 방열대책 해법을 연성회로기판의 새로운 플랫폼으로 구현되는 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지에 관한 것이다. BACKGROUND OF THE
일반적으로, 발광다이오드(LED)는 타 발광체에 비해 같은 조도를 위해 소모되는 소비전력이 적고 구동전압이 낮아 취급이 용이할 뿐만 아니라 수명이 긴 장점을 가지고 있으며, 소형 경량화가 가능하여 조명장치의 광원으로 사용됨은 물론이고 스마트폰과 같은 휴대정보통신기기 및 TV, 노트북 등의 전자장치에서 액정표시장치(Liquid Crystal Display, LCD)의 백라이트 유닛(Back Light Unit, BLU)의 광원으로도 널리 사용되고 있다.In general, a light emitting diode (LED) has advantages such as low consumption power consumed for the same illuminance and low driving voltage, easy handling and long life, and can be made small and light, And is also widely used as a light source of a backlight unit (BLU) of a liquid crystal display (LCD) in an electronic device such as a portable information communication device such as a smart phone and a TV or a notebook computer.
한편, 최근 들어 LED 칩 자체를 인쇄회로기판(PCB)에 실장하는 기술이 개발되고 있는 한편, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하는 기술 뿐 아니라, 연성회로기판을 이용하여 LED 패키지를 제조하는 기술도 연구되어지고 있는 분야이다.Meanwhile, in recent years, a technology for mounting an LED chip itself on a printed circuit board (PCB) has been developed. On the other hand, as the utilization of a flexible and thin flexible circuit board (FPCB) Technology for fabricating LED packages using a flexible circuit board is being studied.
이러한 종래기술 분야에 대해 보다 구체적으로 설명하면, 종래의 LED 패키지는 일반적으로 메탈 또는 세라믹 기판 위에 LED 칩을 실장하는 방식이 많이 사용되었다. The conventional LED package generally uses a method of mounting an LED chip on a metal or ceramic substrate.
이러한 LED 패키지로 제조되는 공정을 구체적으로 살펴보면, 도 1에 도시된 바와같이, 다이 어태치 공정을 통해 리드프레임에 다이싱하여 분할된 LED 칩을 부착하고, 와이어본딩 공정을 통해 LED 칩의 전극을 리드단자에 연결한 후 몰딩 또는 디스펜싱한다. 이때, 리드프레임과 연계된 기판은 메탈 또는 세라믹 플레이트가 기판(Substrate)로 사용한 것이다. 이렇게 LED 패키지 된 상태에서 리드 프레임을 트리밍한 후 쏘잉하는 과정을 통해 필요한 단일 LED 소자 또는 다수 LED 소자로 제조한 후, 분광검사기를 이용한 소팅공정을 통해 분급하여 각 분급된 LED 패키지 별로 캐리어 테이프에 부착하여 출하 대기되는 것이다.As shown in FIG. 1, the LED chip is diced into a lead frame through a die attach process to attach the divided LED chip, and the electrode of the LED chip is bonded through a wire bonding process. Connect to lead terminal and mold or dispense. At this time, the substrate associated with the lead frame is a metal or ceramic plate used as a substrate. After the LED package is trimmed, the lead frame is trimmed, and the LED package is fabricated as a single LED device or a plurality of LED devices through a sorting process. Then, the lead frame is classified by a sorting process using a spectroscopic tester and attached to a carrier tape And is waiting for shipment.
상술한 바와 같이 복잡한 LED 패키지 공정에서 상술한 메탈 또는 세라믹을 기판으로 사용하여 LED 패키지를 제조하는 선행기술들의 예를 살펴보면,As an example of the prior art for manufacturing an LED package using the above-described metal or ceramic as a substrate in a complicated LED package process as described above,
국내특허공개 제10-2014-0013612호에서는, 금속 플레이트의 표면 위에 실장된 LED 발열소자로부터 이격되어 상기 플레이트의 표면위에 형성된 절연층으로서 FR4를 사용하지 않으면서, 경화 및 반경화 Epoxy절연수지를 코팅한 동박층(RESIN COATED COPPER FOIL ; RCC)을 형성하고 이를 고온고압챔버 내에서 상기 금속 플레이트에 열압착하여 제조되는 칩 온 메탈 타입 인쇄회로기판 제조방법이 개시되어 있고, Japanese Patent Application Laid-Open No. 10-2014-0013612 discloses a method of manufacturing a light-emitting device, in which a hardened and semi-hardened Epoxy insulating resin is coated on a surface of a metal plate without using FR4 as an insulating layer formed on the surface of the plate, A method of manufacturing a chip-on-metal type printed circuit board in which a copper foil layer (RESIN COATED COPPER FOIL) is formed and thermally bonded to the metal plate in a high-temperature and high-pressure chamber,
또 IPC분류상 이와 유사 분야의 국내 특허공개 제10-2014-0013611호에서는, Epoxy 절연층으로 경화 및 반경화 Epoxy절연수지를 단계적으로 사용하고, 고온고압 챔버 내에서 공기의 매질에 의한 고온고압으로 3차원 열압착하여 회로패턴층이 금속 플레이트에 정밀하고 견고하게 부착될 수 있는 패키지 온 메탈 타입 방열 인쇄회로기판 제조방법이 개시되어 있다.In addition, in the IPC classification, Korean Patent Laid-Open Publication No. 10-2014-0013611 discloses a method of using a cured and semi-hardened Epoxy insulating resin stepwise as an epoxy insulating layer and a step of using a high temperature and high pressure There is disclosed a method for manufacturing a package-on-metal type heat-dissipating printed circuit board in which a circuit pattern layer can be precisely and firmly attached to a metal plate by three-dimensional thermocompression bonding.
또, LED 소자를 연성회로기판과 함께 사용한 것과 관련하여 국내 특허등록 제10-1423458호의 선행기술에서; 제 1 절연필름층과 제 2 절연필름층 사이에, 전자소자가 실장되는 배선회로층이 개재된 연성회로기판에 있어서, 상기 제 2 절연필름층에는 상기 배선회로층의 일부를 외부로 노출시키는 개구부가 형성되며, 상기 배선회로층은, 상기 개구부와 대응되는 위치에서, 상기 전자소자의 일부를 수용한 채 상기 전자소자의 변위를 억제하는 멈춤홈을 포함하는 것을 특징으로 하는 연성회로기판이 개시되어 있는데, In connection with the use of an LED element together with a flexible circuit board, in the prior art of Korean Patent Registration No. 10-1423458; A flexible circuit board comprising a wiring circuit layer on which an electronic element is mounted, between a first insulating film layer and a second insulating film layer, characterized in that the second insulating film layer has an opening And the wiring circuit layer includes a detent groove for restricting displacement of the electronic device while accommodating a part of the electronic device at a position corresponding to the opening portion, there is,
이 같은 종래기술은 본 발명의 LED 패키지 제조 기술과는 무관하게, 연성회로기판 상에 LED 패키지 소자의 표면실장의 리플로우 시에 멈춤홈에 의해 LED 소자의 위치가 변위되지 않게 하는 기술에 관한 것이고, 개시된 도면들과 상세한 설명을 살펴보면 커버레이인 제1절연필름층 하부의 배선회로층을 반사판으로 사용되게 한 구조인 동시에 이러한 LED 소자는 LED 패키지의 기판이 메탈이나 세라믹 기판을 사용한 보편적인 것에 관한 내용이다.Such a conventional technique relates to a technique for preventing the position of an LED element from being displaced by a stop groove upon reflow of a surface mount of an LED package element on a flexible circuit board regardless of the LED package manufacturing technique of the present invention , The disclosed drawings and the detailed description thereof show a structure in which a wiring circuit layer beneath the first insulating film layer is used as a reflector, and the LED device has a structure in which the substrate of the LED package is made of a metal or a ceramic substrate Content.
한편, 상술한 메탈 또는 세라믹 기판 위에 실장하는 방식 이외에, 최근들어 LED 칩 자체를 인쇄회로기판(PCB)에 실장하여 패키징하는 기술이 개발되고 있는 한편, 유연하고 두께가 얇은 연성회로기판(FPCB)의 활용도가 높아짐에 따라 연성회로기판에 LED 칩을 실장하기 위한 기술도 다각도로 연구 개발되어지고 있다. On the other hand, in addition to the above-mentioned mounting method on the metal or ceramic substrate, there has recently been developed a technique of mounting and packaging the LED chip itself on a printed circuit board (PCB), and a flexible and thin flexible circuit board (FPCB) As the utilization rate increases, a technology for mounting an LED chip on a flexible circuit board is being developed in various aspects.
예컨대, 국내특허출원 제10-2010-0085137호의 선행기술; LED 칩과, 상기 LED 칩이 안착되는 실장영역이 일면에 형성된 연성회로기판과, 상기 연성회로기판을 일부 커버하고 중앙부에는 상기 실장영역이 노출되는 크기의 개구부가 형성된 판상의 상부 지지부재, 및 상기 상부 지지부재와 대응되도록 상기 연성회로기판의 타면에 형성되는 하부 지지부재를 포함하여, 상기 지지부재에 형광체가 충진되어 LED 패키지 제작이 용이하고, 보강판 및 지지부재에 의하여 충진된 형광체 및 와이어 본딩에 응력이 가해지지 않아 신뢰성이 높은 LED 패키지와, For example, the prior art of Korean Patent Application No. 10-2010-0085137; An upper support member in the form of a plate which covers a part of the flexible circuit board and has an opening at a central portion thereof to expose the mounting region; And a lower support member formed on the other surface of the flexible circuit board so as to correspond to the upper support member, wherein the support member is filled with the phosphor to facilitate the manufacture of the LED package, the phosphor filled by the reinforcement plate and the support member, An LED package having high reliability because stress is not applied to the LED package,
국내특허출원 제10-2011-0065518호의 선행기술; LED 칩과, 상기 LED 칩의 실장영역이 다수 형성된 연성회로기판과, 상기 연성회로기판상에 형성되는 커버층, 및 상기 커버층 상에 형성되어 상기 실장영역의 주변부를 지지하는 상부 지지판을 포함하되, 상기 커버층과 상부 지지판은 상기 실장영역에 대응되는 개구부가 형성되고, 상기 개구부의 내측면에는 반사막이 형성된 플렉서블 LED 패키지 등이 개시되어 있다.Prior Art of Korean Patent Application No. 10-2011-0065518; A flexible circuit board on which a plurality of mounting areas of the LED chip are formed; a cover layer formed on the flexible circuit board; and a top support plate formed on the cover layer and supporting a periphery of the mounting area, A flexible LED package in which the cover layer and the upper support plate have openings corresponding to the mounting areas, and a reflective film is formed on the inner surfaces of the openings.
상술한 연성회로기판을 사용하는 종래의 기술은 그 종래 발명이 추구하는 고유의 목적 이외의 기본 구조를 살펴보면, 하나의 연성회로기판에 다수의 엘이디를 실장하는 LED 패키징 방식이어서, 단일 LED 패키지 제조기술에 적용하기에는 전혀 부합하지 않는다. 좀더 구체적으로, LED 패키지로 제조시에 이에 사용되는 연성회로기판의 복잡하고 많은 층 구조 때문에 제조공정수도 많아 생산성 문제나 수율 저하의 문제점이 있게 되고, 또한 상술한 연성회로기판을 이용한 LED 패키지는 그 복잡한 층 구조 및 그의 제조 공정 측면에서 살펴보았을 때도 전력용량이 다른 여러 LED 패키지로의 제조에 대한 방열 대책을 쉽게 마련할 수 없는 구조적 문제점을 갖고 있다. The conventional technology using the above-described flexible circuit board is an LED packaging method in which a plurality of LEDs are mounted on a single flexible circuit board as a basic structure other than the intrinsic object pursued by the conventional invention, But it does not match at all. More specifically, due to the complicated and many layered structures of the flexible circuit board used in the manufacture of the LED package, the number of manufacturing processes is increased, resulting in a problem of productivity and a yield reduction. In addition, the LED package using the above- It has a structural problem in that it can not easily provide heat dissipation measures for fabrication of various LED packages having different power capacities when viewed from the viewpoint of the complicated layer structure and the manufacturing process thereof.
또, 현재까지의 LED 패키지 관련 기술에서, 미들 파워(Middle Power)용 LED 칩의 소형화 요구에 부응하기 위한 LED 패지기 제조기술의 기반이 되는 리드프레임의 소형화 금형가공이 어렵고 코스트를 상승시키는 원인이 되었으므로, 소형화에 최적한 새로운 플랫폼, 즉 연성회로기판과 관련된 패키지 기술이 요구되는 실정이며, In order to meet the demand for miniaturization of the LED chip for middle power in the LED package related technology to date, it is difficult to process the miniaturization of the lead frame, which is the basis of the LED chip manufacturing technology, A new platform optimal for miniaturization, that is, a package technology related to a flexible circuit board is required,
또한 하이 파워(High Power)용 LED의 기판으로 사용하던 세라믹기판을 낮은 코스트로서 대체할 수 있는 공정 안정성이 우수하고 양산성이 좋은 연성회로기판을 이용하는 LED 패키지 제조 기술의 솔루션이 요구되는 실정이다.In addition, there is a demand for a solution of an LED package manufacturing technology that uses a flexible circuit board having excellent process stability and high-mass-production capability to replace a ceramic substrate used as a substrate of a high power LED with a low cost.
국내특허공개 제10-2014-0013612호, Korean Patent Laid-Open Publication No. 10-2014-0013612,
국내 특허공개 제10-2014-0013611호, Korean Patent Laid-open Publication No. 10-2014-0013611,
국내 특허등록 제10-1423458호, Korean Patent Registration No. 10-1423458,
국내특허출원 제10-2010-0085137호, Korean Patent Application No. 10-2010-0085137,
국내특허출원 제10-2011-0065518호 Korean Patent Application No. 10-2011-0065518
상술한 종래 문제점의 해결과 요구에 부응하기 위해 안출된 본 발명은,SUMMARY OF THE INVENTION The present invention, which is devised to meet the needs and resolutions of the above-described conventional problems,
메탈이나 세라믹 기판을 사용하던 기존 대비 낮은 코스트의 플렉시블한 원자재를 기판으로 하는 동시에 이 플렉시블한 기판을 이용하여 간단한 층 구조로서 제조공정을 행할 수 있는 새로운 패키지 구조 및 공정 기술을 확보하여 LED 패키지의 양산성을 향상시킬 수 있고 공정안정성을 확보하여 수율 향상을 달성하려는데 그 목적을 두고 있다.By using the flexible raw material as a substrate at a low cost compared to a conventional metal or ceramic substrate, we have secured a new package structure and process technology that can be used as a simple layer structure to mass-produce LED packages And to achieve the improvement of yield by securing process stability.
또한, 본 발명은 미들 파워 LED 및 하이 파워 LED를 아우르는 LED의 발열에 대한 유연한 방열 대책을 손쉽게 마련할 수 있도록 하는데 목적을 두고 있다.It is another object of the present invention to provide a flexible heat dissipation countermeasure against the heat generation of the LEDs including the middle power LED and the high power LED.
상술한 목적을 달성하기 위한 본 발명은,According to an aspect of the present invention,
a) 절연층을 사이에 두고 상,하부에 각각 동박층이 적층된 양면 동박적층판을 준비하는 단계;a) preparing a double-sided copper-clad laminate in which a copper foil layer is laminated on upper and lower sides with an insulating layer interposed therebetween;
b) 레이저 드릴링의 방법으로 상기 양면 동박적층판의 하면으로부터 접근하여 상기 하부 동박층과 절연층까지만 선택적으로 제거하되 상기 상부 동박층의 내면이 노출되게 하여 한 개 또는 둘 이상의 비아홀을 형성하는 단계;b) forming one or more via holes by laser drilling to selectively remove only the lower copper foil layer and the insulating layer from the lower surface of the double-sided copper-clad laminate to expose the inner surface of the upper copper foil layer;
c) 화학적 또는 물리적 방법으로 상기 비아홀의 측벽에 전처리 동피막을 형성시킨 후 전해 동도금을 행하여 상기 비아홀을 필링함과 동시에 상기 상,하부 동박층에 각각 상,하부 동도금층을 형성하는 단계; c) forming a pre-treatment copper coating on the sidewall of the via hole by a chemical or physical method, followed by electrolytic copper plating to fill the via hole and forming upper and lower copper plating layers on the upper and lower copper foil layers, respectively;
d) 상기 상,하부 동도금층을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝 함으로써 LED칩과 전기적으로 접속시킬 상부 접속단자부와, 기판 하부 전극단자로서 사용할 하부 접속단자부를 형성하는 단계; 로 행하는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판의 제조방법을 제공한다.d) patterning the upper and lower copper plating layers by photolithography to expose the upper and the lower copper plating layers by patterning the via hole to form an upper connection terminal portion to be electrically connected to the LED chip and a lower connection terminal portion to be used as a substrate lower electrode terminal; The present invention also provides a method of manufacturing a flexible circuit board for an LED package using the double-sided copper-clad laminate.
한편, 상술한 본 발명의 구성에서, 상기 b)단계 이전에 상기 동박적층판의 하부면을 마스킹필름으로 보호한 후 전해도금하여 상기 동박적층판의 상부면에만 동도금층이 형성되게 한 후 마스킹필름을 제거한 후, 상기 동박적층판의 하부 동박면으로부터 상기 하부동박 및 절연층을 드릴링하는 상기 b)단계 및 그 이후 공정을 행하는 방법도 가능하다.Meanwhile, in the above-described structure of the present invention, before the step b), the lower surface of the copper-clad laminate is protected with a masking film, and then a copper plating layer is formed only on the upper surface of the copper-clad laminate by electrolytic plating, And then performing the step b) and the subsequent steps of drilling the lower copper foil and the insulating layer from the lower copper foil surface of the copper clad laminate.
바람직하게는, 상기 비아홀의 외부 노출면에는 딤플이 형성되는 구조가 되도록 전해도금을 제어하고, 상기 상부 접속단자부의 최상부에 은도금층을 형성하는 것이 좋다.Preferably, electrolytic plating is controlled so as to form a dimple on the exposed surface of the via hole, and a silver plating layer is formed on the top of the upper connection terminal portion.
또, 상기 비아홀은, 횡단면상 사각형으로 천공되어 필링되는 것이며, 일정간격 이격 배치된 다수 개로 형성하여 접속단자부 상하부 간의 열전도율을 높일 수 있다. In addition, the via holes are formed by perforating the upper and lower portions of the connection terminal portion by a plurality of holes spaced at a predetermined distance from each other.
이에 따라, 본 발명은 상술한 방법으로 제조되어, 상하 접속단자부를 형성하고 LED 칩을 실장한 이후에까지 남게 되는 절연층을 프레임으로 하여 절연층에 의해 LED 소자가 어레이 배치된 LED 패키지로 구성하되, 상기 필링된 비아홀에 의해서 연결된 상기 상,하 전극접속부는 각기 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 한 개의 LED 소자에 포함되어 구성되는 것을 특징으로 하는 양면 동박적층판을 이용한 LED 패키지용 연성회로기판을 이용한 LED 패키지를 제공한다.According to the present invention, there is provided an LED package, which is manufactured by the above-described method and is formed by arranging LED elements in an insulating layer with an insulating layer as a frame until the upper and lower connection terminal portions are mounted and the LED chip is mounted, And the upper and lower electrode connection portions connected by the filled via holes are included in one LED device as a pair of two adjacent and electrically isolated flexible circuits. Thereby providing an LED package using the substrate.
이때, 상기 상부 접속단자부(44)의 상부에 접속되는 LED 칩(60)은 플립 칩인 경우가 바람직하나, 와이어본딩 칩도 가능하다.At this time, it is preferable that the
한편, 본 발명은 단면 동박층으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름을 부착하는 단계; 상기 캐리어 필름에 부착된 동박층을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부에 PI 잉크와 같은 절연수지를 도포하고 스퀴즈로 평탄하게 하여 절연층을 형성하는 단계; 상기 절연층을 연마하여 동박패턴의 상부면을 노출시키는 단계; 동박패턴의 노출된 결과물을 전해 도금하여 상기 동박패턴의 상부에 동도금층이 형성되게 하는 단계; 상기 동도금층의 하부에 캐리어 필름을 제거하여 상기 절연층을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층을 형성하는 단계를 행하여서 상,하 접속단자부가 형성된 LED 패키지용 연성회로기판을 제조하는 것을 특징으로 하는 동박을 이용한 LED 패키지용 연성회로기판의 제조방법, 그리고 이에 의해서 제조되어 PI수지로 된 절연층을 프레임으로 하는 구조로 된 LED 패키지를 제공한다.Meanwhile, the present invention provides a method for manufacturing a semiconductor device, comprising: preparing a copper foil having a single-sided copper foil layer and attaching a carrier film to a lower entire surface of the copper foil; Forming a copper foil pattern to be a base of the connection terminal portion by selectively removing the copper foil layer adhered to the carrier film; Applying an insulating resin such as PI ink to the upper part of the carrier film including the copper foil pattern and flattening it by squeezing to form an insulating layer; Polishing the insulating layer to expose an upper surface of the copper foil pattern; Electroplating an exposed result of the copper foil pattern to form a copper plating layer on the copper foil pattern; Forming a silver plating layer on the copper plating layer by removing the carrier film from the copper plating layer and connecting the copper foil pattern to the copper plating pattern using the insulating layer as a frame, The present invention also provides a method of manufacturing a flexible circuit board for a LED package using the copper foil, which is fabricated by manufacturing a flexible flexible printed circuit board, and an LED package having a frame structure made of the PI resin so as to be a frame.
이와 같이 구성되는 본 발명은 동박적층판 또는 동박을 사용하여 제한된 천공과 필링으로 형성된 다수의 비아홀을 갖는 상,하 접속단자부를 연결구성하여 LED 칩을 실장시키는데 적합한 연성회로기판을 제조함으로써, 종래 공지된 LED 칩 실장용 연성회로기판에 비해 제조 공정 및 층 구조를 간소화하여 낮은 코스트로서 공정 안정성의 확보 및 생산성을 증대시킬 수 있게 된다.According to the present invention, a flexible circuit board suitable for mounting an LED chip is manufactured by connecting the upper and lower connection terminal portions having a plurality of via holes formed by limited punching and peeling using a copper clad laminate or a copper foil, The manufacturing process and the layer structure are simplified as compared with the flexible circuit board for LED chip mounting, so that it is possible to secure process stability and productivity at low cost.
또, 이러한 연성회로기판을 이용하여 LED 패키지를 제조하게 되면 종래에 LED 패키지용 리드프레임의 금형 가공이 불필요하게 되어 저렴한 코스트로 LED의 소형화를 구현하는 기술을 확보할 수 있게 되고, 또한 미들파워 LED 및 하이파워 LED를 아우르는 발열대책을 확보하는 한편 우수한 방열효과가 있으면서도 경량화된 LED 패키지를 제조할 수 있게 되는 효과가 있다. In addition, when the LED package is manufactured using such a flexible circuit board, the mold process of the lead frame for the LED package is not required in the related art. Thus, a technique for realizing miniaturization of the LED with low cost can be secured. And a high power LED, and it is possible to manufacture a lightweight LED package having an excellent heat radiation effect.
또한, 상술한 바와같이 제조된 LED 패키지는 단위 개수로 쏘잉하는 공정도 메탈이나 세라믹을 기판으로 사용하던 종전에 대비하여 수월하게 되는 효과가 있다.Also, the LED package manufactured in the above-described manner has the effect of facilitating the process of sowing a unit number in preparation for the previous use of metal or ceramic as a substrate.
이러한 본 발명의 구체적인 작용효과들은 후술하는 실시예의 구성 및 그 작용효과의 상관 관계로서도 이해할 수 있을 것이다.The specific operation and effect of the present invention can be understood as a correlation between the configuration of the embodiment described later and the operation and effect thereof.
도 1은 종래의 LED 패키지 공정 순서를 설명하기 위한 개략도,
도 2 내지 도 4는 각 본 발명의 여러 실시예에 의한 연성회로기판을 제조하기 위한 단계공정 및 단계마다의 층 구조, 그리고 완성된 연성회로기판을 이용해서 생산되는 LED 패키지의 구조 및 공정방법을 설명하기 위해 층단면으로서 도시한 공정 순서도,
도 5는 본 발명의 또다른 실시예에 의한 제조방법의 단계 공정 및 LED 패키지의 구조를 층단면으로서 도시한 공정 순서도,
도 6a 및 도 6b는 본 발명에 따른 LED 패키지용 연성회로기판에서 단위 상,하부 접속단자부에 형성되는 비아홀의 배치된 실시예를 보인 도면,1 is a schematic view for explaining a conventional LED package process sequence,
FIGS. 2 to 4 illustrate a step process for fabricating a flexible circuit board according to various embodiments of the present invention, a layer structure for each step, and a structure and a process method of an LED package manufactured using the completed flexible circuit board A process flow chart shown as a layer section for explanation,
5 is a flow chart showing a step process of a manufacturing method according to another embodiment of the present invention and a structure of an LED package as a layer section;
6A and 6B are views showing an embodiment in which a via hole is formed in a unit connection terminal portion and a lower connection terminal portion in a flexible circuit board for an LED package according to the present invention;
상술한 본 발명은 다양한 변경을 가할 수 있고 여러 실시예를 가질 수 있는 바, 특정 실시예들을 도면 및 상세한 설명에서 구체적으로 예시하여 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
본 출원에서 사용한 용어는 단지 특정 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
또, 일 구성요소가 타 구성요소에 "연결" 또는 "접속" 의 언급에서는 그 구성요소 간에 직접적인 연결 또는 접속 뿐 아니라 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이고, 반면에 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 또는 "직접 접속되어" 의 방식으로 한정된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is also to be understood that one component may have other components in between, as well as a direct connection or connection between the components in the context of a "connection" or "connection" to another component, Quot; directly connected "or" directly connected "to another component, it should be understood that no other component is present in between.
한편, 본 출원에서 첨부된 도면은 이해상 편의를 위하여 구성요소의 사이즈나 비율이 실제와는 다르게 확대 또는 축소되어 도시된 것으로 이해되어야 한다.It should be understood, however, that the appended drawings in this application are, for the sake of convenience, illustrated in enlarged or reduced size and proportions,
이하, 본 발명에 대하여 도면을 참고하여 상세하게 설명하기로 한다. 이때, 도면 부호에 관계없이 서로 동일하거나 대응하는 구성요소는 동일한 참조번호를 부여하고 이에 대해 중복 설명은 생략하기로 한다.Hereinafter, the present invention will be described in detail with reference to the drawings. In this instance, the same or corresponding components are denoted by the same reference numerals regardless of the reference numerals, and redundant explanations thereof will be omitted.
<제1 실시예>≪
도 2를 참조하면, Referring to Figure 2,
도 2의 (가)에 도시된 바와같이, 절연층(22)을 사이에 두고 상,하부에 각각 동박층(24,25)이 적층된 양면 동박적층판(20)을 준비하는 a)단계를 행하고, 이어서 도 2의 (나)에 도시된 바와같이, 레이저 드릴링의 방법으로 상기 양면 동박적층판(20)의 하면으로부터 접근하여 상기 하부 동박층(25)과 절연층(22)까지만 선택적으로 제거하되 상기 상부 동박층(24)의 내면이 노출되게 하여 한 개 또는 그 이상의 비아홀(30)을 형성하는 b)단계를 행한다.As shown in (a) of FIG. 2, a) step of preparing the double-sided copper-clad
그리고, 도 2의 (다)에 도시된 바와같이, 화학적 또는 물리적 방법으로 상기 비아홀(30)의 측벽에 얇은 동피막을 형성한 후 전해 동도금을 행하여 상기 비아홀(30)을 필링함과 동시에 상기 상,하부 동박층(24,25)에 각각 상,하부 동도금층(34,35)을 형성하는 c)단계를 행한다. 이때 얇은 동피막을 형성하는 화학적 방법은 화학동도금이고, 물리적 방법으로는 스퍼터링이 적당하다.As shown in FIG. 2 (c), a thin copper film is formed on the side wall of the via
이어서, 도 2의 (라)에 도시된 바와같이, 상기 상,하부 동도금층(34,35)을 노광 에칭하는 포토리소그래피 방법으로 상기 비아홀(30)을 중심으로 패터닝 함으로써 LED칩(60)과 전기적으로 접속시킬 상부 접속단자부(44)와, 기판 하부 전극단자로서 사용할 하부 접속단자부(45)를 형성하는 d)단계를 행한다. Subsequently, as shown in FIG. 2 (D), the upper and lower copper plating layers 34 and 35 are exposed to light and patterned by the photolithography method using the via
상기 상하부 접속단자부(44,45)는 하나의 LED 소자 당 두 개로서 정,부 전극용이다. The upper and lower
이때, 상기 비아홀(30)의 외부 노출면에 딤플(36)이 형성되도록 전기도금을 제어한다. At this time, electroplating is controlled so that the
이 딤플(36)은 본 발명을 이용해 생산된 완성 LED 소자를 필요한 곳의 회로기판에 표면 실장하는 별도 공정 등에서 LED 소자의 변위를 방지할 수 있는데 유용할 것이다. 이는 앞서 종래기술에서 설명한 바 있는 LED 소자의 표면실장시에 변위를 방지하기 위한 회로기판의 멈춤홈을 형성한 등록특허가 특허등록 허여된 것과 같이, 현저한 작용효과로 인한 본 발명의 진보성을 입증하는 것이라 할 것이다. The
도 2의 (마)에 도시된 바와같이, 상기 상,하부 접속단자부(44,45) 중 상부 접속단자부(44) 또는 상,하부 접속단자부(44,45)의 외면에 은도금층(52)을 형성하는 e)단계를 행한다. 상술한 바와같이 e)단계로 형성된 하부 접속단자부(45)의 상부에 표면실장 등의 후속공정을 위해 미리 플럭스층(54)을 도포하는 단계를 둘 수 있다. A
상기 e)단계로 완성된 연성회로기판은 LED 칩을 부착하는 등의 후속공정에 의해 다수 LED 소자가 어레이 배치되어 구비된 LED 패키지로 생산된다. 즉, 도 2의 (바)에 도시된 바와같이, 상기 상부 접속단자부 위에 LED 칩(60)을 미리 정해진 제 위치에 정렬하여 LED전극단자인 패드(62a,62b)를 부착, 전기적으로 연결하고 빛이 투과할 수 있는 레진(72)으로 외형을 형성한다. 상기 패드(62a,62b)는 금(Au)을 사용한 범프(56)로 상기 상부 접속단자부(44)와 전기적으로 연결하면 된다. The flexible circuit board completed in the step e) is produced as an LED package including a plurality of LED elements arrayed by a subsequent process such as attaching an LED chip. That is, as shown in FIG. 2 (b), the
이후 도 2의 (바)에 도시된 쏘잉 라인(S)을 절단하는 쏘잉 공정을 통해서 최초 FCCL의 크기 범위 내에 어레이 배치된 상태로부터 1개 단위 LED 소자, 혹은 몇개 단위의 LED 소자 패키지로서 생산이 완료되며, 이후에 분급 검사를 거쳐 검사된 등급 별로 캐리어 테이프에 부착하여 생산출하하면 될 것이다.Thereafter, production is completed as one unit LED element or several units of LED element packages from the arrayed state within the size range of the first FCCL through a sawing process for cutting the sawing line S shown in FIG. 2 (bar) After that, it will be attached to carrier tapes according to the grades inspected after classification inspection, and it will be produced and shipped.
상술한 본 발명은 a)단계 내지 e)단계까지 행하면, 도 2의 (마)에 도시된 바와같이 상기 접속단자부(44,45)를 형성하는 공정을 마치고 나서도 남게 되는 절연층(22)을 리드프레임으로 하여 절연층(22)에 의해 서로 연결되는 어레이 배치상태가 되며 이를 위해 비아홀(30)을 드릴링 할 때로부터 전 과정에서 서로 얼라인 시켜 배치 정렬하는 것이 필요하다.2 (e), the insulating
본 발명은 상기 절연층(22)을 리드프레임으로 하여 다수가 서로 연결된 어레이 배치 상태로서 LED 패키지를 구성함에 있어서, 상기 절연층의 상,하부에 상기 비아홀(30) 필링되어 전기적으로 연결된 상기 상,하 전극접속부(44,45)는 서로 이웃하고 전기적으로 분리된 두 개 한 조로서 구성하며, 이는 한 개의 LED 패키지의 구성을 위해 구비되는 것이다.In the LED package of the present invention, the LED package is formed in an array state in which the insulating
앞에서도 설명한 바와 같이 본 발명의 LED 패키지용 연성회로기판에, 두 개 한 조로 구비되는 상기 상부 접속단자부의 상부에 LED 칩을 부착 및 전기적으로 연결하고, 이어서 행하는 후공정인 디스펜싱 또는 몰딩 공정에 의한 렌즈구성을 행한 후, 어레이 배치된 LED 소자 각각의 사이를 쏘잉하여 1개의 LED 패키지를 완성하게 된다.As described above, the LED chip is attached and electrically connected to the upper portion of the upper connection terminal portion provided in the two pairs of the flexible circuit board for the LED package of the present invention, And then, the LED packages are arrayed to form a single LED package.
상술한 공정으로 제조되는 본 발명은 상기 LED 칩(60)으로서 플립칩을 사용할 수 있고, 또는 와이어본딩용 칩을 사용할 수도 있다. In the present invention manufactured by the above-described process, a flip chip may be used as the
플립칩일 경우에는 플립칩 패드(62a,62b)가 상기 정,부 두 개의 상부 접속단자부(44) 위에 위치시켜 연결한다. 플립칩 대신에 와이어본딩용 칩을 사용할 경우에는 상기 상부 접속단자부 정,부측 두 개 중 어느 일측에 위치시켜 부착하고 타 상부 접속단자부로 와이어 본딩하여 완성한다. 이때는 상기 상부접속단자부(44,45)를 구성함에 있어서 LED칩(60)이 올라가는 측의 패턴면적을 크게 형성할 수도 있으며, 패턴면적의 사이즈도 LED 칩(60)의 단자(62a,62b) 사이즈에 따라 그 크기가 변화될 수 있고, 비아홀(30)의 개수 역시도 도 2와 같이 2개로 구성하여야 한다는 제약이 없을 것이며, 방열용 열전달 용적을 높이기 위해 비아홀을 1개로 형성하기 보다는 도 6a의 (가)와 (나) 도면에 도시된 바와 같이 2개 또는 다수의 비아홀을 형성하여 구성함이 바람직하다.In the case of a flip chip, the flip chip pads (62a, 62b) are positioned on the two top connection terminal portions (44). When a chip for wire bonding is used in place of the flip chip, the chip is positioned and attached to either one of the upper and lower sides of the upper connection terminal portion, and is completed by wire bonding to the other upper connection terminal portion. In this case, the upper
한편, 본 발명의 주요 특징 중 하나인 비아홀의 작용효과를 구체적으로 설명하면, 비아홀에 필링된 동(Cu)의 필링포스트(32) 부분은 전기접속의 역할과 동시에 LED칩 발열을 열전달하여 방열을 행하도록 작용하는 부분으로 사용된다. 따라서, 열전도율이 높은 동으로 된 필링포스트(32)의 길이가 짧을수록, 또 필링포스트(32)가 차지하는 전체 단면적이 클수록 방열효과가 좋을 것이다. 이에 기반하여 FCCL을 이용하여 연성회로기판으로 제조되는 본 발명은 LED 패키지 기판의 두께가 얇은 박형이 되므로 그만큼 열전달 거리도 짧게 된다. 따라서, 필링포스트(32)의 길이 측면에서는 방열대책상의 문제가 없을 것이며, 아울러 여기에 비아홀(30)의 개수를 많이 형성하면 LED 소자의 방열 문제는 더욱 해소될 것이다. In the meantime, the function and effect of the via hole, which is one of the main features of the present invention, will be described concretely. The
또, 도 6a 및 도 6b의 좌,우 도면에서 보인 바와같이, 본 발명은 상술한 단위 하부 접속단자부(45) 패턴 영역에 다수개의 비아홀(30)을 형성하여 구성한다. 이때, 도 6a에서는 원형 비아홀로 도시되어 있으나, 방열효과를 더욱 높이기 위해, 상기 다수의 비아홀(30)은 필링된 필링포스트(32)의 단면적 증가와 단위 접속단자부 패턴 내에서 도 6a의 원형 비아홀(30)에 비해 더욱 많은 비아홀을 형성하기 위해 비아홀(30)의 저면 및 횡단면 형상을 도 6b와 같이 사각형이 되도록 하기 위해, 상기 도 2의 (나)에 도시된 b)단계에서 사각형 모양으로 레이저 드릴링 가공한다. 이러한 사각형 비아홀(30)은 원형의 비아홀에 비해 하부 접속단자부(45) 회로패턴의 단위면적당 다수 비아홀(30)이 차지하는 단면적을 크게 하는데 매우 유리하다. 반대로 원형 비아홀(30)은 단위 면적을 크게 하기 위해 개수를 무리하게 많이 형성하려다 보면 이웃하는 비아홀(30) 간의 접근거리에서 홀 가공 상 불리하며, 이는 비아홀(30) 형성시에 이웃하는 비아홀 간의 간섭 발생 또는 비아홀 에지부에 버어가 생기거나 뜯어지게 하는 등 제품 불량을 초래하게 된다. 반대로, 사각의 비아홀로 구성할 경우에는 같은 조건에서 원형 비아홀로 구성할 경우에 비해 방열효율이 적게 된다.6A and 6B, the present invention is configured by forming a plurality of via
도 6a 및 도 6b와 같이 LED 패키지용 연성회로기판의 하부 접속단자부(45)에 적당한 거리 간격을 둔 다수의 비아홀(30)의 모양을 예시하여 보여주고 있는데, 여기서 보여준 원형 비아홀은 공정상 그 내경이 약 100㎛ 정도가 적당하며, 이 때문에 접속단자부의 회로패턴 면적 사이즈에 따라 상기 비아홀의 개수가 다르게 되어야 함을 알 수 있으며. 또, 두 개 접속단자부의 간의 분리된 이격거리는 방열효과를 최대한 높이되 전기적 단락 우려를 방지하기 위해 약 100㎛ 정도로 구성함이 바람직하다. 6A and 6B illustrate the shapes of a plurality of via
한편, 본 발명은 앞서 설명한 일련적인 공정들에서 본원 발명의 비교적 중요하지 아니한 부분이고 이 부분이 당업자가 자명한 수준으로 잘 알려진 공지의 공정방법이라면, 이를 특허발명을 고의적으로 회피하기 위해 공정순서를 서로 바꾸거나 단순 생략하는 정도의 범주까지 많은 판례들에 뒷받침되어 본원 발명의 효력이 미친다고 할 것이며, 일부 공정을 추가로 하는 것은 이용저촉 관계에 있다고 보아야 할 것이다. If the present invention is a relatively unimportant part of the present invention in the series of processes described above and this part is a well-known processing method well known to a person skilled in the art, It will be understood that the scope of the present invention is not limited to the extent to which it is mutually interchangeable or simple and the scope of the present invention is supported by many precedents.
<제2 실시예>≪ Embodiment 2 >
예를 들어, 도 3에 도시된 바와 같이 상기 동박적층판(20)의 하부면을 마스킹필름(70)으로 보호하고 동박적층판의 상부면에만 전해도금으로 동도금을 먼저 행한 후 동박적층판(20)의 하부 동박(25)면으로부터 하부동박 및 절연층을 드릴링하되 상기 동도금된 부분까지 관통되지 않은 비아홀을 형성한 후 필링을 하는 수준에까지 본원발명의 효력이 미친다고 보아야 할 것이다. 이와같이 하면 드릴링시에 동박이 얇은 경우 및 드릴링 깊이의 오차가 다소 있는 경우에도 이로 인한 제품 불량으로 이어지는 것을 방지할 수 있을 것이다. 상기 마스킹필름(70)은 전해도금시 하부면이 도금되지 않도록 보호층으로 사용하는 것으로서 제거하는 작업이 쉽기 때문에 적용한 것이며, 일반적인 용도인 노광용도로 사용하는 것이 아니다. 상기 마스킹필름은 부착 및 제거가 용이한 캐리어필름으로 대체할 수도 있다.For example, as shown in FIG. 3, the lower surface of the copper-clad
이상과 같은 제2 실시예에서 제1 실시예와 동일한 도면부호는 같은 구성요소에 해당한다.In the second embodiment described above, the same reference numerals as in the first embodiment correspond to the same components.
<제3 실시예>≪ Third Embodiment >
또한, LED 패키지의 전극이 되는 상,하부 접속단자부의 패터닝을 동박 상태에서 행한 후 전해도금하는 순서로서 행할 수도 있을 것이다.In addition, the upper and lower connection terminal portions serving as electrodes of the LED package may be patterned in a copper foil state, and then electrolytic plating may be performed.
좀더 구체적으로, 상기 제1실시예의 c) 단계 및 d) 단계의 공정 순서를 달리하여, c)단계로서 포토리소그래피 방법으로 상기 비아홀을 중심으로 패터닝하여 접속단자부(44,45)의 기저가 될 상,하부 동박패턴을 형성하는 단계 공정을 행하고, d)단계로서 화학적 또는 물리적 방법으로 상기 비아홀(30)의 측벽에 전처리 동피막이 형성되게 한 후 전해 동도금을 행하여서 상기 비아홀(30)을 필링함과 동시에 상기 패터닝 된 상,하부 동박패턴에 각각 상,하부 동도금층(34,35)을 형성한 후, 그 상부에 은도금층을 형성함으로써, LED칩과 전기적으로 접속시킬 상부 접속단자부(44)와 기판 하부 전극단자로서 사용할 하부 접속단자부(45)를 형성하는 단계 공정을 행하여 LED 패키지용 연성회로기판을 제조할 수 있다.More specifically, the step of c) and the step d) of the first embodiment may be carried out to pattern the center of the via hole by photolithography as a step c) And a step of forming a lower copper foil pattern is performed. As a step d), a copper or a copper foil is formed on the side wall of the via
이러한 제3 실시예의 방법은 전술한 제1 실시예에 비해 현재까지의 공정설비 및 공정 환경의 조건에 의해 작업성, 안정성 등 여러 측면에서 불리할 수 있으나 지그나 설비 개량 등에 의해 개선될 수 있을 것이다. 제 3실시예의 도면에서도 동일한 구성요소 부위에 대해서는 제1 및 제2 실시예의 도면과 동일한 도면부호를 부여하였다.The method of the third embodiment may be disadvantageous in terms of workability, stability, and the like due to the conditions of the process equipment and the process environment up to now compared to the first embodiment described above, but may be improved due to improvements in jigs and equipment . In the drawings of the third embodiment, the same constituent elements are given the same reference numerals as the drawings of the first and second embodiments.
<제4 실시예><Fourth Embodiment>
한편, 본 발명은 양면 FCCL을 이용하는 위 제1 내지 제3 실시예 이외에도, 도 5에 도시된 바와같이 연성회로기판에 사용되는 동박을 이용하여 제조된 LED 패키지용 연성회로기판의 제조방법 및 그에 의해 제조된 LED의 구조로서 실시될 수 있을 것이다. In addition to the first to third embodiments using the double-sided FCCL, the present invention is also applicable to a manufacturing method of a flexible circuit board for an LED package manufactured using a copper foil used for a flexible circuit board as shown in Fig. 5, And may be implemented as a structure of a manufactured LED.
좀더 구체적으로 살펴보면, 단면 동박층(124)으로 된 동박을 준비하여 그 하부 전면에 캐리어 필름(170)을 부착하는 단계; 상기 캐리어 필름(170)에 부착된 동박층(124)을 선택적으로 제거하여 접속단자부의 베이스가 될 동박패턴을 형성하는 단계; 상기 동박패턴을 포함한 캐리어 필름 상부 전면에 PI 잉크로 된 절연수지를 도포하고 스퀴즈(182)로 평탄화 한 후 경화시켜 절연층(122)을 형성하는 단계; 상기 절연층(122)을 연마하여 동박패턴의 상부면을 노출시키는 단계; 상기 동박패턴의 노출된 기판을 전해 도금하여 상기 동박패턴의 상부에 동도금층(134)이 형성되게 하는 단계; 상기 동도금층(134)의 하부에 캐리어 필름(170)을 제거하여 상기 절연층(122)을 프레임으로 하여 동도금된 동박패턴이 연결되게 하고 상기 동도금층의 상부에 은도금층(152)을 형성하는 단계를 행하여서 상,하 접속단자부(144,145)를 구성한 LED 패키지로기판을 제조한다. 이렇게 제조된 연성회로기판을 이용하여 도 5의 (마)와 같이 LED 칩을 실장하고 레진 도포 후 쏘잉라인(S)을 쏘잉하여 LED 소자를 얻을 수 있게 된다. More specifically, preparing a copper foil having a single-sided
이러한 제 4실시예와 같이 제조된 동박을 이용한 엘이디 패키지용 연성회로기판에 의해 제조된 엘이디 패키지는 PI 잉크로 경화된 절연층을 프레임으로 하여 접속단자부들이 지지되는 구조가 된다. The LED package manufactured by the flexible printed circuit board for LED package using the copper foil manufactured according to the fourth embodiment has a structure in which the connection terminal portions are supported by using the insulation layer cured by the PI ink as a frame.
상술한 여러 실시예와 같이 구성되는 본 발명은 동박적층판 및 동박이 세라믹 기판에 비해 훨씬 비교적 저렴한 연성회로기판의 재료인 동시에 가볍고 박형이며 열 전도율이 높은 구리 소재로 이루어진 것이므로 본 발명의 LED 패키지는 종래 세라믹 기판에 비해 가볍고 종래 다른 연성회로기판을 이용하는 기술에 비해 박형의 구조로서 열전도율이 높은 동(Cu) 재질의 상,하 접속단자부를 제조하는 공정에 의해 그 자체 또는 비아홀들의 단면적을 달리하는 것이 매우 용이하므로 중출력에서 대출력 LED에 이루기까지 방열대책을 손쉽게 마련할 수 있게 된다.The LED package according to the present invention is configured in the same manner as the above-described various embodiments, and the LED package of the present invention can be manufactured by using the LED package of the present invention as a conventional flexible printed circuit board which is much cheaper than a ceramic substrate, It is very difficult to make the cross-sectional area of itself or the via holes different by the process of manufacturing the upper and lower connection terminal portions made of copper (Cu) material having a high thermal conductivity as a thin structure compared to a technology using a conventional flexible circuit board, It is possible to easily provide heat dissipation measures from the middle output to the large output LED.
20: 동박적층판 22 : 절연층
24: 상부 동박층 25 : 하부 동박층
30: 비아홀 32 : 전처리 동피막
34: 상부 동도금층 35: 하부 동도금층
36: 딤플 44: 상부 접속단자부
45: 하부 접속단자부 52: 은도금층
56: 범프 60 : LED 칩
70: 마스킹필름 20: copper-clad laminate 22: insulating layer
24: upper copper foil layer 25: lower copper foil layer
30: via hole 32: pre-treatment copper film
34: upper copper plating layer 35: lower copper plating layer
36: dimple 44: upper connection terminal portion
45: lower connection terminal portion 52: silver plated layer
56: Bump 60: LED chip
70: masking film
Claims (2)
Preparing a copper foil having a single copper foil layer (124) and attaching a carrier film (170) to a lower entire surface of the copper foil; Selectively removing the copper foil layer (124) attached to the carrier film (170) to form a copper foil pattern to be a base of the connection terminal portion; Coating an insulating resin made of PI ink on the entire upper surface of the carrier film including the copper foil pattern, planarizing the film with a squeeze 182, and then curing to form an insulating layer 122; Polishing the insulating layer 122 to expose an upper surface of the copper foil pattern; Electroplating the exposed substrate of the copper foil pattern to form a copper plated layer (134) on the copper foil pattern; Removing the carrier film 170 on the lower part of the copper plating layer 134 to connect the copper foil pattern with the insulating layer 122 as a frame and forming a silver plating layer 152 on the copper plating layer To thereby form the upper and lower connection terminal portions (144, 145).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160060291A KR101824557B1 (en) | 2016-05-17 | 2016-05-17 | Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160060291A KR101824557B1 (en) | 2016-05-17 | 2016-05-17 | Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150111016A Division KR101673176B1 (en) | 2015-08-06 | 2015-08-06 | Manufacturing method for LED package type FPCB using FCCL or Copper plate, and LED package produced thereby |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170017708A KR20170017708A (en) | 2017-02-15 |
KR101824557B1 true KR101824557B1 (en) | 2018-03-14 |
Family
ID=58111846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160060291A KR101824557B1 (en) | 2016-05-17 | 2016-05-17 | Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101824557B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964852B2 (en) | 2018-04-24 | 2021-03-30 | Samsung Electronics Co., Ltd. | LED module and LED lamp including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116489893A (en) * | 2023-04-23 | 2023-07-25 | 南通威斯派尔半导体技术有限公司 | Copper-clad ceramic circuit board with silver-free groove side wall and preparation method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124358A (en) | 2010-12-09 | 2012-06-28 | Citizen Holdings Co Ltd | Semiconductor light emitting device and manufacturing method of the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100534037C (en) | 2007-10-30 | 2009-08-26 | 西安西电捷通无线网络通信有限公司 | Access authentication method suitable for IBSS network |
KR101423458B1 (en) | 2008-03-26 | 2014-07-28 | 서울반도체 주식회사 | Flexible circuit board and led lighting apparatus comprising the same |
DK2332343T3 (en) | 2008-10-10 | 2016-04-18 | Widex As | A retaining module for the earpiece of a hearing aid |
KR20140013611A (en) | 2012-07-25 | 2014-02-05 | 주식회사 유앤비오피씨 | Package on metal type heat radiating printed circuit board and manufacturing the same |
KR20140013612A (en) | 2012-07-25 | 2014-02-05 | 서호이노베이션(주) | Chip on metal type heat radiating printed circuit board and manufacturing the same |
-
2016
- 2016-05-17 KR KR1020160060291A patent/KR101824557B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124358A (en) | 2010-12-09 | 2012-06-28 | Citizen Holdings Co Ltd | Semiconductor light emitting device and manufacturing method of the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10964852B2 (en) | 2018-04-24 | 2021-03-30 | Samsung Electronics Co., Ltd. | LED module and LED lamp including the same |
Also Published As
Publication number | Publication date |
---|---|
KR20170017708A (en) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101673176B1 (en) | Manufacturing method for LED package type FPCB using FCCL or Copper plate, and LED package produced thereby | |
US8017452B2 (en) | Method of manufacturing semiconductor device with electrode for external connection and semiconductor device obtained by means of said method | |
US7626211B2 (en) | LED reflecting plate and LED device | |
US8610146B2 (en) | Light emitting diode package and method of manufacturing the same | |
US8415789B2 (en) | Three-dimensionally integrated semicondutor device and method for manufacturing the same | |
US8367473B2 (en) | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof | |
US20070158799A1 (en) | Interconnected IC packages with vertical SMT pads | |
US20100288541A1 (en) | Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package | |
US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
US20090022198A1 (en) | Package structure of compound semiconductor device and fabricating method thereof | |
KR20120002916A (en) | Led module, led package, and wiring substrate and manufacturing method thereof | |
US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
US20100190294A1 (en) | Methods for controlling wafer and package warpage during assembly of very thin die | |
US9704794B2 (en) | Electronic device with die being sunk in substrate | |
CN104779225B (en) | Wiring substrate and its manufacturing method and semiconductor packages | |
KR101824557B1 (en) | Manufacturing method for LED package type FPCB using Copper plate, and LED package produced thereby | |
JPWO2007057954A1 (en) | Semiconductor device and manufacturing method thereof | |
TW201705426A (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
JP2005142466A (en) | Semiconductor device, and manufacturing method thereof | |
US20080135939A1 (en) | Fabrication method of semiconductor package and structure thereof | |
US20130153273A1 (en) | Stiffener and method for manufacturing the same | |
JP4438389B2 (en) | Manufacturing method of semiconductor device | |
EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
KR20180118907A (en) | A method of manufacturing a flexible circuit board for an LED package. | |
JP2013110288A (en) | Side-view type light emitting device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |