JP2020194816A - Manufacturing method for wiring board - Google Patents

Manufacturing method for wiring board Download PDF

Info

Publication number
JP2020194816A
JP2020194816A JP2019097723A JP2019097723A JP2020194816A JP 2020194816 A JP2020194816 A JP 2020194816A JP 2019097723 A JP2019097723 A JP 2019097723A JP 2019097723 A JP2019097723 A JP 2019097723A JP 2020194816 A JP2020194816 A JP 2020194816A
Authority
JP
Japan
Prior art keywords
wiring board
support
interposer
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019097723A
Other languages
Japanese (ja)
Other versions
JP7423907B2 (en
Inventor
優樹 梅村
Yuki Umemura
優樹 梅村
小林　茜
Akane Kobayashi
茜 小林
毅志 田村
Takeshi Tamura
毅志 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2019097723A priority Critical patent/JP7423907B2/en
Publication of JP2020194816A publication Critical patent/JP2020194816A/en
Application granted granted Critical
Publication of JP7423907B2 publication Critical patent/JP7423907B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To provide a manufacturing method for a wiring board, by which a wiring board can be manufactured with a high yield in a system in which a minute wiring layer is formed on a supporter and bonded to an FC-BGA wiring board.SOLUTION: A manufacturing method for a wiring board 22 in which an interposer 3 to have a semiconductor element 4 mounted therein, and an FC-BGA wiring board 1 to have the interposer mounted therein are bonded together includes: a step of forming the interposer on the supporter; a step of bonding the interposer to the FC-BGA wiring board; a step A of filling the gap between the interposer and the FC-BGA wiring board with an underfill 2 and solidifying the underfill 2; and a step B of removing the supporter from the interposer. In the step B, the supporter can be removed while preventing the underfill fixed to a side surface of the supporter in the step A from damaging the interposer.SELECTED DRAWING: Figure 6

Description

本発明は、配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.

近年、半導体装置の高速化と高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａ１１Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭ピッチ化と基板配線の微細化が求められている。一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。 In recent years, as semiconductor devices have become faster and more integrated, the pitch of connection terminals with semiconductor elements has been narrowed and the board wiring has been miniaturized for FC-BGA (Flip Chip-Ba11Grid Array) wiring boards. Is required. On the other hand, the connection between the FC-BGA wiring board and the motherboard is required to be connected with connection terminals having a pitch that is almost the same as the conventional one.

この半導体素子と接続端子の狭ピッチ化と基板配線の微細化に対応するため、シリコン上に配線を形成することによりチップ接続用の基板（シリコンインターポーザ）を作製し、それをＦＣ−ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。しかしながら、シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。また、シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価である。そのため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。 In order to cope with the narrowing of the pitch of the semiconductor element and the connection terminal and the miniaturization of the board wiring, a board for chip connection (silicon interposer) is manufactured by forming the wiring on silicon, and the wiring for FC-BGA is formed. Patent Document 1 discloses a method of connecting to a substrate. However, the silicon interposer is manufactured by using a silicon wafer and using equipment for a semiconductor front-end process. In addition, silicon wafers are limited in shape and size, the number of interposers that can be manufactured from one wafer is small, and the manufacturing equipment is expensive. Therefore, the interposer is also expensive. Further, since the silicon wafer is a semiconductor, there is a problem that the transmission characteristics are also deteriorated.

また、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献２に開示されている。この方式においては、シリコンインターポーザに見られる伝送特性劣化の問題は無いが、ＦＣ−ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、ＦＣ−ＢＧＡ用配線基板の反りや歪みに起因した半導体素子の実装における問題がある。 Further, Patent Document 2 discloses a method of forming fine wiring after flattening the surface of a wiring board for FC-BGA by CMP (Chemical Mechanical Polishing, chemical mechanical polishing) or the like. In this method, there is no problem of deterioration of transmission characteristics seen in silicon interposers, but there is a problem that the yield is lowered by the sum of the manufacturing defect of the wiring board for FC-BGA and the defect at the time of forming the highly difficult fine wiring. In addition, there is a problem in mounting a semiconductor element due to warpage or distortion of the FC-BGA wiring board.

また、支持基板の上に微細な配線層を形成した後、その配線層をＦＣ−ＢＧＡ基板に接合した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献３に開示されている。この方式では、伝送特劣化の問題や、ＦＣ−ＢＧＡ用配線基板と微細な配線層を別々に形成するため合算で収率が低下する問題はない。しかしながら、支持基板の上に微細な配線層を形成し、ＦＣ−ＢＧＡ基板に接合しようとすると、次のような問題があった。 Further, Patent Document 3 describes a method in which a fine wiring layer is formed on a support substrate, the wiring layer is joined to an FC-BGA substrate, and then the support substrate is peeled off to form a narrow-pitch wiring board. It is disclosed. In this method, there is no problem of transmission special deterioration and a problem that the yield is lowered in total because the FC-BGA wiring board and the fine wiring layer are formed separately. However, when a fine wiring layer is formed on the support substrate and attempted to be bonded to the FC-BGA substrate, there are the following problems.

すなわち、ＦＣ−ＢＧＡ用配線基板に、支持基板上に形成した配線層（インターポーザ）を接合した後に支持基板を剥離するが、その工程において不良が発生し、収率が低下する問題があった。その原因は、ＦＣ−ＢＧＡ用配線基板とインターポーザを接合した後、それらの隙間にアンダーフィルを充填し固化する際に、インターポーザの支持基板の側面にもアンダーフィルが固着するためである。この支持基板の側面に固着したアンダーフィルがあると、支持基板をインターポーザから引き剥がす時に、インターポーザが損傷を受ける場合があった。 That is, the support substrate is peeled off after joining the wiring layer (interposer) formed on the support substrate to the FC-BGA wiring board, but there is a problem that a defect occurs in the process and the yield is lowered. The reason is that when the FC-BGA wiring board and the interposer are joined and then the gaps between them are filled with the underfill and solidified, the underfill also adheres to the side surface of the support board of the interposer. If there is an underfill stuck to the side surface of the support substrate, the interposer may be damaged when the support substrate is peeled off from the interposer.

また、微細な配線層と比較して、厚く剛性の高い支持基板をインターポーザから剥離する際、インターポーザが損傷を受けない様にするために、高い精度で加工制御する必要が生じていた。 In addition, when the support substrate, which is thicker and more rigid than the fine wiring layer, is peeled off from the interposer, it is necessary to control the processing with high accuracy so that the interposer is not damaged.

特開２００２−２８０４９０号公報JP-A-2002-280490 特開２０１４−２２５６７１号公報Japanese Unexamined Patent Publication No. 2014-225671 国際公開第２０１８／０４７８６１号International Publication No. 2018/047861

本発明は、上記問題点に鑑みてなされたものであり、支持基板の上に微細な配線層を形成し、支持基板から配線層をＦＣ−ＢＧＡ基板に転写して搭載する配線基板の製造方法において、支持基板を配線層から分離する工程における収率を向上させることにより、歩留まり良く製造できる配線基板の製造方法を提供することを課題とする。 The present invention has been made in view of the above problems, and is a method for manufacturing a wiring board in which a fine wiring layer is formed on a support substrate and the wiring layer is transferred from the support substrate to an FC-BGA substrate and mounted. In the present invention, it is an object of the present invention to provide a method for manufacturing a wiring board that can be manufactured with a high yield by improving the yield in the step of separating the support substrate from the wiring layer.

上記の課題を解決する手段として、本発明の請求項１に記載の発明は、半導体素子を実装するインターポーザと、インターポーザを実装するＦＣ−ＢＧＡ用配線基板と、を接合した配線基板の製造方法であって、
支持体上にインターポーザを形成する工程と、
ＦＣ−ＢＧＡ用配線基板にインターポーザを接合する工程と、
インターポーザと、ＦＣ−ＢＧＡ用配線基板と、の隙間にアンダーフィルを充填し固化する工程Ａと、
インターポーザから支持体を除去する工程Ｂと、を備えており、
工程Ｂは、工程Ａにおいて支持体の側面に固着したアンダーフィルがインターポーザに損傷を与えることなく支持体を除去可能な工程であることを特徴とする配線基板の製造方法である。 As a means for solving the above problems, the invention according to claim 1 of the present invention is a method for manufacturing a wiring board in which an interposer on which a semiconductor element is mounted and a wiring board for FC-BGA on which the interposer is mounted are joined. There,
The process of forming an interposer on the support and
The process of joining the interposer to the FC-BGA wiring board,
Step A of filling the gap between the interposer and the FC-BGA wiring board with underfill and solidifying it.
It includes step B of removing the support from the interposer.
The step B is a method for manufacturing a wiring board, which is a step in which the underfill fixed to the side surface of the support in the step A can remove the support without damaging the interposer.

また、請求項２に記載の発明は、前記工程Ｂが、支持体を削り取る手段により除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法である。 The invention according to claim 2 is the method for manufacturing a wiring board according to claim 1, wherein the step B is a step of removing the support by means for scraping off the support.

また、請求項３に記載の発明は、前記工程Ｂが、前記支持体を溶解除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法である。 The invention according to claim 3 is the method for manufacturing a wiring board according to claim 1, wherein the step B is a step of dissolving and removing the support.

また、請求項４に記載の発明は、前記支持体を削り取る手段が、研削加工または切削加工であることを特徴とする請求項２に記載の配線基板の製造方法である。 The invention according to claim 4 is the method for manufacturing a wiring board according to claim 2, wherein the means for scraping the support is grinding or cutting.

また、請求項５に記載の発明は、前記支持体がガラスであることを特徴とする請求項１〜４のいずれかに記載の配線基板の製造方法である。 The invention according to claim 5 is the method for manufacturing a wiring board according to any one of claims 1 to 4, wherein the support is made of glass.

また、請求項６に記載の発明は、前記工程Ｂが、前記支持体として先端が鋭利な物品で打撃することにより粉砕可能な強化ガラスを使用し、前記支持体を先端が鋭利な物品で打撃することで粉砕除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法である。 Further, in the invention of claim 6, the step B uses tempered glass that can be crushed by hitting the support with an article having a sharp tip, and hits the support with an article having a sharp tip. The method for manufacturing a wiring substrate according to claim 1, wherein the step is to pulverize and remove the glass.

本発明の配線基板の製造方法によれば、支持体上に形成したインターポーザを、ＦＣ−ＢＧＡ用配線基板に接合した後、インターポーザとＦＣ−ＢＧＡ用配線基板との間に形成された隙間にアンダーフィルを充填・固化させる際に、支持体の側面に固着したアンダーフィルが、支持体をインターポーザから引き剥がす際に、インターポーザに損傷を与えるのを防止することができる。具体的には、支持体をインターポーザから除去する手段が、支持体を、研削加工または切削加工または溶解または粉砕など、容易な加工制御によって除去できる手段であるため、工程の収率を向上させることが可能となる。そのため、配線基板を歩留まり良く製造できる。 According to the method for manufacturing a wiring board of the present invention, after the interposer formed on the support is joined to the FC-BGA wiring board, the gap formed between the interposer and the FC-BGA wiring board is under. It is possible to prevent the underfill adhering to the side surface of the support when the fill is filled and solidified from damaging the interposer when the support is peeled off from the interposer. Specifically, since the means for removing the support from the interposer is a means for removing the support by easy processing control such as grinding or cutting or melting or crushing, the yield of the process is improved. Is possible. Therefore, the wiring board can be manufactured with a good yield.

本発明の配線基板に半導体素子を実装した一例を示す断面図である。It is sectional drawing which shows an example which mounted the semiconductor element on the wiring board of this invention. 本発明の支持体上に形成された第２配線基板の一例を示す断面図である。It is sectional drawing which shows an example of the 2nd wiring board formed on the support of this invention. 本発明の支持体上に形成された第２配線基板の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the 2nd wiring board formed on the support of this invention. 本発明の支持体上に形成された第２配線基板の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the 2nd wiring board formed on the support of this invention. 本発明の支持体上に形成された第２配線基板の製造方法の一例を示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the 2nd wiring board formed on the support of this invention. 本発明の第１配線基板と第２配線基板の接合方法の一例を示す断面図である。It is sectional drawing which shows an example of the joining method of the 1st wiring board and the 2nd wiring board of this invention. 本発明の第１配線基板と第２配線基板の接合方法の一例を示す断面図である。It is sectional drawing which shows an example of the joining method of the 1st wiring board and the 2nd wiring board of this invention. 本発明の第１配線基板と第２配線基板の接合方法の一例を示す断面図である。It is sectional drawing which shows an example of the joining method of the 1st wiring board and the 2nd wiring board of this invention. 本発明の第１配線基板と第２配線基板の接合方法の一例を示す断面図である。It is sectional drawing which shows an example of the joining method of the 1st wiring board and the 2nd wiring board of this invention.

以下に、本発明の一実施形態に関わる配線基板とその製造方法について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。 Hereinafter, a wiring board and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings. However, in each of the figures described below, the parts corresponding to each other are designated by the same reference numerals, and the description of the overlapping parts will be omitted as appropriate. In addition, each drawing is exaggerated as appropriate for ease of explanation.

＜第１の実施形態＞
図１は、本発明に係る配線基板に半導体素子４を実装した半導体パッケージの一例を示す断面図である。 <First Embodiment>
FIG. 1 is a cross-sectional view showing an example of a semiconductor package in which a semiconductor element 4 is mounted on a wiring board according to the present invention.

本発明の半導体パッケージは、ＦＣ−ＢＧＡ用配線基板（第１配線基板）１の一方の面に、樹脂と配線とが交互に積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ（第２配線基板）３が、はんだバンプまたは銅ポスト（銅ピラー）または金バンプなどからなる接合部１８で接合されている。 The semiconductor package of the present invention has a fine wiring layer formed only of a build-up wiring layer in which resin and wiring are alternately laminated on one surface of a FC-BGA wiring board (first wiring board) 1. The thin interposer (second wiring board) 3 provided is joined by a joint portion 18 made of a solder bump, a copper post (copper pillar), a gold bump, or the like.

また、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３との間隙が絶縁性の接着部材としてのアンダーフィル２で埋め込まれている。 Further, the gap between the FC-BGA wiring board 1 and the interposer 3 is embedded with an underfill 2 as an insulating adhesive member.

さらに、インターポーザ３の、ＦＣ−ＢＧＡ用配線基板１とは逆側の面に半導体素子４が銅ピラー及びその先端の半田からなる接合部２０で接合され、半導体素子４とインターポーザ３との間隙はアンダーフィル２１で埋め込まれている。 Further, the semiconductor element 4 is bonded to the surface of the interposer 3 opposite to the FC-BGA wiring board 1 by a bonding portion 20 made of a copper pillar and solder at the tip thereof, and the gap between the semiconductor element 4 and the interposer 3 is formed. It is embedded with underfill 21.

アンダーフィル２は、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３とを固定し、接合部１８を封止するために用いられる接着材料である。アンダーフィル２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。また、アンダーフィル２は、液状の樹脂を充填させることで形成される。 The underfill 2 is an adhesive material used for fixing the FC-BGA wiring board 1 and the interposer 3 and sealing the joint portion 18. The underfill 2 includes, for example, an epoxy resin, a urethane resin, a silicon resin, a polyester resin, an oxetane resin, and a resin obtained by mixing one kind of maleimide resin or two or more kinds of these resins with silica as a filler and oxidation. A material to which titanium, aluminum oxide, magnesium oxide, zinc oxide or the like is added is used. Further, the underfill 2 is formed by filling with a liquid resin.

アンダーフィル２１は半導体素子４とインターポーザ３とを固定及び接合部２０を封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。また、接合後に形成される隙間に毛細管現象を利用して液状の樹脂を充填させるアンダーフィル２やアンダーフィル２１の代わりに、接合前にシート状のファルムを予め配置し、接合時に空間を充填する異方性導電フィルム（ＡＣＦ）、またはフィルム状接続材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。 The underfill 21 is an adhesive used for fixing the semiconductor element 4 and the interposer 3 and sealing the joint portion 20, and is made of the same material as the underfill 2. Further, instead of the underfill 2 and the underfill 21 in which the gap formed after the joining is filled with the liquid resin by utilizing the capillary phenomenon, a sheet-shaped film is arranged in advance before the joining to fill the space at the time of joining. An anisotropic conductive film (ACF), a film-like connecting material (NCF), or a non-conductive paste (NCP) in which a liquid resin is arranged in advance before joining to fill a space at the time of joining may be used.

インターポーザ３と半導体素子４との接合部２０の個々の間隔は、インターポーザ３とＦＣ−ＢＧＡ配線基板１との接合部１８の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ３において、半導体素子４を接合する側の方が、ＦＣ−ＢＧＡ用配線基板１と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、インターポーザ３では配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωにあわせるためには、配線幅が２μｍ、配線高さ２μｍの場合、配線間の絶縁膜厚は２．５μｍとなる。配線も含めた１層の厚さは４．５μｍとなり、この厚さで５層のインターポーザを形成する場合、総厚２５μｍ程度のインターポーザ３となる。 The individual distance between the joint portion 20 between the interposer 3 and the semiconductor element 4 is generally narrower than the individual distance between the joint portions 18 between the interposer 3 and the FC-BGA wiring board 1. Therefore, in the interposer 3, the side where the semiconductor element 4 is joined requires finer wiring than the side where the semiconductor element 4 is joined with the FC-BGA wiring board 1. For example, in order to support the use of the current high band memory (HBM), the wiring width of the interposer 3 needs to be 2 μm or more and 6 μm or less. In order to match the characteristic impedance to 50Ω, when the wiring width is 2 μm and the wiring height is 2 μm, the insulating film thickness between the wirings is 2.5 μm. The thickness of one layer including wiring is 4.5 μm, and when a five-layer interposer is formed with this thickness, the interposer 3 has a total thickness of about 25 μm.

前記の通り、インターポーザ３の厚みは総厚２５μｍ程度と薄く、そのままの状態ではＦＣ−ＢＧＡ用配線基板１と接合するのが困難であるため、支持体５を用いて剛直性を担保することが有効である。また、２μｍ程度の幅と高さを有する配線を形成するには、平坦な支持体５が必要となる。上記の理由により、図２に示すように、インターポーザ３は、剛直で平坦な支持体５上に形成される。なお、支持体５上には保護層７とシード層８を設けてもよいし、それ以外の層を設けてもよい。 As described above, the thickness of the interposer 3 is as thin as about 25 μm, and it is difficult to join the interposer 3 to the FC-BGA wiring board 1 as it is. Therefore, the support 5 can be used to ensure rigidity. It is valid. Further, in order to form a wiring having a width and height of about 2 μm, a flat support 5 is required. For the above reasons, as shown in FIG. 2, the interposer 3 is formed on a rigid and flat support 5. The protective layer 7 and the seed layer 8 may be provided on the support 5, or other layers may be provided.

（第２配線基板の製造方法）
次に図３（ａ）から図３（ｎ）を用いて、本発明の一実施形態に係る支持体５上へのインターポーザ（第２配線基板）３の製造工程の一例を説明する。 (Manufacturing method of the second wiring board)
Next, an example of a manufacturing process of the interposer (second wiring board) 3 on the support 5 according to the embodiment of the present invention will be described with reference to FIGS. 3 (a) to 3 (n).

まず、図３（ａ）に示すように、支持体５を用意する。 First, as shown in FIG. 3A, the support 5 is prepared.

次いで、図３（ｂ）に示すように、保護層７を形成しても良い。保護層７は、後の工程で支持体５を除去する際にインターポーザ３を保護するための層であり、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂であり、インターポーザ３を支持体５から剥離後に除去可能な樹脂である。また保護層7は金属膜でも良く、例えばＣｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせた金属膜でありインターポーザ３から支持体５を除去した後に除去可能な金属である。保護層７については、樹脂であればスピンコート、ラミネート等、樹脂の形状に応じて適宜形成してよく、金属であればスパッタ法、ＣＶＤ法、またはめっき等金属種や保有設備に応じて適宜形成することができる。本発明の一実施形態ではアクリル系樹脂をラミネート法により形成することができる。 Then, as shown in FIG. 3B, the protective layer 7 may be formed. The protective layer 7 is a layer for protecting the interposer 3 when the support 5 is removed in a later step, and is, for example, one of epoxy resin, acrylic resin, urethane resin, silicon resin, polyester resin, and oxetane resin. Alternatively, it is a resin in which two or more of these resins are mixed, and the interposer 3 can be removed after peeling from the support 5. The protective layer 7 may be a metal film, for example, Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO, IZO, AZO. , ZnO, PZT, TiN, Cu 3 N 4 , Cu alloy alone or a combination of a plurality of metal films, which can be removed after the support 5 is removed from the interposer 3. The protective layer 7 may be appropriately formed according to the shape of the resin, such as spin coating or laminate if it is a resin, and may be appropriately formed depending on the metal type such as sputtering method, CVD method, or plating and the equipment possessed if it is a metal. Can be formed. In one embodiment of the present invention, an acrylic resin can be formed by a laminating method.

次いで、図３（ｃ）に示すように、真空中で、保護層７上にシード層８を形成する。シード層８は配線層として形成する電解めっきの給電層として使用する。シード層８は、例えば、スパッタ法、またはＣＶＤ法などにより形成ことができる。材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成した場合を説明する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態では、例えばＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍとすることができる。 Next, as shown in FIG. 3C, a seed layer 8 is formed on the protective layer 7 in a vacuum. The seed layer 8 is used as a feeding layer for electrolytic plating formed as a wiring layer. The seed layer 8 can be formed by, for example, a sputtering method or a CVD method. Examples of the material include Cu, Ni, Al, Ti, Cr, Mo, W, Ta, Au, Ir, Ru, Pd, Pt, AlSi, AlSiCu, AlCu, NiFe, ITO, IZO, AZO, ZnO, PZT, TiN, Cu 3 N 4 , Cu alloy alone or a combination of a plurality can be applied. In the present invention, a case where a titanium layer and then a copper layer are sequentially formed by a sputtering method will be described in consideration of electrical characteristics, ease of manufacture, and cost. The total film thickness of the titanium and copper layers is preferably 1 μm or less as the feeding layer for electrolytic plating. In one embodiment of the present invention, for example, Ti: 50 nm and Cu: 300 nm can be set.

次に図３（ｄ）に示すようにレジストパターン９を形成し、電解めっきにより導体層（
第１電極）１０を形成する。導体層１０は半導体素子４と接合するための電極となる。電解めっきとしては電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μｍ以上３０μｍ以下であることが望ましい。 Next, as shown in FIG. 3D, a resist pattern 9 is formed, and a conductor layer (a conductor layer) is formed by electrolytic plating.
The first electrode) 10 is formed. The conductor layer 10 serves as an electrode for joining with the semiconductor element 4. Examples of electrolytic plating include electrolytic nickel plating, electrolytic copper plating, electrolytic chrome plating, electrolytic Pd plating, electrolytic gold plating, electrolytic rhodium plating, electrolytic iridium plating, etc. However, electrolytic copper plating is simple, inexpensive, and electric. It is desirable because it has good conductivity. The thickness of the electrolytic copper plating is preferably 1 μm or more and 30 μm or less from the viewpoint of circuit connection reliability and manufacturing cost.

次に、図３（ｅ）に示すようにレジストパターン９を除去する。 Next, the resist pattern 9 is removed as shown in FIG. 3 (e).

次に、図３（ｆ）に示すように絶縁樹脂層１１を形成する。絶縁樹脂層１１は導体層１０がその層内に埋め込まれるように形成する。絶縁樹脂層１１としては、例えば、感光性のエポキシ系樹脂をスピンコート法により形成することができる。感光性のエポキシ樹脂は比較的低温で硬化させることができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成性に優れる。絶縁樹脂層１１としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。 Next, the insulating resin layer 11 is formed as shown in FIG. 3 (f). The insulating resin layer 11 is formed so that the conductor layer 10 is embedded in the layer. As the insulating resin layer 11, for example, a photosensitive epoxy resin can be formed by a spin coating method. The photosensitive epoxy resin can be cured at a relatively low temperature, and shrinkage due to curing after formation is small, so that the subsequent fine pattern forming property is excellent. The insulating resin layer 11 can be formed by a spin coating method using a photosensitive epoxy resin, or the insulating resin film can be formed by compression curing with a vacuum laminator. In this case, the insulating resin layer 11 is flat. A good insulating film can be formed. In addition, for example, polyimide can be used as the insulating resin.

次に、図４（ｇ）に示すように、フォトリソグラフィーにより、導体層１０上の絶縁樹脂層１１に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。 Next, as shown in FIG. 4 (g), an opening is provided in the insulating resin layer 11 on the conductor layer 10 by photolithography. The openings may be subjected to plasma treatment for the purpose of removing residues during development.

次に、図４（ｈ）に示すように、開口部の表面上にシード層１２を設ける。シード層１２の構成については前述したシード層８と同様で、適宜、層構成、厚みを変更可能である。例えば、Ｔｉ：５０ｎｍとＣｕ：３００ｎｍを、この順にスパッタリング法で形成すれば良い。 Next, as shown in FIG. 4 (h), the seed layer 12 is provided on the surface of the opening. The structure of the seed layer 12 is the same as that of the seed layer 8 described above, and the layer structure and thickness can be changed as appropriate. For example, Ti: 50 nm and Cu: 300 nm may be formed in this order by a sputtering method.

次に、図４（ｉ）に示すように、シード層１２上にレジストパターン１３を形成し、形成された開口部に電解めっきにより導体層（配線層）１４を形成する。導体層１４は、インターポーザ３の内部の配線層となる。例えば、導体層１４として銅を形成すれば良い。その後、図３（ｊ）に示すようにレジストパターン１３を除去する。その後、不要なシード層１２をエッチング除去する。 Next, as shown in FIG. 4 (i), a resist pattern 13 is formed on the seed layer 12, and a conductor layer (wiring layer) 14 is formed in the formed openings by electrolytic plating. The conductor layer 14 is a wiring layer inside the interposer 3. For example, copper may be formed as the conductor layer 14. After that, the resist pattern 13 is removed as shown in FIG. 3 (j). After that, the unnecessary seed layer 12 is removed by etching.

次に、図４（ｌ）に示すように、導体層（第２電極）１５の上に最表面絶縁樹脂層１６を形成する。最表面絶縁樹脂層１６は、絶縁樹脂層１１を覆うように、露光、現像により、導体層１５が露出するように開口部を形成する。例えば、最表面絶縁樹脂層１６として感光性エポキシ樹脂を使用して、最表面絶縁樹脂層１６を形成すればよい。なお、最表面絶縁樹脂層１６は、絶縁樹脂層１１と同一材料でも構わない。 Next, as shown in FIG. 4 (l), the outermost surface insulating resin layer 16 is formed on the conductor layer (second electrode) 15. The outermost surface insulating resin layer 16 forms an opening so as to cover the insulating resin layer 11 so that the conductor layer 15 is exposed by exposure and development. For example, the outermost surface insulating resin layer 16 may be formed by using a photosensitive epoxy resin as the outermost surface insulating resin layer 16. The outermost surface insulating resin layer 16 may be made of the same material as the insulating resin layer 11.

次に、図５（ｍ）に示すように導体層１５の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層１７を設ける。例えば、表面処理層１７として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜することができる。なお、表面処理層１７には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。 Next, as shown in FIG. 5 (m), a surface treatment layer 17 is provided in order to prevent oxidation of the surface of the conductor layer 15 and improve the wettability of the solder bumps. For example, electroless Ni / Pd / Au plating can be formed as the surface treatment layer 17. An OSP (Organic Solderability Preservative surface treatment with water-soluble preflux) film may be formed on the surface treatment layer 17. Further, electroless tin plating, electroless Ni / Au plating, etc. may be appropriately selected according to the intended use.

次に、図５（ｎ）に示すように、表面処理層１７上に、半田材料を搭載した後、一度、溶融した後、冷却して固着させることで、半田バンプからなるインターポーザ３側のＦＣ−ＢＧＡ用配線基板１とインターポーザ３との接合部１８ａを得る。これにより、支持体５上に形成されたインターポーザ（第２配線基板）３が完成する。 Next, as shown in FIG. 5 (n), the solder material is mounted on the surface treatment layer 17, melted once, cooled and fixed to the FC on the interposer 3 side composed of solder bumps. -A joint portion 18a between the BGA wiring board 1 and the interposer 3 is obtained. As a result, the interposer (second wiring board) 3 formed on the support 5 is completed.

続けて、図６（ａ）から図６（ｄ）を用いて、支持体５上に形成されたインターポーザ（第２配線基板）３とＦＣ−ＢＧＡ用配線基板（第１配線基板）１の接合工程の一例を説明する。 Subsequently, using FIGS. 6 (a) to 6 (d), the interposer (second wiring board) 3 formed on the support 5 and the FC-BGA wiring board (first wiring board) 1 are joined. An example of the process will be described.

図６（ａ）に示すように、支持体５上に形成されたインターポーザ３の接合部１８ａに合わせて、ＦＣ−ＢＧＡ用配線基板１の接合部１８ｂを設計、製造したＦＣ−ＢＧＡ用配線基板１に対してインターポーザ３を配置する。 As shown in FIG. 6A, the FC-BGA wiring board for which the FC-BGA wiring board 1 joint 18b is designed and manufactured in accordance with the interposer 3 joint 18a formed on the support 5. The interposer 3 is arranged with respect to 1.

図６（ｂ）に示すように、支持体５上に形成されたインターポーザ３とＦＣ−ＢＧＡ用配線基板１を接合した後、アンダーフィル２を形成し、支持体５上に形成されたインターポーザ３とＦＣ−ＢＧＡ用配線基板１の固定し、接合部を封止する。 As shown in FIG. 6B, after joining the interposer 3 formed on the support 5 and the wiring board 1 for FC-BGA, an underfill 2 is formed, and the interposer 3 formed on the support 5 is formed. And FC-BGA wiring board 1 is fixed, and the joint is sealed.

次に図６（ｃ）に示すように、研削加工により支持体５を除去する。研削加工装置には、例えば（株）ディスコ製グラインダ ＤＦＧ８５６０とグラインディングホイール２５としてＧＦ０１ＳＥＲＩＥＳＢＲ３８５を使用することができる。保護層７の厚み方向中心付近まで研削加工することで、支持体５を除去することができる。なお、研削加工とは、被加工物に砥石などの研削可能な部材を押し当てて、表面から削り取る加工という意味で使用している。 Next, as shown in FIG. 6C, the support 5 is removed by grinding. For the grinding apparatus, for example, a grinder DFG8560 manufactured by DISCO Corporation and a GF01SERIESBR385 as the grinding wheel 25 can be used. The support 5 can be removed by grinding the protective layer 7 to the vicinity of the center in the thickness direction. The grinding process is used in the sense of pressing a grindable member such as a grindstone against the work piece and scraping it from the surface.

次に、保護層７とシード層８を除去することにより、図６（ｄ）に示すような基板を得る。例えば、保護層７として、アクリル系樹脂を用いた場合、アルカリ系溶剤（１％ＮａＯＨ、２．３％ＴＭＡＨ）によって除去する事ができる。更に、シード層８として、保護層７側からチタンと銅を用いた場合、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ（第２配線基板）３とＦＣ−ＢＧＡ用配線基板（第１配線基板）１が接合された配線基板２２を得る事ができる。 Next, the protective layer 7 and the seed layer 8 are removed to obtain a substrate as shown in FIG. 6 (d). For example, when an acrylic resin is used as the protective layer 7, it can be removed with an alkaline solvent (1% NaOH, 2.3% TMAH). Further, when titanium and copper are used from the protective layer 7 side as the seed layer 8, they can be dissolved and removed by an alkaline etching agent and an acid etching agent, respectively. In this way, it is possible to obtain the wiring board 22 to which the interposer (second wiring board) 3 and the FC-BGA wiring board (first wiring board) 1 are joined.

この後、表面に露出した導体層１０上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により配線基板２２が完成する。 After that, in order to prevent oxidation and improve the wettability of solder bumps on the conductor layer 10 exposed on the surface, electroless Ni / Pd / Au plating, OSP, electroless tin plating, electroless Ni / Au plating, etc. Surface treatment may be applied. With the above, the wiring board 22 is completed.

＜作用効果＞
本発明の製造方法によれば、支持体５の上に微細な配線層を形成し、ＦＣ−ＢＧＡ用配線基板１に接合し転写する工程を、歩留まり良く製造することが可能となり、支持体５を除去する工程の収率を向上させることができる。 <Effect>
According to the manufacturing method of the present invention, the process of forming a fine wiring layer on the support 5 and joining and transferring the wiring to the FC-BGA wiring board 1 can be manufactured with a high yield, and the support 5 can be manufactured. The yield of the step of removing the above can be improved.

また、研削による支持体５の除去においては、支持体５、保護層７の側面近傍の余分なアンダーフィル（アンダーフィルフィレット）も同時に除去可能となる。 Further, when removing the support 5 by grinding, excess underfill (underfill fillet) near the side surfaces of the support 5 and the protective layer 7 can be removed at the same time.

そのため、支持体５を剥離する方式で発生するアンダーフィルの支持体５側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。 Therefore, it is possible to avoid a decrease in yield due to poor peeling due to adhesion of the underfill to the side surface of the support 5 that occurs in the method of peeling the support 5, and the substrate can be easily manufactured.

さらに、ＦＣ−ＢＧＡ用配線基板１、支持体５上に形成されたインターポーザ３および支持体５の少なくとも一つに、反りが発生している場合においても、保護層７を設けることで、支持体５を研削する際の研削高さの面内ばらつきを許容でき、支持体５の除去不足を抑制することができる。 Further, even when warpage occurs in at least one of the FC-BGA wiring board 1, the interposer 3 and the support 5 formed on the support 5, the protective layer 7 is provided to support the support. In-plane variation in grinding height when grinding 5 can be tolerated, and insufficient removal of the support 5 can be suppressed.

＜第２の実施形態＞
次に、第２の実施形態に係る配線基板の製造方法について説明する。 <Second embodiment>
Next, a method of manufacturing the wiring board according to the second embodiment will be described.

第２の実施形態に係る配線基板の製造方法と、第１の実施形態に係る配線基板の製造方法とは類似しているが、支持体を溶解除去することおよびその前処理／後処理に関して異なることを特徴としている。そのため、図７（ａ）と（ｂ）を参照し、支持体５の除去およびその前処理／後処理について説明し、その他については省略する。 The method for manufacturing a wiring board according to the second embodiment is similar to the method for manufacturing a wiring board according to the first embodiment, but is different in terms of melting and removing the support and its pretreatment / posttreatment. It is characterized by that. Therefore, the removal of the support 5 and its pretreatment / posttreatment will be described with reference to FIGS. 7A and 7B, and the others will be omitted.

図７（ａ）に示すように、支持体５除去の前処理として、支持体５をＦＣ−ＢＧＡ用配線基板１およびインターポーザ３の支持体５を溶解する際に用いる薬液に耐性のある金属膜２３を、支持体５以外を被覆する様に１０〜５００ｎｍの厚さで形成する。例えば支持体５としてガラスを用いる場合には、溶解除去する薬液としてフッ化水素酸を用いる為、金属膜２３はクロムと、ニッケルと、ニッケルクロムから適宜選定することが好ましい。 As shown in FIG. 7A, as a pretreatment for removing the support 5, a metal film resistant to a chemical solution used when the support 5 is used to dissolve the FC-BGA wiring board 1 and the support 5 of the interposer 3. 23 is formed to have a thickness of 10 to 500 nm so as to cover other than the support 5. For example, when glass is used as the support 5, hydrofluoric acid is used as the chemical solution for dissolution and removal, so that the metal film 23 is preferably appropriately selected from chromium, nickel, and nickel chromium.

次に、図７（ｂ）に示すように支持体５を溶解除去する。例えば支持体５としてガラスを用いる場合にはフッ化水素酸でエッチングする。このときインターポーザ３およびＦＣ−ＢＧＡ用配線基板１は金属膜２３に覆われている為、溶解除去されない。 Next, the support 5 is dissolved and removed as shown in FIG. 7 (b). For example, when glass is used as the support 5, it is etched with hydrofluoric acid. At this time, since the interposer 3 and the FC-BGA wiring board 1 are covered with the metal film 23, they are not dissolved and removed.

次に、金属膜２３を除去することで図６（ｄ）に示した配線基板２２を得る。例えば金属膜２３としてクロム膜を用いる場合には、例えば、クロム膜エッチング液（日本化学産業（株）製）を用いることができる。 Next, the wiring board 22 shown in FIG. 6D is obtained by removing the metal film 23. For example, when a chromium film is used as the metal film 23, for example, a chromium film etching solution (manufactured by Nihon Kagaku Sangyo Co., Ltd.) can be used.

＜作用効果＞
支持体５の上に微細な配線層を形成し、それをＦＣ−ＢＧＡ用配線基板１に接合し搭載する本製造方法によれば、歩留まり良く製造することが可能となり、支持体５を除去する工程における収率を向上させることができる。 <Effect>
According to this manufacturing method in which a fine wiring layer is formed on the support 5 and the fine wiring layer is joined to and mounted on the FC-BGA wiring board 1, it is possible to manufacture with a good yield and the support 5 is removed. The yield in the process can be improved.

溶解による支持体５の除去においては、支持体５を剥離する方式で発生するアンダーフィルの支持体５の側面への付着などによらず支持体５の除去ができるため、剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、保護層７（例えば図６（ｂ）参照）を設けることで、支持体５を溶解する際の薬液による損傷を回避できる。 In the removal of the support 5 by melting, the support 5 can be removed regardless of the adhesion of the underfill to the side surface of the support 5 generated by the method of peeling the support 5, so that the yield is lowered due to poor peeling. This can be avoided and the substrate can be easily manufactured. Further, by providing the protective layer 7 (see, for example, FIG. 6B), damage due to the chemical solution when dissolving the support 5 can be avoided.

＜第３の実施形態＞
次に、第３の実施形態に係る配線基板の製造方法について説明する。 <Third embodiment>
Next, a method of manufacturing the wiring board according to the third embodiment will be described.

第３の実施形態に係る配線基板の製造方法と、第１の実施形態に係る配線基板の製造方法とは類似しているが、支持体を切削除去することを特徴としている。そのため、図８を参照し、支持体５の除去について説明し、その他については省略する。 The method for manufacturing a wiring board according to a third embodiment is similar to the method for manufacturing a wiring board according to a first embodiment, but is characterized in that the support is cut off. Therefore, the removal of the support 5 will be described with reference to FIG. 8, and the rest will be omitted.

図８に示すように、支持体５を切削加工により除去する。切削加工装置にはＣｉｎｃｏｍ Ｌ３２（シチズンマシナリー（株）製）を用い、切削刃２４としてはｃＢＮ（Ｃｕｂｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ：立方晶窒化ホウ素）を使用した。保護層７の厚み方向の中心付近まで研削加工することで、支持体５を除去した。なお、切削加工とは、被加工物に切削バイト、エンドミル、ドリルなどの工具を押し当てて、表面から切り削る加工という意味で使用している。 As shown in FIG. 8, the support 5 is removed by cutting. Cincom L32 (manufactured by Citizen Machinery Co., Ltd.) was used as the cutting apparatus, and cBN (Cubic Boron Nitride: cubic boron nitride) was used as the cutting blade 24. The support 5 was removed by grinding to the vicinity of the center of the protective layer 7 in the thickness direction. The cutting process is used to mean a process of cutting from the surface by pressing a tool such as a cutting tool, an end mill, or a drill against the work piece.

次に、保護層７とシード層８を除去し、図６（ｄ）に示すような配線基板を得た。 Next, the protective layer 7 and the seed layer 8 were removed to obtain a wiring board as shown in FIG. 6 (d).

＜作用効果＞
本実施形態の製造方法によれば、支持体５の上に微細な配線層を形成し、それをＦＣ−
ＢＧＡ用配線基板１に接合し搭載する方式において、歩留まり良く製造することが可能となり、支持体５を除去する工程における収率を向上させることができる。 <Effect>
According to the manufacturing method of the present embodiment, a fine wiring layer is formed on the support 5, and the FC-
In the method of joining and mounting on the wiring board 1 for BGA, it is possible to manufacture with good yield, and it is possible to improve the yield in the step of removing the support 5.

切削による支持体５の除去においては、支持体５と保護層７の側面近傍の余分なアンダーフィル（アンダーフィルフィレット）２も同時に除去可能となる。そのため、支持体５を剥離する方式で発生するアンダーフィル２の支持体５側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、ＦＣ−ＢＧＡ用配線基板１と、支持体５上に形成されたインターポーザ３と、支持体５のうちの少なくとも一つに反りが発生している場合においても、保護層７を設けることで、支持体５を切削する際の高さ（または厚さ）の面内ばらつきを許容でき、支持体５の除去不足を抑制することができる。 When removing the support 5 by cutting, the excess underfill (underfill fillet) 2 near the side surfaces of the support 5 and the protective layer 7 can also be removed at the same time. Therefore, it is possible to avoid a decrease in yield due to poor peeling due to adhesion of the underfill 2 to the side surface of the support 5, which occurs in the method of peeling the support 5, and the substrate can be easily manufactured. Further, even when at least one of the FC-BGA wiring board 1, the interposer 3 formed on the support 5, and the support 5 is warped, the protective layer 7 is provided. In-plane variation in height (or thickness) when cutting the support 5 can be tolerated, and insufficient removal of the support 5 can be suppressed.

＜第４の実施形態＞
次に、第４の実施形態に係る配線基板の製造方法について説明する。 <Fourth Embodiment>
Next, a method of manufacturing the wiring board according to the fourth embodiment will be described.

第４の実施形態に係る配線基板の製造方法と、第１の実施形態に係る配線基板の製造方法とは類似しているが、前記支持体としてその表面が圧縮によって強化された材料を用い、先の鋭利な物で打撃破壊により前記支持体の少なくとも一部を破壊することを特徴としている。そのため、図９を参照し、支持体５の除去について説明し、その他については省略する。 The method for manufacturing a wiring board according to a fourth embodiment is similar to the method for manufacturing a wiring board according to a first embodiment, but a material whose surface is reinforced by compression is used as the support. It is characterized in that at least a part of the support is destroyed by striking destruction with a sharp object. Therefore, the removal of the support 5 will be described with reference to FIG. 9, and the rest will be omitted.

図９に示すように、支持体５を打撃破壊により除去する。本実施形態では支持体５として、その表面に圧縮応力層が形成されている事によって、先端が鋭利な物による打撃で粉砕破壊する強化ガラスを用いることで、支持体５を粉砕破壊し除去することができる。例えば、Ｄｉｎｏｒｅｘ強化ガラス（日本電気硝子（株）製）を好適に使用することができる。 As shown in FIG. 9, the support 5 is removed by impact fracture. In the present embodiment, as the support 5, the support 5 is crushed and broken and removed by using tempered glass which is crushed and broken by hitting with an object having a sharp tip because a compressive stress layer is formed on the surface thereof. be able to. For example, Dinorex tempered glass (manufactured by Nippon Electric Glass Co., Ltd.) can be preferably used.

次に、保護層７とシード層８を除去することにより、図６（ｄ）に示すような配線基板２２を得た。 Next, the protective layer 7 and the seed layer 8 were removed to obtain a wiring board 22 as shown in FIG. 6 (d).

＜作用効果＞
本実施形態の製造方法によれば、支持体５の上に微細な配線層を形成し、それをＦＣ−ＢＧＡ用配線基板１に搭載する方式において、歩留まり良く製造することが可能となり、支持体５を除去する工程における収率を向上させることができる。 <Effect>
According to the manufacturing method of the present embodiment, in a method in which a fine wiring layer is formed on the support 5 and mounted on the FC-BGA wiring board 1, the support can be manufactured with a high yield. The yield in the step of removing 5 can be improved.

支持体５としてその表面が圧縮応力層によって強化されたガラス基板を用いることにより、打撃により粉砕除去することが可能となる。そのため、支持体５を剥離する方式で発生するアンダーフィルの支持体５の側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、保護層７を設けることで、支持体５を打撃により粉砕除去する際の傷や汚染を許容することができる。 By using a glass substrate whose surface is reinforced by a compressive stress layer as the support 5, it is possible to pulverize and remove the support by impact. Therefore, it is possible to avoid a decrease in yield due to poor peeling due to adhesion of the underfill to the side surface of the support 5, which is generated by the method of peeling the support 5, and the substrate can be easily manufactured. Further, by providing the protective layer 7, it is possible to tolerate scratches and contamination when the support 5 is pulverized and removed by impact.

上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。 The above-described embodiment is an example, and it goes without saying that the specific detailed structure and the like can be appropriately changed.

本発明は、端子電極のピッチが異なる配線基板とＩＣチップの間に介在し、接続可能とするインターポーザを備えた配線基板を有する半導体装置に利用可能である。 The present invention can be used in a semiconductor device having a wiring board having an interposer that is interposed between a wiring board having different pitches of terminal electrodes and an IC chip to enable connection.

１ ＦＣ−ＢＧＡ用配線基板（第１配線基板）
２、２１ アンダーフィル
３ インターポーザ（第２配線基板）
４ 半導体素子
５ 支持体
７ 保護層
８、１２ シード層
９、１３ レジストパターン
１０ 導体層（第１電極）
１１ 絶縁樹脂層
１４ 導体層（配線層）
１５ 導体層（第２電極）
１６ 最表面絶縁樹脂層
１７ 表面処理層
１８ （インターポーザ／ＦＣ−ＢＧＡの）接合部
１８ａ （インターポーザの）接合部
１８ｂ （ＦＣ−ＢＧＡ用配線基板の）接合部
２０ （半導体素子／インターポーザ）接合部
２２ 配線基板
２３ 金属膜
２４ 切削刃
２５ グラインディングホイール 1 FC-BGA wiring board (first wiring board)
2, 21 Underfill 3 Interposer (2nd wiring board)
4 Semiconductor element 5 Support 7 Protective layer 8, 12 Seed layer 9, 13 Resist pattern 10 Conductor layer (first electrode)
11 Insulation resin layer 14 Conductor layer (wiring layer)
15 Conductor layer (second electrode)
16 Outermost surface insulating resin layer 17 Surface treatment layer 18 (interposer / FC-BGA) joint 18a (interposer) joint 18b (FC-BGA wiring board) joint 20 (semiconductor element / interposer) joint 22 Wiring board 23 Metal film 24 Cutting blade 25 Grinding wheel

Claims (6)

半導体素子を実装するインターポーザと、インターポーザを実装するＦＣ−ＢＧＡ用配線基板と、を接合した配線基板の製造方法であって、
支持体上にインターポーザを形成する工程と、
ＦＣ−ＢＧＡ用配線基板にインターポーザを接合する工程と、
インターポーザと、ＦＣ−ＢＧＡ用配線基板と、の隙間にアンダーフィルを充填し固化する工程Ａと、
インターポーザから支持体を除去する工程Ｂと、を備えており、
工程Ｂは、工程Ａにおいて支持体の側面に固着したアンダーフィルがインターポーザに損傷を与えることなく支持体を除去可能な工程であることを特徴とする配線基板の製造方法。 It is a method of manufacturing a wiring board in which an interposer on which a semiconductor element is mounted and a wiring board for FC-BGA on which the interposer is mounted are joined.
The process of forming an interposer on the support and
The process of joining the interposer to the FC-BGA wiring board,
Step A of filling the gap between the interposer and the FC-BGA wiring board with underfill and solidifying it.
It includes step B of removing the support from the interposer.
Step B is a method for manufacturing a wiring board, which is a step in which the underfill fixed to the side surface of the support in step A can remove the support without damaging the interposer. 前記工程Ｂが、支持体を削り取る手段により除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the step B is a step of removing the support by means for scraping. 前記工程Ｂが、前記支持体を溶解除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 1, wherein the step B is a step of dissolving and removing the support. 前記支持体を削り取る手段が、研削加工または切削加工であることを特徴とする請求項２に記載の配線基板の製造方法。 The method for manufacturing a wiring board according to claim 2, wherein the means for scraping the support is grinding or cutting. 前記支持体がガラスであることを特徴とする請求項１〜４のいずれかに記載の配線基板の製造方法。 The method for manufacturing a wiring board according to any one of claims 1 to 4, wherein the support is made of glass. 前記工程Ｂが、前記支持体として先端が鋭利な物品で打撃することにより粉砕可能な強化ガラスを使用し、前記支持体を先端が鋭利な物品で打撃することで粉砕除去する工程であることを特徴とする請求項１に記載の配線基板の製造方法。 The step B is a step of using tempered glass that can be crushed by hitting the support with an article having a sharp tip, and crushing and removing the support by hitting the support with an article having a sharp tip. The method for manufacturing a wiring board according to claim 1.
JP2019097723A 2019-05-24 2019-05-24 Manufacturing method of wiring board Active JP7423907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019097723A JP7423907B2 (en) 2019-05-24 2019-05-24 Manufacturing method of wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019097723A JP7423907B2 (en) 2019-05-24 2019-05-24 Manufacturing method of wiring board

Publications (2)

Publication Number Publication Date
JP2020194816A true JP2020194816A (en) 2020-12-03
JP7423907B2 JP7423907B2 (en) 2024-01-30

Family

ID=73545939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019097723A Active JP7423907B2 (en) 2019-05-24 2019-05-24 Manufacturing method of wiring board

Country Status (1)

Country Link
JP (1) JP7423907B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142624A (en) * 2001-10-31 2003-05-16 Fujitsu Ltd Method for manufacturing semiconductor device incorporating passive element, relay substrate and manufacturing method therefor
JP2006269994A (en) * 2005-03-25 2006-10-05 Fujitsu Ltd Method of manufacturing wiring board
JP2009164206A (en) * 2007-12-28 2009-07-23 Spansion Llc Semiconductor device and manufacturing method thereof
JP2014011289A (en) * 2012-06-29 2014-01-20 Ibiden Co Ltd Electronic component and manufacturing method of electronic component
WO2018047861A1 (en) * 2016-09-08 2018-03-15 凸版印刷株式会社 Wiring board and method for manufacturing wiring board
JP2019054159A (en) * 2017-09-15 2019-04-04 東芝メモリ株式会社 Semiconductor device manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263234A (en) 2008-07-17 2008-10-30 Hitachi Chem Co Ltd Semiconductor chip mounting substrate, semiconductor package, and their manufacturing method
JP2012079734A (en) 2010-09-30 2012-04-19 Teramikros Inc Semiconductor unit, semiconductor device, and method of manufacturing them
JP5894875B2 (en) 2012-06-29 2016-03-30 アルバック成膜株式会社 Hole formation method
JP5994825B2 (en) 2014-08-06 2016-09-21 大日本印刷株式会社 Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142624A (en) * 2001-10-31 2003-05-16 Fujitsu Ltd Method for manufacturing semiconductor device incorporating passive element, relay substrate and manufacturing method therefor
JP2006269994A (en) * 2005-03-25 2006-10-05 Fujitsu Ltd Method of manufacturing wiring board
JP2009164206A (en) * 2007-12-28 2009-07-23 Spansion Llc Semiconductor device and manufacturing method thereof
JP2014011289A (en) * 2012-06-29 2014-01-20 Ibiden Co Ltd Electronic component and manufacturing method of electronic component
WO2018047861A1 (en) * 2016-09-08 2018-03-15 凸版印刷株式会社 Wiring board and method for manufacturing wiring board
JP2019054159A (en) * 2017-09-15 2019-04-04 東芝メモリ株式会社 Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP7423907B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP2003197673A (en) Semiconductor device and method of manufacturing the same
JP2010153822A (en) Electronic device, method of manufacturing the same, and electronic equipment
JP5423020B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US11974404B2 (en) Method of producing circuit boards
JP5590985B2 (en) Semiconductor device and manufacturing method thereof
JP7351107B2 (en) Wiring board and wiring board manufacturing method
WO2020090601A1 (en) Semiconductor packaging wiring substrate and method of manufacturing semiconductor packaging wiring substrate
WO2022124394A1 (en) Substrate unit with support, substrate unit, and method for manufacturing substrate unit with support
JP2021125565A (en) Wiring board and method for manufacturing wiring board
JP2021114534A (en) Wiring board and manufacturing method for wiring board
JP7423907B2 (en) Manufacturing method of wiring board
JP7196936B2 (en) Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device
JP2008147367A (en) Semiconductor device and its manufacturing method
JP2021097104A (en) Composite wiring board and manufacturing method for composite wiring board
JP2020202343A (en) Wiring board and method for manufacturing the same
JP2021197484A (en) Wiring board with support, wiring board and semiconductor device
JP2021158200A (en) Semiconductor device and method for manufacturing semiconductor device
JP2021190473A (en) Substrate unit, manufacturing method thereof, and manufacturing method of semiconductor device
JP2020191380A (en) Method for manufacturing wiring board
US20230254983A1 (en) Wiring board and method of producing wiring board
JP2022015382A (en) Substrate unit with support, substrate unit, semiconductor device and method for manufacturing substrate unit with support
JP2020191397A (en) Composite wiring board and method for manufacturing the same
JP2020161572A (en) Wiring substrate and method of manufacturing the same
JP2022015429A (en) Multilayer wiring board and method for manufacturing multilayer wiring board
JP2022012491A (en) Wiring board and manufacturing method of wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240101

R150 Certificate of patent or registration of utility model

Ref document number: 7423907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150