JP2020194816A - Manufacturing method for wiring board - Google Patents
Manufacturing method for wiring board Download PDFInfo
- Publication number
- JP2020194816A JP2020194816A JP2019097723A JP2019097723A JP2020194816A JP 2020194816 A JP2020194816 A JP 2020194816A JP 2019097723 A JP2019097723 A JP 2019097723A JP 2019097723 A JP2019097723 A JP 2019097723A JP 2020194816 A JP2020194816 A JP 2020194816A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- support
- interposer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 53
- 238000005304 joining Methods 0.000 claims description 16
- 238000000227 grinding Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 6
- 238000007790 scraping Methods 0.000 claims description 5
- 239000005341 toughened glass Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 77
- 239000011347 resin Substances 0.000 description 32
- 229920005989 resin Polymers 0.000 description 32
- 239000000758 substrate Substances 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 20
- 239000010949 copper Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000011295 pitch Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- -1 AlSiCu Inorganic materials 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 241001050985 Disco Species 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
近年、半導体装置の高速化と高集積化が進む中で、FC−BGA(Flip Chip−Ba11Grid Array)用配線基板に対しても、半導体素子との接続端子の狭ピッチ化と基板配線の微細化が求められている。一方、FC−BGA用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。 In recent years, as semiconductor devices have become faster and more integrated, the pitch of connection terminals with semiconductor elements has been narrowed and the board wiring has been miniaturized for FC-BGA (Flip Chip-Ba11Grid Array) wiring boards. Is required. On the other hand, the connection between the FC-BGA wiring board and the motherboard is required to be connected with connection terminals having a pitch that is almost the same as the conventional one.
この半導体素子と接続端子の狭ピッチ化と基板配線の微細化に対応するため、シリコン上に配線を形成することによりチップ接続用の基板(シリコンインターポーザ)を作製し、それをFC−BGA用配線基板に接続する方式が特許文献1に開示されている。しかしながら、シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。また、シリコンウェハは形状、サイズに制限があり、1枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価である。そのため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
In order to cope with the narrowing of the pitch of the semiconductor element and the connection terminal and the miniaturization of the board wiring, a board for chip connection (silicon interposer) is manufactured by forming the wiring on silicon, and the wiring for FC-BGA is formed.
また、FC−BGA用配線基板の表面をCMP(Chemical Mechanical Polishing、化学機械研磨)等で平坦化してから微細配線を形成する方式が特許文献2に開示されている。この方式においては、シリコンインターポーザに見られる伝送特性劣化の問題は無いが、FC−BGA用配線基板の製造不良と、難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、FC−BGA用配線基板の反りや歪みに起因した半導体素子の実装における問題がある。
Further,
また、支持基板の上に微細な配線層を形成した後、その配線層をFC−BGA基板に接合した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献3に開示されている。この方式では、伝送特劣化の問題や、FC−BGA用配線基板と微細な配線層を別々に形成するため合算で収率が低下する問題はない。しかしながら、支持基板の上に微細な配線層を形成し、FC−BGA基板に接合しようとすると、次のような問題があった。
Further,
すなわち、FC−BGA用配線基板に、支持基板上に形成した配線層(インターポーザ)を接合した後に支持基板を剥離するが、その工程において不良が発生し、収率が低下する問題があった。その原因は、FC−BGA用配線基板とインターポーザを接合した後、それらの隙間にアンダーフィルを充填し固化する際に、インターポーザの支持基板の側面にもアンダーフィルが固着するためである。この支持基板の側面に固着したアンダーフィルがあると、支持基板をインターポーザから引き剥がす時に、インターポーザが損傷を受ける場合があった。 That is, the support substrate is peeled off after joining the wiring layer (interposer) formed on the support substrate to the FC-BGA wiring board, but there is a problem that a defect occurs in the process and the yield is lowered. The reason is that when the FC-BGA wiring board and the interposer are joined and then the gaps between them are filled with the underfill and solidified, the underfill also adheres to the side surface of the support board of the interposer. If there is an underfill stuck to the side surface of the support substrate, the interposer may be damaged when the support substrate is peeled off from the interposer.
また、微細な配線層と比較して、厚く剛性の高い支持基板をインターポーザから剥離する際、インターポーザが損傷を受けない様にするために、高い精度で加工制御する必要が生じていた。 In addition, when the support substrate, which is thicker and more rigid than the fine wiring layer, is peeled off from the interposer, it is necessary to control the processing with high accuracy so that the interposer is not damaged.
本発明は、上記問題点に鑑みてなされたものであり、支持基板の上に微細な配線層を形成し、支持基板から配線層をFC−BGA基板に転写して搭載する配線基板の製造方法において、支持基板を配線層から分離する工程における収率を向上させることにより、歩留まり良く製造できる配線基板の製造方法を提供することを課題とする。 The present invention has been made in view of the above problems, and is a method for manufacturing a wiring board in which a fine wiring layer is formed on a support substrate and the wiring layer is transferred from the support substrate to an FC-BGA substrate and mounted. In the present invention, it is an object of the present invention to provide a method for manufacturing a wiring board that can be manufactured with a high yield by improving the yield in the step of separating the support substrate from the wiring layer.
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、半導体素子を実装するインターポーザと、インターポーザを実装するFC−BGA用配線基板と、を接合した配線基板の製造方法であって、
支持体上にインターポーザを形成する工程と、
FC−BGA用配線基板にインターポーザを接合する工程と、
インターポーザと、FC−BGA用配線基板と、の隙間にアンダーフィルを充填し固化する工程Aと、
インターポーザから支持体を除去する工程Bと、を備えており、
工程Bは、工程Aにおいて支持体の側面に固着したアンダーフィルがインターポーザに損傷を与えることなく支持体を除去可能な工程であることを特徴とする配線基板の製造方法である。
As a means for solving the above problems, the invention according to
The process of forming an interposer on the support and
The process of joining the interposer to the FC-BGA wiring board,
Step A of filling the gap between the interposer and the FC-BGA wiring board with underfill and solidifying it.
It includes step B of removing the support from the interposer.
The step B is a method for manufacturing a wiring board, which is a step in which the underfill fixed to the side surface of the support in the step A can remove the support without damaging the interposer.
また、請求項2に記載の発明は、前記工程Bが、支持体を削り取る手段により除去する工程であることを特徴とする請求項1に記載の配線基板の製造方法である。
The invention according to
また、請求項3に記載の発明は、前記工程Bが、前記支持体を溶解除去する工程であることを特徴とする請求項1に記載の配線基板の製造方法である。
The invention according to
また、請求項4に記載の発明は、前記支持体を削り取る手段が、研削加工または切削加工であることを特徴とする請求項2に記載の配線基板の製造方法である。
The invention according to
また、請求項5に記載の発明は、前記支持体がガラスであることを特徴とする請求項1〜4のいずれかに記載の配線基板の製造方法である。
The invention according to
また、請求項6に記載の発明は、前記工程Bが、前記支持体として先端が鋭利な物品で打撃することにより粉砕可能な強化ガラスを使用し、前記支持体を先端が鋭利な物品で打撃することで粉砕除去する工程であることを特徴とする請求項1に記載の配線基板の製造方法である。
Further, in the invention of claim 6, the step B uses tempered glass that can be crushed by hitting the support with an article having a sharp tip, and hits the support with an article having a sharp tip. The method for manufacturing a wiring substrate according to
本発明の配線基板の製造方法によれば、支持体上に形成したインターポーザを、FC−BGA用配線基板に接合した後、インターポーザとFC−BGA用配線基板との間に形成された隙間にアンダーフィルを充填・固化させる際に、支持体の側面に固着したアンダーフィルが、支持体をインターポーザから引き剥がす際に、インターポーザに損傷を与えるのを防止することができる。具体的には、支持体をインターポーザから除去する手段が、支持体を、研削加工または切削加工または溶解または粉砕など、容易な加工制御によって除去できる手段であるため、工程の収率を向上させることが可能となる。そのため、配線基板を歩留まり良く製造できる。 According to the method for manufacturing a wiring board of the present invention, after the interposer formed on the support is joined to the FC-BGA wiring board, the gap formed between the interposer and the FC-BGA wiring board is under. It is possible to prevent the underfill adhering to the side surface of the support when the fill is filled and solidified from damaging the interposer when the support is peeled off from the interposer. Specifically, since the means for removing the support from the interposer is a means for removing the support by easy processing control such as grinding or cutting or melting or crushing, the yield of the process is improved. Is possible. Therefore, the wiring board can be manufactured with a good yield.
以下に、本発明の一実施形態に関わる配線基板とその製造方法について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。 Hereinafter, a wiring board and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings. However, in each of the figures described below, the parts corresponding to each other are designated by the same reference numerals, and the description of the overlapping parts will be omitted as appropriate. In addition, each drawing is exaggerated as appropriate for ease of explanation.
<第1の実施形態>
図1は、本発明に係る配線基板に半導体素子4を実装した半導体パッケージの一例を示す断面図である。
<First Embodiment>
FIG. 1 is a cross-sectional view showing an example of a semiconductor package in which a
本発明の半導体パッケージは、FC−BGA用配線基板(第1配線基板)1の一方の面に、樹脂と配線とが交互に積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄いインターポーザ(第2配線基板)3が、はんだバンプまたは銅ポスト(銅ピラー)または金バンプなどからなる接合部18で接合されている。
The semiconductor package of the present invention has a fine wiring layer formed only of a build-up wiring layer in which resin and wiring are alternately laminated on one surface of a FC-BGA wiring board (first wiring board) 1. The thin interposer (second wiring board) 3 provided is joined by a
また、FC−BGA用配線基板1とインターポーザ3との間隙が絶縁性の接着部材としてのアンダーフィル2で埋め込まれている。
Further, the gap between the FC-
さらに、インターポーザ3の、FC−BGA用配線基板1とは逆側の面に半導体素子4が銅ピラー及びその先端の半田からなる接合部20で接合され、半導体素子4とインターポーザ3との間隙はアンダーフィル21で埋め込まれている。
Further, the
アンダーフィル2は、FC−BGA用配線基板1とインターポーザ3とを固定し、接合部18を封止するために用いられる接着材料である。アンダーフィル2としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。また、アンダーフィル2は、液状の樹脂を充填させることで形成される。
The
アンダーフィル21は半導体素子4とインターポーザ3とを固定及び接合部20を封止するために用いられる接着剤であり、アンダーフィル2と同様の材料で構成される。また、接合後に形成される隙間に毛細管現象を利用して液状の樹脂を充填させるアンダーフィル2やアンダーフィル21の代わりに、接合前にシート状のファルムを予め配置し、接合時に空間を充填する異方性導電フィルム(ACF)、またはフィルム状接続材料(NCF)や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト(NCP)などを用いてもよい。
The underfill 21 is an adhesive used for fixing the
インターポーザ3と半導体素子4との接合部20の個々の間隔は、インターポーザ3とFC−BGA配線基板1との接合部18の個々の間隔よりも狭いことが一般的である。そのため、インターポーザ3において、半導体素子4を接合する側の方が、FC−BGA用配線基板1と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ(HBM)の使用に対応するためには、インターポーザ3では配線幅を2μm以上6μm以下にする必要がある。特性インピーダンスを50Ωにあわせるためには、配線幅が2μm、配線高さ2μmの場合、配線間の絶縁膜厚は2.5μmとなる。配線も含めた1層の厚さは4.5μmとなり、この厚さで5層のインターポーザを形成する場合、総厚25μm程度のインターポーザ3となる。
The individual distance between the joint portion 20 between the
前記の通り、インターポーザ3の厚みは総厚25μm程度と薄く、そのままの状態ではFC−BGA用配線基板1と接合するのが困難であるため、支持体5を用いて剛直性を担保することが有効である。また、2μm程度の幅と高さを有する配線を形成するには、平坦な支持体5が必要となる。上記の理由により、図2に示すように、インターポーザ3は、剛直で平坦な支持体5上に形成される。なお、支持体5上には保護層7とシード層8を設けてもよいし、それ以外の層を設けてもよい。
As described above, the thickness of the
(第2配線基板の製造方法)
次に図3(a)から図3(n)を用いて、本発明の一実施形態に係る支持体5上へのインターポーザ(第2配線基板)3の製造工程の一例を説明する。
(Manufacturing method of the second wiring board)
Next, an example of a manufacturing process of the interposer (second wiring board) 3 on the
まず、図3(a)に示すように、支持体5を用意する。
First, as shown in FIG. 3A, the
次いで、図3(b)に示すように、保護層7を形成しても良い。保護層7は、後の工程で支持体5を除去する際にインターポーザ3を保護するための層であり、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂であり、インターポーザ3を支持体5から剥離後に除去可能な樹脂である。また保護層7は金属膜でも良く、例えばCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金単体もしくは複数組み合わせた金属膜でありインターポーザ3から支持体5を除去した後に除去可能な金属である。保護層7については、樹脂であればスピンコート、ラミネート等、樹脂の形状に応じて適宜形成してよく、金属であればスパッタ法、CVD法、またはめっき等金属種や保有設備に応じて適宜形成することができる。本発明の一実施形態ではアクリル系樹脂をラミネート法により形成することができる。
Then, as shown in FIG. 3B, the
次いで、図3(c)に示すように、真空中で、保護層7上にシード層8を形成する。シード層8は配線層として形成する電解めっきの給電層として使用する。シード層8は、例えば、スパッタ法、またはCVD法などにより形成ことができる。材料としては、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成した場合を説明する。チタンと銅層の合計の膜厚は、電解めっきの給電層として1μm以下とするのが好ましい。本発明の一実施形態では、例えばTi:50nm、Cu:300nmとすることができる。
Next, as shown in FIG. 3C, a
次に図3(d)に示すようにレジストパターン9を形成し、電解めっきにより導体層(
第1電極)10を形成する。導体層10は半導体素子4と接合するための電極となる。電解めっきとしては電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、1μm以上30μm以下であることが望ましい。
Next, as shown in FIG. 3D, a resist pattern 9 is formed, and a conductor layer (a conductor layer) is formed by electrolytic plating.
The first electrode) 10 is formed. The
次に、図3(e)に示すようにレジストパターン9を除去する。 Next, the resist pattern 9 is removed as shown in FIG. 3 (e).
次に、図3(f)に示すように絶縁樹脂層11を形成する。絶縁樹脂層11は導体層10がその層内に埋め込まれるように形成する。絶縁樹脂層11としては、例えば、感光性のエポキシ系樹脂をスピンコート法により形成することができる。感光性のエポキシ樹脂は比較的低温で硬化させることができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成性に優れる。絶縁樹脂層11としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。
Next, the insulating
次に、図4(g)に示すように、フォトリソグラフィーにより、導体層10上の絶縁樹脂層11に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
Next, as shown in FIG. 4 (g), an opening is provided in the insulating
次に、図4(h)に示すように、開口部の表面上にシード層12を設ける。シード層12の構成については前述したシード層8と同様で、適宜、層構成、厚みを変更可能である。例えば、Ti:50nmとCu:300nmを、この順にスパッタリング法で形成すれば良い。
Next, as shown in FIG. 4 (h), the
次に、図4(i)に示すように、シード層12上にレジストパターン13を形成し、形成された開口部に電解めっきにより導体層(配線層)14を形成する。導体層14は、インターポーザ3の内部の配線層となる。例えば、導体層14として銅を形成すれば良い。その後、図3(j)に示すようにレジストパターン13を除去する。その後、不要なシード層12をエッチング除去する。
Next, as shown in FIG. 4 (i), a resist
次に、図4(l)に示すように、導体層(第2電極)15の上に最表面絶縁樹脂層16を形成する。最表面絶縁樹脂層16は、絶縁樹脂層11を覆うように、露光、現像により、導体層15が露出するように開口部を形成する。例えば、最表面絶縁樹脂層16として感光性エポキシ樹脂を使用して、最表面絶縁樹脂層16を形成すればよい。なお、最表面絶縁樹脂層16は、絶縁樹脂層11と同一材料でも構わない。
Next, as shown in FIG. 4 (l), the outermost surface insulating
次に、図5(m)に示すように導体層15の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層17を設ける。例えば、表面処理層17として無電解Ni/Pd/Auめっきを成膜することができる。なお、表面処理層17には、OSP(Organic Solderability Preservative 水溶性プレフラックスによる表面処理)膜を形成してもよい。また、無電解スズめっき、無電解Ni/Auめっきなどから適宜用途に応じて選択しても良い。
Next, as shown in FIG. 5 (m), a
次に、図5(n)に示すように、表面処理層17上に、半田材料を搭載した後、一度、溶融した後、冷却して固着させることで、半田バンプからなるインターポーザ3側のFC−BGA用配線基板1とインターポーザ3との接合部18aを得る。これにより、支持体5上に形成されたインターポーザ(第2配線基板)3が完成する。
Next, as shown in FIG. 5 (n), the solder material is mounted on the
続けて、図6(a)から図6(d)を用いて、支持体5上に形成されたインターポーザ(第2配線基板)3とFC−BGA用配線基板(第1配線基板)1の接合工程の一例を説明する。
Subsequently, using FIGS. 6 (a) to 6 (d), the interposer (second wiring board) 3 formed on the
図6(a)に示すように、支持体5上に形成されたインターポーザ3の接合部18aに合わせて、FC−BGA用配線基板1の接合部18bを設計、製造したFC−BGA用配線基板1に対してインターポーザ3を配置する。
As shown in FIG. 6A, the FC-BGA wiring board for which the FC-
図6(b)に示すように、支持体5上に形成されたインターポーザ3とFC−BGA用配線基板1を接合した後、アンダーフィル2を形成し、支持体5上に形成されたインターポーザ3とFC−BGA用配線基板1の固定し、接合部を封止する。
As shown in FIG. 6B, after joining the
次に図6(c)に示すように、研削加工により支持体5を除去する。研削加工装置には、例えば(株)ディスコ製グラインダ DFG8560とグラインディングホイール25としてGF01SERIESBR385を使用することができる。保護層7の厚み方向中心付近まで研削加工することで、支持体5を除去することができる。なお、研削加工とは、被加工物に砥石などの研削可能な部材を押し当てて、表面から削り取る加工という意味で使用している。
Next, as shown in FIG. 6C, the
次に、保護層7とシード層8を除去することにより、図6(d)に示すような基板を得る。例えば、保護層7として、アクリル系樹脂を用いた場合、アルカリ系溶剤(1%NaOH、2.3%TMAH)によって除去する事ができる。更に、シード層8として、保護層7側からチタンと銅を用いた場合、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、インターポーザ(第2配線基板)3とFC−BGA用配線基板(第1配線基板)1が接合された配線基板22を得る事ができる。
Next, the
この後、表面に露出した導体層10上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。以上により配線基板22が完成する。
After that, in order to prevent oxidation and improve the wettability of solder bumps on the
<作用効果>
本発明の製造方法によれば、支持体5の上に微細な配線層を形成し、FC−BGA用配線基板1に接合し転写する工程を、歩留まり良く製造することが可能となり、支持体5を除去する工程の収率を向上させることができる。
<Effect>
According to the manufacturing method of the present invention, the process of forming a fine wiring layer on the
また、研削による支持体5の除去においては、支持体5、保護層7の側面近傍の余分なアンダーフィル(アンダーフィルフィレット)も同時に除去可能となる。
Further, when removing the
そのため、支持体5を剥離する方式で発生するアンダーフィルの支持体5側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。
Therefore, it is possible to avoid a decrease in yield due to poor peeling due to adhesion of the underfill to the side surface of the
さらに、FC−BGA用配線基板1、支持体5上に形成されたインターポーザ3および支持体5の少なくとも一つに、反りが発生している場合においても、保護層7を設けることで、支持体5を研削する際の研削高さの面内ばらつきを許容でき、支持体5の除去不足を抑制することができる。
Further, even when warpage occurs in at least one of the FC-
<第2の実施形態>
次に、第2の実施形態に係る配線基板の製造方法について説明する。
<Second embodiment>
Next, a method of manufacturing the wiring board according to the second embodiment will be described.
第2の実施形態に係る配線基板の製造方法と、第1の実施形態に係る配線基板の製造方法とは類似しているが、支持体を溶解除去することおよびその前処理/後処理に関して異なることを特徴としている。そのため、図7(a)と(b)を参照し、支持体5の除去およびその前処理/後処理について説明し、その他については省略する。
The method for manufacturing a wiring board according to the second embodiment is similar to the method for manufacturing a wiring board according to the first embodiment, but is different in terms of melting and removing the support and its pretreatment / posttreatment. It is characterized by that. Therefore, the removal of the
図7(a)に示すように、支持体5除去の前処理として、支持体5をFC−BGA用配線基板1およびインターポーザ3の支持体5を溶解する際に用いる薬液に耐性のある金属膜23を、支持体5以外を被覆する様に10〜500nmの厚さで形成する。例えば支持体5としてガラスを用いる場合には、溶解除去する薬液としてフッ化水素酸を用いる為、金属膜23はクロムと、ニッケルと、ニッケルクロムから適宜選定することが好ましい。
As shown in FIG. 7A, as a pretreatment for removing the
次に、図7(b)に示すように支持体5を溶解除去する。例えば支持体5としてガラスを用いる場合にはフッ化水素酸でエッチングする。このときインターポーザ3およびFC−BGA用配線基板1は金属膜23に覆われている為、溶解除去されない。
Next, the
次に、金属膜23を除去することで図6(d)に示した配線基板22を得る。例えば金属膜23としてクロム膜を用いる場合には、例えば、クロム膜エッチング液(日本化学産業(株)製)を用いることができる。
Next, the
<作用効果>
支持体5の上に微細な配線層を形成し、それをFC−BGA用配線基板1に接合し搭載する本製造方法によれば、歩留まり良く製造することが可能となり、支持体5を除去する工程における収率を向上させることができる。
<Effect>
According to this manufacturing method in which a fine wiring layer is formed on the
溶解による支持体5の除去においては、支持体5を剥離する方式で発生するアンダーフィルの支持体5の側面への付着などによらず支持体5の除去ができるため、剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、保護層7(例えば図6(b)参照)を設けることで、支持体5を溶解する際の薬液による損傷を回避できる。
In the removal of the
<第3の実施形態>
次に、第3の実施形態に係る配線基板の製造方法について説明する。
<Third embodiment>
Next, a method of manufacturing the wiring board according to the third embodiment will be described.
第3の実施形態に係る配線基板の製造方法と、第1の実施形態に係る配線基板の製造方法とは類似しているが、支持体を切削除去することを特徴としている。そのため、図8を参照し、支持体5の除去について説明し、その他については省略する。
The method for manufacturing a wiring board according to a third embodiment is similar to the method for manufacturing a wiring board according to a first embodiment, but is characterized in that the support is cut off. Therefore, the removal of the
図8に示すように、支持体5を切削加工により除去する。切削加工装置にはCincom L32(シチズンマシナリー(株)製)を用い、切削刃24としてはcBN(Cubic Boron Nitride:立方晶窒化ホウ素)を使用した。保護層7の厚み方向の中心付近まで研削加工することで、支持体5を除去した。なお、切削加工とは、被加工物に切削バイト、エンドミル、ドリルなどの工具を押し当てて、表面から切り削る加工という意味で使用している。
As shown in FIG. 8, the
次に、保護層7とシード層8を除去し、図6(d)に示すような配線基板を得た。
Next, the
<作用効果>
本実施形態の製造方法によれば、支持体5の上に微細な配線層を形成し、それをFC−
BGA用配線基板1に接合し搭載する方式において、歩留まり良く製造することが可能となり、支持体5を除去する工程における収率を向上させることができる。
<Effect>
According to the manufacturing method of the present embodiment, a fine wiring layer is formed on the
In the method of joining and mounting on the
切削による支持体5の除去においては、支持体5と保護層7の側面近傍の余分なアンダーフィル(アンダーフィルフィレット)2も同時に除去可能となる。そのため、支持体5を剥離する方式で発生するアンダーフィル2の支持体5側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、FC−BGA用配線基板1と、支持体5上に形成されたインターポーザ3と、支持体5のうちの少なくとも一つに反りが発生している場合においても、保護層7を設けることで、支持体5を切削する際の高さ(または厚さ)の面内ばらつきを許容でき、支持体5の除去不足を抑制することができる。
When removing the
<第4の実施形態>
次に、第4の実施形態に係る配線基板の製造方法について説明する。
<Fourth Embodiment>
Next, a method of manufacturing the wiring board according to the fourth embodiment will be described.
第4の実施形態に係る配線基板の製造方法と、第1の実施形態に係る配線基板の製造方法とは類似しているが、前記支持体としてその表面が圧縮によって強化された材料を用い、先の鋭利な物で打撃破壊により前記支持体の少なくとも一部を破壊することを特徴としている。そのため、図9を参照し、支持体5の除去について説明し、その他については省略する。
The method for manufacturing a wiring board according to a fourth embodiment is similar to the method for manufacturing a wiring board according to a first embodiment, but a material whose surface is reinforced by compression is used as the support. It is characterized in that at least a part of the support is destroyed by striking destruction with a sharp object. Therefore, the removal of the
図9に示すように、支持体5を打撃破壊により除去する。本実施形態では支持体5として、その表面に圧縮応力層が形成されている事によって、先端が鋭利な物による打撃で粉砕破壊する強化ガラスを用いることで、支持体5を粉砕破壊し除去することができる。例えば、Dinorex強化ガラス(日本電気硝子(株)製)を好適に使用することができる。
As shown in FIG. 9, the
次に、保護層7とシード層8を除去することにより、図6(d)に示すような配線基板22を得た。
Next, the
<作用効果>
本実施形態の製造方法によれば、支持体5の上に微細な配線層を形成し、それをFC−BGA用配線基板1に搭載する方式において、歩留まり良く製造することが可能となり、支持体5を除去する工程における収率を向上させることができる。
<Effect>
According to the manufacturing method of the present embodiment, in a method in which a fine wiring layer is formed on the
支持体5としてその表面が圧縮応力層によって強化されたガラス基板を用いることにより、打撃により粉砕除去することが可能となる。そのため、支持体5を剥離する方式で発生するアンダーフィルの支持体5の側面への付着などによる剥離不良による歩留まり低下を回避することができ、容易に基板製造ができる。さらに、保護層7を設けることで、支持体5を打撃により粉砕除去する際の傷や汚染を許容することができる。
By using a glass substrate whose surface is reinforced by a compressive stress layer as the
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。 The above-described embodiment is an example, and it goes without saying that the specific detailed structure and the like can be appropriately changed.
本発明は、端子電極のピッチが異なる配線基板とICチップの間に介在し、接続可能とするインターポーザを備えた配線基板を有する半導体装置に利用可能である。 The present invention can be used in a semiconductor device having a wiring board having an interposer that is interposed between a wiring board having different pitches of terminal electrodes and an IC chip to enable connection.
1 FC−BGA用配線基板(第1配線基板)
2、21 アンダーフィル
3 インターポーザ(第2配線基板)
4 半導体素子
5 支持体
7 保護層
8、12 シード層
9、13 レジストパターン
10 導体層(第1電極)
11 絶縁樹脂層
14 導体層(配線層)
15 導体層(第2電極)
16 最表面絶縁樹脂層
17 表面処理層
18 (インターポーザ/FC−BGAの)接合部
18a (インターポーザの)接合部
18b (FC−BGA用配線基板の)接合部
20 (半導体素子/インターポーザ)接合部
22 配線基板
23 金属膜
24 切削刃
25 グラインディングホイール
1 FC-BGA wiring board (first wiring board)
2, 21
11
15 Conductor layer (second electrode)
16 Outermost surface insulating
Claims (6)
支持体上にインターポーザを形成する工程と、
FC−BGA用配線基板にインターポーザを接合する工程と、
インターポーザと、FC−BGA用配線基板と、の隙間にアンダーフィルを充填し固化する工程Aと、
インターポーザから支持体を除去する工程Bと、を備えており、
工程Bは、工程Aにおいて支持体の側面に固着したアンダーフィルがインターポーザに損傷を与えることなく支持体を除去可能な工程であることを特徴とする配線基板の製造方法。 It is a method of manufacturing a wiring board in which an interposer on which a semiconductor element is mounted and a wiring board for FC-BGA on which the interposer is mounted are joined.
The process of forming an interposer on the support and
The process of joining the interposer to the FC-BGA wiring board,
Step A of filling the gap between the interposer and the FC-BGA wiring board with underfill and solidifying it.
It includes step B of removing the support from the interposer.
Step B is a method for manufacturing a wiring board, which is a step in which the underfill fixed to the side surface of the support in step A can remove the support without damaging the interposer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019097723A JP7423907B2 (en) | 2019-05-24 | 2019-05-24 | Manufacturing method of wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019097723A JP7423907B2 (en) | 2019-05-24 | 2019-05-24 | Manufacturing method of wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020194816A true JP2020194816A (en) | 2020-12-03 |
JP7423907B2 JP7423907B2 (en) | 2024-01-30 |
Family
ID=73545939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019097723A Active JP7423907B2 (en) | 2019-05-24 | 2019-05-24 | Manufacturing method of wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7423907B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142624A (en) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | Method for manufacturing semiconductor device incorporating passive element, relay substrate and manufacturing method therefor |
JP2006269994A (en) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | Method of manufacturing wiring board |
JP2009164206A (en) * | 2007-12-28 | 2009-07-23 | Spansion Llc | Semiconductor device and manufacturing method thereof |
JP2014011289A (en) * | 2012-06-29 | 2014-01-20 | Ibiden Co Ltd | Electronic component and manufacturing method of electronic component |
WO2018047861A1 (en) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | Wiring board and method for manufacturing wiring board |
JP2019054159A (en) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | Semiconductor device manufacturing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263234A (en) | 2008-07-17 | 2008-10-30 | Hitachi Chem Co Ltd | Semiconductor chip mounting substrate, semiconductor package, and their manufacturing method |
JP2012079734A (en) | 2010-09-30 | 2012-04-19 | Teramikros Inc | Semiconductor unit, semiconductor device, and method of manufacturing them |
JP5894875B2 (en) | 2012-06-29 | 2016-03-30 | アルバック成膜株式会社 | Hole formation method |
JP5994825B2 (en) | 2014-08-06 | 2016-09-21 | 大日本印刷株式会社 | Through electrode substrate, manufacturing method thereof, and semiconductor device using the through electrode substrate |
-
2019
- 2019-05-24 JP JP2019097723A patent/JP7423907B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142624A (en) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | Method for manufacturing semiconductor device incorporating passive element, relay substrate and manufacturing method therefor |
JP2006269994A (en) * | 2005-03-25 | 2006-10-05 | Fujitsu Ltd | Method of manufacturing wiring board |
JP2009164206A (en) * | 2007-12-28 | 2009-07-23 | Spansion Llc | Semiconductor device and manufacturing method thereof |
JP2014011289A (en) * | 2012-06-29 | 2014-01-20 | Ibiden Co Ltd | Electronic component and manufacturing method of electronic component |
WO2018047861A1 (en) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | Wiring board and method for manufacturing wiring board |
JP2019054159A (en) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | Semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP7423907B2 (en) | 2024-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003197673A (en) | Semiconductor device and method of manufacturing the same | |
JP2010153822A (en) | Electronic device, method of manufacturing the same, and electronic equipment | |
JP5423020B2 (en) | SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
US11974404B2 (en) | Method of producing circuit boards | |
JP5590985B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2022124394A1 (en) | Substrate unit with support, substrate unit, and method for manufacturing substrate unit with support | |
WO2020090601A1 (en) | Semiconductor packaging wiring substrate and method of manufacturing semiconductor packaging wiring substrate | |
JP7497576B2 (en) | Wiring board and method for manufacturing the same | |
JP7351107B2 (en) | Wiring board and wiring board manufacturing method | |
JP2021114534A (en) | Wiring board and manufacturing method for wiring board | |
JP7423907B2 (en) | Manufacturing method of wiring board | |
JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
JP2008147367A (en) | Semiconductor device and its manufacturing method | |
JP2021097104A (en) | Composite wiring board and manufacturing method for composite wiring board | |
JP2021197484A (en) | Wiring board with support, wiring board and semiconductor device | |
JP2021158200A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2021190473A (en) | Substrate unit, manufacturing method thereof, and manufacturing method of semiconductor device | |
JP2020191380A (en) | Method for manufacturing wiring board | |
US20230254983A1 (en) | Wiring board and method of producing wiring board | |
JP2022015382A (en) | Substrate unit with support, substrate unit, semiconductor device and method for manufacturing substrate unit with support | |
JP2020191397A (en) | Composite wiring board and method for manufacturing the same | |
JP2020161572A (en) | Wiring substrate and method of manufacturing the same | |
JP2022015429A (en) | Multilayer wiring board and method for manufacturing multilayer wiring board | |
JP2022012491A (en) | Wiring board and manufacturing method of wiring board | |
JP2021150306A (en) | Wiring substrate and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7423907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |