JP2020191380A - Method for manufacturing wiring board - Google Patents
Method for manufacturing wiring board Download PDFInfo
- Publication number
- JP2020191380A JP2020191380A JP2019096087A JP2019096087A JP2020191380A JP 2020191380 A JP2020191380 A JP 2020191380A JP 2019096087 A JP2019096087 A JP 2019096087A JP 2019096087 A JP2019096087 A JP 2019096087A JP 2020191380 A JP2020191380 A JP 2020191380A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- support
- layer
- wiring
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 68
- 229920005989 resin Polymers 0.000 claims abstract description 68
- 238000007789 sealing Methods 0.000 claims abstract description 40
- 238000005304 joining Methods 0.000 claims abstract description 17
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011521 glass Substances 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 81
- 239000004065 semiconductor Substances 0.000 description 23
- 239000004020 conductor Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 239000002335 surface treatment layer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 239000003755 preservative agent Substances 0.000 description 2
- 230000002335 preservative effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- -1 AlSiCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Abstract
Description
本発明は配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board.
近年半導体装置の高速、高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ-Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体チップと接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線形成してチップ接続用の基板（シリコンインターポーザ）として、それぞれＦＣ−ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。また、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成する方式が特許文献２に開示されている。また、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板な形成する方式が特許文献３に開示されている。
In recent years, with the progress of high speed and high integration of semiconductor devices, the pitch of connection terminals with semiconductor chips has been narrowed and the board wiring has been miniaturized for FC-BGA (Flip Chip-Ball Grid Array) wiring boards. It has been demanded. On the other hand, the connection between the FC-BGA wiring board and the motherboard is required to be connected with connection terminals having a pitch that is almost the same as the conventional one. In order to narrow the pitch of the semiconductor chip and connection terminals and miniaturize the board wiring, a method of forming wiring on silicon and connecting it to the FC-BGA wiring board as a chip connection board (silicon interposer) is patented. It is disclosed in
特許文献１に記載されるように、シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
As described in
また、特許文献２に記載されるように、ＦＣ−ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化の問題は無いが、ＦＣ−ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との合算で収率が低下する問題や、ＦＣ−ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
Further, as described in
一方、特許文献３に記載されるように、支持体の上に微細な配線層を形成しＦＣ−ＢＧＡ用基板に搭載し、支持体を剥離する方式がある。
On the other hand, as described in
図１１、図１２、図１３は特許文献３の一実施形態に係る第一配線基板（ＦＣ−ＢＧＡ用配線基板）と第二配線基板（インターポーザ）の接合方法の一例を示す模式的断面図である。
11, 12, and 13 are schematic cross-sectional views showing an example of a method of joining a first wiring board (FC-BGA wiring board) and a second wiring board (interposer) according to an embodiment of
図１１（ａ）に示すように、支持体５上に形成された第二配線基板（インターポーザ）３の第二配線基板接合部１８ａに合わせて第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の第一配線基板接合部１８ｂを設計、製造した第一配線基板（ＦＣ−ＢＧＡ用配線基板）１に対して支持体５上に形成された第二配線基板（インターポーザ）３を配置し、図１１（ｂ）に示すように、支持体５上に形成された第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１を接合した後、封止樹脂（アンダーフィル）２を形成し支持体５上に形成された第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の固定、及び、接合部１８を封止する。
As shown in FIG. 11A, the first wiring board (FC-BGA wiring board) 1 is aligned with the second
次に図１２（ｃ）に示すように、支持体５を剥離するために、剥離層６にＵＶ光であるレーザ光２０を照射する。支持体５の背面より、すなわち、支持体５の第一配線基板（ＦＣ−ＢＧＡ用配線基板）１とは逆側の面からレーザ光２０を支持体５との界面に形成され
た剥離層６に照射し、支持体５の剥離を行うが、支持体５側面が封止樹脂（アンダーフィル）２によって覆われていることで、図１２（ｄ）に示すように支持体５の剥離が困難となり、無理剥離すると第二配線基板（インターポーザ）３で断線、樹脂のクラックが発生してしまい収率が低下する問題があった。微細な配線層を持つ第二配線基板（インターポーザ）３の薄く剛性の低いものから、厚く剛性の高い支持体５を剥離するので、剥離時には、封止樹脂（アンダーフィル）２が、支持体５の側面になるべく付着していないように、製造工程を高精度に制御する必要があった。
Next, as shown in FIG. 12 (c), in order to peel off the
そこで本発明は、上記問題に鑑みなされたものであり、支持体の上に微細な配線層を形成したものをＦＣ−ＢＧＡ基板に搭載し支持体を剥離してできる配線基板の製造において、支持基板を剥離する工程における収率を向上させ、歩留まりがいい配線基板の製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and is supported in the manufacture of a wiring board formed by mounting a fine wiring layer formed on a support on an FC-BGA substrate and peeling off the support. It is an object of the present invention to improve the yield in the step of peeling a substrate and to provide a method for manufacturing a wiring board having a good yield.
本発明は上記課題を解決するためになされたもので、本発明の請求項１に係る発明は、第一配線基板と、前記第一配線基板の主面上に接合された第二配線基板とを備え、前記第一配線基板と前記第二配線基板が対向する間隙が封止樹脂で封止される配線基板の製造方法であって、主面上に、突起している第一配線基板接合部を有する第一配線基板の準備工程と、前記第二配線基板が支持体上で配線形成され、前記支持体面の反対面で、第二配線基板接合部が突起している前記第二配線基板形成工程と、前記第二配線基板接合部を含む前記第二配線基板表面に前記封止樹脂を積層し、封止樹脂層を形成する工程と、前記第二配線基板の前記封止樹脂層面と、第一配線基板の第一配線基板接合部のある面を相対して、前記第二配線基板の接合部と前記第一配線基板の接合部の水平位置を合わせ、前記第二配線基板と前記第一配線基板を加圧接合し、前記第二配線基板の接合部と前記第一配線基板の接合部が接合し、接合部以外の前記第一配線基板と前記第二配線基板の間隙が前記封止樹脂で封止される、接合封止工程と、前記接合封止工程後、前記支持体を前記第二配線基板から剥離する工程と、を有することを特徴とする配線基板の製造方法である。
The present invention has been made to solve the above problems, and the invention according to
本発明の請求項２に係る発明は、前記支持体は、ガラス基板であることを特徴とする、請求項１に記載の配線基板の製造方法である。
The invention according to
本発明によれば、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ基板に搭載する方式において、容易に、支持基板を剥離できるため、工程の収率を向上し、歩留まり良く製造できる配線基板の製造方法を提供することが可能となる。 According to the present invention, in a method in which a fine wiring layer is formed on a support substrate and mounted on an FC-BGA substrate, the support substrate can be easily peeled off, so that the process yield can be improved and the yield can be improved. It becomes possible to provide a method for manufacturing a wiring board.
以下に、本発明の一実施形態に係る配線基板の製造方法について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分については同一符号を付し、重複部分においては後述での説明を適宜省略する。 Hereinafter, a method for manufacturing a wiring board according to an embodiment of the present invention will be described with reference to the drawings. However, in each of the figures described below, the parts corresponding to each other are designated by the same reference numerals, and the description of the overlapping parts will be omitted as appropriate.
さらに、本発明の一実施形態は、本発明の技術的思想を具体化するための構成を例示するもであって、各部の材質、形状、構造、配置等を下記のものに特定するものでない本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、変更を加えることができる。 Further, one embodiment of the present invention exemplifies a configuration for embodying the technical idea of the present invention, and does not specify the material, shape, structure, arrangement, etc. of each part to the following. The technical idea of the present invention may be modified within the technical scope specified by the claims stated in the claims.
図１は本発明の一実施形態に係る配線基板２２に半導体チップを実装した半導体パッケージ１００の模式的断面図である。
FIG. 1 is a schematic cross-sectional view of a
本発明の一実施形態に係る配線基板２２に半導体チップを実装した半導体パッケージ１００は、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の一方の面に、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄い第二配線基板（インターポーザ）３が、はんだバンプまたは銅ポスト（銅ピラー）または金バンプなどで接合（接合部１８）されている。また、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１と第二配線基板（インターポーザ）３との間隙が絶縁性の接着部材である封止樹脂（アンダーフィル）２で埋め込まれている。さらに第二配線基板（インターポーザ）３の、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１とは逆側の面に半導体素子４が銅ピラー２０ａ及びその先端の半田２０ｂで接合（接合部２０）され、半導体素子４と第二配線基板（インターポーザ）３との間隙が封止樹脂（アンダーフィル）２１で埋め込まれている。
The
封止樹脂（アンダーフィル）２は、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１と第二配線基板（インターポーザ）３とを固定及び接合部１８を封止するために用いられる接着材料である。封止樹脂（アンダーフィル）２としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又
はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。
The sealing resin (underfill) 2 is an adhesive material used for fixing the first wiring board (FC-BGA wiring board) 1 and the second wiring board (interposer) 3 and sealing the
封止樹脂（アンダーフィル）２１は半導体チップ４と第二配線基板（インターポーザ）３とを固定及び接合部２０を封止するために用いられる接着剤であり、封止樹脂（アンダーフィル）２と同様の材料で構成される。
The sealing resin (underfill) 21 is an adhesive used for fixing the semiconductor chip 4 and the second wiring board (interposer) 3 and sealing the
第二配線基板（インターポーザ）３と半導体素子４との接合部２０の個々の間隔は、第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１との接合部１８の個々の間隔よりも狭いことが一般的である。そのため、第二配線基板（インターポーザ）３において、半導体素子４を接合する側の方が、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１と接合する側よりも微細な配線が必要となる。例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、第二配線基板（インターポーザ）３では配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωにあわせるためには、配線幅が２μｍ、配線高さ２μｍの場合、配線間の絶縁膜厚は２.５μｍとなる。配線も含めたい１層の厚さは４.５μｍとなり、この厚さで５層の第二配線基板（インターポーザ）３を形成する場合、第二配線基板（インターポーザ）３は、総厚２５μｍ程度の第二配線基板（インターポーザ）３となる。
The individual distance between the
前記の通り、第二配線基板（インターポーザ）３の厚みは総厚２５μｍ程度と薄く、そのままの状態では第一配線基板（ＦＣ−ＢＧＡ用配線基板）１と接合するのが困難であるため、支持体５を用いて剛直性を担保することが有効である。また、２μｍ程度の幅と高さを有する配線を形成するには、平坦な支持体５が必要となる。上記理由により、図２に示すように、第二配線基板（インターポーザ）３は、剛直で平坦な支持体５上に剥離層６と保護層７とシード層８を介して形成される。なお、支持体上には剥離層６、保護層７、シード層８以外の層を設けてもよい。
As described above, the thickness of the second wiring board (interposer) 3 is as thin as about 25 μm, and it is difficult to join the first wiring board (FC-BGA wiring board) 1 as it is, so that it is supported. It is effective to use the
次に図３（ａ）から（ｃ）、図４（ｄ）から（ｆ）、図５（ｇ）から（ｉ）、図６（ｊ）から（ｌ）、図７（ｍ）から（ｎ）を用いて、本発明の一実施形態に係る支持体５上への第二配線基板（インターポーザ）３の製造工程の一例を説明する。
Next, FIGS. 3 (a) to (c), 4 (d) to (f), 5 (g) to (i), 6 (j) to (l), and 7 (m) to (n). ) Will be used to describe an example of the manufacturing process of the second wiring board (interposer) 3 on the
まず、図３（ａ）に示すように、支持体５の一方の面に、後の工程で支持体５を剥離するために必要な剥離層６を形成する。
First, as shown in FIG. 3A, a
剥離層６は、例えば、ＵＶ光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。ＵＶ光などの光によって剥離可能となる樹脂を用いる場合、剥離層６を設けた側とは反対側の面から支持体５に光を照射して、第二配線基板（インターポーザ）３と、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１との接合体から支持体５を取り去る。この場合、支持体５は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、第二配線基板（インターポーザ）３の微細なパターン形成に向いている、また、ガラスはＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体５としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上、好ましくは１．１ｍｍ以上の厚みである。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１、半導体素子４のＣＴＥの観点から９ｐｐｍ程度がより好ましい。ここでは、支持体５として、例えばガラスを用いる。一方、剥離層６に前記熱によって発泡する樹脂を用いた場合は、第二配線基板（インターポーザ）３と、
第一配線基板（ＦＣ−ＢＧＡ用配線基板）１との接合体を加熱する事で支持体５を取り去る。この場合、支持体５には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層６としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体５にはガラスを用いる。
The
The
次いで、図３（ｂ）に示すように、剥離層６の上に保護層７を形成する。保護層７は、後の工程で支持体５を剥離する際に第二配線基板（インターポーザ）３を保護するための層であり、例えば、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂であり、第二配線基板（インターポーザ）３を支持体５から剥離後に除去可能な樹脂である。保護層７については、スピンコート、ラミネート等、樹脂の形状に応じて適宜形成してよい、本発明の一実施形態ではアクリル系樹脂をラミネート法により形成している。
次いで、図３（ｃ）に示すように、真空中で、保護層７上にシード層８を形成する。シード層８は配線形成用において、電解めっきの給電層として作用する。シード層８は、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成した。
Next, as shown in FIG. 3 (b), the
Next, as shown in FIG. 3 (c), the
次に図４（ｄ）に示すようにレジストパターン９を形成し、電解めっきにより導体層（第１電極）１０を形成する。導体層１１は半導体素子４と接合用の電極となる。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、回路の接続信頼性、及び、製造コストの観点から、１μｍ以上３０μｍ以下であることが望ましい。その後、図４（ｅ）に示すようにレジストパターン９を除去する。
Next, as shown in FIG. 4D, a resist pattern 9 is formed, and a conductor layer (first electrode) 10 is formed by electrolytic plating. The
次に、図４（ｆ）に示すように絶縁樹脂層１１を形成する。絶縁樹脂層１１は導体層１０が絶縁樹脂層１１の層内に埋め込まれるように形成する。本実施形態では、絶縁樹脂層１１として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。絶縁樹脂層１１としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。その他、例えばポリイミドを絶縁樹脂として用いることも可能である。
Next, the insulating
次に、図５（ｇ）に示すように、フォトリソグラフィーにより、導体層１０上に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。
Next, as shown in FIG. 5 (g), an opening is provided on the
次に、図５（ｈ）に示すように、開口部の表面上にシード層１２を設ける。シード層１２の構成については前述したシード層８と同様で、適宜構成、厚みを変更可能である。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍをスパッタリング法で形成した。
Next, as shown in FIG. 5 (h), the
次に、図５（ｉ）に示すように、シード層１２上にレジストパターン１３を形成し、そ
の開口部に電解めっきにより導体層（配線層）１４を形成する。導体層１４は、インターポーザ３の内部の配線層となる。本発明の一実施形態では導体層１４として銅を形成した。その後、図６（ｊ）に示すようにレジストパターン１３を除去する。その後、不要なシード層１２をエッチング除去する。
Next, as shown in FIG. 5 (i), a resist
次に、図４（ｆ）から図５（ｊ）の工程を繰り返し、図６（ｋ）に示すような、導体層（配線層）１４が多層化された基板を得る。導体層１４の内、最表面に配置される導体層（第２電極）１５は、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１との接合用の電極となる。 Next, the steps of FIGS. 4 (f) to 5 (j) are repeated to obtain a substrate in which the conductor layer (wiring layer) 14 is multilayered as shown in FIG. 6 (k). Of the conductor layers 14, the conductor layer (second electrode) 15 arranged on the outermost surface serves as an electrode for joining with the first wiring board (FC-BGA wiring board) 1.
次に、図６（ｌ）に示すように、第二配線基板（インターポーザ）３に最表面絶縁樹脂層１６を形成する。最表面絶縁樹脂層１６は、絶縁樹脂層１１を覆うように、露光、現像により、導体層１５が露出するように開口部を備えるように形成する。本発明の実施形態では、最表面絶縁樹脂層１６として感光性エポキシ樹脂を使用して最表面絶縁樹脂層１６を形成する。なお、最表面絶縁樹脂層１６は絶縁樹脂層１１と同一材料でも構わない。
Next, as shown in FIG. 6 (l), the outermost surface insulating
次に、図７（ｍ）に示すように導体層１５の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層１７を設ける。本発明の実施形態では、表面処理層１７として無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜する。なお、表面処理層１７には、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。
Next, as shown in FIG. 7 (m), a
次に、図７（ｎ）に示すように、表面処理層１７上に、半田材料を搭載した後、一度溶融冷却して固着させることで、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１との接合のための半田バンプからなる第二配線基板（インターポーザ）接合部１８ａを得る。
Next, as shown in FIG. 7 (n), the solder material is mounted on the
次に、図７（ｏ）に示すように半田バンプ上に、第一配線基板（ＦＣ−ＢＧＡ用配線基板）１と第二配線基板（インターポーザ）３とを固定及び接合部１８を封止するために用いられる封止樹脂（アンダーフィル）２を積層する。封止樹脂（アンダーフィル）２の積層についてスリットコート、真空プレス等を使用しても構わない。積層した封止樹脂（アンダーフィル）２は、本硬化ではなく、Ｂステージ状であることが望ましい。材料については、液状樹脂、フィルム状樹脂、フィルム状感光性樹脂等用途に応じて適宜設定して構わない。これにより、支持体５上に第二配線基板（インターポーザ）３と封止樹脂（アンダーフィル）２が形成される。
Next, as shown in FIG. 7 (o), the first wiring board (FC-BGA wiring board) 1 and the second wiring board (interposer) 3 are fixed and the
続けて、図８（ａ）から図１０（ｅ）までを用いて、支持体５上に形成された第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の本発明の一実施形態に係る接合工程の一例を説明する。
Subsequently, using FIGS. 8 (a) to 10 (e), the second wiring board (interposer) 3 and the first wiring board (FC-BGA wiring board) 1 formed on the
図８（ａ）に示すように、支持体５上に形成された第二配線基板（インターポーザ）３の第二配線基板（インターポーザ）接合部１８ａに合わせて第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の第一配線基板（ＦＣ−ＢＧＡ用配線基板）接合部１８ｂを設計、製造した第一配線基板（ＦＣ−ＢＧＡ用配線基板）１に対して支持体５上に形成された第二配線基板（インターポーザ）３を配置する。
As shown in FIG. 8A, the first wiring board (FC-BGA wiring) is aligned with the second wiring board (interposer) joint 18a of the second wiring board (interposer) 3 formed on the
図８（ｂ）に示すように、支持体５上に形成された第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）を加圧接合し、支持体５上に形成された第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１の固定、及び、接合部１８を封止する。
As shown in FIG. 8B, the second wiring board (interposer) 3 formed on the
次に図９（ｃ）に示すように、支持体５を剥離する。剥離層６は、ＵＶ光をレーザ光１９で照射して剥離する。支持体５の背面より、すなわち、支持体５の第一配線基板（ＦＣ−ＢＧＡ用配線基板）１とは逆側の面からレーザ光１９を支持体５との界面に形成された剥離層６に照射し剥離可能な状態とすることで、図９（ｄ）に示すように支持体５を取り外すことが可能となる。
Next, as shown in FIG. 9C, the
第二配線基板（インターポーザ）３上に封止樹脂（アンダーフィル）２を積層し、ＦＣ−ＢＧＡ用配線基板１と加圧接合することで封止樹脂（アンダーフィル）の側面への這い上がりを抑制することが可能となり、高い収率を確保することができる。
By laminating the sealing resin (underfill) 2 on the second wiring board (interposer) 3 and pressure-bonding it with the FC-
次に、保護層７とシード層８を除去し、図１０（ｅ）に示すような基板を得る。本発明の実施形態では、保護層７は、アクリル系樹脂を用いており、アルカリ系溶剤（１％ＮａＯＨ、２．３％ＴＭＡＨ）によって除去する。更に、シード層８は、保護層７側からチタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。このようにして、第二配線基板（インターポーザ）３と第一配線基板（ＦＣ−ＢＧＡ用配線基板）１が接合された配線基板２２を得る。
Next, the
この後、表面に露出した導体層１０上に、酸化防止と半田バンプの濡れ性をよくするため、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理を施してもよい。以上により配線基板２２が完成する。
After that, in order to prevent oxidation and improve the wettability of solder bumps on the
本発明の実施形態によれば、支持体の上に第二配線基板（インターポーザ）を形成し第一配線基板（ＦＣ−ＢＧＡ用配線基板）に搭載する方式において、容易に、支持体を剥離できるため、工程の収率を向上し、歩留まり良く製造できる。 According to the embodiment of the present invention, in a method in which a second wiring board (interposer) is formed on a support and mounted on a first wiring board (FC-BGA wiring board), the support can be easily peeled off. Therefore, the yield of the process can be improved and the yield can be improved.
１・・・第一配線基板（ＦＣ−ＢＧＡ用配線基板）
２、２１・・・封止樹脂（アンダーフィル）
３・・・第二配線基板（インターポーザ）
４・・・半導体素子
５・・・支持体
６・・・剥離層
７・・・保護層
８、１２・・・シード層
９、１３・・・レジストパターン
１０・・・導体層（第１電極）
１１・・・絶縁樹脂層
１４・・・導体層（配線層）
１５・・・導体層（第２電極）
１６・・・最表面絶縁樹脂層
１７・・・表面処理層
１８・・・接合部（第二配線基板と第一配線基板）
１８ａ・・・第二配線基板（インターポーザ）接合部
１８ｂ・・・第一配線基板（ＦＣ−ＢＧＡ用配線基板）接合部
１９・・・レーザ光
２０・・・接合部（半導体素子と第二配線基板）
２０ａ・・・銅ピラー
２０ｂ・・・半田
２２・・・配線基板
１００・・・半導体パッケージ
1 ... First wiring board (FC-BGA wiring board)
2, 21 ... Sealing resin (underfill)
3 ... Second wiring board (interposer)
4 ...
11 ... Insulating
15 ... Conductor layer (second electrode)
16 ... Outermost surface insulating
18a ... Second wiring board (interposer)
20a ... Copper pillar 20b ...
Claims (2)
主面上に、突起している第一配線基板接合部を有する第一配線基板の準備工程と、
前記第二配線基板が支持体上で配線形成され、前記支持体面の反対面で、第二配線基板接合部が突起している前記第二配線基板形成工程と、
前記第二配線基板接合部を含む前記第二配線基板表面に前記封止樹脂を積層し、封止樹脂層を形成する工程と、
前記第二配線基板の前記封止樹脂層面と、第一配線基板の第一配線基板接合部のある面を相対して、前記第二配線基板の接合部と前記第一配線基板の接合部の水平位置を合わせ、前記第二配線基板と前記第一配線基板を加圧接合し、前記第二配線基板の接合部と前記第一配線基板の接合部が接合し、接合部以外の前記第一配線基板と前記第二配線基板の間隙が前記封止樹脂で封止される、接合封止工程と、
前記接合封止工程後、前記支持体を前記第二配線基板から剥離する工程と、
を有することを特徴とする配線基板の製造方法。 A first wiring board and a second wiring board joined on the main surface of the first wiring board are provided, and a gap between the first wiring board and the second wiring board facing each other is sealed with a sealing resin. This is a method of manufacturing a wiring board.
The preparation process of the first wiring board having the first wiring board joint protruding on the main surface,
The second wiring board forming step in which the second wiring board is formed by wiring on the support and the second wiring board joint portion is projected on the opposite surface of the support surface.
A step of laminating the sealing resin on the surface of the second wiring board including the second wiring board joint to form a sealing resin layer.
The sealing resin layer surface of the second wiring board and the surface of the first wiring board with the first wiring board joint portion are opposed to each other, and the joint portion of the second wiring board and the joint portion of the first wiring board The second wiring board and the first wiring board are pressure-bonded by aligning the horizontal positions, the joint portion of the second wiring board and the joint portion of the first wiring board are joined, and the first other than the joint portion is joined. A joining sealing step in which the gap between the wiring board and the second wiring board is sealed with the sealing resin.
After the joint sealing step, a step of peeling the support from the second wiring board and
A method for manufacturing a wiring board, which comprises.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019096087A JP2020191380A (en) | 2019-05-22 | 2019-05-22 | Method for manufacturing wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019096087A JP2020191380A (en) | 2019-05-22 | 2019-05-22 | Method for manufacturing wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020191380A true JP2020191380A (en) | 2020-11-26 |
Family
ID=73453894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019096087A Pending JP2020191380A (en) | 2019-05-22 | 2019-05-22 | Method for manufacturing wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020191380A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015225997A (en) * | 2014-05-29 | 2015-12-14 | 富士通株式会社 | Method of manufacturing wiring board |
| JP2017120800A (en) * | 2015-12-28 | 2017-07-06 | 富士通株式会社 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
-
2019
- 2019-05-22 JP JP2019096087A patent/JP2020191380A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015225997A (en) * | 2014-05-29 | 2015-12-14 | 富士通株式会社 | Method of manufacturing wiring board |
| JP2017120800A (en) * | 2015-12-28 | 2017-07-06 | 富士通株式会社 | Semiconductor device, semiconductor device manufacturing method, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7092031B2 (en) | Wiring board manufacturing method | |
| JP2022040197A (en) | Manufacturing method of wiring board | |
| JP7351107B2 (en) | Wiring board and wiring board manufacturing method | |
| JP2021125565A (en) | Wiring board and method for manufacturing wiring board | |
| JP2021114534A (en) | Wiring board and manufacturing method for wiring board | |
| JPWO2020090601A1 (en) | Manufacturing method of wiring board for semiconductor package and wiring board for semiconductor package | |
| WO2022124394A1 (en) | Substrate unit with support, substrate unit, and method for manufacturing substrate unit with support | |
| JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
| JP7472484B2 (en) | Composite wiring board and method for manufacturing the same | |
| JP7456097B2 (en) | Wiring board and wiring board manufacturing method | |
| JP2020191380A (en) | Method for manufacturing wiring board | |
| JP7052464B2 (en) | Manufacturing method of coreless substrate with fine wiring layer and manufacturing method of semiconductor package | |
| JP2020077696A (en) | Wiring board and semiconductor device using the same | |
| US20230254983A1 (en) | Wiring board and method of producing wiring board | |
| JP2021197484A (en) | Wiring board with support, wiring board and semiconductor device | |
| JP2020161572A (en) | Wiring substrate and method of manufacturing the same | |
| JP2020191397A (en) | Composite wiring board and method for manufacturing the same | |
| US11974404B2 (en) | Method of producing circuit boards | |
| WO2023047946A1 (en) | Support-equipped substrate and semiconductor device | |
| JP2022015382A (en) | Substrate unit with support, substrate unit, semiconductor device and method for manufacturing substrate unit with support | |
| JP7415334B2 (en) | Wiring board, semiconductor device, and wiring board manufacturing method | |
| JP2021125507A (en) | Wiring board and method for manufacturing wiring board | |
| JP2022122509A (en) | Substrate unit with support, substrate unit, semiconductor device, and manufacturing method thereof | |
| JP2022015429A (en) | Multilayer wiring board and method for manufacturing multilayer wiring board | |
| JP2021158306A (en) | Wiring board and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230801 |