JP2021158200A - Semiconductor device and method for manufacturing semiconductor device - Google Patents
Semiconductor device and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2021158200A JP2021158200A JP2020056293A JP2020056293A JP2021158200A JP 2021158200 A JP2021158200 A JP 2021158200A JP 2020056293 A JP2020056293 A JP 2020056293A JP 2020056293 A JP2020056293 A JP 2020056293A JP 2021158200 A JP2021158200 A JP 2021158200A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- sealing resin
- wiring
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 100
- 239000011347 resin Substances 0.000 claims abstract description 100
- 238000007789 sealing Methods 0.000 claims abstract description 67
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 18
- 238000005304 joining Methods 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 229910007637 SnAg Inorganic materials 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 8
- 229920000647 polyepoxide Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920001225 polyester resin Polymers 0.000 description 3
- 239000004645 polyester resin Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010017 direct printing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Abstract
Description
本発明は半導体装置、及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
近年半導体装置の高速、高集積化が進む中で、ＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板に対しても、半導体素子との接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、ＦＣ−ＢＧＡ用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成して半導体素子接続用の基板（シリコンインターポーザ）とし、これをＦＣ−ＢＧＡ用配線基板に接続する方式が知られている。例えば、特許文献１には、シリコンからなる基板に逆テーパー状の穴を設け、基板表面に形成された径が大きい方の開口部内に導体ボールを設けたインターポーザが記載されている。また、特許文献２には、配線基板の表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）等で平坦化してから微細配線を形成することが記載されている。また、支持基板の上に微細な配線層を形成しＦＣ−ＢＧＡ用配線基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方法も知られている。
In recent years, with the progress of high speed and high integration of semiconductor devices, the pitch of connection terminals with semiconductor elements has been narrowed and the board wiring has become finer for FC-BGA (Flip Chip-Ball Grid Array) wiring boards. It has been demanded. On the other hand, the connection between the FC-BGA wiring board and the motherboard is required to be connected with connection terminals having a pitch that is almost the same as the conventional one. In order to narrow the pitch of the connection terminals with the semiconductor element and miniaturize the board wiring, a wiring is formed on silicon to form a substrate (silicon interposer) for connecting the semiconductor element, and this is connected to the FC-BGA wiring board. The method of doing is known. For example,
シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されている。シリコンウェハは形状、サイズに制限があり、１枚のウエハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。 The silicon interposer is manufactured by using a silicon wafer and using equipment for a semiconductor front-end process. Silicon wafers are limited in shape and size, the number of interposers that can be manufactured from a single wafer is small, and the manufacturing equipment is expensive, so the interposers are also expensive. Further, since the silicon wafer is a semiconductor, there is a problem that the transmission characteristics are also deteriorated.
また、ＦＣ−ＢＧＡ用配線基板の表面の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、ＦＣ−ＢＧＡ用配線基板の製造不良と、難易度の高い微細配線形成時の不良との通算で同一基板面内収率が低下する問題や、ＦＣ−ＢＧＡ用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。 Further, in the method of flattening the surface of the FC-BGA wiring board and forming a fine wiring layer on the surface, the deterioration of the transmission characteristics seen in the silicon interposer is small, but the manufacturing defect of the FC-BGA wiring board is caused. There is a problem that the in-plane yield of the same substrate is lowered due to a total of defects at the time of forming fine wiring with a high degree of difficulty, and there is a problem in mounting a semiconductor element due to warpage and distortion of the wiring board for FC-BGA.
一方、支持基板の上に微細な配線層を形成し、これをＦＣ−ＢＧＡ用配線基板に搭載しようとすると、次のような問題があった。すなわち、ＦＣ−ＢＧＡ用配線基板に搭載した後に支持基板を剥離するため、搭載時の封止樹脂が支持基板まで濡れ上がって支持基板の剥離を妨げる問題と、剥離時にかかる力や内部に貯蔵されている応力で配線基板全体が反るため、半導体素子を実装する際に不具合を生じる問題である。 On the other hand, when a fine wiring layer is formed on the support substrate and this is mounted on the FC-BGA wiring board, there are the following problems. That is, since the support substrate is peeled off after being mounted on the FC-BGA wiring board, the sealing resin at the time of mounting wets up to the support substrate and hinders the peeling of the support substrate. This is a problem that causes a problem when mounting a semiconductor element because the entire wiring board is warped by the stress.
そこで本発明は、上記問題に鑑みなされたものであり、歩留まり良く安価に製造できる半導体措置及び半導体装置の製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor measure and a method for manufacturing a semiconductor device, which can be manufactured at a low yield and at low cost.
上記の課題を解決するために、本発明に係る半導体装置は、第一配線基板と、第一配線基板の主面上に搭載され、第一配線基板とは逆側の面に半導体素子実装用のパッドを有する第二配線基板と、第二配線基板上に搭載された少なくとも１つの半導体素子とを備え、第一配線基板と第二配線基板の配線層は１層以上で、有機絶縁樹脂と銅配線で構成されており、第一配線基板の配線幅が、第二配線基板の配線幅より大きく、第二配線基板と半導体素子の間に第一封止樹脂が充填されており、半導体素子の側面は第一封止樹脂とは異なる第二封止樹脂で封止されており、第一配線基板と第二配線基板は、はんだ接合で電気的に導通しており、第一配線基板と第二配線基板の間には、第三封止樹脂が充填され、第三封止樹脂は第二配線基板と第二封止樹脂の界面を保護するように封止されているものである。 In order to solve the above problems, the semiconductor device according to the present invention is mounted on the first wiring board and the main surface of the first wiring board, and for mounting the semiconductor element on the surface opposite to the first wiring board. A second wiring board having the above pad and at least one semiconductor element mounted on the second wiring board are provided, and the wiring layers of the first wiring board and the second wiring board are one or more layers, and the organic insulating resin is used. It is composed of copper wiring, the wiring width of the first wiring board is larger than the wiring width of the second wiring board, and the first sealing resin is filled between the second wiring board and the semiconductor element, and the semiconductor element. The side surface of is sealed with a second sealing resin different from the first sealing resin, and the first wiring board and the second wiring board are electrically conductive by solder bonding, and are connected to the first wiring board. A third sealing resin is filled between the second wiring boards, and the third sealing resin is sealed so as to protect the interface between the second wiring board and the second sealing resin.
また、本発明に係る半導体装置の製造方法は、ビルドアップ基板からなる第一配線基板と、第一配線基板と接合される第二配線基板とを備える半導体装置の製造方法であって、支持体の主面上に剥離層を形成し、剥離層上に第一配線基板と接合するための電極を含む配線層を形成する工程と、半導体素子と電気的に接合するための電極を形成する工程と、を含む第二配線基板を形成する工程と、第二配線基板上に少なくとも一つの半導体素子を搭載する工程と、第二配線基板と半導体素子の間を第一封止樹脂で封止する工程と、第二配線基板と半導体素子を第二封止樹脂で封止する工程と、第二配線基板の支持体及び剥離層を除去する工程と、第一配線基板との接合面の電極にはんだを形成する工程と、第二配線基板を個片化する工程と第一配線基板を第二配線基板にはんだ接続する工程と、第一配線基板と第二配線基板の間に第三封止樹脂を充填する工程とを含むものである。 Further, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device including a first wiring board made of a build-up board and a second wiring board joined to the first wiring board, and is a support. A step of forming a release layer on the main surface of the surface and forming a wiring layer on the release layer including an electrode for joining with the first wiring board, and a step of forming an electrode for electrically joining with a semiconductor element. The step of forming the second wiring board including the above, the step of mounting at least one semiconductor element on the second wiring board, and sealing between the second wiring board and the semiconductor element with the first sealing resin. The process, the process of sealing the second wiring board and the semiconductor element with the second sealing resin, the process of removing the support and the peeling layer of the second wiring board, and the electrode on the joint surface between the first wiring board and the first wiring board. The process of forming solder, the process of separating the second wiring board into pieces, the process of soldering the first wiring board to the second wiring board, and the third sealing between the first wiring board and the second wiring board. It includes a step of filling a resin.
本発明によれば、平滑性の高い配線基板上に半導体素子を実装でき、支持基板の剥離時の不具合を避けることが可能となる。また、半導体素子と第二配線基板は一括で第一配線基板に搭載できることから、実装工程での収率を向上させることができる。 According to the present invention, the semiconductor element can be mounted on a wiring board having high smoothness, and it is possible to avoid a defect at the time of peeling of the support board. Further, since the semiconductor element and the second wiring board can be mounted on the first wiring board at once, the yield in the mounting process can be improved.
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかとする。 Issues, configurations and effects other than those mentioned above will be clarified by the description of the embodiments for carrying out the following.
以下に、本発明の実施形態について図面を参照し説明する。本実施形態は、第一配線基板、第二配線基板を含む複合配線基板からなる半導体装置に関する。なお、この実施形態により本発明が限定されるものではない。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The present embodiment relates to a semiconductor device including a first wiring board and a composite wiring board including a second wiring board. The present invention is not limited to this embodiment. However, in each of the figures described below, the parts corresponding to each other are designated by the same reference numerals, and the description below will be omitted as appropriate in the overlapping parts. In addition, each drawing is exaggerated as appropriate for ease of explanation.
図１は本発明に係る複合配線基板からなる半導体装置Ａの一例を示す断面図である。 FIG. 1 is a cross-sectional view showing an example of a semiconductor device A composed of a composite wiring board according to the present invention.
本発明の一実施形態に係る複合配線基板からなる半導体装置Ａは、第一配線基板１の一方の面に、有機絶縁樹脂１４と銅配線で形成された第二配線基板２が搭載されており、第二配線基板２上に少なくとも一つの半導体素子３が搭載されている。第一配線基板１と第二配線基板２の配線幅の関係は、第一配線基板１＞第二配線基板２であり、半導体素子３間を導通するとともに、半導体素子３の信号はＦａｎ Ｏｕｔする構造となる。
In the semiconductor device A composed of the composite wiring board according to the embodiment of the present invention, the
第二配線基板２の配線幅は、一例としてＬｉｎｅ／Ｓｐａｃｅ＝１／１〜５／５μｍであり、第一配線基板１の線幅は、一例としてＬｉｎｅ／Ｓｐａｃｅ＝８／８〜２５／２５μｍである。第二配線基板２では、少なくとも一つの搭載されている半導体素子３の信号線を引き回すことが可能ではあれば、適宜配線幅を変更して構わない。
The wiring width of the
また、第二配線基板２に使用される有機絶縁樹脂１４は感光性材料であり、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系の少なくとも一種が使用されており、所望の配線幅を得ることが可能であれば、配線形成方法は、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。
Further, the organic
第二配線基板２の第一配線基板１への接続用電極２１は第二配線基板２の有機絶縁樹脂１４と面一構造となっており、第一配線基板１との接合用はんだ接合面積を確保することが容易であり、第二配線基板２と第一配線基板１との接合性を確保することが容易となる。
The
次に、第二配線基板２に搭載された半導体素子３は、はんだ接合されており、第二配線基板２と半導体素子３の間を封止する第一封止樹脂１１が充填されており、半導体素子３の側面は第一封止樹脂１１とは異なる第二封止樹脂１２で封止されている。
Next, the
第二配線基板２と半導体素子３の間を封止する第一封止樹脂１１は、第二配線基板２と半導体素子３のはんだ接合部３０を保護する材料であり、液状樹脂を毛細間現象で注入するアンダーフィル材、もしくは、接合前にシート状樹脂をあらかじめ配置し接合時に空間を充填する異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）や、接合前に液状の樹脂を予め配置し接合時に空間を充填する非導電ペースト（ＮＣＰ）などを用いてもよい。
The
第一封止樹脂１１の構成材料については、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びポリアミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。
Regarding the constituent material of the first sealing
第一封止樹脂１１に、弾性率が６〜１１ＧＰａの範囲であり、かつ、線膨張係数が１１〜３０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで、半導体素子３と第二配線基板２との線膨張係数差による応力を抑制でき、高い接合性を確保することができる。
The
半導体素子３の側面を封止する第二封止樹脂１２は、第一封止樹脂１１とは異なる材料であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用され、コンプレッションモールド、トランスファーモールド等によって形成される。
The
また、第二封止樹脂１２に、弾性率が１１〜２０ＧＰａの範囲であり、かつ線膨張係数が６〜１０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで第二配線基板２の反り抑制が可能となり、第一配線基板１への搭載が容易となる。
Further, the second sealing
第一配線基板１と第二配線基板２は、はんだ接合部３１で電気的に導通しており、第一配線基板１と第二配線基板２の隙間には、第三封止樹脂１３が充填され、第三封止樹脂１３は第二配線基板２と第二封止樹脂１２の界面を保護するように封止されている。
The
第一配線基板１と第二配線基板２のはんだ接合部３１を保護する第三封止樹脂１３については、第一配線基板１と第二配線基板２の隙間にボイドなく封止することが可能であれば、第一封止樹脂１１と同様の材料、同様の方式を使用しても構わない。また、第一封止樹脂１１あに使用される材料の範囲内で、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等のフィラー材料の粒径、充填量を適宜変更しても構わない。
The
また、第三封止樹脂１３に、弾性率が６〜１１ＧＰａの範囲であり、かつ、線膨張係数が１１〜３０ｐｐｍ／Ｄｅｇ．Ｃの範囲の樹脂材料を用いることで、半導体素子３と第二配線基板２との線膨張係数差による応力を抑制でき、第二配線基板２と第一配線基板１の線膨張係数差による応力を抑制でき、高い接合信頼性を確保することが可能となる。
Further, the third sealing
第三封止樹脂１３については、第二配線基板２と第二封止樹脂１２の界面を保護するように封止形成することで、半導体素子３、第二配線基板２、第二封止樹脂１２とのＣＴＥ（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、熱膨張率）差による応力による剥離を抑制し、高い信頼性を確保することができる。
The
次に、図２から図６を用いて、本発明の一実施形態に係る複合基板を備える半導体装置Ａの製造工程の一例を説明する。 Next, an example of a manufacturing process of the semiconductor device A including the composite substrate according to the embodiment of the present invention will be described with reference to FIGS. 2 to 6.
まず、図２Ａに示すように、支持体１００の一方の面に、後の工程で支持体１００を剥離するために必要な剥離層１０１を形成する。
First, as shown in FIG. 2A, a
剥離層１０１は、例えば、ＵＶ光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。
The
ＵＶ光などの光によって剥離可能となる樹脂を用いる場合、剥離層１０１を設けた側とは反対側の面から支持体１００に光を照射して、第二配線基板２から、支持体１００を取り去る。この場合、支持体１００は、透明性を有する必要があり、例えばガラスを用いることができる。ガラスは平坦性に優れており、第二配線基板２の微細なパターン形成に向いている。また、ガラスはＣＴＥが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れており、半導体素子３を搭載する際に位置ズレによる接合不良の抑制が可能となる。支持体１００としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．４ｍｍ以上、好ましくは１．１ｍｍ以上の厚みであるが、製造工程での搬送等を考慮すると２．０ｍｍ以下のであることが望ましい。また、ガラスのＣＴＥは３ｐｐｍ以上１５ｐｐｍ以下が好ましく、半導体素子３のＣＴＥの観点から９ｐｐｍ程度がより好ましい。ここでは、支持体１００として、例えばガラスを用いる。
When a resin that can be peeled off by light such as UV light is used, the
一方、剥離層１０１に前記熱によって発泡する樹脂を用いた場合は、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
On the other hand, when the resin that foams due to heat is used for the
本発明の一実施形態では、剥離層１０１としてＵＶ光を吸収して剥離可能となる樹脂を用い、支持体１００にはガラスを用いる。
In one embodiment of the present invention, a resin capable of absorbing UV light and peeling is used as the
次いで、図２Ｂに示すように、第二配線基板２を形成するにあたり、剥離層１０１上にシード層１０２を形成する。シード層１０２は配線形成において、電解めっきの給電層として作用する。シード層１０２については、例えば、例えば、スパッタ法、またはＣＶＤ法などにより形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、これらの単独もしくは複数組み合わせたものを適用することができる。本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、チタン層、続いて銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として１μｍ以下とするのが好ましい。本発明の一実施形態ではＴｉ：５０ｎｍ、Ｃｕ：３００ｎｍを形成した。
Next, as shown in FIG. 2B, in forming the
次に、図２Ｃに示すようにシード層１０２上に第二配線基板２を形成する。第二配線基板２の形成については、Ｄａｍａｓｃｅｎｅ：ダマシン、ＳＡＰ： Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ等の方式から適宜プロセスを選択してよい。Ｄａｍａｓｃｅｎｅ：ダマシン工法の場合は、有機絶縁樹脂１４を積層後にフォトリソグラフィーよりパターン形成、シード形成した後に電解銅めっき処理を行う。電解銅めっき処理後は、ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇによって平坦化処理をおこなう。ＳＡＰ工法の場合はレジスト積層し、フォトリソグラフィーよりパターン形成、電解銅めっき処理をした後にレジストパターンを除去し、有機絶縁樹脂１４を積層する。第二配線基板２の層数は１層以上であり、第二配線基板２の線幅に応じて、適宜設定して構わない。本発明では、第二配線基板２の線幅はＬｉｎｅ／Ｓｐａｃｅ：２／２μｍとし、層数を４層とし、ＳＡＰ工法で形成している。
Next, as shown in FIG. 2C, the
有機絶縁樹脂１４は、感光性のエポキシ系樹脂、ポリイミド、ポリアミド系の少なくとも一つの材料を用いて、スピンコート法により形成する。本実施形態では、有機絶縁樹脂１４として例えば、感光性のエポキシ系樹脂をスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。
The organic insulating
有機絶縁樹脂１４としては、感光性のエポキシ系樹脂を用いてスピンコート法により形成する他、絶縁樹脂フィルムを、真空ラミネータを用いて、真空下で加熱・加圧を行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。
The organic insulating
第二配線基板２の半導体素子搭載用電極２０については、必要層数を形成後に表面処理を実施することにより形成できる。表面処理については、電解めっきとして、Ｓｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、無電解めっきとしてはＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ、水溶性プレフラックス）による表面処理、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、錫等の表面処理を、半導体素子３の接続端子のはんだ種にあわせて、適宜実施して良い。本発明では電解Ｎｉ／ＳｎＡｇ処理を使用している。
The semiconductor
次に図３Ａ〜図３Ｃに示す半導体素子３の搭載工程を説明する。
Next, the mounting process of the
図３Ａに示す、第二配線基板２への半導体素子３の搭載は、マウント＆リフロー、ＴＣＢ（Ｔｈｅｒｍａｌ Ｃｏｍｐｒｅｓｓｉｏｎ Ｂｏｎｄｉｎｇ）などを利用して行う。ＴＣＢについては、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ−ＣＵＦ、ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅを載せいてから半導体素子３を搭載するＴＣ−ＮＣＰ、半導体素子３にフィルム状の樹脂を先乗せしてから、第二配線基板２とはんだ接合を行うＴＣ−ＮＣＦ、ＴＣ−ＡＣＦ方式がある。
The
本発明では、図３Ｂに示すように、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ−ＣＵＦを使用している。半導体素子３の搭載方法については、半導体素子３のサイズ、搭載に使用する設備の観点から、適宜変更しても良い。ただし、第二配線基板２と、半導体素子３の接合ピッチがファインである場合、ＴＣＢのいずれかを選択することが好ましい。
In the present invention, as shown in FIG. 3B, TC-CUF is used in which the first sealing
次に、図３Ｃに示すように、半導体素子３の側面を保護するために第二封止樹脂１２で封止を行う。第二封止樹脂１２で使用される材料は、顆粒、液状、タブレット形状であり、エポキシ樹脂、シリコン樹脂、アクリル樹脂、ウレタン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が使用されおり、コンプレッションモールド、もしくはトランスファーモールドによって形成される。樹脂形状、組成、形成方法については、支持体１００への第二配線基板２の面付によって、適宜設定して構わない。本発明では、液状のエポキシ樹脂を使用し、コンプレッションモールドで成形している。
Next, as shown in FIG. 3C, sealing is performed with the second sealing
次に、図３Ｄに示すように第二封止樹脂１２で封止した第二配線基板２に対し、半導体素子３の上面の第二封止樹脂１２を除去する。半導体素子３上の第二封止樹脂１２があると第二封止樹脂１２のＣＴＥの影響により反りの発生、場合によって、第二配線基板２と第二封止樹脂１２の界面で剥離が発生する可能性がある。半導体素子３上の第二封止樹脂１２の除去はＣＭＰ、グラインド加工等によって除去を行う。本発明ではグラインド加工によって半導体素子３上の第二封止樹脂１２の除去を行っている。
Next, as shown in FIG. 3D, the second sealing
次に、図４Ａ〜図４Ｃに示す、支持体１００、並びに剥離層１０１、シード層１０２の除去工程について説明する。
Next, the steps of removing the
図４Ａに示すように、支持体１００の除去については、第二配線基板２とは対となる面より、レーザ光１０３を剥離層１０１に照射する。レーザ光１０３により剥離層１０１は支持体との密着性が低下し図４Ｂに示すように、支持体１００の除去が可能となる。
As shown in FIG. 4A, for the removal of the
次に、剥離層１０１をドライエッチング、溶剤洗浄、超音波洗浄等によって除去する。ドライエッチングを使用する場合、使用するガスはＯ２、Ａｒ、ＣＦ４等のガス種を少なくとも一種のガスを使用しエッチングを行う。溶剤洗浄の場合は、アセトン、トルエン、ＭＥＫ、メタノール等の溶剤を使用する。超音波洗浄の場合は、発振周波数２８ｋＨｚ〜１ＭＨｚの範囲で除去を行う。剥離層１０１の除去については、これらの除去方法をいずれか一つ以上を組み合わせて行ってもよい。
Next, the
シード層１０２の除去について説明する。本発明の実施形態では、剥離層１０１側から順にチタンと銅を用いており、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することで、図４Ｃに示すように第一配線基板１との接続用電極２１を露出させることが可能となる。
The removal of the
次に図５に示すように、第一配線基板１との接続用電極２１上に、はんだ形成を行う。はんだ形成については、第一配線基板１との接続用電極２１に無電解めっき処理にてＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、錫を形成した後にフラックス印刷をし、はんだボールを搭載しリフロー、もしくは電解めっき処理でＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇ、Ｓｎフラックスを印刷した後にはんだボールを搭載する方法、もしくは、電解めっき処理にてＳｎ、ＳｎＡｇ、Ｎｉ／Ｓｎ、Ｎｉ／ＳｎＡｇ、Ｎｉ／Ｃｕ／Ｓｎ、Ｎｉ／Ｃｕ／ＳｎＡｇを形成してリフロー、または、直接印刷ではんだペーストを印刷しリフローを行う方法がある。本発明の実施形態では、無電解めっき処理にてフラックス印刷をし、はんだボールを搭載しリフローを行っている。
Next, as shown in FIG. 5, solder is formed on the
ボール搭載後の第二配線基板２については、ウエハ、もしくはパネル形状より、ピースサイズに個片化を行う。個片化方式についてはブレードダイシング、レーザダイシング、プラズマダイシング等の方式が挙げられるが、方式については適宜設定して良い。本発明では、ブレードダイシングを使用しピースサイズに個片化を行っている。
The
次に図６に示す、第一配線基板１と半導体素子３を搭載した第二配線基板２の搭載について説明をする。第一配線基板１と半導体素子３を搭載した第二配線基板２の搭載はマウント＆リフロー、ＴＣＢなどを使用して搭載する。ＴＣＢについては、はんだ接合後に第一封止樹脂１１を毛細間現象で注入するＴＣ−ＣＵＦ、ＮＣＰ：Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅを載せいてから半導体素子３を搭載するＴＣ−ＮＣＰ、半導体素子３にフィルム状の樹脂を先乗せしてから、第二配線基板２とはんだ接合を行うＴＣ−ＮＣＦ、ＴＣ−ＡＣＦ方式がある。
Next, mounting of the
本発明の実施形態では、第一配線基板１に、半導体素子３を搭載した第二配線基板２を搭載しマウント＆リフロー方式で第一配線基板１と半導体素子３を搭載した第二配線基板２とのはんだ接合を行い、図７に示すように第三封止樹脂１３を毛細管現象で第一配線基板１と第二配線基板２の隙間に注入することで、複合配線基板を備える半導体装置Ａを得ることができる。
In the embodiment of the present invention, the
以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されたものではなく、本発明の実施形態の技術的思想が逸脱しない限り、配線基板としての用途を考慮し、要求される他の物性である剛性、強度、耐衝撃性などを向上する目的で、他の層や構造を任意に形成できることはいうまでもない。 Although one embodiment of the present invention has been illustrated above, the present invention is not limited to the above embodiment, and as long as the technical idea of the embodiment of the present invention is not deviated, the use as a wiring substrate is considered. Needless to say, other layers and structures can be arbitrarily formed for the purpose of improving other required physical properties such as rigidity, strength, and impact resistance.
本発明によれば、平滑性の高い配線基板上に半導体素子を実装でき、支持基板の剥離時の不具合を避けることが可能となる。また、半導体素子と第二配線基板は一括で第一配線基板に搭載できることから、実装工程での収率を向上させることができ、安価に提供することが可能となる。 According to the present invention, the semiconductor element can be mounted on a wiring board having high smoothness, and it is possible to avoid a defect at the time of peeling of the support board. Further, since the semiconductor element and the second wiring board can be mounted on the first wiring board at once, the yield in the mounting process can be improved and the second wiring board can be provided at low cost.
本発明は、複合配線基板を備えた半導体装置及びその製造方法として利用できる。 The present invention can be used as a semiconductor device provided with a composite wiring board and a method for manufacturing the same.
Ａ ： 複合配線基板からなる半導体装置
１ ： 第一配線基板（ＦＣ−ＢＧＡ）
２ ： 第二配線基板（インターポーザ）
３ ： 半導体素子
１１ ： 第一封止樹脂
１２ ： 第二封止樹脂
１３ ： 第三封止樹脂
１４ ： 有機絶縁樹脂材料
２０ ： 半導体素子搭載用電極
２１ ： 第一配線基板接合用電極
３０ ： はんだ接合部
３１ ： はんだ接合部
１００： 支持体
１０１： 剥離層
１０２： シード層
１０３： レーザ光
A: Semiconductor device consisting of a composite wiring board 1: First wiring board (FC-BGA)
2: Second wiring board (interposer)
3: Semiconductor element 11: First sealing resin 12: Second sealing resin 13: Third sealing resin 14: Organic insulating resin material 20: Electrode for mounting semiconductor element 21: Electrode for joining first wiring board 30: Solder Joint portion 31: Solder joint portion 100: Support 101: Release layer 102: Seed layer 103: Laser light
Claims (7)
前記第一配線基板の主面上に搭載され、前記第一配線基板とは逆側の面に半導体素子実装用のパッドを有する第二配線基板と、
前記第二配線基板上に搭載された少なくとも１つの半導体素子とを備え、
前記第一配線基板と前記第二配線基板の配線層は１層以上で、有機絶縁樹脂と銅配線で構成されており、
前記第一配線基板の配線幅が、前記第二配線基板の配線幅より大きく、
前記第二配線基板と前記半導体素子の間に第一封止樹脂が充填されており、前記半導体素子の側面は前記第一封止樹脂とは異なる第二封止樹脂で封止されており、
前記第一配線基板と前記第二配線基板は、はんだ接合で電気的に導通しており、
前記第一配線基板と前記第二配線基板の間には、第三封止樹脂が充填され、
前記第三封止樹脂は前記第二配線基板と前記第二封止樹脂の界面を保護するように封止されていることを特徴とする、半導体装置。 The first wiring board and
A second wiring board mounted on the main surface of the first wiring board and having a pad for mounting a semiconductor element on the surface opposite to the first wiring board.
It is provided with at least one semiconductor element mounted on the second wiring board.
The wiring layer of the first wiring board and the second wiring board is one or more layers, and is composed of an organic insulating resin and copper wiring.
The wiring width of the first wiring board is larger than the wiring width of the second wiring board.
The first sealing resin is filled between the second wiring board and the semiconductor element, and the side surface of the semiconductor element is sealed with a second sealing resin different from the first sealing resin.
The first wiring board and the second wiring board are electrically conductive by solder joining.
A third sealing resin is filled between the first wiring board and the second wiring board.
A semiconductor device, wherein the third sealing resin is sealed so as to protect the interface between the second wiring board and the second sealing resin.
支持体の主面上に剥離層を形成し、前記剥離層上に前記第一配線基板と接合するための電極を含む配線層を形成する工程と、半導体素子と電気的に接合するための電極を形成する工程と、を含む前記第二配線基板を形成する工程と、
前記第二配線基板上に少なくとも一つの半導体素子を搭載する工程と、前記第二配線基板と半導体素子の間を第一封止樹脂で封止する工程と、
前記第二配線基板と半導体素子を第二封止樹脂で封止する工程と、
前記第二配線基板の支持体及び剥離層を除去する工程と、
前記第一配線基板との接合面の電極にはんだを形成する工程と、第二配線基板を個片化する工程と
前記第一配線基板を前記第二配線基板にはんだ接続する工程と、
前記第一配線基板と前記第二配線基板の間に第三封止樹脂を充填する工程とを含むことを特徴とする、半導体装置の製造方法。 A method for manufacturing a semiconductor device including a first wiring board made of a build-up board and a second wiring board joined to the first wiring board.
A step of forming a release layer on the main surface of the support and forming a wiring layer on the release layer including an electrode for joining with the first wiring substrate, and an electrode for electrically joining with a semiconductor element. And the step of forming the second wiring substrate including
A step of mounting at least one semiconductor element on the second wiring board, and a step of sealing between the second wiring board and the semiconductor element with the first sealing resin.
The process of sealing the second wiring board and the semiconductor element with the second sealing resin,
The step of removing the support and the peeling layer of the second wiring board, and
A step of forming solder on an electrode on a joint surface with the first wiring board, a step of disassembling the second wiring board, and a step of soldering the first wiring board to the second wiring board.
A method for manufacturing a semiconductor device, which comprises a step of filling a third sealing resin between the first wiring board and the second wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020056293A JP2021158200A (en) | 2020-03-26 | 2020-03-26 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020056293A JP2021158200A (en) | 2020-03-26 | 2020-03-26 | Semiconductor device and method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021158200A true JP2021158200A (en) | 2021-10-07 |
Family
ID=77918293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020056293A Pending JP2021158200A (en) | 2020-03-26 | 2020-03-26 | Semiconductor device and method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021158200A (en) |
-
2020
- 2020-03-26 JP JP2020056293A patent/JP2021158200A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004335641A (en) | Method of manufacturing substrate having built-in semiconductor element | |
| JPWO2018047861A1 (en) | Wiring board and method of manufacturing wiring board | |
| JP2022040197A (en) | Manufacturing method of wiring board | |
| US20230395395A1 (en) | Board unit with support, board unit, and method of producing board unit with support | |
| JP7351107B2 (en) | Wiring board and wiring board manufacturing method | |
| WO2020090601A1 (en) | Semiconductor packaging wiring substrate and method of manufacturing semiconductor packaging wiring substrate | |
| JP2021125565A (en) | Wiring board and method for manufacturing wiring board | |
| JP2021114534A (en) | Wiring board and manufacturing method for wiring board | |
| JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
| JP7472484B2 (en) | Composite wiring board and method for manufacturing the same | |
| JP2021158200A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP7052464B2 (en) | Manufacturing method of coreless substrate with fine wiring layer and manufacturing method of semiconductor package | |
| US11974404B2 (en) | Method of producing circuit boards | |
| JP2020202343A (en) | Wiring board and method for manufacturing the same | |
| JP2020077696A (en) | Wiring board and semiconductor device using the same | |
| JP2021190473A (en) | Substrate unit, manufacturing method thereof, and manufacturing method of semiconductor device | |
| JP7087369B2 (en) | Manufacturing method of carrier substrate with fine wiring layer and semiconductor package substrate with fine wiring layer | |
| JP2021197484A (en) | Wiring board with support, wiring board and semiconductor device | |
| JP2020191397A (en) | Composite wiring board and method for manufacturing the same | |
| JP2022092505A (en) | Substrate unit, manufacturing method for the same, and manufacturing method for semiconductor device | |
| US20230254983A1 (en) | Wiring board and method of producing wiring board | |
| JP2021158306A (en) | Wiring board and manufacturing method thereof | |
| JP2021125507A (en) | Wiring board and method for manufacturing wiring board | |
| JP2021197403A (en) | Multilayer wiring board and manufacturing method of the same | |
| JP2020191380A (en) | Method for manufacturing wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240325 |