JP2020188433A - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP2020188433A JP2020188433A JP2019093795A JP2019093795A JP2020188433A JP 2020188433 A JP2020188433 A JP 2020188433A JP 2019093795 A JP2019093795 A JP 2019093795A JP 2019093795 A JP2019093795 A JP 2019093795A JP 2020188433 A JP2020188433 A JP 2020188433A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- pulse width
- signal
- level
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
CANやCAN FD等のシリアル通信方式において、通信速度の高速化を阻害する要因として、トランシーバの個体差によるビット長の変動が挙げられる。ここで言うビット長とは、1ビットあたりのパルス幅のことである。
送信部には、コントローラ(5)から、ハイレベルとローレベルとに変化する送信信号が入力される。そして、送信部は、コントローラからの入力信号としての送信信号に応じて、伝送路(3)における伝送信号の電位を、前記ハイレベルに対応する第1レベルと、前記ローレベルに対応する第2レベルとに、変化させる。
[1.構成]
図1に示す実施形態のECU1は、車両に搭載される通信システムにおけるノードとしてのECUである。ECU1と、図示省略された他の1つ以上のECUは、通信システムにおける通信バスとしての伝送路3に接続され、この伝送路3を介して通信する。ECUは、「Electronic Control Unit」の略である。また、他のECUも、ECU1と同様の構成を有する。
ECU1は、通信に関する処理を行うコントローラ5と、伝送路3に接続されて伝送信号の送受信を行うトランシーバ7と、を備える。
送信部11には、コントローラ5から、ハイレベルとローレベルとに変化する送信信号TXDが入力される。送信信号TXDは、NRZ(即ち、Non Return to Zero)の信号である。図3に示すように、送信信号TXD及び後述する受信信号RXDのハイレベルは例えば5Vであり、送信信号TXD及び受信信号RXDのローレベルは例えば0Vである。尚、5V及び0Vも、標準値の一例であり、予め定められた許容範囲内であれば、標準値とは異なる値になっても良い。
第2トランジスタ22は、オンすることで、CANLをVMからVLに変化させる。
ドライバ23は、コントローラからの送信信号TXDがハイレベルの場合に、第1トランジスタ21及び第2トランジスタ22をオフさせ、送信信号TXDがローレベルの場合に、第1トランジスタ21及び第2トランジスタ22をオンさせる。
受信部13も、伝送路3に接続されている。そして、受信部13は、伝送路3における伝送信号を、ハイレベルとローレベルとに変化する受信信号RXDに変換し、この変換後の受信信号RXDをコントローラ5に出力する。
差動回路31は、差動電圧Vdifを出力する。
調整部15には、コントローラ5から送信部11への送信信号TXDと、受信部13からコントローラ5への受信信号RXDとが、入力される。そして、調整部15は、後述する調整処理を行うことにより、送信信号TXDのパルス幅と、このパルス幅に対応する受信信号RXDのパルス幅との差が少なくなるように、送信部11と受信部13との一方又は両方の動作特性を調整する。
次に、調整部15が行う調整処理について、図2のフローチャートを用い説明する。
調整部15は、送信信号TXDのパルス幅と、このパルス幅に対応する受信信号RXDのパルス幅とを、それぞれ測定するが、この実施形態では、測定対象のパルス幅がハイレベルのパルス幅であるとして説明する。尚、ローレベルのパルス幅が測定されても良い。また、以下では、送信信号TXDのパルス幅のことを、送信パルス幅とも言い、受信信号RXDのパルス幅のことを、受信パルス幅とも言う。
図2に示すように、調整部15は、S110にて、送信信号TXDのパルス幅(即ち、送信パルス幅)を測定すると共に、この測定される送信パルス幅に対応する受信信号RXDのパルス幅(即ち、受信パルス幅)を測定する。
また、調整部15は、上記S120にて、送信パルス幅測定値Wtと受信パルス幅測定値Wrとが同じでないと判定した場合には、S130に進む。
閾値電圧Vthが上がると、伝送信号がドミナントレベルからレセッシブレベルに変化する場合に、当該伝送信号の電位が閾値電圧Vthを下回るまでの時間が短くなる。また、伝送信号がレセッシブレベルからドミナントレベルに変化する場合に、当該伝送信号の電位が閾値電圧Vthを上回るまでの時間が長くなる。よって、受信信号RXDのハイレベルのパルス幅が大きくなる。
〈3a〉調整部15は、送信部11によって伝送路3に出力される伝送信号の立ち下がりの傾きを、図3における「補正前」の部分と「補正後」の部分との差で示されるように、急峻にする。伝送信号の立ち下がりとは、伝送信号のドミナントレベルからレセッシブレベルへの変化のことである。伝送信号の立ち下がりの傾きとは、伝送信号がドミナントレベルからレセッシブレベルへ変化する(即ち、立ち下がる)場合における当該伝送信号の電位変化の傾きである。例えば、調整部15は、送信部11における第1トランジスタ21及び第2トランジスタ22の、オフのスイッチング速度を速くすることにより、伝送信号の立ち下がりの傾きを急峻にして良い。
また他の例として、調整部15は、受信信号RXDの立ち上がりと立ち下がりのうち、一方だけの傾きを調整するように構成されても良い。
また、調整部15は、上記S130にて、受信パルス幅測定値Wrが送信パルス幅測定値Wtよりも小さくないと判定した場合、即ち、受信パルス幅測定値Wrが送信パルス幅測定値Wtよりも大きい場合には、S150に進む。
閾値電圧Vthが下がると、伝送信号がドミナントレベルからレセッシブレベルに変化する場合に、当該伝送信号の電位が閾値電圧Vthを下回るまでの時間が長くなる。また、伝送信号がレセッシブレベルからドミナントレベルに変化する場合に、当該伝送信号の電位が閾値電圧Vthを上回るまでの時間が短くなる。よって、受信信号RXDのハイレベルのパルス幅が小さくなる。
また、調整部15は、受信信号RXDの立ち上がりと立ち下がりのうち、一方だけの傾きを調整するように構成されても良い。
S140又はS150で実施される上記〈1a〉〜〈4a〉,〈1b〉〜〈4b〉の処理うち、同じ数字が付された処理は、実施する調整内容が互いに逆の内容になっている一対の処理である。そして、〈1a〉,〈1b〉の処理と、〈3a〉,〈3b〉の処理により、送信パルス幅と受信パルス幅との差が少なくなるように、伝送信号の波形が調整される。また、〈2a〉,〈2b〉の処理と、〈4a〉,〈4b〉の処理により、送信パルス幅と受信パルス幅との差が少なくなるように、受信信号RXDの波形が調整される。
以上詳述した実施形態によれば、下記(A)〜(E)の効果を奏する。
(A)調整部15は、送信パルス幅と受信パルス幅との測定結果に基づいて、送信パルス幅と受信パルス幅との差が少なくなるように、送信部11により伝送路3に出力される伝送信号の波形と、受信部13からコントローラ5に出力される受信信号RXDの波形とを、調整する。このため、送信パルス幅と受信パルス幅との差が抑制され、送信部11及び受信部13の個体差に起因するビット長の変動量を抑制することができる。
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
また、本開示に記載のECU1及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されても良い。あるいは、本開示に記載のECU1及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されても良い。もしくは、本開示に記載のECU1及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されても良い。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されても良い。ECU1に含まれる各部の機能を実現する手法には、必ずしもソフトウェアが含まれている必要はなく、その全部の機能が、一つあるいは複数のハードウェアを用いて実現されても良い。
Claims (5)
- コントローラ(5)から、ハイレベルとローレベルとに変化する送信信号が入力され、当該送信信号に応じて、伝送路(3)における伝送信号の電位を、前記ハイレベルに対応する第1レベルと、前記ローレベルに対応する第2レベルとに、変化させるように構成された送信部(11)と、
前記伝送路に接続され、当該伝送路における前記伝送信号を、前記ハイレベルと前記ローレベルとに変化する受信信号に変換し、当該変換後の受信信号を前記コントローラに出力するように構成された受信部(13)と、
前記送信信号のパルス幅である送信パルス幅を測定すると共に、測定対象の前記送信パルス幅に対応する前記受信信号のパルス幅である受信パルス幅を測定し、前記送信パルス幅と前記受信パルス幅との測定結果に基づいて、前記送信パルス幅と前記受信パルス幅との差が少なくなるように、前記送信部により前記伝送路に出力される前記伝送信号の波形と、前記受信部から前記コントローラに出力される前記受信信号の波形との、一方又は両方を調整するように構成された調整部(15)と、を備える、
通信装置。 - 請求項1に記載の通信装置であって、
前記調整部は、前記送信パルス幅と前記受信パルス幅との差が少なくなるように、少なくとも、前記伝送信号の波形を調整するように構成され、
更に、前記調整部は、前記第1レベルと前記第2レベルとの一方又は両方の電位を調整することにより、前記伝送信号の波形を調整するように構成されている、
通信装置。 - 請求項1又は請求項2に記載の通信装置であって、
前記調整部は、前記送信パルス幅と前記受信パルス幅との差が少なくなるように、少なくとも、前記伝送信号の波形を調整するように構成され、
更に、前記調整部は、前記送信部が前記伝送信号の電位を前記第1レベルから前記第2レベルへ変化させる場合における当該伝送信号の電位変化の傾きと、前記送信部が前記伝送信号の電位を前記第2レベルから前記第1レベルへ変化させる場合における当該伝送信号の電位変化の傾きとの、一方又は両方を調整することにより、前記伝送信号の波形を調整するように構成されている、
通信装置。 - 請求項1ないし請求項3の何れか1項に記載の通信装置であって、
前記調整部は、前記送信パルス幅と前記受信パルス幅との差が少なくなるように、少なくとも、前記受信信号の波形を調整するように構成され、
前記受信部は、前記伝送信号の電位と所定の閾値電位とを大小比較することにより、前記伝送信号を前記受信信号に変換するように構成され、
更に、前記調整部は、前記閾値電位を調整することにより、前記受信信号の波形を調整するように構成されている、
通信装置。 - 請求項1ないし請求項4の何れか1項に記載の通信装置であって、
前記調整部は、前記送信パルス幅と前記受信パルス幅との差が少なくなるように、少なくとも、前記受信信号の波形を調整するように構成され、
更に、前記調整部は、前記受信部が前記受信信号の電位を前記ローレベルから前記ハイレベルへ変化させる場合における当該受信信号の電位変化の傾きと、前記受信部が前記受信信号の電位を前記ハイレベルから前記ローレベルへ変化させる場合における当該受信信号の電位変化の傾きとの、一方又は両方を調整することにより、前記受信信号の波形を調整するように構成されている、
通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019093795A JP7211260B2 (ja) | 2019-05-17 | 2019-05-17 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019093795A JP7211260B2 (ja) | 2019-05-17 | 2019-05-17 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188433A true JP2020188433A (ja) | 2020-11-19 |
JP7211260B2 JP7211260B2 (ja) | 2023-01-24 |
Family
ID=73222199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019093795A Active JP7211260B2 (ja) | 2019-05-17 | 2019-05-17 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7211260B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396023A (ja) * | 1989-09-07 | 1991-04-22 | Mitsubishi Electric Corp | 光送受信器 |
JPH0479525A (ja) * | 1990-07-20 | 1992-03-12 | Opt D D Melco Lab:Kk | 信号受信回路及びこれを使用した光パルス受信回路 |
JPH10210088A (ja) * | 1997-01-17 | 1998-08-07 | Nec Eng Ltd | 信号受信回路 |
JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
JP2014216875A (ja) * | 2013-04-26 | 2014-11-17 | 富士通セミコンダクター株式会社 | バッファ回路及び半導体集積回路 |
JP2016034080A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社日本自動車部品総合研究所 | 信号伝送回路 |
-
2019
- 2019-05-17 JP JP2019093795A patent/JP7211260B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0396023A (ja) * | 1989-09-07 | 1991-04-22 | Mitsubishi Electric Corp | 光送受信器 |
JPH0479525A (ja) * | 1990-07-20 | 1992-03-12 | Opt D D Melco Lab:Kk | 信号受信回路及びこれを使用した光パルス受信回路 |
JPH10210088A (ja) * | 1997-01-17 | 1998-08-07 | Nec Eng Ltd | 信号受信回路 |
JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
JP2014216875A (ja) * | 2013-04-26 | 2014-11-17 | 富士通セミコンダクター株式会社 | バッファ回路及び半導体集積回路 |
JP2016034080A (ja) * | 2014-07-31 | 2016-03-10 | 株式会社日本自動車部品総合研究所 | 信号伝送回路 |
Also Published As
Publication number | Publication date |
---|---|
JP7211260B2 (ja) | 2023-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102035986B1 (ko) | 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템 | |
US9223736B2 (en) | Devices and methods for an enhanced driver mode for a shared bus | |
JP5049982B2 (ja) | Ac結合インターフェイス回路 | |
US10015027B2 (en) | Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures | |
US20070094428A1 (en) | Scalable I/O Signaling Topology Using Source-Calibrated Reference Voltages | |
US10313152B2 (en) | Transmission circuit | |
US20060226868A1 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US20130322463A1 (en) | Device and method for serial data transmission at a high data rate | |
US10778481B1 (en) | Adaptable can transceiver and system | |
US10666320B2 (en) | Ringing suppression circuit | |
US20190296938A1 (en) | Controller area network (can) device and method for operating a can device | |
US11726947B2 (en) | Interface device and method of operating the same | |
JP5082515B2 (ja) | インタフェース回路および信号出力調整方法 | |
US11354062B2 (en) | Memory system and operation method thereof | |
JP2019511868A (ja) | 3送信機多相システムに関するインテリジェント等化 | |
WO2014049752A1 (ja) | データ伝送装置及びデータ伝送方法 | |
US11444802B2 (en) | Field bus system with a switchable slew rate | |
JP2020188433A (ja) | 通信装置 | |
EP2816766B1 (en) | Communication apparatus with feedback | |
JP7059860B2 (ja) | パラメータ設定送受信システムおよびパラメータ設定方法 | |
CN112543132B (zh) | 用于can总线的总线驱动器及用于操作总线驱动器的方法 | |
KR20150086701A (ko) | 캘리브레이션 회로 및 이를 포함한 반도체 장치 | |
JP7331756B2 (ja) | 通信装置 | |
KR101995027B1 (ko) | 정전류 소모가 없는 저전력 송신기 | |
US9496008B1 (en) | Determination of a common mode voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221226 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7211260 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |