JP2020183968A - Luminance compensation method and display - Google Patents

Luminance compensation method and display Download PDF

Info

Publication number
JP2020183968A
JP2020183968A JP2019086406A JP2019086406A JP2020183968A JP 2020183968 A JP2020183968 A JP 2020183968A JP 2019086406 A JP2019086406 A JP 2019086406A JP 2019086406 A JP2019086406 A JP 2019086406A JP 2020183968 A JP2020183968 A JP 2020183968A
Authority
JP
Japan
Prior art keywords
organic light
light emitting
vertical organic
transistor
emitting transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019086406A
Other languages
Japanese (ja)
Inventor
宏充 勝井
Hiromitsu Katsui
宏充 勝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2019086406A priority Critical patent/JP2020183968A/en
Priority to US17/606,660 priority patent/US20220215801A1/en
Priority to PCT/JP2020/017499 priority patent/WO2020218421A1/en
Priority to CN202080028516.0A priority patent/CN113678189A/en
Priority to KR1020217034737A priority patent/KR20220002323A/en
Priority to TW109113876A priority patent/TWI836064B/en
Publication of JP2020183968A publication Critical patent/JP2020183968A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a luminance compensation method for a display including a vertical organic light-emitting transistor in which variation in luminance is suppressed for a long time, and a display.SOLUTION: A luminance compensation method for a display including a plurality of vertical organic light-emitting transistors and a storage unit that stores characteristic information of the vertical organic light-emitting transistors includes a step (A) of applying voltage for luminance inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected, a step (B) of measuring current flowing in a current supply line where current is supplied to a source electrode of the vertical organic light-emitting transistor by applying the voltage for the luminance inspection to a gate electrode of the vertical organic light-emitting transistor to be corrected, and a step (C) of determining a correction value of the voltage to be applied to the gate electrode of the vertical organic light-emitting transistor on the basis of a current value measured in the step (B) and the characteristic information of the vertical organic light-emitting transistor stored in the storage unit.SELECTED DRAWING: Figure 1

Description

本発明は、ディスプレイの輝度補償方法及びディスプレイに関する。 The present invention relates to a display luminance compensation method and a display.

近年、有機発光ダイオードのような有機半導体素子を光源素子に用いたディスプレイの実用化が進み、市販されるようになっている。有機半導体素子を光源に用いたディスプレイの開発においては、今もなお、さらなる性能向上に向けて、高輝度化、高精細化、低消費電力化、長寿命化といった検討が継続して行われている。 In recent years, displays using organic semiconductor elements such as organic light emitting diodes as light source elements have been put into practical use and are now on the market. In the development of displays that use organic semiconductor devices as light sources, studies such as higher brightness, higher definition, lower power consumption, and longer life are still being conducted in order to further improve performance. There is.

従来、有機ELディスプレイの発光要素は、有機発光ダイオード(「OLED」とも称される。)と有機発光ダイオードに流す電流の制御を行うトランジスタで構成される。有機発光ダイオードは、アノード電極とカソード電極の間に挟まれた有機EL層に、基板上に形成された薄膜トランジスタ(「TFT」とも称される。)から入力される電流に応じて発光するデバイスである。 Conventionally, a light emitting element of an organic EL display is composed of an organic light emitting diode (also referred to as "OLED") and a transistor that controls a current flowing through the organic light emitting diode. An organic light emitting diode is a device that emits light in response to a current input from a thin film transistor (also referred to as "TFT") formed on a substrate in an organic EL layer sandwiched between an anode electrode and a cathode electrode. is there.

ところが、当該構成に対して下記特許文献1には、制御素子の数を減らし、発光面積を大きくして高輝度化させるための素子として、ゲート電極に印加する電圧を制御することで、流れる電流を調整するトランジスタであって、かつ、当該トランジスタ自体が流れる電流量に応じて発光する縦型有機発光トランジスタ(「VOLET」とも称される。)が記載されている。また、下記特許文献2は、縦型有機発光トランジスタを用いたディスプレイが記載されており、ディスプレイの大幅な高輝度化が期待されている。 However, with respect to this configuration, Patent Document 1 below describes the current that flows by controlling the voltage applied to the gate electrode as an element for reducing the number of control elements and increasing the light emitting area to increase the brightness. A vertical organic light emitting transistor (also referred to as “VOLET”) that emits light according to the amount of current flowing through the transistor itself is described. Further, Patent Document 2 below describes a display using a vertical organic light emitting transistor, and is expected to significantly increase the brightness of the display.

国際公開第2009/036071号International Publication No. 2009/036071 特表2014−505324号公報Japanese Patent Application Laid-Open No. 2014-505324

縦型有機発光トランジスタは、電界効果トランジスタと同様に、ソース電極、ゲート電極及びドレイン電極を備え、ソース電極がアノード電極に、ドレイン電極がカソード電極に対応している。ソース電極とドレイン電極の間には、EL素子及び有機半導体層が構成され、それぞれの電極は、EL素子及び有機半導体層に電流を流すことでELを発光させられるように構成されており、発光によって得られる光が外部へ出射するようにソース電極又はドレイン電極少なくとも一方は透明である様に構成されている。 Like the field effect transistor, the vertical organic light emitting transistor includes a source electrode, a gate electrode, and a drain electrode, and the source electrode corresponds to the anode electrode and the drain electrode corresponds to the cathode electrode. An EL element and an organic semiconductor layer are formed between the source electrode and the drain electrode, and each electrode is configured to emit light by passing a current through the EL element and the organic semiconductor layer. At least one of the source electrode and the drain electrode is configured to be transparent so that the light obtained by the above can be emitted to the outside.

従来の構成に用いられている有機発光ダイオードは、長期にわたり点灯を続けると、注入された電流に応じて劣化が進行し、徐々に輝度が低下していくことが知られている。これは、有機発光ダイオードにおいて、化学変化や各有機層界面への電荷蓄積等による層間注入効率の変動等が要因であると考えられている。この点は、同じようにアノード電極に相当するソース電極とカソード電極に相当するドレイン電極の間に挟まれたEL素子及び有機半導体層に電流を流すことで発光させる縦型有機発光トランジスタについても同様である。 It is known that when the organic light emitting diode used in the conventional configuration is continuously lit for a long period of time, the deterioration progresses according to the injected current, and the brightness gradually decreases. It is considered that this is due to changes in the interlayer injection efficiency due to chemical changes and charge accumulation at the interface of each organic layer in the organic light emitting diode. The same applies to the EL element sandwiched between the source electrode corresponding to the anode electrode and the drain electrode corresponding to the cathode electrode, and the vertical organic light emitting transistor that emits light by passing a current through the organic semiconductor layer. Is.

ところが、本発明者は、鋭意研究により、縦型有機発光トランジスタを用いたディスプレイでは、以下のような課題があることが見出した。縦型有機発光トランジスタは、EL素子及び有機半導体層に電流を流してELを発行させるために、ゲート電極に対して電圧を印加していると、ゲート電極とゲート絶縁膜層ととの界面、ソース電極と有機半導体層及び表面層等との界面、ゲート絶縁膜層と表面層のそれぞれに電荷が蓄積してしまう。これらの界面に電荷が蓄積することにより、縦型有機発光トランジスタは、ゲート電極に対して所定の電圧を印加しても、有機半導体層に対して製造されたばかりの状態あるいは工場出荷時と同等の電荷が注入されなくなるという現象が発生するため、有機発光ダイオードよりも輝度の低下が速く進行してしまう。そのため縦型有機発光トランジスタを用いたディスプレイは、短期間での特性変動が生じやすく、短寿命となりやすいことから、製品としての信頼性が課題となる。 However, the present inventor has found through diligent research that a display using a vertical organic light emitting transistor has the following problems. In the vertical organic light emitting transistor, when a voltage is applied to the gate electrode in order to pass a current through the EL element and the organic semiconductor layer to generate an EL, the interface between the gate electrode and the gate insulating film layer, Charges are accumulated at the interface between the source electrode and the organic semiconductor layer, the surface layer, etc., and at each of the gate insulating film layer and the surface layer. Due to the accumulation of electric charges at these interfaces, the vertical organic light emitting transistor is equivalent to the state just manufactured for the organic semiconductor layer or the factory default even when a predetermined voltage is applied to the gate electrode. Since the phenomenon that the electric charge is not injected occurs, the decrease in brightness progresses faster than that of the organic light emitting diode. Therefore, a display using a vertical organic light emitting transistor tends to fluctuate in characteristics in a short period of time and has a short life, so that reliability as a product becomes an issue.

縦型有機発光トランジスタに流れる電流の変化が生じたとしても、所望の電流が流れるようにフィードバック制御を行う回路を構成することもできるが、複雑な回路構成を追加することになり、素子を配置する領域が必要となってしまう。つまり、発光領域が小さくなり高輝度化を阻害してしまうことになる。 Even if the current flowing through the vertical organic light emitting transistor changes, it is possible to configure a circuit that performs feedback control so that the desired current flows, but a complicated circuit configuration will be added and elements will be arranged. The area to be used is required. That is, the light emitting region becomes small, which hinders the increase in brightness.

本発明は、上記課題に鑑み、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイを提供することを目的とする。 In view of the above problems, it is an object of the present invention to provide a brightness compensation method and a display for a display using a vertical organic light emitting transistor that suppresses fluctuations in brightness for a long period of time without adding a complicated circuit configuration.

本発明のディスプレイの輝度補償方法は、
複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含むことを特徴とする。
The display brightness compensation method of the present invention
A brightness compensation method for a display including a plurality of vertical organic light emitting transistors and a storage unit for storing characteristic information of the vertical organic light emitting transistors.
The step (A) of applying a voltage for luminance inspection to the gate electrode of the vertical organic light emitting transistor to be corrected, and
A step of measuring the current flowing through a current supply line that supplies a current to the source electrode of the vertical organic light emitting transistor by applying a voltage for brightness inspection to the gate electrode of the vertical organic light emitting transistor to be corrected. (B) and
Correction of the voltage applied to the gate electrode of the vertical organic light emitting transistor based on the current value measured in the step (B) and the characteristic information of the vertical organic light emitting transistor stored in the storage unit. It is characterized by including a step (C) of determining a value.

記憶部は、ディスプレイを製造したばかりの状態あるいは工場出荷時の縦型有機発光トランジスタの特性情報が格納されている。ここで、縦型有機発光トランジスタの特性情報とは、例えば、電子移動度(μ)、コンダクタンス(gm=Id/Vg)、閾値電圧(Vt)等である。Idは縦型有機発光トランジスタのソース電極とドレイン電極間を流れる電流値、Vgは縦型有機発光トランジスタのゲート電極に印加される電圧を示す。 The storage unit stores characteristic information of the vertical organic light emitting transistor in the state where the display has just been manufactured or when the display is shipped from the factory. Here, the characteristic information of the vertical organic light emitting transistor is, for example, electron mobility (μ), conductance (gm = Id / Vg), threshold voltage (Vt), and the like. Id indicates the current value flowing between the source electrode and the drain electrode of the vertical organic light emitting transistor, and Vg indicates the voltage applied to the gate electrode of the vertical organic light emitting transistor.

上述の通り、電流供給ライン、もしくは各縦型有機発光トランジスタに流れている電流の電流値が確認され、各縦型有機発光トランジスタは、所望の電流値で流れるように記憶部に格納されている特性情報に基づいてゲート電極に印加される電圧が補正される。つまり、長期にわたって縦型有機発光トランジスタの有機半導体層に供給される電流が、所望の電流値となるように調整される。従って、縦型有機発光トランジスタ自体の劣化による輝度の変動が抑制され、長時間にわたって輝度が補償される。 As described above, the current value of the current flowing through the current supply line or each vertical organic light emitting transistor is confirmed, and each vertical organic light emitting transistor is stored in the storage unit so as to flow at a desired current value. The voltage applied to the gate electrode is corrected based on the characteristic information. That is, the current supplied to the organic semiconductor layer of the vertical organic light emitting transistor for a long period of time is adjusted to be a desired current value. Therefore, the fluctuation of the brightness due to the deterioration of the vertical organic light emitting transistor itself is suppressed, and the brightness is compensated for a long time.

なお、電流値の測定は、それぞれの縦型有機発光トランジスタに対して個別に実施されてもよく、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で実施されてもよい。各々の縦型有機発光トランジスタのソース電極に流れる電流の電流値の測定を行い、ゲート電極に印加する電圧を調整すれば、正確に、ソース電極へ流れる電流を補正し、所望の輝度を得ることができる。 The current value may be measured individually for each vertical organic light emitting transistor, or collectively for the vertical organic light emitting transistors arranged in a specific region or on the same line. May be good. By measuring the current value of the current flowing through the source electrode of each vertical organic light emitting transistor and adjusting the voltage applied to the gate electrode, the current flowing through the source electrode can be accurately corrected and the desired brightness can be obtained. Can be done.

しかし、画素数の大きなディスプレイは、数百万から数千万の縦型有機発光トランジスタによって構成されるため、個別に補正を行うと全ての縦型有機発光トランジスタを補正するのに長い時間を要してしまう。そうすると、ゲート電極に印加される電圧の補正が行われた部分と補正が行われていない部分で輝度に差が生じて画質にムラが生じやすい。従って、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で、短時間に補正が行われることが好ましい。 However, since a display with a large number of pixels is composed of millions to tens of millions of vertical organic light emitting transistors, it takes a long time to correct all the vertical organic light emitting transistors when corrections are made individually. Resulting in. Then, there is a difference in brightness between the portion where the voltage applied to the gate electrode is corrected and the portion where the correction is not performed, and the image quality tends to be uneven. Therefore, it is preferable that the correction is performed collectively in a short time for the vertical organic light emitting transistors arranged in a specific region or on the same line.

上記輝度補償方法の前記工程(A)は、補正対象としない前記縦型有機発光トランジスタへの電流供給を遮断する工程(A1)を含んでいても構わない。 The step (A) of the brightness compensation method may include a step (A1) of cutting off the current supply to the vertical organic light emitting transistor which is not the target of correction.

工程(A)と工程(B)を行う際は、縦型有機発光トランジスタのゲート電極に対して表示する画像に応じた電圧ではなく、輝度検査用の電圧が印加されるため、画面は一瞬だけ意図しない表示を行うことになる。このとき、瞬間的に明るい画面が表示されると、ディスプレイを見ている人が、画面のちらつき等を感じやすい。そのため、できるだけ暗い画面で行うことが好ましい。 When performing the steps (A) and (B), the voltage for brightness inspection is applied instead of the voltage corresponding to the image displayed on the gate electrode of the vertical organic light emitting transistor, so that the screen is displayed only for a moment. Unintended display will be performed. At this time, if a bright screen is displayed momentarily, the person looking at the display is likely to feel the flickering of the screen. Therefore, it is preferable to use a dark screen as much as possible.

上記方法とすることで、縦型有機発光トランジスタに流れる電流の供給源となる経路を遮断することができ、より暗い画面で補正の工程を実施することができ、かつ、電流をより正確に測定することができる。 By using the above method, it is possible to block the path that is the source of the current flowing through the vertical organic light emitting transistor, perform the correction process on a darker screen, and measure the current more accurately. can do.

上記輝度補償方法の前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする。 The step (A) and the step (B) of the luminance compensation method are performed between image update intervals.

縦型有機発光トランジスタの特性は温度による影響も受けやすく、電源投入時に対して温度が上昇している動作時では、縦型有機発光トランジスタのゲート電極に同じ電圧を印加しても流れる電流値が異なる。従って、動作時の温度において電流値を測定して補正する必要がある。 The characteristics of the vertical organic light emitting transistor are easily affected by the temperature, and the current value that flows even if the same voltage is applied to the gate electrode of the vertical organic light emitting transistor during operation when the temperature rises compared to when the power is turned on different. Therefore, it is necessary to measure and correct the current value at the operating temperature.

上記方法とすることで、ディスプレイが動作を開始して温度が上昇している間及び動作温度まで上昇している状態において、所望の輝度となるように縦型有機発光トランジスタのゲート電極に印加する電圧を補正することで、補正された所望の輝度の発光をさせることができる。また、電源投入後、一回の電流測定によって補正値を決定し、それぞれの縦型有機発光トランジスタのオフセット電圧を求めて記憶しておき、時間経過や温度に応じて縦型有機発光トランジスタのゲート電極に印加する電圧をオフセットさせる制御とすることもできる。 By the above method, the display is applied to the gate electrode of the vertical organic light emitting transistor so as to have a desired brightness while the display starts operating and the temperature rises and the operating temperature rises. By correcting the voltage, it is possible to emit light with the corrected desired brightness. In addition, after the power is turned on, the correction value is determined by one current measurement, the offset voltage of each vertical organic light emitting transistor is obtained and stored, and the gate of the vertical organic light emitting transistor is stored according to the passage of time and temperature. It can also be controlled to offset the voltage applied to the electrodes.

また、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減できるという効果も奏する。 In addition, liquid crystal displays and displays can reduce afterimages when switching from the previous image to the next image by inserting a screen different from the displayed image for a moment during the update interval of the displayed image. It also has an effect.

上記輝度補償方法の前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含んでいても構わない。 The step (B) of the brightness compensation method may include a step (B1) of storing the current value measured in the step (B) in the storage unit.

上記方法とすることで、記憶部に格納されているそれぞれの縦型有機発光トランジスタの初期の特性情報のみではなく、前回の工程において測定された電流値や補正した電圧値等との差分を調整するように補正することができる。そのため、電源投入直後においても縦型有機発光トランジスタのソース電極への電流値の測定を行うことなく、最後に補正を行った際の電流値に基づいて、補正を行った状態で画像や動画を表示することができる。 By using the above method, not only the initial characteristic information of each vertical organic light emitting transistor stored in the storage unit but also the difference between the current value measured in the previous process and the corrected voltage value can be adjusted. Can be corrected to do so. Therefore, even immediately after the power is turned on, the image or moving image is displayed in a corrected state based on the current value at the time of the last correction without measuring the current value to the source electrode of the vertical organic light emitting transistor. Can be displayed.

本発明のディスプレイは、
アレイ状に配置された複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
前記電流供給ラインに流れる電流を測定する電流測定部と、
それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部とを備える。
前記制御部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加するように制御し、
前記電流測定部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
前記制御部は、
測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とする。
The display of the present invention
Multiple vertical organic light emitting transistors arranged in an array,
A data line that supplies a voltage for controlling the gate electrodes of the plurality of vertical organic light emitting transistors,
A current supply line that supplies current to the source electrodes of the plurality of vertical organic light emitting transistors, and
A first thin film transistor that is connected between the gate electrode of each of the vertical organic light emitting transistors and the data line and controls the voltage supply to the gate electrode of the vertical organic light emitting transistor.
A first gate line connected to the gate electrode of the first thin film transistor and controlling the first thin film transistor,
At least a control unit that controls the voltage applied to the first gate line,
A current measuring unit that measures the current flowing through the current supply line,
It includes a storage unit in which characteristic information of each of the vertical organic light emitting transistors is stored.
The control unit
Controlled so as to apply a voltage for luminance inspection to the gate electrode of the vertical organic light emitting transistor to be corrected.
The current measuring unit
When a voltage for luminance inspection is applied to the gate electrode of the vertical organic light emitting transistor to be corrected, the current flowing through the source electrode of the vertical organic light emitting transistor is measured, and the measured current value is stored in the storage unit. Store in
The control unit
The correction value of the voltage applied to the gate electrode of the vertical organic light emitting transistor is determined based on the measured current value and the characteristic information of the vertical organic light emitting transistor stored in the storage unit. It is a feature.

例えば、制御部は、補正対象とする縦型有機発光トランジスタに接続された第一薄膜トランジスタをオン状態にするように第一ゲートラインの電圧を制御し、このオン状態で、電流測定部によって測定された電流供給ラインの電流値と記憶部に格納された縦型有機発光トランジスタの特性情報とから、データラインに印加する電圧の補正値を決定する。これにより、補正対象の縦型有機発光トランジスタの輝度を補正できる。 For example, the control unit controls the voltage of the first gate line so as to turn on the first thin film transistor connected to the vertical organic light emitting transistor to be corrected, and in this on state, the current measuring unit measures the voltage. The correction value of the voltage applied to the data line is determined from the current value of the current supply line and the characteristic information of the vertical organic light emitting transistor stored in the storage unit. As a result, the brightness of the vertical organic light emitting transistor to be corrected can be corrected.

上記構成によれば、所望の画像を表示するためにデータラインに印加する電圧を調整できる。これにより、縦型有機発光トランジスタに流れる電流値が補正され、長時間使用しても画質や輝度が変動しないディスプレイを構成でき、長時間にわたる点灯に対して輝度を補償することができる。 According to the above configuration, the voltage applied to the data line to display the desired image can be adjusted. As a result, the current value flowing through the vertical organic light emitting transistor is corrected, a display whose image quality and brightness do not fluctuate even when used for a long time can be configured, and the brightness can be compensated for lighting for a long time.

上記ディスプレイは、前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていても構わない。 In the display, a dielectric layer may be formed between the gate electrode and the source electrode of the vertical organic light emitting transistor.

ディスプレイが表示する画像は、それぞれの縦型有機発光トランジスタに接続されている第一薄膜トランジスタのオン/オフ状態が順次切り替わり、それぞれの画素に応じて、縦型有機発光トランジスタのゲート電極に所望の電圧が印加されることで更新される。この時、縦型有機発光トランジスタのゲート電極の電圧印加が完了し、第一薄膜トランジスタがオフ状態に切り替えられた後、縦型有機発光トランジスタは、所定の時間の間その輝度を維持しなければならない。つまり、縦型有機発光トランジスタに流れる電流を維持するために、縦型有機発光トランジスタのゲート電極とソース電極との間の電圧を維持しておく必要がある。 In the image displayed on the display, the on / off state of the first thin film transistor connected to each vertical organic light emitting transistor is sequentially switched, and the desired voltage is applied to the gate electrode of the vertical organic light emitting transistor according to each pixel. Is applied to update. At this time, after the voltage application of the gate electrode of the vertical organic light emitting transistor is completed and the first thin film transistor is switched to the off state, the vertical organic light emitting transistor must maintain its brightness for a predetermined time. .. That is, in order to maintain the current flowing through the vertical organic light emitting transistor, it is necessary to maintain the voltage between the gate electrode and the source electrode of the vertical organic light emitting transistor.

そのためには、縦型有機発光トランジスタのゲート電極とソース電極の間にコンデンサのような電荷を維持する素子を接続しなければならない。半導体回路として構成されるコンデンサで電圧維持用の容量値を得ようとすると、非常に大きな素子となってしまい、発光領域を圧迫してしまう。 For that purpose, an element that maintains an electric charge, such as a capacitor, must be connected between the gate electrode and the source electrode of the vertical organic light emitting transistor. If a capacitor configured as a semiconductor circuit is used to obtain a capacitance value for maintaining a voltage, the element becomes very large and the light emitting region is compressed.

そこで、上記構成とすることで、発光領域を大きくするために大きく形成されている縦型有機発光トランジスタ内に、寄生素子としてコンデンサを構成することができる。つまり、別途電圧維持用のコンデンサを接続する必要が無く、発光領域を圧迫させることがないため、より高輝度なディスプレイを構成することができる。 Therefore, with the above configuration, a capacitor can be configured as a parasitic element in the vertical organic light emitting transistor which is formed large in order to increase the light emitting region. That is, since it is not necessary to separately connect a capacitor for maintaining voltage and the light emitting region is not pressed, a display having higher brightness can be configured.

上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンを含む導電性材料によって形成されていても構わない。 In the vertical organic light emitting transistor of the display, the source electrode and / or the drain electrode may be formed of a conductive material containing carbon.

さらに、上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンナノチューブ(「CNT」とも称される。)によって形成されていても構わない。 Further, in the vertical organic light emitting transistor of the display, the source electrode and / or the drain electrode may be formed of carbon nanotubes (also referred to as “CNT”).

カーボンを含む導電性材料、特にカーボンナノチューブは、電流密度耐性が高く、可視光に対して透光性を有する導電膜を形成することができる。従って、上記のような材料を用いることで、可視光に対して透光性を有し、かつ大きな電流を流すことができる縦型有機発光トランジスタを構成することができる。また、カーボンナノチューブは、機械的強度も高いことから、柔軟性を有するディスプレイを構成することもできる。 Conductive materials containing carbon, particularly carbon nanotubes, can form a conductive film having high current density resistance and translucency with respect to visible light. Therefore, by using the above-mentioned material, it is possible to construct a vertical organic light emitting transistor which has transparency to visible light and can pass a large current. In addition, since carbon nanotubes have high mechanical strength, it is possible to form a flexible display.

上記ディスプレイは、
前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
前記制御部は、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御しても構わない。
The above display is
A second thin film transistor that is connected between the source electrode of the vertical organic light emitting transistor and the current supply line and controls the current supply to the source electrode of the vertical organic light emitting transistor.
A second gate line connected to the gate electrode of the second thin film transistor and controlling the second thin film transistor is provided.
The control unit may control the second thin film transistor connected to the vertical organic light emitting transistor, which is not the target of correction, to be in the off state.

さらに、上記ディスプレイの前記第二薄膜トランジスタは、酸化物半導体によって構成されていても構わない。 Further, the second thin film transistor of the display may be made of an oxide semiconductor.

通常動作時においては、オン状態である第二薄膜トランジスタがオフ状態に切り替わることによって、縦型有機発光トランジスタに流れる電流の供給経路を遮断することができる。さらに、第二薄膜トランジスタをオフ状態であっても流れてしまう微小な電流(リーク電流)の少ない酸化物半導体で構成することにより、補正対象ではない縦型有機発光トランジスタに流れる電流をさらに小さくすることができる。 During normal operation, the second thin film transistor, which is in the on state, is switched to the off state, so that the supply path of the current flowing through the vertical organic light emitting transistor can be cut off. Further, by forming the second thin film transistor with an oxide semiconductor having a small minute current (leakage current) that flows even in the off state, the current flowing through the vertical organic light emitting transistor that is not the correction target can be further reduced. Can be done.

本発明によれば、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイが実現される。 According to the present invention, a brightness compensation method and a display for a display using a vertical organic light emitting transistor that suppresses fluctuations in brightness for a long period of time are realized without adding a complicated circuit configuration.

ディスプレイの一実施形態の一部の模式的な構成図である。It is a schematic block diagram of a part of one Embodiment of a display. 図1の発光部の回路図である。It is a circuit diagram of the light emitting part of FIG. 図1の制御部の構成図である。It is a block diagram of the control part of FIG. 基板上に構成される発光部の模式的な素子構成の上面図である。It is the top view of the typical element composition of the light emitting part constructed on a substrate. 図4の発光部の側面図である。It is a side view of the light emitting part of FIG. ディスプレイの輝度補正手順を示すフローチャートである。It is a flowchart which shows the brightness correction procedure of a display. ディスプレイの別実施形態の一部の模式的な構成図である。It is a schematic block diagram of a part of another embodiment of a display.

以下、本発明のディスプレイの構成について、図面を参照して説明する。なお、以下の各図面は、いずれも模式的に図示されたものであり、図面上の寸法比や個数は、実際の寸法比や個数と必ずしも一致していない。 Hereinafter, the configuration of the display of the present invention will be described with reference to the drawings. In addition, each of the following drawings is schematically illustrated, and the dimensional ratio and the number on the drawings do not always match the actual dimensional ratio and the number.

[構成]
まず、ディスプレイの構成について説明する。図1は、ディスプレイ1の一実施形態の一部の模式的な構成図である。図1に示すように、本実施形態のディスプレイ1は、アレイ状に配列された縦型有機発光トランジスタを含む発光部10と、縦型有機発光トランジスタのゲート電極に電圧を供給するデータライン11と、縦型有機発光トランジスタのソース電極に電流を供給する電流供給ライン12と、第一薄膜トランジスタを制御する第一ゲートライン13と、第二薄膜トランジスタを制御する第二ゲートライン14と、制御部15と、電流供給ライン12に流れる電流を測定する電流測定部16と、記憶部17を備える。
[Constitution]
First, the configuration of the display will be described. FIG. 1 is a schematic configuration diagram of a part of an embodiment of the display 1. As shown in FIG. 1, the display 1 of the present embodiment includes a light emitting unit 10 including vertical organic light emitting transistors arranged in an array, and a data line 11 for supplying a current to a gate electrode of the vertical organic light emitting transistors. , A current supply line 12 that supplies a current to the source electrode of the vertical organic light emitting transistor, a first gate line 13 that controls the first thin film transistor, a second gate line 14 that controls the second thin film transistor, and a control unit 15. A current measuring unit 16 for measuring the current flowing through the current supply line 12 and a storage unit 17 are provided.

図2は、図1の発光部10の回路図である。図2に示すように、発光部10は、縦型有機発光トランジスタ20と、縦型有機発光トランジスタ20のゲート電極への電圧供給を制御する第一薄膜トランジスタ21と、縦型有機発光トランジスタ20のソース電極への電流供給を制御する第二薄膜トランジスタ22と、縦型有機発光トランジスタ20のソース電極とゲート電極の間に接続されるコンデンサ23を備える。 FIG. 2 is a circuit diagram of the light emitting unit 10 of FIG. As shown in FIG. 2, the light emitting unit 10 includes a vertical organic light emitting transistor 20, a first thin film transistor 21 that controls voltage supply to the gate electrode of the vertical organic light emitting transistor 20, and a source of the vertical organic light emitting transistor 20. It includes a second thin film transistor 22 that controls the current supply to the electrodes, and a capacitor 23 that is connected between the source electrode and the gate electrode of the vertical organic light emitting transistor 20.

データライン11は、表示する画像に応じて、縦型有機発光トランジスタ20の発光輝度を調整するために、縦型有機発光トランジスタ20のゲート電極に第一薄膜トランジスタ21を介して電圧を印加するための配線である。電流供給ライン12は、縦型有機発光トランジスタ20のソース電極に第二薄膜トランジスタ22を介して電流を供給するための配線である。 The data line 11 is for applying a voltage to the gate electrode of the vertical organic light emitting transistor 20 via the first thin film transistor 21 in order to adjust the light emission brightness of the vertical organic light emitting transistor 20 according to the image to be displayed. It is wiring. The current supply line 12 is a wiring for supplying a current to the source electrode of the vertical organic light emitting transistor 20 via the second thin film transistor 22.

第一ゲートライン13は、第一薄膜トランジスタ21のゲート電極に接続され、第一薄膜トランジスタ21のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のゲート電極とデータライン11との通電を制御する。第二ゲートライン14は、第二薄膜トランジスタ22のゲート電極に接続され、第二薄膜トランジスタ22のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のソース電極と電流供給ライン12との通電を制御する。 The first gate line 13 is connected to the gate electrode of the first thin film transistor 21 and controls the on / off of the first thin film transistor 21, that is, controls the energization between the gate electrode of the vertical organic light emitting transistor 20 and the data line 11. To do. The second gate line 14 is connected to the gate electrode of the second thin film transistor 22 to control the on / off of the second thin film transistor 22, that is, energize the source electrode of the vertical organic light emitting transistor 20 and the current supply line 12. Control.

電流測定部16は、同一の電流供給ライン12に接続されている、発光部10(縦型有機発光トランジスタ20)に対して流れている電流量の合計値を測定するように配置されている。 The current measuring unit 16 is arranged so as to measure the total value of the amount of current flowing through the light emitting unit 10 (vertical organic light emitting transistor 20) connected to the same current supply line 12.

図3は、図1の制御部15の構成図である。図3に示すように、制御部15は、データライン11を駆動する複数のゲートドライバ15a、電流供給ライン12を駆動する複数のソースドライバ15b、第一ゲートライン13の電圧及び第二ゲートライン14の電圧を制御する複数のゲートコントローラ15cと、電流測定部16が測定した電流値を受信して記憶部17に格納するデータ入出力回路15dと、電流測定部16が測定した電流値と記憶部17に格納された縦型有機発光トランジスタ20の特性情報から、縦型有機発光トランジスタ20のゲート電極に印加する電圧の補正値を演算する演算処理回路15eを備える。制御に関する詳細は、制御方法の項目にて後述される。 FIG. 3 is a configuration diagram of the control unit 15 of FIG. As shown in FIG. 3, the control unit 15 includes a plurality of gate drivers 15a for driving the data line 11, a plurality of source drivers 15b for driving the current supply line 12, the voltage of the first gate line 13, and the second gate line 14. A plurality of gate controllers 15c for controlling the voltage of the above, a data input / output circuit 15d that receives the current value measured by the current measuring unit 16 and stores it in the storage unit 17, and a current value and a storage unit measured by the current measuring unit 16. The arithmetic processing circuit 15e for calculating the correction value of the voltage applied to the gate electrode of the vertical organic light emitting transistor 20 from the characteristic information of the vertical organic light emitting transistor 20 stored in 17 is provided. Details regarding control will be described later in the item of control method.

制御部15を構成するそれぞれのブロックの具体的な構成は、専用回路、ソフトウェアプログラムによって制御されるプロセッサ、又はこれらの組み合わせによって構成される。例えば、専用回路は、縦型有機発光トランジスタ20と同一基板上に構成された制御信号を生成するロジック回路や各縦型有機発光トランジスタ20を駆動するためのドライバ回路、又は各ライン(11,12,13,14)と電気的に接続できるように構成された専用集積回路(Application Specific Integrated Circuit、ASICと略称する)や、プログラミングによって専用回路を構築することができるプログラマブルデバイス(PLD,CPLD,FPGA)等であってもよい。 The specific configuration of each block constituting the control unit 15 is composed of a dedicated circuit, a processor controlled by a software program, or a combination thereof. For example, the dedicated circuit is a logic circuit that generates a control signal configured on the same substrate as the vertical organic light emitting transistor 20, a driver circuit for driving each vertical organic light emitting transistor 20, or each line (11, 12). , 13, 14) and programmable devices (PLD, CPLD, FPGA) that can be constructed so that they can be electrically connected to a dedicated integrated circuit (Application Special Integrated Circuit, abbreviated as ASIC) or a dedicated circuit can be constructed by programming. ) Etc. may be used.

プロセッサは、中央処理ユニット(Central Processing Unit、CPUと略称する)であっても良く、他の汎用プロセッサ、デジタル信号プロセッサ(Digital Signal Processor、DSPと略称する)、ASIC等であってもよい。また、汎用プロセッサは、マイクロプロセッサであってもよく、プロセッサは、いかなる標準的なプロセッサ等であってもよい。各種処理のステップは、直接にハードウェアプロセッサにより実行されてもよく、プロセッサにおけるハードウェア及びソフトウェア(あるいはソフトウェア機能モジュール)による組合わせで実行されてもよい。さらには、マイクロコントローラ等の制御デバイスを用いても構わない。 The processor may be a central processing unit (abbreviated as Central Processing Unit, CPU), another general-purpose processor, a digital signal processor (abbreviated as Digital Signal Processor, DSP), an ASIC, or the like. Further, the general-purpose processor may be a microprocessor, and the processor may be any standard processor or the like. The steps of the various processes may be executed directly by the hardware processor, or may be executed by a combination of hardware and software (or software function modules) in the processor. Further, a control device such as a microcontroller may be used.

記憶部17は、高速RAMメモリを含んでもよく、任意のタイプの揮発的又は不揮発的な記憶装置或いはそれらの組み合わせで実現されても構わない。例えば、スタティックランダムアクセスメモリ(SRAM)、電気消去可能なプログラミング読取専用メモリ(EEPROM)、消去可能なプログラミング読取専用メモリ(EPROM)、プログラミング読取専用メモリ(PROM)、読取専用メモリ(ROM)、磁気メモリ、フラッショメモリ、磁気ディスク又は光ディスク等が挙げられる。 The storage unit 17 may include a high-speed RAM memory, and may be realized by any type of volatile or non-volatile storage device or a combination thereof. For example, static random access memory (SRAM), electrically erasable programming read-only memory (EEPROM), erasable programming read-only memory (EPROM), programming read-only memory (PROM), read-only memory (ROM), magnetic memory. , Flash memory, magnetic disk, optical disk and the like.

コンデンサ23は、第一薄膜トランジスタ21がオフ状態である間、表示している画像を所定の時間維持するために配置されている、縦型有機発光トランジスタ20のゲート電極とソース電極との間の電圧保持用素子である。 The capacitor 23 is arranged to maintain the displayed image for a predetermined time while the first thin film transistor 21 is in the off state, and is a voltage between the gate electrode and the source electrode of the vertical organic light emitting transistor 20. It is a holding element.

次に、基板上に形成されるそれぞれの素子の構造について説明する。図4は、基板30上に構成される発光部10の模式的な素子構成の上面図である。図5は、図4の発光部10の側面図である。図4及び図5が示すように、縦型有機発光トランジスタ20、第一薄膜トランジスタ21及び第二薄膜トランジスタ22は、データライン11、電流供給ライン12と第一ゲートライン13、第二ゲートライン14によって区分けされた領域に形成される。 Next, the structure of each element formed on the substrate will be described. FIG. 4 is a top view of a schematic element configuration of the light emitting unit 10 configured on the substrate 30. FIG. 5 is a side view of the light emitting unit 10 of FIG. As shown in FIGS. 4 and 5, the vertical organic light emitting transistor 20, the first thin film transistor 21 and the second thin film transistor 22 are separated by a data line 11, a current supply line 12, a first gate line 13, and a second gate line 14. It is formed in the area.

基板30は、ガラス材、又はPET(Poly Ethylene Terephthalate)、PEN(Poly Ethylene Naphthalate)、ポリイミドといったプラスチック材等の材料を採用することができる。 For the substrate 30, a glass material or a material such as PET (Poly Ethylene Terephthalate), PEN (Poly Ethylene Naphthalate), or a plastic material such as polyimide can be adopted.

なお、以下の説明において、データライン11と電流供給ライン12が配線される方向をX方向、第一ゲートライン13と第二ゲートライン14が配線される方向をY方向、これらと直交する方向をZ方向として、基板30から離れる方向(+Z方向)に向かって上層側として説明する。 In the following description, the direction in which the data line 11 and the current supply line 12 are wired is the X direction, the direction in which the first gate line 13 and the second gate line 14 are wired is the Y direction, and the direction orthogonal to these is defined. The Z direction will be described as the upper layer side in the direction away from the substrate 30 (+ Z direction).

縦型有機発光トランジスタ20の構成は、上層からカソード電極に相当するドレイン電極層20d、有機EL層20c、有機半導体層20a、表面層31の表面にカーボンを含む導電性材料(本実施形態においては、カーボンナノチューブ)を塗布するように構成されたソース電極層20s、さらにその下層において誘電体で構成されるゲート絶縁膜層20hを介してゲート電極層20gが形成されている。ゲート電極層20gに電圧が印加されると、有機半導体層20aとソース電極層20sの間のショットキー障壁が変化し、所定の閾値を超えたところでソース電極層20sから有機半導体層20aに対して電流が流れ、縦型有機発光トランジスタ20が発光する。 The configuration of the vertical organic light emitting transistor 20 is a conductive material containing carbon on the surfaces of the drain electrode layer 20d corresponding to the cathode electrode, the organic EL layer 20c, the organic semiconductor layer 20a, and the surface layer 31 from the upper layer (in the present embodiment). , Carbon nanotubes) are applied to the source electrode layer 20s, and a gate electrode layer 20g is formed below the source electrode layer 20s via a gate insulating film layer 20h composed of a dielectric material. When a voltage is applied to the gate electrode layer 20g, the Schottky barrier between the organic semiconductor layer 20a and the source electrode layer 20s changes, and when a predetermined threshold is exceeded, the source electrode layer 20s to the organic semiconductor layer 20a A current flows and the vertical organic light emitting transistor 20 emits light.

本実施形態のディスプレイ1は、基板30は、可視光に対して透過性を有する素材で構成され、ゲート電極層20gとソース電極層20sは、可視光が通過できるような間隙を有するように構成されることで、有機半導体層20aから出射した光が、基板30を通過して外に出射されることで画像を表示する。このように、基板30を通過させて光を出射する方式は「ボトムエミッション方式」とも称され、電極間の配線接続がしやすく作製が容易といったメリットを有する。 In the display 1 of the present embodiment, the substrate 30 is made of a material that is transparent to visible light, and the gate electrode layer 20 g and the source electrode layer 20s are configured to have a gap through which visible light can pass. By doing so, the light emitted from the organic semiconductor layer 20a passes through the substrate 30 and is emitted to the outside to display an image. As described above, the method of passing light through the substrate 30 to emit light is also called a "bottom emission method", and has an advantage that wiring connection between electrodes is easy and manufacturing is easy.

第一薄膜トランジスタ21と第二薄膜トランジスタ22は、それぞれ酸化物半導体層(21a,22a)を介してソース電極層(21s,22s)とドレイン電極層(21d,22d)が接続され、酸化物半導体層(21a,22a)の下層に、絶縁層又は誘電体層を介してゲート電極層(21g,22g)が形成されている。それぞれ、ゲート電極層(21g,22g)に電圧が印加されると、酸化物半導体層(21a,22a)にチャネルが形成され、ソース電極層(21s,22s)とドレイン電極層(21d,22d)が通電する。 In the first thin film transistor 21 and the second thin film transistor 22, the source electrode layer (21s, 22s) and the drain electrode layer (21d, 22d) are connected via the oxide semiconductor layer (21a, 22a), respectively, and the oxide semiconductor layer (21d, 22d) is connected. A gate electrode layer (21 g, 22 g) is formed in the lower layer of 21a, 22a) via an insulating layer or a dielectric layer. When a voltage is applied to the gate electrode layers (21 g, 22 g), channels are formed in the oxide semiconductor layers (21a, 22a), respectively, and the source electrode layer (21s, 22s) and the drain electrode layer (21d, 22d) are formed. Is energized.

第一薄膜トランジスタ21は、ソース電極層21sがデータライン11に接続され、ドレイン電極層21dが縦型有機発光トランジスタ20のゲート電極層20gに接続される。第二薄膜トランジスタ22は、ソース電極層22sが電流供給ライン12に接続され、ドレイン電極層22dが縦型有機発光トランジスタ20のソース電極層20sに接続される。なお、第一薄膜トランジスタ21は、ソース電極層21sが縦型有機発光トランジスタ20のゲート電極層20gに接続され、ドレイン電極層21dがデータライン11に接続されていても構わない。 In the first thin film transistor 21, the source electrode layer 21s is connected to the data line 11, and the drain electrode layer 21d is connected to the gate electrode layer 20g of the vertical organic light emitting transistor 20. In the second thin film transistor 22, the source electrode layer 22s is connected to the current supply line 12, and the drain electrode layer 22d is connected to the source electrode layer 20s of the vertical organic light emitting transistor 20. In the first thin film transistor 21, the source electrode layer 21s may be connected to the gate electrode layer 20g of the vertical organic light emitting transistor 20, and the drain electrode layer 21d may be connected to the data line 11.

図4に示すように、縦型有機発光トランジスタ20は、高輝度を実現するためにできる限り発光領域が大きくなるように形成され、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、縦型有機発光トランジスタ20の発光領域に対して影響が小さいように、区分けされた領域の角に、できる限り小さく形成されている。 As shown in FIG. 4, the vertical organic light emitting transistor 20 is formed so that the light emitting region is as large as possible in order to realize high brightness, and the first thin film transistor 21 and the second thin film 22 are vertical organic light emitting transistors. It is formed as small as possible at the corners of the divided regions so that the influence on the 20 light emitting regions is small.

図4及び図5において、コンデンサ23は図示されていないが、図5に示すように、本実施形態の縦型有機発光トランジスタ20は、ソース電極層20sとゲート電極層20gがゲート絶縁膜層20hを介して対向するように配置されことで、寄生素子としてのコンデンサ23を備えている。このような寄生素子のコンデンサ23では、容量値が足りない場合は、追加で別のコンデンサを形成しても構わない。 Although the capacitor 23 is not shown in FIGS. 4 and 5, as shown in FIG. 5, in the vertical organic light emitting transistor 20 of the present embodiment, the source electrode layer 20s and the gate electrode layer 20g are the gate insulating film layer 20h. A capacitor 23 as a parasitic element is provided by being arranged so as to face each other via the above. If the capacitance value of the capacitor 23 of such a parasitic element is insufficient, another capacitor may be additionally formed.

以下、各層に用いられる材料を例示列挙する。 The materials used for each layer are listed below as examples.

縦型有機発光トランジスタ20のドレイン電極層20dは、単層又は多層グラフェン、カーボンナノチューブ、アルミニウム(Al)、フッ化リチウム(LiF)、酸化モリブデン(MoXY)、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)等を採用し得る。 Drain electrode layer 20d of the vertical organic light emitting transistor 20 is a single layer or a multi-graphene, carbon nanotubes, aluminum (Al), lithium fluoride (LiF), molybdenum oxide (Mo X O Y), indium tin oxide (ITO), Zinc oxide (ZnO) or the like can be adopted.

縦型有機発光トランジスタ20のゲート電極層20gは、アルミニウム(Al)、スズ(Sn)、イットリウム(Y)、スカンジウム(Sc)、ガリウム(Ga)等の金属でドープされた酸化亜鉛(ZnO)、酸化インジウム(In23)、二酸化スズ(SnO2)、酸化カドミウム(CdO)等の金属ドープ、非ドープ透明導電性酸化物及びこれらの組み合わせを含む材料、又は、アルミニウム(Al)、金(Au)、銀(Ag)、プラチナ(Pt)、カドミウム(Cd)、ニッケル(Ni)及びタンタル(Ta)、及びこれらの組み合わせ、さらにはp又はnドープのケイ素(Si)やガリウムヒ素(GaAs)等を採用し得る。 The gate electrode layer 20 g of the vertical organic light emitting transistor 20 is made of zinc oxide (ZnO) doped with a metal such as aluminum (Al), tin (Sn), yttrium (Y), scandium (Sc), gallium (Ga), etc. Metal-dopeds such as indium oxide (In 2 O 3 ), tin dioxide (SnO 2 ), cadmium oxide (CdO), non-doped transparent conductive oxides and materials containing these combinations, or aluminum (Al), gold ( Au), silver (Ag), platinum (Pt), cadmium (Cd), nickel (Ni) and tantalum (Ta), and combinations thereof, as well as p or n-doped silicon (Si) and gallium arsenic (GaAs). Etc. can be adopted.

縦型有機発光トランジスタ20の表面層31とゲート電極層20gの間のゲート絶縁膜層20hは、酸化ケイ素(SiOX)、酸化アルミニウム(Al23)、窒化ケイ素(Si34)、酸化イットリウム(Y23)、チタン酸鉛(PbTiOX)、チタン酸アルミニウム(AlTiOX)、ガラス及びパリレンポリマー、ポリスチレン、ポリイミド、ポリビニルフェノール、ポリメチルメタクリレート、フルオロポリマー等の有機化合物等を採用し得る。 The gate insulating film layer 20h between the surface layer 31 of the vertical organic light emitting transistor 20 and the gate electrode layer 20 g is made of silicon oxide (SiO X ), aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ), and the like. Yttrium oxide (Y 2 O 3 ), lead titanate (PbTiO X ), aluminum titanate (AlTIO X ), glass and parylene polymers, polystyrene, polyimide, polyvinylphenol, polymethylmethacrylate, fluoropolymers and other organic compounds are used. Can be done.

縦型有機発光トランジスタ20の有機半導体層20aは、ナフタレン、アントラセン、ルブレン、テトラセン、ペンタセン、ヘキサセン、及びこれらの誘導体のような線形縮合多環芳香族化合物(又はアセン化合物)と、例えば銅フタロシアニン(CuPc)系化合物、アゾ化合物、ペリレン系化合物、及びこれらの誘導体のような顔料と、例えばヒドラゾン化合物、トリフェニルメタン系化合物、ジフェニルメタン系化合物、スチルベン系化合物、アリルビニル化合物、ピラゾリン系化合物、トリフェニルアミン誘導体(TPD)、アリルアミン化合物、低分子量アミン誘導体(a−NPD)、2,2’,7,7’−テトラキス(ジフェニルアミノ)−9,9’−スピロビフルオレン(スピロ−TAD)、N,N’−ジ(1−ナフチル)−N,N’−ジフェニル−4,4’−ジアモノビフェニル(スピロ−NPB)、4,4’、4”−トリス[N−3−メチルフェニル−N−フェニルアミノ]トリフェニルアミン(mMTDATA)、2,2’,7,7’−テトラキス(2,2−ジフェニルビニル)−9,9−スピロビフルオレン(スピロ−DPVBi)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(DPVBi)、(8−キノリノラト)アルミニウム(Alq)、トリス(8−キノリノラト)アルミニウム(Alq3)、トリス(4−メチル−8キノリノラト)アルミニウム(Almq3)、及びこれらの誘導体のような低分子化合物と、例えば、ポリチオフェン、ポリ(p−フェニレンビニレン)(PPV)、ビフェニル基含有ポリマー、ジアルコキシ基含有ポリマー、アルコキシフェニルPPV、フェニルPPV、フェニル/ジアルコシキPPVコポリマー、ポリ(2−メトキシ−5−(2’−エチルヘキシルオキシ)−1,4−フェニレンビニレン)(MEH−PPV)、ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリ(スチレンスルホン酸)(PSS)、ポリ(アニリン)(PAM)、ポリ(N−ビニルカルバゾール)、ポリ(N−ビニルカルバゾール)、ポリ(ビニルピレン)、ポリ(ビニルアントラセン)、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒドハロゲン化樹脂、及びこれらの変性物のようなポリマー化合物と、例えば、5,5_−ジパーフルオロヘキシルカルボニル−2,2_:5_,2_:5_,2_−クアテルチオフェン(DFHCO−4T)、DFH−4T、DFCO−4T、P(NDI2OD−T2)、PDI8−CN2、PDIF−CN2、F16CuPc、及びフラーレン、ナフタレン、ペリレン、並びにオリゴチオフェン誘導体のようなn型輸送有機低分子、オリゴマー、若しくはポリマー、さらには、チエノ[3,2−b]チオフェン、ジナフチル[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェン(DNTT)、2−デシル−7−フェニル[1]ベンゾチエノ[3,2−b][1]ベンゾチオフェン(BTBT)等のチオフェン環を有する芳香族化合物等を採用し得る。 The organic semiconductor layer 20a of the vertical organic light emitting transistor 20 includes linear condensed polycyclic aromatic compounds (or acene compounds) such as naphthalene, anthracene, rubrene, tetracene, pentacene, hexacene, and derivatives thereof, and, for example, copper phthalocyanine ( CuPc) -based compounds, azo compounds, perylene-based compounds, and pigments such as derivatives thereof, and pigments such as hydrazone compounds, triphenylmethane-based compounds, diphenylmethane-based compounds, stillben-based compounds, allylvinyl compounds, pyrazoline-based compounds, triphenylamine. Derivatives (TPD), allylamine compounds, low molecular weight amine derivatives (a-NPD), 2,2', 7,7'-tetrakis (diphenylamino) -9,9'-spirobifluorene (spiro-TAD), N, N'-di (1-naphthyl) -N, N'-diphenyl-4,4'-diamonobiphenyl (spiro-NPB), 4,4', 4 "-tris [N-3-methylphenyl-N- Phenylamino] Triphenylamine (mMTDATA), 2,2', 7,7'-tetrakis (2,2-diphenylvinyl) -9,9-spirobifluorene (spiro-DPVBi), 4,4'-bis ( 2,2-Diphenylvinyl) biphenyl (DPVBi), (8-quinolinolato) aluminum (Alq), tris (8-quinolinolato) aluminum (Alq3), tris (4-methyl-8 quinolinolato) aluminum (Almq3), and these. Low molecular weight compounds such as derivatives and, for example, polythiophene, poly (p-phenylene vinylene) (PPV), biphenyl group-containing polymers, dialkoxy group-containing polymers, alkoxyphenyl PPV, phenyl PPV, phenyl / dialkoshiki PPV copolymers, poly ( 2-methoxy-5- (2'-ethylhexyloxy) -1,4-phenylene vinylene) (MEH-PPV), poly (ethylenedioxythiophene) (PEDOT), poly (styrene sulfonic acid) (PSS), poly ( Aniline) (PAM), poly (N-vinylcarbazole), poly (N-vinylcarbazole), poly (vinylpyrene), poly (vinylanthracene), pyreneformaldehyde resin, ethylcarbazoleformaldehyde halide resin, and modified products thereof. Such polymer compounds and, for example, 5,5_-diperfluorohexylcarbonyl-2,2_: 5_, 2_: 5_, 2_-quaterthiophene (DFHCO-4). T), DFH-4T, DFCO-4T, P (NDI2OD-T2), PDI8-CN2, PDIF-CN2, F16CuPc, and n-type transport organic small molecules, oligomers such as fullerene, naphthalene, perylene, and oligothiophene derivatives. Or polymers, as well as thieno [3,2-b] thiophene, dinaphthyl [2,3-b: 2', 3'-f] thieno [3,2-b] thiophene (DNTT), 2-decyl- Aromatic compounds having a thiophene ring such as 7-phenyl [1] benzothioeno [3,2-b] [1] benzothiophene (BTBT) can be adopted.

ここで、縦型有機発光トランジスタ20は、エネルギー準位が適合する有機半導体を適切に選定することによって、OLEDディスプレイに標準的に用いられる、正孔注入層・正孔輸送層・有機EL層・電子輸送層・電子注入層などを好適に用いることができる。そして、外部に出射する光の色は、上述の有機EL層20cを構成する材料を選択することによって赤、緑、青といった色の光を出射するように調整される。また、縦型有機発光トランジスタ20は、白色光を出射する構成とすることもでき、同じ縦型有機発光トランジスタ20を用いて、カラーフィルタで所望の色の光を選択して出射するといった構成とすることもできる。 Here, the vertical organic light emitting transistor 20 has a hole injection layer, a hole transport layer, an organic EL layer, which are used as standard in an OLED display by appropriately selecting an organic semiconductor having a matching energy level. An electron transport layer, an electron injection layer, or the like can be preferably used. Then, the color of the light emitted to the outside is adjusted so as to emit light of colors such as red, green, and blue by selecting the material constituting the above-mentioned organic EL layer 20c. Further, the vertical organic light emitting transistor 20 may be configured to emit white light, and the same vertical organic light emitting transistor 20 may be used to select and emit light of a desired color with a color filter. You can also do it.

表面層31は、ソース電極層20s(特に、CNT層)の固着を目的としてゲート絶縁膜層20hの上に形成される層である。表面層31を形成する材料としては、シランカップリング材料、アクリル樹脂等から形成されるバインダー樹脂を含む組成物を塗布することで形成することができる。 The surface layer 31 is a layer formed on the gate insulating film layer 20h for the purpose of fixing the source electrode layer 20s (particularly, the CNT layer). The material for forming the surface layer 31 can be formed by applying a composition containing a binder resin formed of a silane coupling material, an acrylic resin, or the like.

第一薄膜トランジスタ21及び第二薄膜トランジスタ22に構成される酸化物半導体層(21a,22a)は、In−Ga−Zn−O系半導体、Zn−O系半導体(ZnO)、In−Zn−O系半導体(IZO(登録商標))、Zn−Ti−O系半導体(ZTO)、Cd−Ge−O系半導体、Cd−Pb−O系半導体、CdO(酸化カドミウム)、Mg−Zn−O系半導体、In−Sn−Zn−O 系半導体(例えばIn23−SnO2−ZnO)、In−Ga−Sn−O系半導体等を採用し得る。 The oxide semiconductor layers (21a, 22a) composed of the first thin film 21 and the second thin film 22 are In-Ga-Zn-O-based semiconductors, Zn-O-based semiconductors (ZnO), and In-Zn-O-based semiconductors. (IZO®), Zn-Ti-O-based semiconductor (ZTO), Cd-Ge-O-based semiconductor, Cd-Pb-O-based semiconductor, CdO (cadmium oxide), Mg-Zn-O-based semiconductor, In -Sn-Zn-O-based semiconductors (for example, In 2 O 3 -SnO 2- ZnO), In-Ga-Sn-O-based semiconductors, and the like can be adopted.

本実施形態において、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、酸化物半導体による薄膜トランジスタとしたが、アモルファスシリコンによる薄膜トランジスタであっても構わない。また、p型とn型のいずれであっても構わない。さらに、具体的な構成として、スタガード(staggerd)型、インバーテッド・スタガード(inverted staggerd)型、コープレーナ(coplanar)型、インバーテッド・コープレーナ(inverted coplanar)型等のいずれの構成をも採用し得る。 In the present embodiment, the first thin film transistor 21 and the second thin film transistor 22 are thin film transistors made of oxide semiconductors, but thin film transistors made of amorphous silicon may be used. Further, it may be either p-type or n-type. Further, as a specific configuration, any configuration such as a staggered type, an inverted staggered type, a coplanar type, and an inverted coplanar type can be adopted.

なお、縦型有機発光トランジスタ20としては、上記特許文献1及び2にも記載されている縦型有機発光トランジスタ20も採用し得る。 As the vertical organic light emitting transistor 20, the vertical organic light emitting transistor 20 described in Patent Documents 1 and 2 can also be adopted.

[制御方法]
最後に、ディスプレイの制御方法について説明する。本実施形態では、図1に示すように、発光部10がアレイ状に配列され、図1における縦方向における列では、データライン11と電流供給ライン12を共有し、図1における横方向における列では、第一ゲートライン13と第二ゲートライン14を共有している。
[Control method]
Finally, a display control method will be described. In the present embodiment, as shown in FIG. 1, the light emitting units 10 are arranged in an array, and the columns in the vertical direction in FIG. 1 share the data line 11 and the current supply line 12, and the columns in the horizontal direction in FIG. The first gate line 13 and the second gate line 14 are shared.

以下の説明においては、上述の構成を前提として、一度に補正対象とする発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向一列の組み合わせで説明する。ただし、一度に補正対象とする発光部10は、第一ゲートライン13を共有する図1における横方向について複数の組み合わせで同時に補正してもよく、発光部10単体を順番に補正しても構わない。 In the following description, on the premise of the above configuration, the light emitting unit 10 to be corrected at one time will be described with a combination of one row in the horizontal direction in FIG. 1 sharing the first gate line 13 and the second gate line 14. However, the light emitting unit 10 to be corrected at one time may be corrected at the same time by a plurality of combinations in the lateral direction in FIG. 1 sharing the first gate line 13, or the light emitting unit 10 alone may be corrected in order. Absent.

また、本実施形態における輝度補償方法は、ディスプレイ1が画像を表示している状態において、表示している画像から、次の画像を表示するための画像の更新間隔の間で実施される。なお、下記の輝度補償方法は、任意のタイミングで行ってもよく、電源投入時や電源投入時から一定時間間隔毎に行われても構わない。 Further, the luminance compensation method in the present embodiment is performed between the displayed image and the update interval of the image for displaying the next image while the display 1 is displaying the image. The brightness compensation method described below may be performed at any timing, or may be performed at regular time intervals from the time when the power is turned on or when the power is turned on.

図5は、ディスプレイ1の輝度補正手順を示すフローチャートである。図5に示すように、ディスプレイ1が、通常の画像表示を行っている状態から補正制御を開始すると、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオフ状態に切り替える(S1)。 FIG. 5 is a flowchart showing a brightness correction procedure of the display 1. As shown in FIG. 5, when the correction control is started from the state where the display 1 is performing a normal image display, the gate controller 15c of the control unit 15 is connected to the vertical organic light emitting transistor 20 to be corrected. The second thin film transistor 22 is turned on, and the second thin film transistor 22 connected to the vertical organic light emitting transistor 20 that is not to be corrected is switched to the off state (S1).

ステップS1を実施後、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオフ状態に切り替える(S2)。制御部15がこのように制御することで、補正対象としない縦型有機発光トランジスタ20のゲート電極には電圧が印加されず、かつ、ソース電極には電流が供給されない。 After performing step S1, the gate controller 15c of the control unit 15 turns on the first thin film transistor 21 connected to the vertical organic light emitting transistor 20 to be corrected and connects it to the vertical organic light emitting transistor 20 not to be corrected. The first thin film transistor 21 is switched to the off state (S2). By controlling the control unit 15 in this way, no voltage is applied to the gate electrode of the vertical organic light emitting transistor 20 which is not the correction target, and no current is supplied to the source electrode.

上記のように制御された状態で、オン状態の第一薄膜トランジスタ21に接続されたデータライン11、又は全てのデータライン11に輝度検査用電圧を印加する(S3)。そうすると、電流供給ライン12には、補正対象となる縦型有機発光トランジスタ20に、輝度検査用電圧を印加した時のそれぞれの電流値の合計が流れることになる。 In the state controlled as described above, the luminance inspection voltage is applied to the data line 11 connected to the first thin film transistor 21 in the on state or all the data lines 11 (S3). Then, the total of the current values when the luminance inspection voltage is applied to the vertical organic light emitting transistor 20 to be corrected flows through the current supply line 12.

そこで、電流測定部16が、オン状態の第二薄膜トランジスタ22に接続された電流供給ライン12、又は全ての電流供給ライン12に接続された電流を測定する(S4)。この時、理想的には第二薄膜トランジスタ22のゲート電極に輝度検査用電圧が印加された時に、電流供給ライン12からソース電極に向かって流れる電流値に、補正対象となっている縦型有機発光トランジスタ20の個数を乗じた電流値が測定される。 Therefore, the current measuring unit 16 measures the current connected to the current supply line 12 connected to the second thin film transistor 22 in the ON state, or all the current supply lines 12 (S4). At this time, ideally, when a voltage for brightness inspection is applied to the gate electrode of the second thin film transistor 22, the current value flowing from the current supply line 12 toward the source electrode is corrected by the vertical organic light emission. The current value multiplied by the number of transistors 20 is measured.

具体的な電流値を測定の方法は、例えば、A/D変換器によって電流値を測定する方法や、電流供給ライン12上に抵抗を配置して、当該抵抗の両端に現れる電圧を所望の電圧値と比較する方法や、分流経路を用意して、電流供給ライン12に所定の電流値を流した時に、各縦型有機発光トランジスタに流れずに分流経路に流れた電流を電流計で測定し、供給した所定の電流値との差を計測する方法等がある。 Specific methods for measuring the current value include, for example, a method of measuring the current value with an A / D converter, or a method of arranging a resistor on the current supply line 12 and setting the voltage appearing across the resistor to a desired voltage. When a method for comparing with the value or a diversion path is prepared and a predetermined current value is passed through the current supply line 12, the current flowing through the diversion path without flowing through each vertical organic light emitting transistor is measured with a current meter. , There is a method of measuring the difference from the supplied predetermined current value.

制御部15は、データ入出力回路15dによって特性情報として実際に測定された輝度検査用電圧(Vc)に対する電流値(I1)を取得し、記憶部17に格納する。この時、制御部15のデータ入出力回路15dは、記憶部17から製造したばかりの状態あるいは工場出荷時の輝度検査用電圧(Vc)に対する電流値(I0)を読み出す。そして、演算処理回路15eが、特性情報とのズレを確認し、生じている電流値のズレ(ΔI=I1−I0)が小さくなるように、データライン11に印加する電圧の補正値を決定する(S5)。この時の比較に用いられる特性情報は、演算処理回路15eコンダクタンスによって算出されたコンダクタンス(gm1=I1/Vc)等であっても構わない。 The control unit 15 acquires the current value (I 1 ) with respect to the luminance inspection voltage (Vc) actually measured as characteristic information by the data input / output circuit 15d, and stores it in the storage unit 17. At this time, the data input / output circuit 15d of the control unit 15 reads out the current value (I 0 ) from the storage unit 17 with respect to the freshly manufactured state or the factory-shipped luminance inspection voltage (Vc). Then, the arithmetic processing circuit 15e confirms the deviation from the characteristic information, and corrects the voltage applied to the data line 11 so that the deviation (ΔI = I 1 −I 0 ) of the generated current value becomes small. Determine (S5). The characteristic information used for the comparison at this time may be the conductance (gm 1 = I 1 / Vc) calculated by the arithmetic processing circuit 15e conductance.

補正値が決定すると、通常の画像表示制御へと戻り、制御部15のゲートコントローラ15cは、第二薄膜トランジスタ22をオン状態に切り替え、制御部15のゲートドライバ15aが表示しようとする画像に応じた電圧であって、かつ、補正された電圧をデータライン11に印加する。 When the correction value is determined, the process returns to the normal image display control, the gate controller 15c of the control unit 15 switches the second thin film transistor 22 to the ON state, and the gate driver 15a of the control unit 15 responds to the image to be displayed. A corrected voltage, which is a voltage, is applied to the data line 11.

このように、補正された電圧値が縦型有機発光トランジスタ20のゲート電極に印加されることで、劣化によって、ゲート電極に印加された電圧に対して、ソース電極に期待通りの電流が流れなくなった場合であっても、期待する電流値となるようにゲート電極の制御が補正され、輝度の変化を抑制することができ、長時間にわたる点灯に対して輝度を補償することができる。 By applying the corrected voltage value to the gate electrode of the vertical organic light emitting transistor 20 in this way, due to deterioration, the expected current does not flow to the source electrode with respect to the voltage applied to the gate electrode. Even in this case, the control of the gate electrode is corrected so that the expected current value is obtained, the change in brightness can be suppressed, and the brightness can be compensated for lighting for a long period of time.

また、本実施形態の輝度補償方法は、上述の通り、補正対象としない縦型有機発光トランジスタ20には、ほとんど電流が流れない。従って、一度に補正制御を行っている場合、発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向の一列のみが僅かに発光しているが、その他の縦型有機発光トランジスタ20が消灯している。従って、画像の更新間隔において黒い画面を挿入することができる。 Further, in the luminance compensation method of the present embodiment, as described above, almost no current flows through the vertical organic light emitting transistor 20 which is not the correction target. Therefore, when the correction control is performed at one time, the light emitting unit 10 emits a small amount of light only in the horizontal row in FIG. 1 that shares the first gate line 13 and the second gate line 14, but other The vertical organic light emitting transistor 20 is turned off. Therefore, a black screen can be inserted at the image update interval.

画像の更新間隔において黒い画面されることで、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減される。ディスプレイは、上記方法によって、残像が抑制されることで画像や動画をよりクリアな表示をすることができる。 By displaying a black screen at the image update interval, the liquid crystal display or display inserts a screen different from the image displayed during the displayed image update interval for a moment, thereby changing from the previous image to the next image. Afterimages when switching to are reduced. By the above method, the display can display an image or a moving image more clearly by suppressing an afterimage.

[別実施形態]
以下、別実施形態につき説明する。
[Another Embodiment]
Hereinafter, another embodiment will be described.

〈1〉 補正値は、記憶部17に格納されている前回の補正制御時に測定された電流値又はコンダクタンスに基づいて決定されても構わない。前回の補正制御時に測定された値の基づくことで、ディスプレイ1は、時間経過に応じた補正値の修正や、不具合検出に利用することもできる。 <1> The correction value may be determined based on the current value or conductance measured at the time of the previous correction control stored in the storage unit 17. Based on the value measured at the time of the previous correction control, the display 1 can also be used for correcting the correction value according to the passage of time and for detecting a defect.

〈2〉 図7は、ディスプレイ1の別実施形態の一部の模式的な構成図である。図7が示すように、本発明のディスプレイ1は、第二薄膜トランジスタ22が備えられていないものとしても構わない。第二薄膜トランジスタ22は、補正対象としない縦型有機発光トランジスタ20に電流が流れてしまわないように、電流の経路を遮断するものである。つまり、補正対象としない縦型有機発光トランジスタ20に対して流れてしまう電流が非常に小さく、補正演算に対して影響を与えるような大きな値とならない場合は、第二薄膜トランジスタ22を設けなくても構わない。 <2> FIG. 7 is a schematic configuration diagram of a part of another embodiment of the display 1. As shown in FIG. 7, the display 1 of the present invention may not be provided with the second thin film transistor 22. The second thin film transistor 22 cuts off the current path so that the current does not flow through the vertical organic light emitting transistor 20 which is not the target of correction. That is, if the current flowing through the vertical organic light emitting transistor 20 that is not the correction target is very small and does not become a large value that affects the correction calculation, the second thin film transistor 22 may not be provided. I do not care.

上記構成とすることで、配線と素子を削減することができ、発光領域をさらに大きくすることができる。従って、より高輝度のディスプレイ1を実現することができる。 With the above configuration, wiring and elements can be reduced, and the light emitting region can be further increased. Therefore, a display 1 having higher brightness can be realized.

〈3〉 有機半導体層20aから出射される光を、基板30とは反対側に出射して画像を表示するように構成されたディスプレイ1であっても構わない。当該構成は「トップエミッション方式」とも称され、縦型有機発光トランジスタ20と基板30との間においても素子を構成できるといったメリットを有する。 <3> The display 1 may be configured so that the light emitted from the organic semiconductor layer 20a is emitted to the side opposite to the substrate 30 to display an image. This configuration is also referred to as a "top emission method", and has an advantage that an element can be configured between the vertical organic light emitting transistor 20 and the substrate 30.

〈4〉 上述したディスプレイ1が備える構成は、あくまで一例であり、本発明は、図示された各構成に限定されない。 <4> The configuration included in the display 1 described above is merely an example, and the present invention is not limited to each of the illustrated configurations.

1 : ディスプレイ
10 : 発光部
11 : データライン
12 : 電流供給ライン
13 : 第一ゲートライン
14 : 第二ゲートライン
15 : 制御部
15a : ゲートドライバ
15b : ソースドライバ
15c : ゲートコントローラ
15d : データ入出力回路
15e : 演算処理回路
16 : 電流測定部
17 : 記憶部
20 : 縦型有機発光トランジスタ
20a : 有機半導体層
20d : ドレイン電極層
20g : ゲート電極層
20h : ゲート絶縁膜層
20s : ソース電極層
21 : 第一薄膜トランジスタ
21a : 酸化物半導体層
21d : ドレイン電極層
21g : ゲート電極層
21s : ソース電極層
22 : 第二薄膜トランジスタ
22a : 酸化物半導体層
22d : ドレイン電極層
22g : ゲート電極層
22s : ソース電極層
23 : コンデンサ
24 : バンク層
30 : 基板
31 : 表面層
1: Display 10: Light emitting unit 11: Data line 12: Current supply line 13: First gate line 14: Second gate line 15: Control unit 15a: Gate driver 15b: Source driver 15c: Gate controller 15d: Data input / output circuit 15e: Arithmetic processing circuit 16: Current measuring unit 17: Storage unit 20: Vertical organic light emitting transistor 20a: Organic semiconductor layer 20d: Drain electrode layer 20g: Gate electrode layer 20h: Gate insulating film layer 20s: Source electrode layer 21: No. One thin film transistor 21a: Oxide semiconductor layer 21d: Drain electrode layer 21g: Gate electrode layer 21s: Source electrode layer 22: Second thin film transistor 22a: Oxide semiconductor layer 22d: Drain electrode layer 22g: Gate electrode layer 22s: Source electrode layer 23 : Capacitor 24: Bank layer 30: Substrate 31: Surface layer

Claims (10)

複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含むことを特徴とするディスプレイの輝度補償方法。
A brightness compensation method for a display including a plurality of vertical organic light emitting transistors and a storage unit for storing characteristic information of the vertical organic light emitting transistors.
The step (A) of applying a voltage for luminance inspection to the gate electrode of the vertical organic light emitting transistor to be corrected, and
A step of measuring the current flowing through a current supply line that supplies a current to the source electrode of the vertical organic light emitting transistor by applying a voltage for brightness inspection to the gate electrode of the vertical organic light emitting transistor to be corrected. (B) and
Correction of the voltage applied to the gate electrode of the vertical organic light emitting transistor based on the current value measured in the step (B) and the characteristic information of the vertical organic light emitting transistor stored in the storage unit. A display brightness compensation method comprising the step (C) of determining a value.
前記工程(A)は、補正対象としない前記縦型有機発光トランジスタへの電流の供給を遮断する工程(A1)を含むことを特徴とする請求項1に記載のディスプレイの輝度補償方法。 The brightness compensation method for a display according to claim 1, wherein the step (A) includes a step (A1) of cutting off the supply of a current to the vertical organic light emitting transistor which is not a correction target. 前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする請求項1又は2に記載のディスプレイの輝度補償方法。 The brightness compensation method for a display according to claim 1 or 2, wherein the step (A) and the step (B) are performed between image update intervals. 前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含むことを特徴とする請求項1〜3のいずれか一項に記載のディスプレイの輝度補償方法。 The display according to any one of claims 1 to 3, wherein the step (B) includes a step (B1) of storing the current value measured in the step (B) in the storage unit. Brightness compensation method. 複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
前記電流供給ラインに流れる電流を測定する電流測定部と、
それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部とを備え、
前記制御部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加するように制御し、
前記電流測定部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
前記制御部は、
測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とするディスプレイ。
With multiple vertical organic light emitting transistors
A data line that supplies a voltage for controlling the gate electrodes of the plurality of vertical organic light emitting transistors,
A current supply line that supplies current to the source electrodes of the plurality of vertical organic light emitting transistors, and
A first thin film transistor that is connected between the gate electrode of each of the vertical organic light emitting transistors and the data line and controls the voltage supply to the gate electrode of the vertical organic light emitting transistor.
A first gate line connected to the gate electrode of the first thin film transistor and controlling the first thin film transistor,
At least a control unit that controls the voltage applied to the first gate line,
A current measuring unit that measures the current flowing through the current supply line,
It is provided with a storage unit in which characteristic information of each of the vertical organic light emitting transistors is stored.
The control unit
Controlled so as to apply a voltage for luminance inspection to the gate electrode of the vertical organic light emitting transistor to be corrected.
The current measuring unit
When a voltage for luminance inspection is applied to the gate electrode of the vertical organic light emitting transistor to be corrected, the current flowing through the source electrode of the vertical organic light emitting transistor is measured, and the measured current value is stored in the storage unit. Store in
The control unit
The correction value of the voltage applied to the gate electrode of the vertical organic light emitting transistor is determined based on the measured current value and the characteristic information of the vertical organic light emitting transistor stored in the storage unit. Characteristic display.
前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていることを特徴とする請求項5に記載のディスプレイ。 The display according to claim 5, wherein a dielectric layer is formed between the gate electrode and the source electrode of the vertical organic light emitting transistor. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンを含む導電性材料によって形成されていることを特徴とする請求項5又は6に記載のディスプレイ。 The display according to claim 5 or 6, wherein at least one of the vertical organic light emitting transistor selected from the source electrode and the drain electrode is formed of a conductive material containing carbon. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンナノチューブによって形成されていることを特徴とする請求項7に記載のディスプレイ。 The display according to claim 7, wherein at least one of the vertical organic light emitting transistors selected from the source electrode and the drain electrode is formed of carbon nanotubes. 前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
前記制御部は、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御することを特徴とする請求項5〜8のいずれか一項に記載のディスプレイ。
A second thin film transistor that is connected between the source electrode of the vertical organic light emitting transistor and the current supply line and controls the current supply to the source electrode of the vertical organic light emitting transistor.
A second gate line connected to the gate electrode of the second thin film transistor and controlling the second thin film transistor is provided.
The control unit according to any one of claims 5 to 8, wherein the control unit controls the second thin film transistor connected to the vertical organic light emitting transistor to be corrected so as to be in an off state. Display.
前記第二薄膜トランジスタは、酸化物半導体からなることを特徴とする請求項9に記載のディスプレイ。
The display according to claim 9, wherein the second thin film transistor is made of an oxide semiconductor.
JP2019086406A 2019-04-26 2019-04-26 Luminance compensation method and display Pending JP2020183968A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019086406A JP2020183968A (en) 2019-04-26 2019-04-26 Luminance compensation method and display
US17/606,660 US20220215801A1 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
PCT/JP2020/017499 WO2020218421A1 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
CN202080028516.0A CN113678189A (en) 2019-04-26 2020-04-23 Method for compensating brightness of display and display
KR1020217034737A KR20220002323A (en) 2019-04-26 2020-04-23 A method for compensating for the luminance of a display and a display
TW109113876A TWI836064B (en) 2019-04-26 2020-04-24 Method of compensating brightness of display and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086406A JP2020183968A (en) 2019-04-26 2019-04-26 Luminance compensation method and display

Publications (1)

Publication Number Publication Date
JP2020183968A true JP2020183968A (en) 2020-11-12

Family

ID=73044735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086406A Pending JP2020183968A (en) 2019-04-26 2019-04-26 Luminance compensation method and display

Country Status (2)

Country Link
JP (1) JP2020183968A (en)
CN (1) CN113678189A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022073770A (en) * 2020-11-02 2022-05-17 株式会社三洋物産 Game machine
JP2022073769A (en) * 2020-11-02 2022-05-17 株式会社三洋物産 Game machine

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278513A (en) * 2001-03-19 2002-09-27 Sharp Corp Electro-optical device
JP2003150107A (en) * 2001-11-09 2003-05-23 Sharp Corp Display device and its driving method
JP2008165159A (en) * 2006-12-08 2008-07-17 Seiko Epson Corp Electrooptical device and its driving method, and electronic equipment
JP2014505324A (en) * 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド Vertical organic light-emitting transistor that can use active matrix diluted source
JP2015187641A (en) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and method for driving display device
JP2016504612A (en) * 2012-11-05 2016-02-12 ユニバーシティー オブ フロリダ リサーチ ファウンデーション,インコーポレイテッドUniversity Of Florida Research Foundation,Inc. Brightness compensation in displays
CN107170748A (en) * 2017-04-20 2017-09-15 上海天马微电子有限公司 A kind of array base palte, display panel and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009036071A2 (en) * 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
JP4984873B2 (en) * 2006-12-18 2012-07-25 セイコーエプソン株式会社 Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus
US7859501B2 (en) * 2007-06-22 2010-12-28 Global Oled Technology Llc OLED display with aging and efficiency compensation
KR20150001528A (en) * 2013-06-27 2015-01-06 삼성전자주식회사 Vertical organic light emitting transistor and organic LED illumination apparatus having the same
CN105453164B (en) * 2013-07-23 2017-11-14 娜我比可隆股份有限公司 The luminance deviation compensation equipment of display and compensation method
KR101765402B1 (en) * 2015-12-30 2017-08-07 광운대학교 산학협력단 Efficient vertical type organic light-emitting transistor devices
CN108806594B (en) * 2018-06-08 2020-05-01 京东方科技集团股份有限公司 Light emitting unit, driving method thereof and display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278513A (en) * 2001-03-19 2002-09-27 Sharp Corp Electro-optical device
JP2003150107A (en) * 2001-11-09 2003-05-23 Sharp Corp Display device and its driving method
JP2008165159A (en) * 2006-12-08 2008-07-17 Seiko Epson Corp Electrooptical device and its driving method, and electronic equipment
JP2014505324A (en) * 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド Vertical organic light-emitting transistor that can use active matrix diluted source
JP2016504612A (en) * 2012-11-05 2016-02-12 ユニバーシティー オブ フロリダ リサーチ ファウンデーション,インコーポレイテッドUniversity Of Florida Research Foundation,Inc. Brightness compensation in displays
JP2015187641A (en) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and method for driving display device
CN107170748A (en) * 2017-04-20 2017-09-15 上海天马微电子有限公司 A kind of array base palte, display panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022073770A (en) * 2020-11-02 2022-05-17 株式会社三洋物産 Game machine
JP2022073769A (en) * 2020-11-02 2022-05-17 株式会社三洋物産 Game machine

Also Published As

Publication number Publication date
CN113678189A (en) 2021-11-19

Similar Documents

Publication Publication Date Title
US10121837B2 (en) Organic light emitting device
KR100713963B1 (en) Pixel for an active matrix display
US11245102B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
US7173378B2 (en) Active matrix organic electroluminescent display device having organic thin-film transistor and method for manufacturing the display device
US7710019B2 (en) Organic light-emitting diode display comprising auxiliary electrodes
JP2020183971A (en) Display lighting method and display
GB2462296A (en) Pixel driver circuits
JP2020183968A (en) Luminance compensation method and display
WO2020218420A1 (en) Method of driving a light emitting display and display
KR101261602B1 (en) Organic light emitting diode display and manufacturing method thereof
WO2020218421A1 (en) Method of compensating brightness of display and display
TWI836064B (en) Method of compensating brightness of display and display
JP2021124723A (en) display
US20230320149A1 (en) Display
US11963413B2 (en) Display
JP7367635B2 (en) display
WO2022168771A1 (en) Manufacturing method of display and display
US20230058493A1 (en) Display
Yakubu Modeling and Fabrication of an Active Matrix Display
JP2022118783A (en) Manufacturing method of display and display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314