JP2020181980A - 画像表示素子 - Google Patents

画像表示素子 Download PDF

Info

Publication number
JP2020181980A
JP2020181980A JP2020072874A JP2020072874A JP2020181980A JP 2020181980 A JP2020181980 A JP 2020181980A JP 2020072874 A JP2020072874 A JP 2020072874A JP 2020072874 A JP2020072874 A JP 2020072874A JP 2020181980 A JP2020181980 A JP 2020181980A
Authority
JP
Japan
Prior art keywords
light emitting
image display
layer
display element
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020072874A
Other languages
English (en)
Other versions
JP7075437B2 (ja
Inventor
勝次 井口
Katsuji Iguchi
勝次 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2020181980A publication Critical patent/JP2020181980A/ja
Application granted granted Critical
Publication of JP7075437B2 publication Critical patent/JP7075437B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】マイクロ発光素子のクロストークを低減し、発光効率を向上する。【解決手段】画像表示素子(200)は、窒化物半導体(14)の側面が光放出方向に対して開く様に傾斜した反射材(20)で覆われており、波長変換部(32、33)が隔壁(34)で側方を囲われており、隔壁(34)の波長変換部(32、33)に面した側面は光放出方向に対して開く様に傾斜した反射面となっている。【選択図】図1

Description

本発明は、マイクロ発光素子、及びそれを含む画像表示素子に関する。
駆動回路基板(driving circuit substrate)上に、画素を構成するマイクロ発光素子が複数配置された表示素子が提案されている。例えば、特許文献1に開示されている技術では、シリコン基板の上に駆動回路が形成され、駆動回路の上に紫外光を発光する微小な発光ダイオード(LED)アレイが配置される。また、前記技術では、発光ダイオードアレイの上に、紫外光を赤色、緑色、及び青色の可視光へ変換する波長変換層(wavelength conversion layer)が設けられる事により、カラー画像を表示する小型の表示素子が開示されている。
このような表示素子は、小型でありながら、輝度が高く、耐久性も高いという特性を有している。この為、眼鏡型端末(glasses−like devices)、ヘッドアップディスプレイ(HUD:Head−Up Display)等の表示装置用の表示素子として期待されている。
この様な表示素子の製造方法としては、駆動回路基板の材料とマイクロ発光素子の材料とが異なる為、両者を別々に形成した後に貼り合わせる方法が一般的である。
特開2002−141492号公報(2002年5月17日公開)
しかしながら、上述の特許文献1に開示されたマイクロ発光素子及び表示素子の構造では、発光層で発生した光の多く(数十%)が、マイクロ発光素子の側面から、隣接するマイクロ発光素子に向けて放出される。この様な光は、隣接するマイクロ発光素子に吸収され、当該マイクロ発光素子から再放出される。これにより、隣接するマイクロ発光素子に光クロストークが発生すると共に、マイクロ発光素子で発生した光の内、外部に放出される光の割合が低くなり、発光効率(light emission efficiency)が低くなるという問題が生じる。同様の問題は波長変換層においても生じる。
本発明の一態様は、前記の問題点に鑑みて為されたものであり、その目的は、隣接するマイクロ発光素子間および波長変換層間の光クロストークを防ぎ、マイクロ発光素子および波長変換層の発光効率を向上させた画像表示素子を提供することにある。
(1)前記の課題を解決するために、本発明の一態様に係る画像表示素子は、マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板と、前記駆動回路基板の上にアレイ状に配列された前記マイクロ発光素子と、前記マイクロ発光素子の上に配置され、前記マイクロ発光素子が発する励起光をより波長の長い長波長光に変換して前記駆動回路基板と反対側に放出する波長変換部と、を備え、前記マイクロ発光素子は、光放出面側から順に、第1の導電層、発光層、及び前記第1の導電層とは反対導電型の第2の導電層が積層した半導体を備えており、前記半導体の側面は、光放出方向に対して開く様に傾斜していると共に反射材で覆われており、前記波長変換部は、隔壁で側方を囲われており、前記隔壁の前記波長変換部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっている。
(2)また、本発明のある実施形態は、上記(1)の構成に加え、前記反射面に囲まれてなる底部開口部は、前記反射材の光放出面側の上端部より、前記マイクロ発光素子に対して内側に配置されている画像表示素子。
(3)また、本発明のある実施形態は、上記(1)の構成に加え、前記半導体の側面と、前記反射材との間に、透明絶縁膜が配置されている、画像表示素子。
(4)また、本発明のある実施形態は、上記(3)の構成に加え、前記反射面に囲まれてなる底部開口部は、前記半導体の光放出面を覆っている画像表示素子。
(5)また、本発明のある実施形態は、上記(1)の構成に加え、前記隔壁の側面の傾斜角度は、前記前記マイクロ発光素子の光放出面に対して85°から45°の範囲である画像表示素子。
(6)また、本発明のある実施形態は、上記(1)の構成に加え、アレイ状に配列された前記マイクロ発光素子には、前記波長変換部の代わりに透明部が配置されたサブ画素のマイクロ発光素子が含まれており、前記透明部は、隔壁で側方を囲われており、前記隔壁の前記透明部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっている画像表示素子。
(7)また、本発明のある実施形態は、上記(3)の構成に加え、前記透明絶縁膜の膜厚は75nm以上である画像表示素子。
(8)また、本発明のある実施形態は、上記(3)の構成に加え、前記透明絶縁膜の膜厚は400nm以上である画像表示素子。
(9)また、本発明のある実施形態は、上記(1)の構成に加え、前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度は、前記発光層の上面に対して60°以下である画像表示素子。
(10)また、本発明のある実施形態は、上記(9)の構成に加え、前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度は、前記発光層の上面に対して50°以下である画像表示素子。
(11)また、本発明のある実施形態は、上記(1)の構成に加え、前記半導体の側面のうち前記第1の導電層の周囲の側面の傾斜角度は、前記発光層の上面に対して90°未満である画像表示素子。
(12)また、本発明のある実施形態は、上記(1)の構成に加え、前記反射材が前記第1の導電層と導通している画像表示素子。
(13)また、本発明のある実施形態は、上記(1)の構成に加え、前記反射材が前記第2の導電層と導通している画像表示素子。
(14)また、本発明のある実施形態は、上記(1)の構成に加え、前記前記マイクロ発光素子の光放出面に対する前記反射面の傾斜角度は、前記発光層の上面に対する前記第1の導電層の側面の傾斜角度以下である画像表示素子。
(15)また、本発明のある実施形態は、上記(1)の構成に加え、前記反射面は、反射材で構成されており、前記半導体の側面を囲む反射材と、前記隔壁の反射面を形成する反射材とが直接接している画像表示素子。
(16)また、本発明のある実施形態は、上記(15)の構成に加え、前記半導体の側面を囲む反射材と、前記隔壁の反射面を構成する反射材とが同一材料にて構成されている画像表示素子。
(17)また、本発明のある実施形態は、上記(1)の構成に加え、前記反射面は、反射材で形成されており、前記隔壁の反射面を形成する反射材が前記第1の導電層と導通している画像表示素子。
(18)また、本発明のある実施形態は、上記(17)の構成に加え、前記隔壁の反射面を形成する反射材が、前記第1の導電層と前記駆動回路基板を電気的に接続する配線の一部を構成している画像表示素子。
(19)また、本発明のある実施形態は、上記(1)の構成に加え、前記励起光を透過し、前記長波長光を反射する反射層を、前記マイクロ発光素子の内部に有している画像表示素子。
(20)また、本発明のある実施形態は、上記(1)の構成に加え、前記励起光と前記長波長光の何れも反射する反射層を、前記マイクロ発光素子の内部に有している画像表示素子。
隣接するマイクロ発光素子間の光クロストークを防ぐ事ができると共に、マイクロ発光素子の発光効率を向上する事ができる。
は、本発明の実施形態1に係る画像表示素子の断面模式図である。 は、本発明の実施形態1に係るマイクロ発光素子の平面模式図である。 (a)から(i)は、本発明の実施形態1に係るマイクロ発光素子の製造工程(manufacturing flow)を示す断面模式図である。 (a)から(i)は、本発明の実施形態1に係る画像表示素子の製造工程を示す断面模式図である。 (a)は、直方体構造のマイクロ発光素子の形状を示す図であり、(b)は、本発明の実施形態1に係る屈折四角錐台(Truncated bent pyramid type)構造のマイクロ発光素子100の形状を示す図である。 (a)は、光取出し効率における透明絶縁膜(transparent insulating film)の膜厚依存性のシミュレーション結果を示す図である。(b)から(f)は、図1に示す画像表示素子において、光取出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。 は、本発明の実施形態1に係る画像表示素子の青サブ画素6における、青色光の光取出し効率の隔壁傾斜角度依存性を表すシミュレーション結果である。 は、本発明の実施形態1に係る画像表示素子の赤サブ画素7における、赤色光の光取出し効率の隔壁傾斜角度依存性を表すシミュレーション結果である。 (a)から(f)は、本発明の実施形態1に係るマイクロ発光素子の変形例を示す断面模式図である。 本発明の実施形態2に係る画像表示素子の断面模式図である。 (a)から(e)は、本発明の実施形態2に係る画像表示素子の製造工程を示す断面模式図である。 は、本発明の実施形態3に係る画像表示素子の断面模式図である。 (a)から(g)は、本発明の実施形態3に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態4に係る画像表示素子の断面模式図である。 (a)から(j)は、本発明の実施形態4に係る画像表示素子の製造工程を示す断面模式図である。 (k)から(p)は、本発明の実施形態4に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態5に係る画像表示素子の断面模式図である。 (a)から(g)は、本発明の実施形態4に係る画像表示素子の製造工程を示す断面模式図である。 (h)から(m)は、本発明の実施形態4に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態6に係る画像表示素子の断面模式図である。 (a)から(g)は、本発明の実施形態6に係る画像表示素子の製造工程を示す断面模式図である。 (h)から(n)は、本発明の実施形態6に係る画像表示素子の製造工程を示す断面模式図である。 本発明の実施形態7に係る画像表示素子の断面模式図である。 (a)から(e)は、本発明の実施形態7に係るマイクロ発光素子の製造工程を示す断面模式図である。 本発明の実施形態8に係る画像表示素子の断面模式図である。 (a)から(f)は、本発明の実施形態8に係る画像表示素子の製造工程を示す断面模式図である。 (g)から(m)は、本発明の実施形態8に係る画像表示素子の製造工程を示す断面模式図である。
〔実施形態1〕
(画像表示素子200の構成)
本発明の一実施形態について、複数のマイクロ発光素子100を備えた表示素子である画像表示素子200を例に説明する。図1は、本発明の実施形態1に係る画像表示素子200の断面模式図である。図2は、本発明の実施形態1に係るマイクロ発光素子100の平面模式図である。なお、画像表示素子200の構成の説明において、光放出面(light emitting surface)を上面、光放出面側とは反対側の面を下面、上面及び下面以外の側方の面を側面と称する。
図2に示す様に、画像表示素子200の上面は、複数の画素5がアレイ状に配列した画素領域(pixel region)1となっている。そして、各画素5には、青色光を発する青サブ画素6、赤色光を発する赤サブ画素7、及び緑色光を発する緑サブ画素8が含まれている。青サブ画素6、赤サブ画素7、及び緑サブ画素8のそれぞれの発光強度を調整する事で、画素5として様々な色の光を発する事ができる。なお、青サブ画素6、赤サブ画素7、及び緑サブ画素8を区別する必要がないときには、単にサブ画素と記載する場合がある。サブ画素は、何れもマイクロ発光素子100を含む。1つの画像表示素子200に含まれるマイクロ発光素子100の数は適宜設定すればよい。例えば、画素領域1には、3000個以上のマイクロ発光素子100が集積配置されていてもよい。
なお、図2では、緑サブ画素8が2個のマイクロ発光素子100によって構成された例を示しているが、各サブ画素を構成するマイクロ発光素子100の個数は1個でも複数でも良い。画素5内での各サブ画素の配置は図2の配置に限定されず、適宜、変更できる。また、図2では、マイクロ発光素子100を正方形に近い形で描いているが、マイクロ発光素子100の形状は特に限定されず、矩形、多角形、円形、楕円形等任意の形状とすることができる。なお、マイクロ発光素子100の上面の長手方向に沿った長さは、60μm以下とすることが好ましい。
図1には、図2のA−A’線の断面図を表している。図1に示す様に、画素領域1の外側にはN接続領域3が設けられている。N接続領域3にはダミー素子101が配置されており、画素領域1には、マイクロ発光素子100が配置されている。より詳細には、青サブ画素6にはマイクロ発光素子100Bが、赤サブ画素7にはマイクロ発光素子100Rが、緑サブ画素8にはマイクロ発光素子100Gがそれぞれ配置されている。なお、マイクロ発光素子100B、100R、及び100Gを区別する必要がないときには、これらを単にマイクロ発光素子100と表記する。
マイクロ発光素子100は、図1及び2に示す様に、駆動回路基板50上に2次元アレイ状に配列している。マイクロ発光素子100B、100R、及び100Gの構造は同一であり、何れも青色光を発する。青サブ画素6では、マイクロ発光素子100Bの上部には透明部31が配置されており、赤サブ画素7では、マイクロ発光素子100Rの上部には赤色波長変換部32が配置されており、緑サブ画素8では、マイクロ発光素子100Gの上部には緑色波長変換部33が配置されている。なお、以下の説明において、赤色波長変換部32と緑色波長変換部33を特に区別する必要がないときには、単に波長変換部と記載することがある。
マイクロ発光素子100Bから放出された青色光は、マイクロ発光素子100Bの上面に接する透明部31を通過して外部に放出される。一方、マイクロ発光素子100Rが発した青色光は、赤色波長変換部32によって吸収され、赤色光に変換されて、外部へ放出される。同様に、マイクロ発光素子100Gが発した青色光は、緑色波長変換部33によって吸収され、緑色光に変換されて、外部へ放出される。
透明部31と、赤色波長変換部32と、緑色波長変換部33とは、隔壁34によって分離されている。隔壁34は、透明部31の側方を囲む様に設けられているから、透明部31の底部には、隔壁34に囲まれた開口部(底部開口部)37が形成される。よって、マイクロ発光素子100Bが発する青色光は、開口部37を窓として、この窓を通って透明部31に入射する。また、透明部31内で反射した光は、開口部37を通ってマイクロ発光素子100Bの内部に入射する。赤色波長変換部32と緑色波長変換部33についても同様であり、これらの底部にも開口部37が形成され、開口部37を通って光が行き来する。なお、図示していないが、透明部31、赤色波長変換部32、緑色波長変換部33、及び隔壁34の上に、光拡散層(light diffusion layer)や、カラーフィルタ、マイクロレンズ、ブラックマトリックス等を配置しても良い。
マイクロ発光素子100は、窒化物半導体(半導体)14と、P電極(P−electrode)23Pと、共通N電極(common N−electrode)30とを備えている。共通N電極30は、窒化物半導体14に対して光出射面側に配置されている。従って、マイクロ発光素子100の光放出面は、共通N電極30の上面である。また、P電極23Pは、窒化物半導体14に対して駆動回路基板50側に配置されている。なお、マイクロ発光素子100に用いる半導体の種類は特に限定されず、窒化物半導体14以外の半導体を用いることも可能である。
P電極23Pは、駆動回路基板50上のP駆動電極(P−drive electrode)51に接続されている。共通N電極30は、画素領域1の外側のN接続領域3において、駆動回路基板50上のN駆動電極(N−drive electrode)52に接続されている。マイクロ発光素子100は、それぞれ対応するP駆動電極51から電流を供給され、発光する。光射出方向は、駆動回路基板50と反対の方向であり、共通N電極30側である。
マイクロ発光素子100B、100R、100Gは、個別に分割されており、マイクロ発光素子100の間は、埋込材60によって埋められている。詳細は後述するが、反射材20及びP電極層10によって、マイクロ発光素子100の底面方向及び側面方向に光が漏出する事を防ぐことができる。このため、埋込材60は、透明樹脂で構成してもよい。
ここで、従来のマイクロ発光素子では、隣接するマイクロ発光素子間に配置した充填材によって光クロストークを防止している。このため、充填材に生じる気泡によって、光クロストークを完全に防止する事が難しい。また、充填材に気泡が発生する事を防止する為に充填時間を長くする必要があった。さらに、従来のマイクロ発光素子では、充填材としてカーボンブラックの様な光吸収材や、TiOの粒子を含んだ白樹脂等の特殊な材料を使用する必要があった。以上のことから、従来のマイクロ発光素子は、充填材に起因して製造コストが高くなっていた。これに対し、画像表示素子200では、埋込材60の材料選択が容易となると共に、埋込材60の製造が容易となる為、従来のマイクロ発光素子と比べて、製造コストを低下させる事ができる。
窒化物半導体14は、光放出面側から順に、N側層(N−side layer)11(第1の導電層)、発光層(light emission layer)12、及びP側層(P−side layer)13(第2の導電層)が積層される事により構成される。P側層13とN側層11とは反対導電型である。
なお、通常、発光層12は、N型層(N−type layer)とP型層(P−type layer)とに挟まれている。この場合、N側層11がN型層であり、P側層13がP型層である。ただし、N型層及びP型層がノンドープ層、または導電性が逆であるドーパントを有する層を含む場合もあり得る。このため、以下では、N型層及びP型層についてはそれぞれ、N側層11及びP側層13と記載する。
また、以下では、窒化物半導体14について、N側層11を光放出面側に配置する構成について説明するが、P側層13を光放出面側に配置してもよい。N側層11、発光層12、及びP側層13はそれぞれ、通常、単層ではなく複数の層を含んで最適化されているが、本発明の一態様とは直接関係しない為、N側層11、発光層12、及びP側層13の詳細な構造に関しては詳述しない。
窒化物半導体14のP側層13は、P側層13の下面側に配置されたP電極層(P−side metal layer)10を介してP電極23Pと導通している。P電極層10は、光放出面側とは反対側の面からP側層13を覆っており、下方への光の放出を防止する役割も果たしている。このため、P電極層10は、P側層13の下面に達した光を、効率良く上方に反射することができるよう、P側層13の下面の大半の部分を覆っている事が好ましい。
P電極層10は、単層より成る構成でも複数層より成る構成でも良いが、P電極層10におけるP側層13と接する側には、可視光に対する反射率が大きい金属層が配置される事が好ましい。例えば、P電極層10は、P側層13側に、銀またはアルミニウムを主成分とする金属層を有していてもよい。更に、このような金属層とP側層13との間に良好なオーミック接触を実現する為に、パラジウムまたはニッケル等の金属を部分的に配置しても良いし、非常に薄いパラジウムまたはニッケル等の金属膜を配置しても良い。
駆動回路基板50は、画素領域1にあるマイクロ発光素子100に電流を供給し、マイクロ発光素子100の発光を制御する。駆動回路基板50は、図示していないが、マイクロ発光素子駆動回路(micro light emitting element driving circuit)、行選択回路、列信号出力回路、画像処理回路、及び入出力回路等により構成されている。前記マイクロ発光素子駆動回路は、各マイクロ発光素子100に供給する電流を制御する。前記行選択回路は、2次元マトリックス状に配置されたマイクロ発光素子100の行を選択する。前記列信号出力回路は、2次元マトリックス状に配置されたマイクロ発光素子100の各列に発光信号を出力する。前記画像処理回路は、入力信号に基づいて前記発光信号を算出する。
駆動回路基板50の表面は、複数のマイクロ発光素子100と接合する接合面(bonding surface)であり、駆動回路基板50の表面に複数のマイクロ発光素子100が貼り付けられる。つまり、駆動回路基板50の表面は、マイクロ発光素子100における光放出面側とは反対側の面に対面している。駆動回路基板50は、例えば、LSI(Large Scale Integration)が形成されたシリコン基板(半導体基板)であっても良いし、薄膜トランジスタ(TFT:Thin Film Transistor)による回路が形成されたガラス基板や樹脂基板であってもよい。駆動回路基板50は、例えば、これらのような公知技術により製造する事ができる。
駆動回路基板50の画素領域1に対応する部分の表面には、マイクロ発光素子100に電流を供給する為のP駆動電極51が2次元アレイ状に配置されている。また、駆動回路基板50のN接続領域3(画素領域1の外側)における表面にはN駆動電極52が配置されている。N駆動電極52は、共通N電極30とダミー素子101を介して導通する。ダミー素子101では、共通N電極30とN電極23NがN側層11を介して導通している。ダミー素子101は、マイクロ発光素子100と同じ接続方法によって、N駆動電極52と接続されている。
本実施形態のマイクロ発光素子100は、所謂、上下電極タイプ(vertical type)である。マイクロ発光素子100は、一方の面にP電極23Pを有し、他方の面に共通N電極30を有する。具体的には、マイクロ発光素子100において、光放出面側に共通N電極30が配置されており、光放出面側とは反対側の面にP電極23Pが配置されている。マイクロ発光素子100の光放出面は、マイクロ発光素子100の上面であり、マイクロ発光素子100の光放出面の反対側は、マイクロ発光素子100の下側である。P電極23PとP駆動電極51とは1対1の関係で接続されている。
画素領域1では、マイクロ発光素子100の下面に、P側層13と接続するP電極23Pが配置され、P電極23Pは駆動回路基板50上のP駆動電極51と接続されており、駆動回路基板50から供給される電流をP側層13に伝える。以下では、P電極23PとP駆動電極51が直接接続する構造のみを表示するが、両者の間にバンプやペースト、ナノパーティクル等、接続の為の部材が介在しても構わない。N電極23NとN駆動電極52も同様である。
P側層13を通過した電流は、発光層12及びN側層11を更に通過し、共通N電極30に流れ、画素領域1の外側にあるN接続領域3において、駆動回路基板50のN駆動電極52に流れる。この様にして、駆動回路基板50より供給される電流量に応じて、マイクロ発光素子100は所定の強度で光を発光する。
共通N電極30は、N側層11と導通する透明導電層(transparent conductive layer)、つまり、透明導電膜から成る。共通N電極30は、例えばITO(Indium−Tin−Oxide、インジウム錫酸化物)、IZO(Indium−Zinc−Oxide、インジウム亜鉛酸化物)等の酸化物半導体であっても良いし、銀ナノファイバー膜等であっても良い。共通N電極30は、青色光の吸収を低減する為に、できるだけ薄い事が好ましい。薄くする事で、配線抵抗が高くなるが、図1の構成では、導電材である隔壁34が、共通N電極30と電気的に接続し、画素領域1全体に配置されている為、N駆動電極52とマイクロ発光素子100との間の配線抵抗を低く保つ事ができる。
(従来技術の問題点)
特許文献1のような従来技術では、マイクロ発光素子の発光層で発生した光の多く(数十%)が、マイクロ発光素子の側面から、隣接するマイクロ発光素子に向けて放出される。その結果、本来、光を放出すべきマイクロ発光素子以外のマイクロ発光素子が発光している様に見える光クロストークが生じる。
マイクロ発光素子同士が、図1の画像表示素子200とは異なり、窒化物半導体等の半導体によって繋がっている場合には、その半導体を介して隣接するマイクロ発光素子へ光が漏れる事で、同様の光クロストークが生じる。この様な光クロストークによってコントラストの低下、及び色純度(color purity)の低下といった問題が生じる。
マイクロ発光素子の側面からの光放出によって多くの光が失われる上に、光がマイクロ発光素子の内部に閉じ込められる事で、マイクロ発光素子で発生した光の内、外部に放出される光の割合が低くなり、発光効率が低くなる。この様な光取出し効率(light extraction efficiency)の低下は、マイクロ発光素子を構成する半導体の屈折率が空気及び樹脂の屈折率に比べて大きい為に生じる現象である。発光効率の低下により、消費電力の増加、及び発熱による温度上昇といった問題が発生する。
更に、マイクロ発光素子の発する光を励起光として、波長変換層によって該励起光を波長の長い光(長波長光)へ変換して出力する場合には、同様の問題が波長変換層においても生じる。即ち、波長変換層の側面から隣接画素方向に向けて放出される光は、隣接画素の波長変換層に吸収されて、他の波長に変換されたり、そのままの波長で再放出されたりするが、いずれの場合も光クロストークとなり、画像品質を低下させる。また、この様な光クロストークを防止する目的で、光吸収材によって波長変換層の側面を囲うと、光出力は大幅に低下する。
本発明の一態様は、前記の問題点に鑑みて為されたものであり、その目的は、互いに隣接するマイクロ発光素子間および波長変換層間の光クロストークを防ぐ事で、コントラストの低下、及び色純度の低下を防止すると共に、マイクロ発光素子および波長変換層の発光効率を向上する事で、消費電力を低減する事にある。
(窒化物半導体14の側面を囲む反射面)
マイクロ発光素子100では、窒化物半導体14の側面を囲む反射面が形成されており、これにより窒化物半導体14の側方からの光の漏出を防いでいる。また、この反射面は、光放出方向に対して開く様に傾斜しているため、窒化物半導体14の側方に向かう光を光放出方向に導く事ができる。これについて以下説明する。
図1の例では、窒化物半導体14における発光層12の周囲には、傾斜面(発光層傾斜面)16Sが形成されている。傾斜面16Sは、N側層11の側面の一部、発光層12の側面の全周囲、及びP側層13の側面の一部の全周囲を構成している。図2に示す様に、マイクロ発光素子100の平面形状が四角形である場合、1つのマイクロ発光素子100の側面には、4つの傾斜面16Sが含まれる。なお、P側層13の側面全体が、発光層12の周囲と同様に傾斜している事が好ましいが、製造工程によっては、P側層13のP電極層10側の側面が傾斜していない構成となることもあり得る。また、マイクロ発光素子100が上面視で多角形の形状(N角形)である場合には、N個の傾斜面16Sが形成される。また、マイクロ発光素子100の平面形状が円形である場合、傾斜面16Sは円錐台の側面と同じ形状となる。
図1では、発光層12の上面(光放出方向に垂直な面)に対する傾斜面16Sの傾斜角度をθeとしている。傾斜角度θeは、傾斜面16Sと画像表示素子200の表示面とのなす角度とも言える。傾斜角度θeは、大凡40°以上55°以下である事が好ましい。また、製造のバラツキ等を考慮して、35°以上60°以下としてもよい。
図1に示す様に、傾斜面16Sは、P側層13の側面からN側層11の側面の一部まで延伸しているが、光放出面、つまり、マイクロ発光素子100の上面までは達していない。N側層11の側面の一部は、N側層側面(N−side layer side surface)11Sを構成している。N側層側面11Sは、傾斜面16Sの上端部から光放出面まで至る。
図1では、発光層12の上面(光放出方向に垂直な面)に対するN側層側面11Sの傾斜角度をθbとしている。傾斜角度θbは、傾斜角度θeより大きいことが好ましい。また、傾斜角度θbは、90°未満であり、小さい程好ましい。発光層12の水平面とN側層11の上面である水平面とが平行である場合、傾斜角度θbは、N側層側面11SとN側層11の水平面とのなす角度である。一方、発光層12の水平面とN側層11の水平面とが平行でない場合、傾斜角度θbは、N側層側面11SとN側層11の水平面とのなす角度である。
ただし、マイクロ発光素子100の大きさが小さい場合(例えば、マイクロ発光素子100の上面の長辺が10μm以下である場合)、傾斜角度θbが小さくなると、発光層12の水平面の面積が縮小する。発光層12の水平面の面積が縮小すると、発光層12を通過する電流の電流密度が増加し、内部量子効率が低下する場合がある。よって、マイクロ発光素子100の大きさが小さい場合には、傾斜角度θbは、70°以上85°以下程度である事が好ましい。
傾斜面16S及びN側層側面11Sは、透明絶縁膜17に覆われており、透明絶縁膜17は、反射材20によって覆われている。つまり、傾斜面16S及びN側層側面11Sは共に、反射材20によって覆われている。
透明絶縁膜17は、傾斜面16Sと反射材20との間に配置されている。透明絶縁膜17は、N側層側面11Sと反射材20との間まで延伸している。ここで、透明絶縁膜17の内、傾斜面16Sと反射材20との間に配置された部分については第1透明絶縁膜と称し、N側層側面11Sと反射材20との間に配置された部分については第2透明絶縁膜と称する。この場合、第2透明絶縁膜は、第1透明絶縁膜がN側層側面11Sと反射材20との間まで延伸したものとなる。つまり、第1透明絶縁膜と第2透明絶縁膜とが一体となっている。透明絶縁膜17の膜厚は75nm以上である事が好ましく、特に400nm以上である事が更に好ましい。透明絶縁膜17は、SiO等の様に、可視光に対して透明であり、かつ、屈折率が窒化物半導体14より小さい物質で構成する事が好ましい。
反射材20は、窒化物半導体14の側方に反射面を形成するために設けられたものであり、単層で構成されても複数層で構成されても良い。反射材20は、透明絶縁膜17側、つまり、窒化物半導体14側に、可視光に対して反射率が大きい銀またはアルミニウムを主成分とする金属層を有する事が好ましい。反射材20は、光を遮蔽する必要があり、その全体の厚さは数十nm以上である事が好ましい。P電極23Pと反射材20を同一材料で構成してもよく、この場合製造工程の簡略化が可能になる。無論、P電極23Pと反射材20を異なる材料で構成してもよい。
反射材20は、光放出面側とは反対側からの平面視において、P電極層10と重なって配置されている事が好ましい。これは、光放出面側とは反対側からの平面視において、反射材20とP電極層10との間に隙間がある(反射材20とP電極層10とが重なっていない)場合、その隙間から光が外部に放出されて、光クロストークの原因となる為である。
(隔壁34によって形成される反射面)
赤色波長変換部32は、隔壁34で側方を囲われており、隔壁34の赤色波長変換部32に面した側壁34Sは、光放出方向に対して開く様に傾斜した(言い換えれば順テーパーに傾斜した)反射面となっている。また、緑色波長変換部33と透明部31も、同様にして側方を囲われている。これにより、透明部31、赤色波長変換部32、及び緑色波長変換部33の側方に向かう光を光放出方向に導く事ができる。
図1では、前記マイクロ発光素子の光放出面に対する側壁34Sの傾斜角度をθwとしている。従って、θwは反射面の傾斜角度である。θwは90°より小さい事が好ましく、45°から85°程度が更に好ましい。θwを小さくし過ぎた場合、隔壁34の底部幅が大きくなり、サブ画素の一辺の長さに占める隔壁34の幅が大きくなり、マイクロ発光素子100が小さくなるからである。また、この場合、サブ画素の面積が小さければ、マイクロ発光素子100の面積が減少して、発光層12の有効面積が減少する事で、発光層12を通過する電流密度が上昇し、発光効率の低下や温度上昇が大きくなる可能性もある。
赤色波長変換部32の内部に於いて、青色光が吸収され、赤色光が生成される。生成された赤色光の内、直接空気中に放出される赤色光は多くない。発生した赤色光の一部は赤色波長変換部32内での反射によって失われる。発生した赤色光の大半は窒化物半導体14へ入射し、窒化物半導体14内での反射を経て、再度、赤色波長変換部32に戻る。そして、赤色波長変換部32に戻った赤色光の一部が空気中に放出され、残りは赤色波長変換部32内での反射によって失われるか、再度、窒化物半導体14へ入射する。
この様に、赤色光を光放出方向に放出する上で、赤色波長変換部32内での反射によるロスを低減する事と、窒化物半導体14に入射した赤色光を効率よく赤色波長変換部32へ戻す事が非常に重要である。緑色光についても同様である。また、マイクロ発光素子100Bから透明部31に入射した青色光に関しても、かなりの部分が透明部31と空気の界面で反射される。この様に反射された青色光の一部は、透明部31での反射によって失われ、残りの部分は窒化物半導体14へ入射し、窒化物半導体14内での反射を経て、再度、透明部31に戻る。従って、青色光に関しても、赤色光と同様に、透明部31内での反射によるロスを低減する事と、窒化物半導体14に入射した青色光を効率よく透明部31へ戻す事が非常に重要である。
透明部31、赤色波長変換部32、及び緑色波長変換部33の内部での反射による光のロスを低減する為には、マイクロ発光素子100との接続部と上面(光放出面)を除いたこれらの部材の周囲を反射率の高い材料で覆う必要が有る。そこで、画像表示素子200では、隔壁34を高反射率の材料(例えば金属材料)で形成することにより、透明部31、赤色波長変換部32、及び緑色波長変換部33の周囲に反射面を形成している。なお、隔壁34は、少なくとも透明部31、赤色波長変換部32、及び緑色波長変換部33の側面に面する部分が反射面となっていればよい。このため、隔壁34の表面を高反射率の反射材で覆い、隔壁34の側壁を高反射率金属膜としてもよい。反射率が高いほど光のロスをより低減できる。
また、隔壁34の底部の開口部37は、マイクロ発光素子100の反射材20の上端部の内側に位置する事が望ましい。この場合、マイクロ発光素子100を上方から見た場合に、埋込材60が露出しない。この構成によれば、透明部31、赤色波長変換部32、及び緑色波長変換部33から、駆動回路基板50側に向かう光が埋込材60に漏洩し難くすることができる。そして、このような光をマイクロ発光素子100へ導き、マイクロ発光素子100を介して、透明部31、赤色波長変換部32、及び緑色波長変換部33へ戻す事ができる。
(マイクロ発光素子100の製造工程)
次に、マイクロ発光素子100の製造工程を、図3に基づいて説明する。図3の(a)から(i)は、マイクロ発光素子100の製造工程を示す断面模式図である。マイクロ発光素子100の製造工程の説明において、P電極層10側を上方、成長基板9側を下方とする。また、図3の(a)から(i)では、右側に画素領域1の断面図を示し、左側にN接続領域3の断面図を示している。
マイクロ発光素子100の製造工程では、先ず、図3の(a)に示す様に、成長基板9上にN側層11、発光層12、及びP側層13を順に積層する事により窒化物半導体14を形成する。そして、窒化物半導体14上にP電極層10を更に堆積する。
次に、図3の(b)に示す様に、P電極層10、P側層13、発光層12、及びN側層11の一部をエッチングして、分割溝(separation trench)15を形成する。この時、発光層12を含む部分がメサ16となる。メサ16は、N側層11、発光層12、P側層13、及びP電極層10から構成される。図3の(b)の例では、分割溝15は、平面視において、上下方向及び左右方向に等間隔の格子状に形成されている。このため、メサ16は、2次元のマトリクス状に位置することになり、その形状は四角錐台の形状となっている。メサ16は、図3の(c)以降の工程を経てマイクロ発光素子100となる(図2参照)。なお、メサ16の形状は四角錐台に限らず、円錐台、または四角錐台以外の角錐台でも良い。また、図3の(b)に示す様に、N接続領域3では、分割と同時に、Nコンタクト溝(N contact trench)15Nが形成される。尚、上記分割溝15やNコンタクト溝15Nの形成には、フォトリソグラフィ手法とドライエッチングやウエットエッチングが用いる事が出来る。以下に示す、他のパターン形成も同様である。
メサ16の側面である傾斜面16Sは、傾斜面16Sと発光層12の水平面とのなす角度である傾斜角度θe(図1参照)が例えば50°となる様に形成される。なお、傾斜角度θeが40°以上55°以下である様に傾斜面16Sが形成される事が好ましい。傾斜面16Sによって、発光層12から発せられる光の多くの部分を占めている、発光層12の水平面と平行又はおおよそ平行な方向に進む光を光放出面に向かって反射させる事ができる。そして、これにより、マイクロ発光素子100の光取出し効率を高める事ができる。
上述の様に、マイクロ発光素子100は、光クロストークを防止する為に、窒化物半導体14の側壁を反射材20が覆う構造である。反射材20は、傾斜面16Sに形成されて傾斜面16Sと同様の傾きとなるため、傾斜面16Sが発光層12の水平面と垂直である場合、発光層12の水平面と平行な方向に放出された光は、反射を繰り返す事で外部に放出されない。よって、傾斜面16Sの傾斜角度θeは、90°未満とすることが望ましい。
また、傾斜角度θeが45°より大きくずれると、発光層12から水平方向に発せられる光が、傾斜面16Sにて反射して、光放出面に入射する際の入射角度が大きくなりすぎて、光放出面で全反射が生じ、当該光が外部に放出されない。従って、傾斜角度θeは上述の範囲とすることが望ましい。なお、傾斜角度θeは、メサ16の複数の側面毎に異なっていても良い。その場合は、複数の傾斜角度θeが存在し、複数の傾斜角度θeの内の最小の角度が40°以上55°以下である事が好ましく、更に、全ての傾斜角度θeが、40°以上55°以下である事が更に好ましい。傾斜面16Sが凹凸を有する場合や屈折している場合には、θeは傾斜面16Sの平均的な角度である。
分割溝15を形成した後、図3の(c)に示す様に、窒化物半導体14を個別に分離する分離溝18を形成する。分離溝18によって形成されるN側層11の側面がN側層側面11Sである。N側層側面11Sは、N側層側面11Sと成長基板9の水平面とのなす角度である傾斜角度θb(図1参照)が例えば80°となる様に形成される。なお、N側層側面11Sは、傾斜角度θbが70°以上85°以下となる様に形成される事が好ましい。つまり、傾斜角度θbは、傾斜角度θeより大きい事が好ましい。また、傾斜角度θbは、発光層12の上面(光放出方向に垂直な面)に対するN側層側面11Sの傾斜角度であると既に定義しているが、通常、発光層12は成長基板9の表面と平行である為、「成長基板9の水平面とのなす角度」としても、矛盾しない。
マイクロ発光素子100の光取出し効率を向上するためには、傾斜角度θbは傾斜角度θeより大きくなる様な角度範囲内で、可能な限り小さい方が好ましい。なお、後工程において、成長基板9は剥離され、N側層11と成長基板9との界面またはN側層11の加工面が光放出面となる為、傾斜角度θbはN側層側面11Sと光放出面とのなす角度と等しい。通常、発光層12と光放出面は平行である為、「傾斜角度θbはN側層側面11Sと光放出面とのなす角度」としても、矛盾しない。
図3の(c)では、分離溝18が成長基板9まで達しているが、一定の厚さのN側層11を残しても良い。つまり、分離溝18は成長基板9まで達していなくても良い。この場合、後工程の図4の(c)において、成長基板9を剥離した後に、残したN側層11をエッチング、研磨等によって除去する事で、図1に示す様に、マイクロ発光素子100を個々に分割する事ができる。また、分離溝18を形成した後に、ドライエッチング等によるダメージを除去、回復する為に、欠陥部をエッチングするウエット処理や、熱処理を行っても良い。本構成では、成長基板9上において、マイクロ発光素子100の形成を行う為、この様な処理に対する制約が少ない。更に、分離溝18を形成した段階では、融点の低い電極材が無い為、高温での熱処理も可能である。
画像表示素子200が形成された状態でのマイクロ発光素子100の形状が重要であり、製造工程の途中でのマイクロ発光素子の形状の推移は重要ではない。なお、N側層側面11Sの傾斜角度θbは、N側層11の複数の側面毎に異なっていても良い。その場合は、複数の傾斜角度θbが存在し、複数の傾斜角度θbの内の最小の角度が70°以上85°以下である事が好ましく、更に、全ての傾斜角度θbが、70°以上85°以下である事が更に好ましい。
分離溝18を形成した後、図3の(d)に示す様に、成長基板9、N側層11、発光層12、P側層13、及びP電極層10の露出部分を覆う様に透明絶縁膜17を堆積する。例えば、透明絶縁膜17として700nmの厚さのSiOの膜をCVD法(Chemical Vapor Deposition、化学的気相成長法)で堆積してもよい。透明絶縁膜17は、SiOの膜の他に、SiN、SiON、SiCO、またはこれらの膜の積層膜であっても良い。マイクロ発光素子100の側面を覆う透明絶縁膜17の厚さを均一にする為に、CVD法で透明絶縁膜17を成膜する事が好ましい。CVD法としては、プラズマ励起CVD、熱励起CVD、光励起CVD等、多様な手法を適用できる。
透明絶縁膜17を堆積した後、図3の(e)に示す様に、透明絶縁膜17の上に反射材20を堆積する。更に、図3の(f)に示す様に、反射材20をパターニングする。パターニングされた反射材20は、窒化物半導体14の側壁の周囲を覆い、画素領域1ではメサ16の上部に開口部を有し、N接続領域3ではNコンタクト溝15N上に開口部を有する。
次に、図3の(g)に示す様に、埋込材60を堆積する。そして、堆積した埋込材60の上面を例えばCMP法(Chemical−Mechanical−Polishing)によって平坦化する。埋込材60は、例えば、SiO、SiN、SiON、またはこれらの膜の積層膜である。埋込材60の成膜には、CVD法、スパッタ法、及び塗布等の種々の成膜技術を用いる事ができる。
埋込材60の上面を平坦化した後、図3の(h)に示す様に、埋込材60にP溝(P−trench)22P及びN溝(N−trench)22Nをそれぞれ形成する。P溝22Pはホール形状であり、P電極層10に達している。N溝22Nはホール形状またはライン形状であり、Nコンタクト溝15Nに達している。
P溝22P及びN溝22Nを形成した後、図3の(i)に示す様に、P溝22P及びN溝22Nに金属膜を埋め込む事で、P電極23P及びN電極23Nを形成する。当該金属膜は、例えば、タンタル(Ta)、タングステン(W)、及び窒化チタン(TiN)等のバリア膜と銅との組み合わせである。なお、前記金属膜は、金(Au)またはニッケル(Ni)等と、それらに対応するバリア膜との組み合わせでも良い。P電極23P及びN電極23Nは、同一材料で構成してもよい。
P電極23P及びN電極23Nの形成は、例えば、ダマシン法によって行うことができる。ダマシン法では、溝を有する下地構造に金属薄膜を堆積し、金属薄膜をCMP法によって研磨する。これにより、溝内に金属薄膜を残し、下地構造の上面及び金属薄膜の上面を平坦とする事ができる。
以上の様にして、P電極層10上にP電極23Pが配置され、Nコンタクト溝15N上にN電極23Nが配置される。P電極23P及びN電極23Nそれぞれの上面は、駆動回路基板50における接合面となる表面に対して平坦である。
マイクロ発光素子100の周囲が反射材20よって覆われている為、マイクロ発光素子100の間に透明な絶縁膜を堆積しても、互いに隣接するマイクロ発光素子100間の光漏洩を防ぐ事ができる。従って、埋込材60としてSiO等のような一般的に使用される絶縁膜を用いても、コントラスト及び色純度の低下といった問題が生じる事を防ぐ事ができる。
(画像表示素子200の製造工程)
次に、画像表示素子200の製造工程を、図4を用いて説明する。図4の(a)から(i)は、画像表示素子200の製造工程を示す断面模式図である。画像表示素子200の製造工程の説明において、成長基板9側を上方、駆動回路基板50側を下方とする。
図4の(a)に示す駆動回路基板50が製造される。駆動回路基板50は、例えば単結晶シリコン基板(ウエハ)上に、通常のCMOS(complementary metal−oxide semiconductor)プロセスによって形成する事ができる。或は、ガラス基板上に多結晶シリコンや酸化物半導体からなる薄膜トランジスタによって回路を形成した物でも良い。マイクロ発光素子100及び駆動回路基板50はそれぞれ、ウエハ状態であっても良いし、マイクロ発光素子100が画像表示素子200単位で個片化されていても良い。また、マイクロ発光素子100及び駆動回路基板50の両方が画像表示素子200単位で個片化されていても良い。なお、図4の(b)以降の図では、駆動回路基板50に関しては、P駆動電極51とN駆動電極52のみを示し、他の構造は省略する。
駆動回路基板50が製造された後、図4の(b)に示す様に、画素領域1のマイクロ発光素子100及びN接続領域3のダミー素子101と、駆動回路基板50とを貼り合わせる。その際、P電極23PおよびN電極23Nはそれぞれ、対応するP駆動電極51及びN駆動電極52と重なる様に、精密にアライメントされる。なお、図4の(b)では、反射材20が駆動回路基板50表面と直接接触していないが、直接接触していても良い。
マイクロ発光素子100と駆動回路基板50との接合面の材料に合わせて、表面のプラズマクリーニング、イオン照射による活性化、加熱、及び加圧等を行うことにより、2枚のウエハが貼り合わされる。これ以降の工程では、図4の(c)に示す様に、成長基板9が除去された状態となる。成長基板9の除去には、研削、研磨、プラズマエッチング、ウエットエッチング、犠牲層のウエットエッチング、レーザーリフトオフ等の種々の手法を用いる事ができる。この際、N側層11の一部を除去する等の加工をしても良い。
成長基板9の除去後、図4の(d)に示す様に、N側層11、透明絶縁膜17、反射材20、及び埋込材60の露出部分を覆う様に共通N電極30を堆積する。共通N電極30としては、例えばITO膜を用いることができる。共通N電極30は光吸収を低減すると共に、共通N電極30を介した光クロストークを避ける為に、できる限り薄い事が好ましく、10nmから300nmである事が好ましい。また、本構成では、反射材20の上端が共通N電極30と接触する為、反射材20はN側層11と導通する事となる。しかし、反射材20の上端部のみを絶縁膜で覆い、共通N電極30と絶縁分離して、反射材20を電気的にフローティング状態にする事も可能である。
次に、図4の(e)に示す様に、共通N電極30を覆うように金属膜34Lを堆積する。そして、図4の(f)に示す様に、金属膜34Lをエッチングして隔壁34を形成する。エッチングには、フォトリソグラフィ技術とドライエッチング技術を用いることができる。隔壁34の側壁34Sの傾斜角θwは、この工程において、フォトレジストの側壁傾斜角とドライエッチングの異方性を調整する事で、種々の値とする事ができる。なお、画素領域1以外では、例えばN接続領域3の様に、金属膜34Lの大半を残して、共通N電極30の一部として用いても良い。画素領域1においても、隔壁34として、金属膜34Lが縦横に繋がって残る為、ITO膜を薄くしても、共通N電極30の配線抵抗を低減する事ができる。なお、隔壁34は、薄膜堆積とドライエッチングの組み合わせではなく、リフトオフ法によって、パターン形成しても良い。
次に、図4の(g)から(i)に示す様に、隔壁34によって区切られたマイクロ発光素子100の上部に、透明部31、赤色波長変換部32、緑色波長変換部33を順次形成する。それぞれの形成順序は図4に示した順序に限られない。透明部31、赤色波長変換部32、及び緑色波長変換部33は、それぞれポジレジストやネガレジスト状の材料として準備して、フォトリソグラフィ技術によってパターン形成しても良いし、インクジェット印刷やスクリーン印刷等の印刷手法によってパターン形成しても良い。赤色波長変換部32や緑色波長変換部33には、励起光である青色光を吸収して赤色光や緑色光にダウンコンバートする蛍光体や量子ドット、量子ロッド等のナノ粒子等を適用する事ができる。
図示していないが、透明部31、赤色波長変換部32、及び緑色波長変換部33を形成した後に、水分や酸素を遮断する為に、窒化シリコン膜、SiO膜、シリコン樹脂等をパッシベーション材として配置しても良い。
(マイクロ発光素子100の発光効率)
マイクロ発光素子100の発光効率を評価した。評価したマイクロ発光素子100は、配置ピッチが10μm、形状が正方形、傾斜角度θbが80°、傾斜角度θeが50°、P側層13の厚みが100nm、N側層11の厚みが6μmである。また、N側層11の上面のサイズは8μm×8μm、傾斜面16Sの内のN側層11が占める部分における深さDは1μmである。
深さDは、垂直方向(マイクロ発光素子100の上面から下面に向かう方向)に沿った深さである。窒化物半導体14のN側層11は主にGaN層であり、発光層12はInGaN及びGaNによる多重量子井戸層であり、発光層12から発せられる光のピーク波長は450nmである。
図5の(a)は、直方体構造のマイクロ発光素子の形状を示す図であり、比較例である。一方、図5の(b)は、本発明の実施形態1に係る屈折四角錐台構造のマイクロ発光素子100の形状を示す図である。
図5の(a)の場合及び図5の(b)の場合の何れもN側層11の上面のサイズを8μm×8μmとし、窒化物半導体としては同一のものを用いた。図5の(a)の場合と図5の(b)の場合とで、形状の違いを除けば、構成材料及び形成プロセスは同一である。但し、図5の(a)の場合では、分割溝及び分離溝は可能な限り傾斜しない様に加工した。
N側層の上面には何れの場合も透明樹脂層を配置した。また、何れの場合も、マイクロ発光素子において100行×100列の10000個を同時に点灯して、全光束発光強度(total luminous flux intensity)を評価した。マイクロ発光素子100における1個当たりの電流量は5μAである。測定結果を下記の表1に示す。表1に示す様に、図5の(b)の屈折四角錐台構造では、図5の(a)の単純な直方体構造に比べて、約3.6倍の外部量子効率が得られた。
表1 外部量子効率
図5の(b)の屈折四角錐台構造では、図5の(a)の直方体構造に比べて、発光層の面積が約1/3となっているにも関わらず、この様な大きな改善が得られた。この理由を明確にする為に、光線追跡法(Lay trace method)を用いて光取出し効率をシミュレーションした。その結果を下記の表2に示す。なお、表1中の内部量子効率推定値は、表2の光取出し効率を用いて、表1の外部量子効率より計算した推定値である。表2に示す値は、シミュレーション値である。
表2 光取出し効率
光取出し効率はマイクロ発光素子の上面から透明樹脂層中へ放出される光量の割合を表し、側面吸収量はマイクロ発光素子の全ての側面の反射材20に吸収される光量の割合を表している。下面吸収量はマイクロ発光素子の下面のP電極層10によって吸収される光量の割合を表し、内部吸収量は窒化物半導体14によって吸収される光量の割合を表している。平均反射回数は、発光層12から発せられた光が外部に放出されるか、または反射材20に吸収されるまでに窒化物半導体14の内部での反射回数の平均値を表している。
表2の光取出し効率の傾向は、表1の外部量子効率の傾向と良く一致しており、外部量子効率の相違が光取出し効率の相違の主因であると考えられる。マイクロ発光素子の上面に対して、全反射の臨界角(critical total reflection angle)以下の角度で入射する光だけが、マイクロ発光素子の上面から外部へ放出される。全反射の臨界角は、GaNから透明樹脂層へ入射する光の場合は37°程度となる。
図5の(a)の直方体構造では、内部での反射回数に依らず、マイクロ発光素子の上面への入射角は一定である。従って、発光層12から水平方向に発せられる光が外部に放出される事はない。これに対して、図5の(b)の屈折四角錐台構造では、発光層12から水平方向に発せられる光は、傾斜面16Sによって上方に反射され、光放出面に全反射の臨界角以下の角度で入射し、外部へ放出される。
更に、発光層12から光が発せられた初期の状態で当該光が外部に放出されない場合でも、発光層12から発せられる光がN側層側面11Sで反射する度に、当該光におけるマイクロ発光素子100の上面への入射角度が変化する。この為、発光層12から発せられる光が内部反射を繰り返した後に、外部に放出される。従って、光取出し効率を大幅に向上させる事ができる。
(透明絶縁膜17の影響)
透明絶縁膜17の影響を調べる為、マイクロ発光素子100において、光取出し効率の透明絶縁膜17の膜厚による依存性をシミュレーションした。透明絶縁膜17としてSiOを用いた場合の結果を図6の(a)に示す。図6の(a)は、光取出し効率における透明絶縁膜17の膜厚依存性のシミュレーション結果を示す図である。
図6の(a)において、横軸は膜厚であり、縦軸は光取出し効率である。透明絶縁膜17がない場合には、光取出し効率は63%である。このように、屈折四角錐台構造を採用することにより、透明絶縁膜17を設けなくとも、透明絶縁膜17を有する直方体構造より遥かに大きな光取出し効率となった。これは、窒化物半導体14の形状が非常に重要である事を示している。
また、透明絶縁膜17の膜厚が厚くなると共に、光取出し効率は増加した。但し、透明絶縁膜17の膜厚が400nm以上である場合の変化は乏しかった。従って、透明絶縁膜17の膜厚は400nm以上である事が最も好ましいが、当該膜厚が75nm以上でも光取出し効率の低下率は5%以内である為、前記膜厚は少なくとも75nm以上であれば良い。
透明絶縁膜17は、マイクロ発光素子100の側面での反射率を向上させる事で、光取出し効率を向上させていると考えられる。なお、直方体構造においては、透明絶縁膜17による効果は非常に弱い。これは直方体構造のマイクロ発光素子の側面での反射率が向上しても、当該マイクロ発光素子の上面へ入射する角度が変わらず、マイクロ発光素子の上面で全反射する光が何回反射を繰り返しても全反射し、光取出し効率が改善しない為であると考えられる。従って、マイクロ発光素子100の上面への入射角度を変える事ができる、傾斜面16S及び傾斜したN側層側面11Sが重要である。
(各部の寸法及び角度の影響)
前記シミュレーションを用いて、マイクロ発光素子100の各部の寸法及び角度に対する光取出し効率の変化を調べた結果を図6の(b)から(f)に示す。図6の(b)から(f)は、図1に示す画像表示素子200において、光取出し効率における各部の寸法及び角度依存性のシミュレーション結果を示す図である。図6の(b)から(f)には、光放出面(N側層11の上面)の面積に対する発光層12の面積の割合(面積比)も示す。図6の(b)から(f)の縦軸は、光取出し効率または面積比である。
図6の(b)から(f)の何れの場合も、特に断らない限り、N側層11の上面のサイズは8μm×8μm、N側層11の厚さは6μm、P側層13の厚さは0.1μmである。また、傾斜面16Sの傾斜角度θeは50°、傾斜面16Sの内のN側層11が占める部分における深さDは1μm、N側層側面11Sの傾斜角度θbは80°である。
図6の(b)は、光取出し効率におけるN側層側面11Sの傾斜角度θbの依存性を示す。図6の(b)の横軸は傾斜角度θbである。図6の(b)に示す様に、N側層側面11Sの傾斜角度θbが小さくなる程、光取出し効率が向上する。N側層側面11Sの傾斜角度θbは83°以下である事が好ましい。
図6の(c)は、光取出し効率における傾斜面16Sの内のN側層11が占める部分における深さDの依存性を示す。図6の(c)の横軸は深さDである。図6の(c)に示す様に、深さDを大きくする程、光取出し効率が向上する。深さDは0.6μm以上である事が好ましい。
図6の(d)は、光取出し効率における傾斜面16Sの傾斜角度θeの依存性を示す。図6の(d)の横軸は傾斜角度θeである。光取出し効率を改善する為には、傾斜角度θeは60°以下である事が好ましく、50°以下であれば更に好ましい。
図6の(e)は、光取出し効率におけるN側層11の厚さの依存性を示す。当該厚さは、垂直方向(マイクロ発光素子100の上面から下面に向かう方向)に沿った厚さである。図6の(e)の横軸は、N側層11の厚さである。N側層11の厚さが大きい程、光取出し効率は向上する。N側層11の厚さは3μm以上である事が好ましい。
図6の(f)は、光取出し効率におけるP側層13の厚さの依存性を示す。図6の(f)の横軸は、P側層13の厚さである。P側層13の厚さが大きい程、光取出し効率は向上するが、図6の(b)から(e)に示す他のパラメータに比べれば、影響は少ない。
これらの図より、マイクロ発光素子100は、少なくとも48%以上の光取出し効率を実現する事ができる。これは、表2に示す直方体構造の光取出し効率に対して約2.7倍であるという非常に大きな改善を示している。更に、マイクロ発光素子100では、各部の寸法と角度を適切に選ぶ事で、70%以上の光取出し効率を実現する事ができる。
マイクロ発光素子100では、発光層12の側面の全周囲を傾斜面16Sの一部で構成し、傾斜面16SからN側層11の上面まで至るN側層側面11Sを傾斜面16Sより大きな角度で傾斜させる。また、マイクロ発光素子100では、傾斜面16S及びN側層側面11Sを反射材20で覆う。
これにより、マイクロ発光素子100間の光クロストークを防止し、光取出し効率を大幅に向上させる事ができる。更に、傾斜面16S及びN側層側面11Sと反射材20との間に、透明絶縁膜17を配置する事で、光取出し効率を更に向上させる事ができる。
(波長変換部の変換効率)
マイクロ発光素子100の上に、隔壁34を形成し、透明部31と赤色波長変換部32を形成して、それぞれ外部量子効率を評価した。隔壁34の高さは5.5μm、透明部31と赤色波長変換部32の厚さは5.0μmである。隔壁34の材質がアルミニウムの場合については、側壁34Sの傾斜角がほぼ90°の場合と、80°の場合を比較した。側壁34Sの傾斜角が80°の場合、隔壁34を樹脂材(CF:カラーフィルタ)で構成した場合も比較した。
表3に示す様に、隔壁34が樹脂材(CF:カラーフィルタ)の場合、青色光も赤色光も隔壁34が吸収する為、隔壁34での反射率が低く、隔壁34をアルミニウムとした場合に比べて、光出力は大幅に低い。隔壁34がアルミニウムの場合には、青色光の外部量子効率は、表3に示す様に、90°の場合に比べて80°の方が約25%高い結果となった。
赤色光の場合、表4に示す様に、アルミニウムの隔壁34を90°とした場合に比べて、80°とした方が約30%高い外部量子効率が得られた。緑色光の場合も同様の結果が得られたが、表は省略する。なお、傾斜面16Sの傾斜角度θeは50°、傾斜面16Sの内のN側層11が占める部分における深さDは1μm、N側層11の厚さは6μm、N側層側面11Sの傾斜角度θbは80°である。
表3 青色光外部量子効率
表4 赤色光外部量子効率
(側壁34Sの材質と傾斜角度の影響)
上記結果は、透明部31と赤色波長変換部32に対して、側壁34Sの材質と傾斜角度が非常に大きな影響を及ぼしている事を示している。更に改善の可能性を調べる為に、上記光線追跡法を用いて、光取出し効率をシミュレーションした。このシミュレーションでは、側壁34Sの材質はアルミニウムとした。
図7に透明部31からの青色光の取出し効率を側壁34Sの傾斜角度を変えてシミュレーションした結果を示している。なお、図6に示した結果は、マイクロ発光素子100から、一様な樹脂中への青色光取出し効率であり、図7はマイクロ発光素子100で生成された光が、透明部31を介して空気中へ放出される青色光取出し効率を示している。
図7に示すシミュレーション結果では、側壁34Sの傾斜角度が90°から減少すると共に青色光の放出量が増大し、65°付近で最大となる傾向が見られた。また、傾斜角度が大きい場合には、マイクロ発光素子100内での損失量が大きい事が分かった。
マイクロ発光素子100B内で発生した青色光が、どの様な経路で空気中に放出されるかを集計した結果を表5にまとめた。表5の「LED1」は、マイクロ発光素子100B内で発生した光について、透明部31へ入射する量(E)と、マイクロ発光素子100B内で吸収される量(L)を示している。側壁34Sの傾斜角度に依らず、約80%が透明部31へ入射し、約20%がマイクロ発光素子100B内で吸収される。
表5 青色光の空気中放出量と損失量のシミュレーション結果
表5の「TR1」は、透明部31へ入射した青色光(LED1―E)について、透明部31において失われる量(L)と、マイクロ発光素子100Bへ戻る量(R)、空気中へ放出される量(E)に分けて示している。TR1−Eの結果は、側壁34Sの傾斜角度が小さい程、透明部31からの光取出し効率が高い事を示している。
表5の「LED2」は、マイクロ発光素子100Bに戻った青色光(TR1−R)について、透明部31へ入射する量(E)と、マイクロ発光素子100B内で吸収される量(L)を示している。TR1−Rの内、約1/3がマイクロ発光素子100B内で吸収され、約2/3が透明部31へ戻る結果となった。この様に、青色光は何度もマイクロ発光素子100Bと透明部31を往復しながら、空気中へ放出される。往復回数は10回以上に及ぶ場合があるが、表5は3回目までを示している。
表5は、側壁34Sの傾斜角度を小さくする事で、青色光の空気中への放出効率を高める事ができる事を示している。更に、透明部31からマイクロ発光素子100Bへ戻る青色光の量が多く、側壁34Sの傾斜角度が大きい程、その量が多い事を示している。従って、透明部31からの青色光取出し効率を向上する為には、透明部31からマイクロ発光素子100Bへ戻る青色光を、効率良く透明部31に再度戻せばよい。
なお、青色光を放出するマイクロ発光素子100Bの上部に透明部31が無く、隔壁34に囲まれた空間がある場合には、青色光の放出量は約15%減少した。透明部31が無いと、窒化物半導体14から直接空気中に光が放出される事となり、窒化物半導体14内での全反射が、より広い入射角度に対して生じる為である。透明部31の屈折率は空気よりは大きく、全反射が生じる入射角度の範囲も狭い為、空気の場合に比較して、透明部31に入射する光量は大幅に増加する。透明部31に入射した光は、透明部31と空気の界面で全反射されたとしても、透明部31内での反射や、窒化物半導体14内での反射を経て、透明部31と空気の界面に入射する角度を変え、外部へ放出される。従って、青色光の外部への放出効率を上げる為には、空気ではなく、透明部31がある事が好ましい。
赤色波長変換部32からの光放出に関しては、励起光である青色光が赤色波長変換部32に吸収される吸収効率と、赤色波長変換部32で発生した赤色光が空気中へ放出される効率に分けてシミュレーションした。
図8は、赤色波長変換部32で生成された赤色光が、空気中へ放出される赤色光取出し効率を示している。表6には、赤色波長変換部32で生成された赤色光が、どの様な経路で空気中に放出されるかを集計した結果をまとめている。
表6 赤色光の空気中放出量と損失量のシミュレーション結果
表6のLED1−Eは、マイクロ発光素子100Rで生成された青色光の内、赤色波長変換部32で吸収される割合を示している。側壁34Sの傾斜角に依らず、約80%が赤色波長変換部32で吸収された。残りの約20%はマイクロ発光素子100R内や側壁34Sで吸収された。
表6のWLC1は、赤色波長変換部32で発生した赤色光について、赤色波長変換部32において失われる量(L)と、マイクロ発光素子へ戻る量(R)、空気中へ放出される量(E)に分けて示している。約60%前後がマイクロ発光素子100Rへ入射する事を示している。また、赤色波長変換部32内での損失も大きい。
表6のLED2は、マイクロ発光素子100Rに入射した赤色光(WLC1−R)について、赤色波長変換部32へ入射する量(E)と、マイクロ発光素子100R内で吸収される量(L)を示している。WLC1−Rの内、約1/3強がマイクロ発光素子100R内で吸収され、約2/3弱が赤色波長変換部32へ戻る事を示している。この様に、赤色光も何度もマイクロ発光素子100Rと赤色波長変換部32を往復しながら、空気中へ放出される。往復回数は10回以上に及ぶ場合があるが、表6は4回目までを示している。
表6は、側壁34Sの傾斜角度を小さくする事で、赤色光の空気中への放出効率を高める事ができる事を示している。更に、赤色波長変換部32からマイクロ発光素子100Rへ入射する赤色光の量が多く、側壁34Sの傾斜角が大きい程、その量が多い事を示している。従って、赤色波長変換部32からの赤色光取出し効率を向上する為には、赤色波長変換部32からマイクロ発光素子100Rへ入射する赤色光を、効率良く赤色波長変換部32に再度戻せばよい。
なお、表5及び表6には、光吸収性樹脂によって隔壁34を構成した場合のシミュレーション結果を示した。青色光、赤色光、いずれの場合にも、透明部31や赤色波長変換部32での損失が増加し、空気中へ放出される光の量は大幅に低下する。赤色光の場合は、特に影響が大きく、空気中への放出光量は約半減する。これらの傾向は、表3及び表4に示した結果と一致している。従って、透明部31や波長変換部32、33の界面に、光を透過、吸収する材料を配置する事は、光取出し効率を低下させる為に、好ましくない事を示している。
(傾斜角度θwとθbの組合せ)
以上の様に、隔壁34の側壁34Sの傾斜角度θwやN側層側面11Sの傾斜角度θb、発光層傾斜面16Sの傾斜角度θeは小さい方が光取出し効率は向上する。但し、画素5のサイズが規定されている場合には、最適な組合せを探さなければならない。特に隔壁34の高さや、N側層11の厚さは、発光層傾斜面16Sの高さより大きい為、傾斜角度θwとθbの両方を小さくすると、発光層12の面積が著しく低下し、内部量子効率が低下する場合がある。この場合、傾斜角度θwとθbの何れを小さくする方が、全体的な効率を高められるかと言う問題が生じる。
そこで、表7に示す傾斜角度θwとθbの組合せについて、光取出し効率のシミュレーションを行った。波長変換部32、33の厚さ、N側層側面11Sの厚さは、大凡同程度のスケールである為、表7の組合せは、発光層12の面積を一定に保つ事を意図している。
表7 傾斜角度θwとθbの組合せ毎の光取出し効率のシミュレーション結果
傾斜角度θbを小さくすると、波長変換部32、33で吸収される青色光の量は増加するが、θwを小さくなる為、波長変換部32、33から空気中への赤色光の放出量が減少する。総合的には、傾斜角度θwをθbより小さくした方が効率は高い。この例に見られる様に、傾斜角度θbを80°より小さくしても、波長変換部32、33での青色光吸収量は大幅には増加しない。それに対して、傾斜角度θwを小さくすると、波長変換部32、33からの長波長光の放出量が大きく増加する。従って、一般的には、θw≦θbとする事が、光取出し効率を向上させる。
以上の様に、光取出し効率を向上させたマイクロ発光素子100の上に配置する透明部31や波長変換部32、33を、高反射金属によって構成した側壁34Sを有する隔壁34によって囲う事で、光取出し効率を大幅に向上できる。特に側壁34Sは光放出方向に対して、開く様に傾斜している事が好ましく、その傾斜角は85°から45°程度である事が好ましい。更に、平面視において、反射材20の上端部に対して、隔壁34の開口部37を内側に配置する事によって、透明部31や波長変換部32、33からの光漏洩を防止し、光クロストークを抑制できる。但し、開口部37は、平面視において、マイクロ発光素子100の窒化物半導体14を覆う事が好ましい。これは、マイクロ発光素子100の窒化物半導体14と隔壁34とが重なると、マイクロ発光素子100から透明部31や波長変換部32や33への光入射を妨げられ、光取出し効率の低下を招くためである。
〔変形例〕
実施形態1の変形例を図9に示す。実施形態1との相違点はマイクロ発光素子にある。図1に示したマイクロ発光素子100を図9に示す様な幾つかの異なるマイクロ発光素子と置き換えても、実施形態1と同様の効果を得る事ができる。
図9の(a)に示したマイクロ発光素子100a1は、実施形態1の傾斜面16Sの傾斜角度θeをN側層側面11Sの傾斜角度θbと同一とした構成である。このマイクロ発光素子100a1は、単純な四角錐台形状をしている。なお、傾斜角度θeと傾斜角度θbとは、略同一としてもよい。
図9の(b)に示したマイクロ発光素子100a2は、発光層傾斜面16SとN側層側面11Sでの透明絶縁膜17の厚さが異なる。傾斜角度θeと傾斜角度θbとは同一であってもよいし、異なっていてもよい。
図9の(c)〜(e)に示すマイクロ発光素子100a3〜100a5は、内部に、波長変換された長波長光を反射する反射膜9a、9b、9c(反射層)を備えている。反射膜9aと9bは、発光層12より光放出側に配置されており、励起光である青色光は反射膜9a、9bを透過する。反射膜9cは、発光層12より駆動回路基板50側に配置されており、励起光である青色光も反射する。反射膜9a、9b、9cは何れもマイクロ発光素子毎に分割されており、反射材20の内側に配置されている。図9の(f)に示したマイクロ発光素子100a6は、共通N電極の上側に反射膜9d(反射層)が配置されている。反射膜9dは、発光層12より光放出側に配置されており、励起光である青色光は反射膜9dを透過する。
以上の様な各構成においても、実施形態1と同様の効果を得る事ができる。更に、マイクロ発光素子100a3〜100a6では、波長変換部32、33からマイクロ発光素子へ入射する長波長光を反射するので、マイクロ発光素子内での損失を低減し、光取出し効率を一層向上する事ができる。
〔実施形態2〕
(画像表示素子200bの構成)
本発明の他の実施形態について、図10及び図11を用いて以下に説明する。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。実施形態3以降も同様である。
実施形態2の画像表示素子200bでは、隔壁34bの構成が実施形態1の画像表示素子200と異なる。本実施形態では、実施形態1より更に微細なマイクロ発光素子を有する画像表示素子を実現する事を意図している。
図10に示す様に、本実施形態の隔壁34bは、隔壁母材35と隔壁反射材36とを含む構成である。隔壁34bの側面上の隔壁反射材36の表面が反射面であり、側壁34Sである。隔壁反射材36の厚さがほぼ一定の場合には、反射面の傾斜角度θwは、隔壁母材35の側面の傾斜角度とおおよそ等しい。隔壁母材35は、例えばSiOやSiN等の無機材や、フォトレジスト材の様な樹脂材で構成することができる。隔壁反射材36は、例えば高反射性金属膜などで構成することができる。
隔壁34の側壁34Sが高反射性金属材によって覆われている点、及び、この隔壁反射材36の開口部37が、反射材20の上端部より内側に配置されている点、開口部37が窒化物半導体14の光出射面を覆っている点は実施形態1と同じである。従って、画像表示素子200bは、実施形態1の画像表示素子200と同様の効果を発揮する事ができる。
実施形態1の様に金属膜を堆積し、フォトリソグラフィ法やドライエッチング技術によって、傾斜面を有する隔壁34に加工しようとすると、隔壁34の高さ以上の金属膜を堆積する必要が有る。隔壁の高さは数μmとなる場合がある為、非常に厚い金属膜が必要となるが、この様な厚い金属膜の表面は凹凸が大きく、下地層に対する精密なアライメントが難しい。また、側壁34Sの底部の開口部37を反射材20の上端部より内側に配置することが望ましいため、画像表示素子200eの画素サイズが小さくなる程、隔壁34を反射材20に対して精密にアライメントする必要が有る。そこで、精密アライメントが容易な、表面凹凸が少なく、透明な材料によって、隔壁の中心部(隔壁母材35)を形成し、その表面を隔壁反射材36で覆う事により、上記問題を回避する事が、本実施形態の狙いである。
(画像表示素子200bの製造工程)
以下に図11を用いて、画像表示素子200bの製造工程を説明する。図11の(a)は図4の(d)と同じであり、図11の(a)の状態となるまでのマイクロ発光素子100bの形成工程は、実施形態1の画像表示素子200と同じである。次に、図11の(b)に示す様に、隔壁母材35を形成する。隔壁母材35の底部は、平面視に於いて、反射材20の上端部と重ならない事が好ましい。隔壁母材35は例えば、ネガ型レジストで形成しても良い。或いは、SiO等の薄膜を堆積し、堆積した薄膜をフォトリソグラフィ技術とドライエッチング技術によって加工することにより形成してもよい。隔壁母材35は可視光に対して透明である事が好ましく、その側壁を所定の傾斜角度θwとする事が好ましい。
次に、図11の(c)に示す様に、隔壁反射材36を堆積する。隔壁反射材36は、反射材20と同様に、可視光に対して高反射性の金属薄膜か、同等の特性を有する材料である事が好ましい。
次に、図11の(d)に示す様に、マイクロ発光素子100の光出射面と平面視において重なる部分に開口部37を設ける。開口部37は、例えばフォトリソグラフィ技術とウエットまたはドライエッチング技術によって形成できる。開口部37は、平面視において、反射材20の上端部よりマイクロ発光素子100の内側にある事が好ましい。また、マイクロ発光素子100と、透明部31及び波長変換部32、33との間の光の往復を容易にする為に、開口部37はマイクロ発光素子100の光放出面をできる限り広く覆う事が好ましい。特に窒化物半導体14の光放出面全面と重なる事が好ましい。この後、図11の(e)に示す様に、マイクロ発光素子100の上部に、透明部31、赤色波長変換部32、緑色波長変換部33を順次形成する。
以上の様に、画像表示素子200bによれば、実施形態1と同様の効果を実現できる。更に、画像表示素子200bには、画素5の微細化を容易にすると言う付加的な利点がある。
〔実施形態3〕
(画像表示素子200cの構成)
本発明の他の実施形態について、図12及び図13を用いて以下に説明する。実施形態3の画像表示素子200cは、実施形態2の画像表示素子200bと類似の構成を有する。画像表示素子200cは、透明部31と波長変換部32、33を、駆動回路基板50とは別の基板上に形成し、マイクロ発光素子100を有する駆動回路基板50と貼合わせる事で、画像表示素子200cを製造する点で、画像表示素子200bとは異なる。
図12の断面図に示す様に、画像表示素子200cは、表面に透明基板45と、光吸収材38、バンドパスフィルタ39を有している。画像表示素子200cは、透明基板45上にこれらの構造や透明部31、波長変換部32、33、更に隔壁34cを形成した後に、駆動回路基板50と貼合わせて製造する為、この様な付加的な構造の形成が容易である。また、透明部31、波長変換部32、33が良品である部材と、良品であるマイクロ発光素子100を含む駆動回路基板50を貼合わせる為、歩留りを向上できると言う利点もある。
(画像表示素子200cの製造工程)
図13を参照して、透明部31c、波長変換部32c、33c、及び隔壁34c等の製造工程を説明する。マイクロ発光素子100を形成し、駆動回路基板50に貼合わせ、共通N電極30を形成するまでの工程は、実施形態1と同じである。
図13の(a)に示す様に、透明基板45上にDBR(distributed Bragg reflector)等の誘電体多層膜39Lを堆積する。次に、図13の(b)に示す様に、波長変換部32、33に対応する部分を残して誘電体多層膜39Lを除去し、これによりバンドパスフィルタ39が完成する。バンドパスフィルタ39は、励起光である青色光を反射し、波長変換された赤色光や緑色光等の長波長光を透過する。バンドパスフィルタ39を設ける事で、励起光の吸収を減らす事無く、波長変換部32c、33cを薄くできる。従って、波長変換部を形成する材料費を低減できる上に、隔壁34cの高さを低減し、アスペクト比を低減できる為、画素の微細化も容易となる。また、本構成では、透明基板45上に直接誘電体多層膜39Lを堆積する為、波長変換部32、33上に堆積する場合に比べて、高温で堆積する事ができる。そして、高温で堆積する事によって、より安定な誘電体多層膜39Lを形成する事ができる。
続いて、図13の(c)に示す様に、サブ画素間に光吸収材38を形成する。光吸収材38は、ブラックマスクである。なお、バンドパスフィルタ39や、光吸収材38は省略する事もできる。
続いて、図13の(d)に示す様に、透明部31c、赤色波長変換部32c、及び緑色波長変換部33cを順次形成する。この時、透明部31c、赤色波長変換部32c、緑色波長変換部33cの側面の傾斜角度がθwを決定する事になる。
次に、図13の(e)に示す様に、隔壁反射材36cを堆積する。隔壁反射材36cは実施形態2の隔壁反射材36と同様の材料である。続いて、図13の(f)に示す様に、透明部31c、赤色波長変換部32c、及び緑色波長変換部33cの間の凹部を、隔壁母材35cで埋める。隔壁母材35cは樹脂材でも良いし、SiO等の無機材でも良い。隔壁母材35cの充填後、透明部31c、赤色波長変換部32c、及び緑色波長変換部33cの上部の隔壁反射材36cが露出している事が好ましい。
次に、図13の(g)に示す様に、透明部31c、赤色波長変換部32c、及び緑色波長変換部33cの上面に、開口部37cを形成する。これにより、透明基板45上に、透明部31c、波長変換部32c、33c、及び隔壁34cが形成された事になる。最後に、開口部37cを覆う透明樹脂を塗布した後、マイクロ発光素子100を集積した駆動回路基板50を、開口部37c側に貼合わせる事で、図12の画像表示素子200cが完成する。
以上の様に、画像表示素子200cの構成、製造方法においても、実施形態2の画像表示素子200bと同様の効果を実現できる。更に、画像表示素子200cによれば、画像素子表面にバンドパスフィルタやブラックマスク等の付加的構造を設ける事が容易となり、歩留りも向上できると言う付加的な利点が有る。
〔実施形態4〕
(画像表示素子200dの構成)
本発明の他の実施形態について、図14から図16を用いて以下に説明する。実施形態の画像表示素子200dが備えるマイクロ発光素子100dは、その下面にP電極23P及びN電極23Nを有する点が実施形態1及び2の画像表示素子200、200bと異なる。また、画像表示素子200dでは、反射材20dが、N側層11と接続して、N電極23NとN側層11を接続する配線の役割を果たしている。画像表示素子200dの製造工程においては、マイクロ発光素子100dを駆動回路基板50dに貼合わせた後に、透明導電膜からなる共通N電極を形成する必要が無く、製造工程が簡略である。画像表示素子200dは、これらの点以外は画像表示素子200bと同一である。
駆動回路基板50dは、画素領域1内に、各マイクロ発光素子100dのP電極23Pと接続するP駆動電極51d、及びN電極23Nと接続するN駆動電極52dを有している。従って、本実施形態ではダミー素子101が必要無い為、画素領域1についてのみ記述する。図14では、各マイクロ発光素子100dのN電極23Nを、対応する1個のN駆動電極52dに接続しているが、1個のN駆動電極52dが複数のN電極23Nと接続してもよい。なお、マイクロ発光素子100dの光放出面は、N側層11の上面である。
(画像表示素子200dの製造工程)
図15の(a)から(j)および図16の(k)から(p)は、画像表示素子200dの製造工程を示す断面模式図である。図15の(a)から(j)のマイクロ発光素子100dの製造工程の説明において、成長基板9に対し、窒化物半導体14や透明絶縁膜17等が形成される側を上方とする。一方、図16の(k)から(p)の画像表示素子200dの製造工程の説明では、成長基板9側を上方、駆動回路基板50d側を下方とする。
図15の(a)、(b)、(c)は、図3の(a)、(b)、(c)に対応する。相違点は、図15の(c)に示す様に、分離溝18の形成の際に、メサ16に隣接した分割溝15の底部の一部を、Nコンタクト部15Bとして残した点である。Nコンタクト部15Bは、後に反射材20dとN側層11を電気的に接続する為に使用される。
次に、図15の(d)に示す様に、メサ16等を覆うように透明絶縁膜17を堆積する。そして、図15の(e)に示す様に、透明絶縁膜17を加工して、Nコンタクト部15BにN側開口部19を設ける。更に、図15の(f)に示す様に、透明絶縁膜17等を覆うように反射材20dを堆積する。反射材20dは、N側開口部19において、N側層11と接触する。なお、図15の(e)では分離溝18の底部の透明絶縁膜17も除去しているが、これはN側層11の側面を可能な限り反射材20dで覆う為である。但し、後の成長基板9の剥離工程において除去できる場合には、分離溝18の底部の透明絶縁膜17は残しても良い。
図15の(g)、(h)は、図3の(f)、(g)と同様の工程であり、メサ16の上部に反射材20dの開口部であるP開口部21を設け、埋込材60を形成する。その後、図15の(i)に示す様に、埋込材60や透明絶縁膜17をエッチングして、P開口部21の位置にP溝22P、N側開口部19の位置にN溝22Nを形成する。P溝22Pはメサ16の上部のP電極層10に達し、N溝22Nは反射材20dに達する。次に、図15の(j)に示す様に、図3の(i)と同様にして、P電極23PとN電極23Nを形成する。図3とは異なり、N電極23Nも画素領域1内に形成される。
次に、図16の(k)、(l)に示す様に、マイクロ発光素子100dを駆動回路基板50dに貼合わせ、成長基板9を剥離する。これは図4の(b)、(c)と同様の工程である。図4との相違点は、画素領域1内にP電極23PとP駆動電極51dだけでなく、N電極23NとN駆動電極52dも存在する点である。なお、図16の(l)では、成長基板9の剥離工程において、成長基板9と接する反射材20dも一緒に除去しているが、反射材20dを残しても良い。残した場合には、反射材20dはマイクロ発光素子100d間で電気的に接続している為に、N電極23NとN駆動電極52dが接続不良となっているサブ画素があっても、不良画素とはならないと言う利点が有る。
図16の(m)、(n)、(o)、(p)は、図11の(b)、(c)、(d)、(e)に対応する工程であり、説明は省略する。図11との相違点は、隔壁反射材36と反射材20dの間にあった共通N電極30が無くなり、図16では隔壁反射材36が、反射材20dと直接接触している事である。この構造では、あるサブ画素から他のサブ画素への光漏洩をほぼ完全に防止できると言う利点がある。
以上の様に、画像表示素子200dの構成においても、実施形態1と同様の効果を実現できる。更に、本実施形態は製造工程が簡略であると言う付加的な利点がある。
〔実施形態5〕
(画像表示素子200eの構成)
本発明の他の実施形態について、図17から図19を用いて以下に説明する。実施形態5の画像表示素子200eでは、反射材20eが隔壁反射材36eと連続している点において、他の実施形態と異なる。
画像表示素子200eを構成するマイクロ発光素子100eは、図17の断面図に示す様に、マイクロ発光素子100dと類似の形状をしているが、反射材20eが透明部31及び波長変換部32、33の側方まで伸びている。透明絶縁膜17も同様である。また、埋込材60が隔壁34eの一部を構成している。従って、隔壁34eの反射面は反射材20eと繋がった隔壁反射材36eの透明絶縁膜17e側の面である。
(画像表示素子200eの製造工程)
図18および図19に画像表示素子200eの製造工程を示す。図18の(a)、(b)は図15の(a)、(b)と同じである。次に、図18の(c)に示す様に、分離溝18eを形成する。分離溝18eは、成長基板9の表面側の一部まで伸びている点で、他の実施形態の分離溝18と異なる。言い換えれば、分離溝18eの形成においては、P電極層10と窒化物半導体14が掘り込まれると共に、成長基板9の表面も掘り込まれる。分離溝18eの成長基板9部分の深さが、波長変換部32、33等の厚さを決定する為、目標となる波長変換部32、33の厚さに応じて、分離溝18eの深さは決定される。次に、図18の(d)に示す様に、透明絶縁膜17eを堆積する。
図18の(e)〜(g)および図19の(h)〜(k)の工程は、図15の(e)〜(j)および図16の(k)の工程と同様である。相違点は、分離溝18eが深く、成長基板9にまで伸びている点である。このため、反射材20eは、分離溝18eの成長基板9側の側壁を覆い、埋込材60は分離溝18eの底部(成長基板9の上面よりも下方の部分)も埋め込む。
次に、図18の(f)に示す様に、透明絶縁膜17e等を覆うように反射材20eを堆積する。図18の(f)に示す様に、分離溝18eの成長基板9側の側壁に堆積された透明絶縁膜17の表面が隔壁34eの傾斜角度θwを決定する。図18では、傾斜角度θbとθwが等しいが、θbとθwは異なる場合もある。窒化物半導体14と成長基板9は材質が異なり、分離溝18e形成の際のエッチング特性も異なる為、エッチングによって生じるテーパー角が異なる為である。このように、画像表示素子200eの製造工程においては、窒化物半導体14の側面を囲む反射材と、隔壁34eの反射材とを同一材料にて同時に形成することができ、これにより、製造工程が簡略化されている。
次に、図19の(l)に示す様に、成長基板9を剥離する。この時、窒化物半導体14と接する成長基板9の部分も一緒に除去する。例えば、成長基板9がシリコン基板の場合には、等方性のプラズマエッチングやウエットエッチングによって除去する事ができる。この工程において、隔壁34eが形成され、マイクロ発光素子100eの上部には、隔壁34eに囲まれた凹部が形成される。隔壁34eは内側から順に、埋込材60、反射材20e、及び透明絶縁膜17により構成される。即ち、隔壁母材35eは埋込材60よりなり、隔壁反射材36eは反射材20eの一部により構成されている。更に、隔壁反射材36eと波長変換部32、33の間にも、透明絶縁膜17が配置されている。なお、図19の(m)に示す様に、隔壁34eに囲まれた凹部に透明部31や波長変換部32、33を形成する工程は、他の実施形態と同様である。
画像表示素子200eでは、波長変換部32、33や透明部31と窒化物半導体14の間に遮る物体が無く、窒化物半導体14の側面は反射材20eで囲われている。このため、波長変換部32、33や透明部31と窒化物半導体14の間の光の往復に伴うロスを低減する効果が高い。つまり、画像表示素子200eにおいても、実施形態1と同様の効果が得られる。また、隔壁34eの製造工程がマイクロ発光素子100eの製造工程に組み込まれているので、画像表示素子200eには、製造工程が簡略であると言う付加的な利点がある。
〔実施形態6〕
(画像表示素子200fの構成)
本発明の他の実施形態について、図20から図22を用いて以下に説明する。実施形態6の画像表示素子200fは、反射材20が、N側層側面11Sの一部と接触し、N電極23Nへの配線の一部を構成している点において、他の実施形態と異なる。
画像表示素子200fを構成するマイクロ発光素子100fは、図20の断面図に示す様に、マイクロ発光素子100bと類似の形状をしているが、共通N電極30が省略され、隔壁反射材36が共通N電極の役割を果たしている点で異なる。従って、マイクロ発光素子100fの光放出面は、N側層11の上面である。実施形態1及び2のダミー素子101では、N側層11を介して共通N電極30とN電極23Nが接続されているが、本実施形態のダミー素子101fでは、反射材20を介して隔壁反射材36とN電極23Nが接続されている。また、ダミー素子101fでは、反射材20と隔壁反射材36を接続する接続部40が設けられている。共通N電極30を構成する透明導電膜は、少ないながら可視光を吸収する為、共通N電極30を省略する事で、発光効率を高める事ができる。
(画像表示素子200fの製造工程)
図21および図22に画像表示素子200fの製造工程を示す。図21の(a)〜(d)は図3の(a)〜(d)と同じである。図21の(e)に示す様に、N側層側面11Sの一部の透明絶縁膜17を除去し、露出部11Eを形成する。露出部11Eが設けられるのはN側層側面11Sの一部である。N側層側面11Sの大半は、透明絶縁膜17で覆われているから、N側層側面11Sでの光の反射率の低下による影響は大きくない。図21の(f)〜(g)および図22の(h)〜(j)は、図3の(e)〜(i)と同様の工程である。但し、反射材20は、露出部11Eにおいて、N側層11と電気的に接続させる。また、N溝22Nは、Nコンタクト溝15Nを覆う反射材20上に設けられる。
図22の(k)、(l)は、図4の(b)、(c)と同様であり、図22の(m)以降は図11の(b)以降と同様の工程である。相違点は、N接続領域3において、隔壁反射材36と反射材20を接続する接続部40を設ける為、隔壁母材35の配置位置が異なる点である。具体的には、ダミー素子101fの反射材20の上端部には、隔壁母材35を配置せず、接続部40を設ける。
以上の様に、画像表示素子200fにおいても、実施形態1と同様の効果を実現できる。更に、画像表示素子200fには、共通N電極30を省略する事で、発光効率を高めると共に、製造工程を簡略化できると言う付加的な利点がある。
〔変形例〕
実施形態6の変形例を図23に示す。本変形例の画像表示素子200gは、実施形態6のマイクロ発光素子100fを、図23に示すマイクロ発光素子100gに置き換えた構成である。マイクロ発光素子100gは、反射材20がN側層側面11Sと全面で接している点でマイクロ発光素子100fと異なる。即ち、マイクロ発光素子100gでは、透明絶縁膜17は、発光層12を囲う傾斜面16Sと反射材20の間だけに配置されている。また、画像表示素子200gは、画像表示素子200fのダミー素子101fと同様の接続部40を有するダミー素子101gを備えている。
画像表示素子200gでは、隔壁反射材36の底部側の端部と、反射材20の上端部を重ね合わせると、加工上の製造マージンを考慮すれば、隔壁反射材36の底部側の端部が窒化物半導体14の上面の一部を覆う場合が生じ得る。しかし、マイクロ発光素子100gの大きさに比べれば、隔壁反射材36と窒化物半導体14のオーバラップ面積は僅かであり、発光効率への影響は大きくない。従って、本構成においても、実施形態6と同様の効果を得る事ができる。
本構成の製造工程を図24に示す。図21および図22に示す実施形態6の製造工程と異なる点は、図24の(b)の後に、(c)の工程で透明絶縁膜17が堆積され、その後に(d)の工程で分離溝18が形成される点である。図24の(e)以降の製造工程は、実施形態6と同様である為、説明を省略する。
〔実施形態7〕
(画像表示素子200hの構成)
本発明の他の実施形態について、図25から図27を用いて以下に説明する。実施形態7の画像表示素子200hは、反射材20hがP電極を兼ねている点において、他の実施形態と異なる。
画像表示素子200hを構成するマイクロ発光素子100hは、図25の断面図に示す様に、反射材20hがP側層13と接続している。つまり、反射材20hがP電極23Pとしても機能している。反射材20hは、傾斜面16SとN側層側面11Sの大半を覆っている。また、傾斜面16S及びN側層側面11Sと反射材20hの間には、透明絶縁膜17が配置されている。開口部37は、反射材20hの上端部に対してマイクロ発光素子100hの内側に配置されている。
(画像表示素子200hの製造工程)
画像表示素子200hの製造工程を図26および図27に示す。図26の(a)〜(d)は、図3の(a)〜(d)と同様である。相違点は、P電極層10を省略している点と、N接続領域3にあるダミー素子101hが、メサ16に隣接するNコンタクト溝15Nを必ずしも必要としない点である。但し、P側層13上に、透明導電膜や金属膜からなるP電極層を配置する事も可能である。P電極層がある場合には、P電極層を介して、反射材20hからなるP電極23とP側層13が接続される。
次に、図26の(e)に示す様に、画素領域1におけるメサ16の上部の位置にPコンタクトホール41を開口する。Pコンタクトホール41の底部には、P側層13の表面が現れている。各メサ16に設けるPコンタクトホール41の数は、1個でも複数個でも構わない。
次に、図26の(f)に示す様に、透明絶縁膜17上に反射材20hを堆積する。反射材20hは、Pコンタクトホール41を埋めるプラグ部と、透明絶縁膜17の表面に堆積される膜部分とより構成されても良い。反射材20hは、Pコンタクトホール41を介してP側層13と電気的に接続する。
次に、図27の(g)に示す様に、反射材20hをマイクロ発光素子100h毎に分割する開口部42を設ける。これにより反射材20hが各マイクロ発光素子100hのP電極23Pとなる。同様にN接続領域3にあるダミー素子101hでは、分割された反射材20hがN電極23Nとなる。なお、反射材20hをマイクロ発光素子100h毎に分割する工程は、駆動回路基板50と貼り合せた後に行う事も可能である。
次に、図27の(h)に示す様に、埋込材60を形成する。そして、図27の(i)に示す様に、マイクロ発光素子100hが形成された成長基板9と駆動回路基板50とを貼合わせる。ここで、画素領域1では、P電極23PがP駆動電極51と接続され、N接続領域3では、N電極23NがN駆動電極52と接続される。
続いて、図27の(j)に示す様に、成長基板9を剥離する。そして、図27の(k)に示す様に、N接続領域3において、透明絶縁膜17をエッチングし、N電極23Nの上面を露出させる。更に、図27の(l)に示す様に、共通N電極30を堆積する。共通N電極30は、画素領域1では、マイクロ発光素子100hのN側層11の上面と接触し、N接続領域3では、N電極23Nの上面と接触する。図27の(m)以降は、図11と同様である。
画像表示素子200hでは、N側層11側にも透明絶縁膜17を配置する事ができる為、N側層11側での光の反射率を向上できる。その結果、発光効率を高める事ができる。よって、画像表示素子200hの構成においても、実施形態1と同様の効果を実現できる。
なお、画像表示素子200hでは、隔壁反射材36と反射材20hの間に、共通N電極30と透明絶縁膜17が存在する為、この隙間を通して光クロストークが発生する可能性も有る。しかし、共通N電極30と透明絶縁膜17の厚さを小さくする事で、その様な光クロストークは問題無いレベルに抑制する事ができる。
〔まとめ〕
本発明の態様1に係る画像表示素子は、マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板と、前記駆動回路基板の上にアレイ状に配列された前記マイクロ発光素子と、前記マイクロ発光素子の上に配置され、前記マイクロ発光素子が発する励起光をより波長の長い長波長光に変換して前記駆動回路基板と反対側に放出する波長変換部と、を備え、前記マイクロ発光素子は、光放出面側から順に、第1の導電層(N側層11)、発光層、及び前記第1の導電層とは反対導電型の第2の導電層(P側層13)が積層した半導体(窒化物半導体14)を備えており、前記半導体の側面は、光放出方向に対して開く様に傾斜していると共に反射材で覆われており、前記波長変換部は、隔壁で側方を囲われており、前記隔壁の前記波長変換部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっている。
上記の構成によれば、半導体の側面から放出された光が反射材で反射して光放出方向に向かう。また、波長変換部の側面から放出された光が反射面で反射して光放出方向に向かう。よって、隣接するマイクロ発光素子間の光クロストークを防ぐ事で、コントラストの低下、及び色純度の低下を防止する事ができると共に、マイクロ発光素子の発光効率を向上する事ができる。
本発明の態様2に係る画像表示素子は、上記態様1において、前記反射面に囲まれてなる底部開口部(開口部37)は、前記反射材の光放出面側の上端部より、前記マイクロ発光素子に対して内側に配置されていてもよい。これにより、底部開口部から半導体の内部に戻る光が反射材の外側に漏れることを防いで、光漏洩によるロスや光クロストークを低減することができる。
本発明の態様3に係る画像表示素子は、上記態様1において、前記半導体の側面と、前記反射材との間に、透明絶縁膜が配置されていてもよい。これにより、光取出し効率を高くすることができる。
本発明の態様4に係る画像表示素子は、上記態様3において、前記反射面に囲まれてなる底部開口部は、前記半導体の光放出面を覆っていてもよい。これにより、半導体の光放出面から放出された光を、底部開口部と半導体との間から漏出させることなく、底部開口部から光放出方向に放出する事ができる。
本発明の態様5に係る画像表示素子は、上記態様1において、前記隔壁の側面の傾斜角度(θw)は、前記マイクロ発光素子の光放出面に対して85°から45°の範囲であってもよい。本願の発明者らの実験により、隔壁の側面の傾斜角度を上記の範囲とする事によって、光取出し効率を高くすることができることが分かっている。よって、上記の構成によれば、画像表示素子の光取出し効率を高くすることができる。なお、隔壁の側面の傾斜角度は、反射面の傾斜角度と同一又は略同一である。
本発明の態様6に係る画像表示素子は、上記態様1において、アレイ状に配列された前記マイクロ発光素子には、前記波長変換部の代わりに透明部が配置されたサブ画素のマイクロ発光素子が含まれており、前記透明部は、隔壁で側方を囲われており、前記隔壁の前記透明部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっていてもよい。これにより、透明部が配置されたサブ画素と他の画素との間の光クロストークを防ぐことができると共に、サブ画素の発光効率を向上する事ができる。
本発明の態様7に係る画像表示素子は、上記態様3において、前記透明絶縁膜の膜厚は75nm以上であってもよい。本願の発明者らの実験により、透明絶縁膜の膜厚が75nm未満であれば、光取出し効率の低下が著しいことが分かっている。よって、上記構成のように、透明絶縁膜の膜厚を75nm以上とすることにより、透明絶縁膜を設けることによる光取出し効率の向上効果を十分に享受することができる。
本発明の態様8に係る画像表示素子は、上記態様3において、前記透明絶縁膜の膜厚は400nm以上であってもよい。本願の発明者らの実験により、透明絶縁膜の膜厚を厚くする程、光取出し効率は向上するが、膜厚が400nm以上となると光取出し効率の変化が乏しくなることが分かっている。よって、上記構成のように、透明絶縁膜の膜厚を400nm以上とすることにより、透明絶縁膜を設けることによる光取出し効率の向上効果を最大限に享受することができる。
本発明の態様9に係る画像表示素子は、上記態様1において、前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度(θe)は、前記発光層の上面に対して60°以下であってもよい。本願の発明者らの実験により、発光層の周囲の側面の傾斜角度を上記の範囲とする事によって、光取出し効率を高くすることができることが分かっている。よって、上記の構成によれば、画像表示素子の光取出し効率を高くすることができる。
本発明の態様10に係る画像表示素子は、上記態様9において、前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度(θe)は、前記発光層の上面に対して50°以下であってもよい。本願の発明者らの実験により、発光層の周囲の側面の傾斜角度を上記の範囲とする事によって、光取出し効率を更に高くすることができることが分かっている。よって、上記の構成によれば、画像表示素子の光取出し効率を更に高くすることができる。
本発明の態様11に係る画像表示素子は、上記態様1において、前記半導体の側面のうち前記第1導電層の周囲の側面の傾斜角度(θb)は、前記発光層の上面に対して90°未満であってもよい。第1導電層の周囲の側面の傾斜角度をこのような範囲とすることにより、第1導電層の周囲の側面から放出された光を光放出方向に向かって反射させることができる。よって、光クロストークの低減と、発光効率の向上が可能になる。
本発明の態様12に係る画像表示素子は、上記態様1において、前記反射材が前記第1の導電層と導通していてもよい。この構成によれば、反射材を第1の導電層に通電するための配線として利用することができる。
本発明の態様13に係る画像表示素子は、上記態様1において、前記反射材が前記第2の導電層と導通していてもよい。この構成によれば、反射材を第2の導電層に通電するための配線として利用することができる。
本発明の態様14に係る画像表示素子は、上記態様1において、前記マイクロ発光素子の光放出面対する前記隔壁の側面の傾斜角度(θw)は、前記発光層の上面に対する前記第1の導電層の側面の傾斜角度(θb)以下であってもよい。この構成によれば、光取出し効率を高くする事ができる。
本発明の態様15に係る画像表示素子は、上記態様1において、前記反射面は、反射材で形成されており、前記半導体の側面を囲む反射材と、前記隔壁の反射面を形成する反射材とが直接接していてもよい。この構成では、反射材間から光が漏洩することがないので、他の画素への光漏洩をほぼ完全に防止する事ができる。
本発明の態様16に係る画像表示素子は、上記態様15において、前記半導体の側面を囲む反射材と、前記隔壁の反射面を形成する反射材とが同一材料にて構成されていてもよい。この構成によれば、前記半導体の側面を囲む反射材と、前記隔壁の反射面を形成する反射材とを同一材料にて同時に形成することができ、これにより、画像表示素子の製造工程を簡略化する事が可能になる。
本発明の態様17に係る画像表示素子は、上記態様1において、前記反射面は、反射材で形成されており、前記隔壁の反射面を形成する反射材が前記第1の導電層と導通していてもよい。これにより、第1の導電層と前記駆動回路基板を電気的に接続する配線の抵抗を低減することが可能になる。なお、態様17の画像表示素子において、反射材は、第1の導電層と直接接することによって該第1の導電層と導通していてもよいし、他の導電体(例えば図10の例では共通N電極30)を介して導通していてもよい。
本発明の態様18に係る画像表示素子は、上記態様17において、前記隔壁の反射面を形成する反射材が、前記第1の導電層と前記駆動回路基板を電気的に接続する配線の一部を構成していてもよい。これにより、第1の導電層の表面(光放出面)に電極を設けることなく、隔壁の反射材を介して第1の導電層に給電することができる。よって、発光効率を高める事ができる。
本発明の態様19に係る画像表示素子は、上記態様1において、前記励起光を透過し、前記長波長光を反射する反射層(反射膜9a、9b)を、前記マイクロ発光素子の内部に有していてもよい。この構成によれば、波長変換部からマイクロ発光素子へ入射する長波長光を反射する事で、マイクロ発光素子内での損失を低減し、光取出し効率を向上する事ができる。
本発明の態様20に係る画像表示素子は、上記態様1において、前記励起光と前記長波長光の何れも反射する反射層(反射膜9c)を、前記マイクロ発光素子の内部に有していてもよい。この構成によれば、波長変換部からマイクロ発光素子へ入射する長波長光を反射すると共に、励起光が波長変換部側の開口部以外から漏洩しないようにする事で、マイクロ発光素子内での損失を低減し、光取出し効率を向上する事ができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。また、上記各実施形態で説明したマイクロ発光素子の製造方法並びに画像表示素子の製造方法も本発明の範疇に含まれる。さらに、上記各実施形態で説明した画像表示素子を備えた装置も本発明の範疇に含まれる。
100、100a1〜100a6、100b、100d〜100h マイクロ発光素子
200、200b〜200h 画像表示素子
9a〜9c 反射膜(反射層)
11 N側層(第1の導電層)
12 発光層
13 P側層(第2の導電層)
14 窒化物半導体(半導体)
17 透明絶縁膜
20、20d、20e、20h 反射材
32、32c 赤色波長変換部
33、33c 緑色波長変換部
34、34b、34c、34e 隔壁
37、37c 開口部(底部開口部)
31、31c 透明部
50、50d 駆動回路基板

Claims (20)

  1. 画像表示素子であって、
    マイクロ発光素子に電流を供給して発光させる駆動回路を含む駆動回路基板と、
    前記駆動回路基板の上にアレイ状に配列された前記マイクロ発光素子と、
    前記マイクロ発光素子の上に配置され、前記マイクロ発光素子が発する励起光を、前記励起光の波長より波長が長い長波長光に変換して前記駆動回路基板と反対側に放出する波長変換部と、を備え、
    前記マイクロ発光素子は、光放出面側から順に、第1の導電層、発光層、及び前記第1の導電層とは反対導電型の第2の導電層が積層した半導体を備えており、
    前記半導体の側面は、光放出方向に対して開く様に傾斜していると共に反射材で覆われており、
    前記波長変換部は、隔壁で側方を囲われており、
    前記隔壁の前記波長変換部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっている、画像表示素子。
  2. 前記反射面に囲まれてなる底部開口部は、前記反射材の光放出面側の上端部より、前記マイクロ発光素子に対して内側に配置されている、請求項1に記載の画像表示素子。
  3. 前記半導体の側面と、前記反射材との間に、透明絶縁膜が配置されている、請求項1または2に記載の画像表示素子。
  4. 前記反射面に囲まれてなる底部開口部は、前記半導体の光放出面を覆っている、請求項3に記載の画像表示素子。
  5. 前記隔壁の側面の傾斜角度は、前記マイクロ発光素子の光放出面に対して85°から45°の範囲である、請求項1〜4のいずれか一項に記載の画像表示素子。
  6. アレイ状に配列された前記マイクロ発光素子には、前記波長変換部の代わりに透明部が配置されたサブ画素のマイクロ発光素子が含まれており、
    前記透明部は、隔壁で側方を囲われており、
    前記隔壁の前記透明部に面した側面は、光放出方向に対して開く様に傾斜した反射面となっている、請求項1に記載の画像表示素子。
  7. 前記透明絶縁膜の膜厚は75nm以上である、請求項3に記載の画像表示素子。
  8. 前記透明絶縁膜の膜厚は400nm以上である、請求項7に記載の画像表示素子。
  9. 前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度は、前記発光層の上面に対して60°以下である、請求項1〜8のいずれか一項に記載の画像表示素子。
  10. 前記半導体の側面のうち前記発光層の周囲の側面の傾斜角度は、前記発光層の上面に対して50°以下である、請求項9に記載の画像表示素子。
  11. 前記半導体の側面のうち前記第1の導電層の周囲の側面の傾斜角度は、前記発光層の上面に対して90°未満である、請求項1〜10のいずれか一項に記載の画像表示素子。
  12. 前記反射材が前記第1の導電層と導通している、請求項1〜11のいずれか一項に記載の画像表示素子。
  13. 前記反射材が前記第2の導電層と導通している、請求項1〜11のいずれか一項に記載の画像表示素子。
  14. 前記発光層の上面に対する前記反射面の傾斜角度は、前記発光層の上面に対する前記第1の導電層の側面の傾斜角度以下である、請求項1〜13のいずれか一項に記載の画像表示素子。
  15. 前記半導体の側面を囲む反射材と、前記隔壁の反射面を構成する反射材とが直接接している、請求項1〜14のいずれか一項に記載の画像表示素子。
  16. 前記半導体の側面を囲む反射材と、前記隔壁の反射面を構成する反射材とが同一材料にて構成されている、請求項15に記載の画像表示素子。
  17. 前記隔壁の反射面を構成する反射材が前記第1の導電層と導通している、請求項1に記載の画像表示素子。
  18. 前記隔壁の反射面を形成する反射材が、前記第1の導電層と前記駆動回路基板を電気的に接続する配線の一部を構成している、請求項17に記載の画像表示素子。
  19. 前記励起光を透過し、前記長波長光を反射する反射層を、前記マイクロ発光素子の内部に有している、請求項1〜18のいずれか一項に記載の画像表示素子。
  20. 前記励起光と前記長波長光の何れも反射する反射層を、前記マイクロ発光素子の内部に有している、請求項1〜18のいずれか一項に記載の画像表示素子。
JP2020072874A 2019-04-23 2020-04-15 画像表示素子 Active JP7075437B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962837532P 2019-04-23 2019-04-23
US62/837,532 2019-04-23

Publications (2)

Publication Number Publication Date
JP2020181980A true JP2020181980A (ja) 2020-11-05
JP7075437B2 JP7075437B2 (ja) 2022-05-25

Family

ID=72922068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020072874A Active JP7075437B2 (ja) 2019-04-23 2020-04-15 画像表示素子

Country Status (3)

Country Link
US (1) US11705536B2 (ja)
JP (1) JP7075437B2 (ja)
CN (1) CN111863854B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023068160A1 (ja) * 2021-10-18 2023-04-27 信越半導体株式会社 接合型半導体ウェーハの製造方法
WO2023145217A1 (ja) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板
WO2023176539A1 (ja) * 2022-03-14 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 発光装置および発光装置の製造方法ならびに画像表示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297581B2 (en) * 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
US11205744B2 (en) * 2018-11-21 2021-12-21 Nichia Corporation Light emitting device
KR20200127777A (ko) * 2019-05-03 2020-11-11 삼성전자주식회사 Led 디스플레이 모듈, led 디스플레이 모듈의 제조 방법, 그리고 led 디스플레이 모듈을 포함하는 디스플레이 장치
US11270632B2 (en) * 2020-08-05 2022-03-08 Jade Bird Display (shanghai) Limited Scan needle and scan display system including same
CN113345996B (zh) * 2021-05-26 2022-11-08 Tcl华星光电技术有限公司 一种量子点led封装器件及其制备方法
CN113488498B (zh) * 2021-06-30 2024-04-23 上海天马微电子有限公司 显示面板及其制备方法、显示装置
TWI792424B (zh) * 2021-07-16 2023-02-11 國立中正大學 微型顯示面板結構
TWI781781B (zh) * 2021-10-04 2022-10-21 友達光電股份有限公司 顯示面板及其製備方法
CN113948618B (zh) * 2021-12-22 2022-04-22 南昌凯捷半导体科技有限公司 一种应用大马士革工艺的mini/micro LED芯片及其制作方法
CN116745918A (zh) * 2022-01-07 2023-09-12 厦门市芯颖显示科技有限公司 一种显示装置及其制作方法
TWI825873B (zh) * 2022-05-12 2023-12-11 中強光電股份有限公司 光源裝置以及光源裝置的製作方法
TWI826130B (zh) * 2022-11-18 2023-12-11 友達光電股份有限公司 顯示面板
CN116525729B (zh) * 2023-07-05 2024-03-01 季华实验室 显示面板的制备方法、显示面板以及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP2002246647A (ja) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd 波長変換型半導体素子
US20060214173A1 (en) * 2005-03-28 2006-09-28 Goldeneye, Inc. Light emitting diodes and methods of fabrication
US20090050905A1 (en) * 2007-08-20 2009-02-26 Abu-Ageel Nayef M Highly Efficient Light-Emitting Diode
JP2009266437A (ja) * 2008-04-22 2009-11-12 Koito Mfg Co Ltd 車両用灯具
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたled
JP2013037138A (ja) * 2011-08-05 2013-02-21 Panasonic Corp 自発光型表示装置
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 高反射フリップチップledダイ
JP2018527748A (ja) * 2015-08-03 2018-09-20 ルミレッズ ホールディング ベーフェー 反射性側面コーティングを伴う半導体発光デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623560B2 (en) * 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
JP6097084B2 (ja) * 2013-01-24 2017-03-15 スタンレー電気株式会社 半導体発光装置
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102346798B1 (ko) * 2015-02-13 2022-01-05 삼성전자주식회사 반도체 발광장치
CN104776396A (zh) * 2015-05-08 2015-07-15 李峰 Led反射结构
KR102611980B1 (ko) * 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
US10244687B1 (en) * 2018-02-28 2019-04-02 Spectrum King LLC LED grow light system
CN108933153B (zh) * 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置
KR102589620B1 (ko) * 2018-10-29 2023-10-17 삼성전자주식회사 표시 장치 및 이의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141492A (ja) * 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP2002246647A (ja) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd 波長変換型半導体素子
US20060214173A1 (en) * 2005-03-28 2006-09-28 Goldeneye, Inc. Light emitting diodes and methods of fabrication
US20090050905A1 (en) * 2007-08-20 2009-02-26 Abu-Ageel Nayef M Highly Efficient Light-Emitting Diode
JP2009266437A (ja) * 2008-04-22 2009-11-12 Koito Mfg Co Ltd 車両用灯具
JP2013501357A (ja) * 2009-07-30 2013-01-10 スリーエム イノベイティブ プロパティズ カンパニー ピクセル化されたled
JP2013037138A (ja) * 2011-08-05 2013-02-21 Panasonic Corp 自発光型表示装置
JP2015501085A (ja) * 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2016528728A (ja) * 2013-07-18 2016-09-15 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 高反射フリップチップledダイ
JP2018527748A (ja) * 2015-08-03 2018-09-20 ルミレッズ ホールディング ベーフェー 反射性側面コーティングを伴う半導体発光デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023068160A1 (ja) * 2021-10-18 2023-04-27 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP2023060611A (ja) * 2021-10-18 2023-04-28 信越半導体株式会社 接合型半導体ウェーハの製造方法
JP7367743B2 (ja) 2021-10-18 2023-10-24 信越半導体株式会社 接合型半導体ウェーハの製造方法
WO2023145217A1 (ja) * 2022-01-28 2023-08-03 株式会社ジャパンディスプレイ 発光装置および発光装置形成基板
WO2023176539A1 (ja) * 2022-03-14 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 発光装置および発光装置の製造方法ならびに画像表示装置

Also Published As

Publication number Publication date
US20200343410A1 (en) 2020-10-29
CN111863854A (zh) 2020-10-30
JP7075437B2 (ja) 2022-05-25
CN111863854B (zh) 2023-08-15
US11705536B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
JP7075437B2 (ja) 画像表示素子
US11398464B2 (en) Micro light emitting element and image display device
CN110518107B (zh) 微发光元件、图像显示元件及其形成方法
US11908847B2 (en) Image display element and method for manufacturing image display element
US11935912B2 (en) Light emitting device having commonly connected LED sub-units
JP6915029B2 (ja) マイクロ発光素子及び画像表示素子
US11527519B2 (en) LED unit for display and display apparatus having the same
US20220005972A1 (en) Image display device
CN111525006A (zh) 发光堆叠件和具有该发光堆叠件的显示装置
CN111129237A (zh) 具有发光堆叠结构的显示装置
CN111108613A (zh) Led单元、图像显示元件及其制造方法
JP7249787B2 (ja) 表示素子及び表示装置
JP7492328B2 (ja) 画像表示素子及び画像表示素子の製造方法
KR102066518B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102017732B1 (ko) 반도체 발광소자 및 이의 제조방법
US20230261158A1 (en) Light-emitting device and display apparatus
US20240030210A1 (en) Display apparatus
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
KR20240010389A (ko) Led 모듈, led 모듈의 제조 방법, led 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220513

R150 Certificate of patent or registration of utility model

Ref document number: 7075437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150