JP2020178291A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2020178291A JP2020178291A JP2019080468A JP2019080468A JP2020178291A JP 2020178291 A JP2020178291 A JP 2020178291A JP 2019080468 A JP2019080468 A JP 2019080468A JP 2019080468 A JP2019080468 A JP 2019080468A JP 2020178291 A JP2020178291 A JP 2020178291A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- information processing
- generation means
- control unit
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 60
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 7
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 2
- 101100350628 Arabidopsis thaliana PLL3 gene Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
同期関係にある複数の機能ブロックと、
それぞれが、カウンタと、前記カウンタの値に基づいて基準クロックを分周する分周回路と、を有し、前記基準クロックを用いて生成したクロックを、前記複数の機能ブロックのうち対応する機能ブロックに供給する、複数の生成手段と、
を備える。
本発明の実施形態1に係る情報処理装置は、同期関係にある複数の機能ブロックと、複数の生成部と、を備える。複数の生成部は、それぞれが、カウンタと、カウンタの値に基づいて基準クロックを分周する分周回路と、を有しており、複数の機能ブロックのうち対応する機能ブロックにクロックを供給する。このような構成によれば、複数の機能部へ供給されるクロックのクロック遅延のばらつきを抑えることが容易になる。以下、このような構成について説明する。
クロックaの周波数 > クロックbの周波数
本発明の実施形態2に係る情報処理装置は、複数の生成部と、第1の制御部と、第2の制御部と、を備える。複数の生成部は、それぞれ、複数の機能ブロックのうち対応する機能ブロックに供給するクロックを生成する。第1の制御部は、複数の生成部のうちの第1のグループによるクロック生成を制御し、第1のグループと共通のクロックを用いて動作する。また、第2の制御部は、複数の機能ブロックのうち1つであり、第1のグループによるクロック生成の制御情報を第1の制御部に非同期転送する。このような構成によれば、第2の制御部が生成部を制御するためのタイミング設計が容易になる。以下、このような構成について説明する。
[その他の実施形態]
Claims (18)
- 同期関係にある複数の機能ブロックと、
それぞれが、カウンタと、前記カウンタの値に基づいて基準クロックを分周する分周回路と、を有し、前記基準クロックを用いて生成したクロックを、前記複数の機能ブロックのうち対応する機能ブロックに供給する、複数の生成手段と、
を備えることを特徴とする情報処理装置。 - 前記複数の生成手段のそれぞれが有する前記カウンタが同期して動作するように構成されていることを特徴とする、請求項1に記載の情報処理装置。
- 前記複数の生成手段それぞれが有する前記カウンタのビット幅が同じであることを特徴とする、請求項1又は2に記載の情報処理装置。
- 前記複数の生成手段のそれぞれが有する前記カウンタが同時にラップアラウンドすることを特徴とする、請求項1から3のいずれか1項に記載の情報処理装置。
- 前記複数の生成手段のそれぞれが有する前記カウンタは同じカウンタ値を示すように構成されることを特徴とする、請求項1から4のいずれか1項に記載の情報処理装置。
- 前記複数の生成手段は第1の生成手段と第2の生成手段とを含み、前記第1の生成手段が生成するクロックの最大分周比と、前記第2の生成手段が生成するクロックの最大分周比とは異なることを特徴とする、請求項1から5のいずれか1項に記載の情報処理装置。
- 前記複数の生成手段のそれぞれは、共通の前記基準クロックを用いて生成したクロックを、前記対応する機能ブロックに供給することを特徴とする、請求項1から6のいずれか1項に記載の情報処理装置。
- 前記複数の生成手段のそれぞれが備える前記カウンタのカウンタ値を同時に初期化するリセット手段をさらに備えることを特徴とする、請求項1から7のいずれか1項に記載の情報処理装置。
- 前記リセット手段は、前記複数の生成手段のそれぞれが備える前記初期化された前記カウンタの動作を同時に開始させることを特徴とする、請求項8に記載の情報処理装置。
- 低速クロック、又は前記低速クロックよりも高速な高速クロックを、前記基準クロックとして供給する供給手段をさらに備え、
前記リセット手段は、前記供給手段が前記低速クロックを供給している間に、前記複数の生成手段のそれぞれが備える前記初期化された前記カウンタの動作を開始させ、
前記供給手段は、前記カウンタの動作の開始後に、前記高速クロックを前記基準クロックとして供給することを特徴とする、請求項8又は9に記載の情報処理装置。 - 前記複数の生成手段のそれぞれが備える前記カウンタ間の同期のずれを検出する検出手段をさらに備え、
前記検出手段が前記同期のずれを検出したことに応じて、前記リセット手段は前記複数の生成手段のそれぞれが備える前記カウンタのカウンタ値を初期化することを特徴とする、請求項8から10のいずれか1項に記載の情報処理装置。 - 前記複数の機能ブロックの間で同期データ転送が行われるように前記複数の機能ブロックが構成されていることを特徴とする、請求項1から11のいずれか1項に記載の情報処理装置。
- 前記情報処理装置は、前記基準クロックを供給する供給手段をさらに備え、
前記供給手段から前記複数の生成手段のそれぞれへと前記基準クロックを供給するクロックラインは、前記複数の生成手段の近傍において互いに分岐することを特徴とする、請求項1から12のいずれか1項に記載の情報処理装置。 - 前記情報処理装置は、前記基準クロックを供給する供給手段と、前記複数の機能ブロックとは異なるさらなる機能ブロックと、を備え、
前記供給手段から前記さらなる機能ブロックへと前記基準クロックを供給するクロックラインは、第1の分岐点において、前記供給手段から前記複数の生成手段へと前記基準クロックを供給するクロックラインと分岐し、
前記供給手段から前記複数の生成手段のそれぞれへと前記基準クロックを供給するクロックラインは、前記第1の分岐点よりも下流において互いに分岐することを特徴とする、請求項1から12のいずれか1項に記載の情報処理装置。 - 前記複数の生成手段のうち1つから対応する前記機能ブロックへとクロックを供給するクロックラインは、前記供給手段から前記複数の生成手段のうち前記1つへと前記基準クロックを供給するクロックラインよりも短いことを特徴とする、請求項13又は14に記載の情報処理装置。
- 前記生成手段は、前記対応する機能ブロックの近傍に配置されていることを特徴とする、請求項1から15のいずれか1項に記載の情報処理装置。
- 前記複数の生成手段によるクロック生成を制御する制御手段をさらに備えることを特徴とする、請求項1から16のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記複数の生成手段と共通の前記基準クロックを用いて動作することを特徴とする、請求項17に記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080468A JP7418159B2 (ja) | 2019-04-19 | 2019-04-19 | 情報処理装置 |
US16/844,238 US11644861B2 (en) | 2019-04-19 | 2020-04-09 | Information processing apparatus including function blocks and generation units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019080468A JP7418159B2 (ja) | 2019-04-19 | 2019-04-19 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020178291A true JP2020178291A (ja) | 2020-10-29 |
JP7418159B2 JP7418159B2 (ja) | 2024-01-19 |
Family
ID=72832355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019080468A Active JP7418159B2 (ja) | 2019-04-19 | 2019-04-19 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11644861B2 (ja) |
JP (1) | JP7418159B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07121261A (ja) * | 1993-10-21 | 1995-05-12 | Nec Corp | クロック分配回路 |
JP2008124966A (ja) * | 2006-11-15 | 2008-05-29 | Matsushita Electric Ind Co Ltd | クロック分周回路 |
JP2015015540A (ja) * | 2013-07-03 | 2015-01-22 | 株式会社メガチップス | Emi対策回路 |
JP2019024060A (ja) * | 2017-07-25 | 2019-02-14 | セイコーエプソン株式会社 | 集積回路装置、物理量測定装置、電子機器及び移動体 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4979190A (en) * | 1988-04-01 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for stabilized data transmission |
JP2003256068A (ja) | 2002-03-04 | 2003-09-10 | Seiko Epson Corp | クロック制御システム |
KR101381359B1 (ko) * | 2006-08-31 | 2014-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치 |
JP5267566B2 (ja) * | 2008-10-03 | 2013-08-21 | 日本電気株式会社 | マルチプロセッサのカウント値補正装置及びこれを備えるマルチプロセッサ |
TW201037484A (en) * | 2009-04-06 | 2010-10-16 | Ralink Technology Corp | Clock generating system and clock-dividing module |
JP2010282399A (ja) | 2009-06-04 | 2010-12-16 | Renesas Electronics Corp | クロック切替回路 |
JP5266385B2 (ja) * | 2009-06-10 | 2013-08-21 | パナソニック株式会社 | トレース処理装置およびトレース処理システム |
US8279761B2 (en) * | 2010-05-28 | 2012-10-02 | Altera Corporation | Input/output interface for periodic signals |
KR102044479B1 (ko) * | 2013-08-28 | 2019-11-13 | 삼성전자주식회사 | 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치 |
US9703314B2 (en) * | 2014-02-26 | 2017-07-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for a variable frequency and phase clock generation circuit |
JP6450953B2 (ja) | 2015-02-16 | 2019-01-16 | 株式会社メガチップス | クロック同期方法 |
-
2019
- 2019-04-19 JP JP2019080468A patent/JP7418159B2/ja active Active
-
2020
- 2020-04-09 US US16/844,238 patent/US11644861B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07121261A (ja) * | 1993-10-21 | 1995-05-12 | Nec Corp | クロック分配回路 |
JP2008124966A (ja) * | 2006-11-15 | 2008-05-29 | Matsushita Electric Ind Co Ltd | クロック分周回路 |
JP2015015540A (ja) * | 2013-07-03 | 2015-01-22 | 株式会社メガチップス | Emi対策回路 |
JP2019024060A (ja) * | 2017-07-25 | 2019-02-14 | セイコーエプソン株式会社 | 集積回路装置、物理量測定装置、電子機器及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
US20200333826A1 (en) | 2020-10-22 |
JP7418159B2 (ja) | 2024-01-19 |
US11644861B2 (en) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160370823A1 (en) | Clock distribution network for multi-frequency multi-processor systems | |
US5317601A (en) | Clock distribution system for an integrated circuit device | |
US7366938B2 (en) | Reset in a system-on-chip circuit | |
US7583106B2 (en) | Clock circuitry | |
US6424688B1 (en) | Method to transfer data in a system with multiple clock domains using clock skipping techniques | |
US5862373A (en) | Pad cells for a 2/N mode clocking scheme | |
US5634116A (en) | Non-integer multiple clock translator | |
JP2008178017A (ja) | クロック同期システム及び半導体集積回路 | |
US8522089B2 (en) | Method of testing asynchronous modules in semiconductor device | |
US9829912B2 (en) | Semiconductor device | |
US20100315134A1 (en) | Systems and methods for multi-lane communication busses | |
US20140146931A1 (en) | Synchronization control apparatus, arithmetic processing device, parallel computer system, and control method of synchronization control apparatus | |
US9203415B2 (en) | Modulated clock synchronizer | |
JP7418159B2 (ja) | 情報処理装置 | |
JP7316083B2 (ja) | 情報処理装置 | |
Tang et al. | Multi-FPGA prototyping board issue: the FPGA I/O bottleneck | |
US11698659B2 (en) | Integrated circuit and operating method thereof | |
JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びcad装置 | |
JPH11265313A (ja) | 記憶装置 | |
Huemer et al. | Timing domain crossing using Muller pipelines | |
TW202127853A (zh) | 菊鏈式同步乙太網路時脈回復 | |
US5821784A (en) | Method and apparatus for generating 2/N mode bus clock signals | |
JP2004326222A (ja) | データ処理システム | |
US6552590B2 (en) | Clocking scheme for ASIC | |
EP3739463B1 (en) | Circuit for asynchronous data transfer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240109 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7418159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |