JP2020178186A - 撮像装置およびその制御方法 - Google Patents

撮像装置およびその制御方法 Download PDF

Info

Publication number
JP2020178186A
JP2020178186A JP2019077864A JP2019077864A JP2020178186A JP 2020178186 A JP2020178186 A JP 2020178186A JP 2019077864 A JP2019077864 A JP 2019077864A JP 2019077864 A JP2019077864 A JP 2019077864A JP 2020178186 A JP2020178186 A JP 2020178186A
Authority
JP
Japan
Prior art keywords
image
gain
gains
signal
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019077864A
Other languages
English (en)
Other versions
JP7353783B2 (ja
JP2020178186A5 (ja
Inventor
武範 小布施
Takenori Obuse
武範 小布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019077864A priority Critical patent/JP7353783B2/ja
Priority to US16/830,724 priority patent/US11184565B2/en
Publication of JP2020178186A publication Critical patent/JP2020178186A/ja
Publication of JP2020178186A5 publication Critical patent/JP2020178186A5/ja
Application granted granted Critical
Publication of JP7353783B2 publication Critical patent/JP7353783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】光電変換部の出力に基づく信号を複数のゲインで増幅可能な撮像装置におけるゲイン設定に応じて、S/N比がより良好な画像を取得する。【解決手段】撮像装置100が備える撮像素子102は、行列状に配列されるとともに、光電変換により信号電圧を生成する画素部を有する。撮像素子102の列アンプは、光電変換された信号電圧に対して、複数のゲインで増幅可能である。撮像素子制御部108は撮像素子102の駆動制御を行い、ゲイン設定を行うことができる。画像合成部104はゲインの異なる複数の画像信号を用いて画像合成を行う。撮像素子102により列アンプの増幅率を変更して複数のゲインで画像信号を出力する場合、撮像素子制御部108は複数のゲインのうち、第1のゲインよりも小さい第2のゲインの値を変更し、第1のゲインの値を変更しない制御を行う。【選択図】図1

Description

本発明は、画素信号を複数のゲインで増幅して読出すことが可能な撮像素子の動作制御および信号処理の技術に関する。
固体撮像素子を備える撮像装置には、2次元配列された画素部で光電変換された映像信号を出力する以外に、ダイナミックレンジ(以下、DRとも記す)の拡大処理を行い、また撮像装置から被写体までの距離情報を出力可能な装置がある。特許文献1に開示の装置は、単位画素の出力信号に対して列回路内にある増幅部のゲインを切り替え、出力信号がクリップしないようなゲインを決定し、映像信号のDRを向上させることが可能である。特許文献1の図13には、アンプの入力容量を2つ持ち、ゲイン設定部にて入力信号レベルを判定し、その判定結果に応じたゲインに変更することで、2種類のゲインを得る回路が開示されている。また、特許文献2に開示の装置は、単位画素からの出力信号に対して列回路を2つ有しており、列回路内にある増幅部のゲインが異なるので、2種類のゲインで映像信号を出力可能である。
特開2005−175517号公報 特開2015−128253号公報
特許文献1には、ゲイン設定部における入力信号レベルの判定と、その判定結果に応じたゲインの設定方法について記載されている。しかし、一方のゲインは、入力信号レベルの判定のために最もゲインの低い値に設定しなければならない。また、特許文献2では複数の列回路により、ゲインの異なる映像信号を出力可能であるが、ゲインの決定方法に関しては言及されていない。
本発明は、光電変換部の出力に基づく信号を複数のゲインで増幅可能な撮像装置におけるゲイン設定に応じて、S/N比(信号対ノイズ比)がより良好な画像を取得することを目的とする。
本発明の実施形態の撮像装置は、光電変換部を有する画素部と、前記光電変換部の出力に基づく信号を複数のゲインで増幅する増幅手段と、前記増幅手段のゲインを制御する制御手段と、前記増幅手段により増幅された、前記ゲインの異なる複数の信号を処理して画像を生成する生成手段と、を備え、前記制御手段は、前記複数のゲインのうち、第1のゲインよりも小さい第2のゲインの値を変更し、前記第1のゲインの値を変更しない制御を行う。
本発明の撮像装置によれば、光電変換部の出力に基づく信号を複数のゲインで増幅可能な撮像装置におけるゲイン設定に応じて、S/N比がより良好な画像を取得することができる。
実施形態の撮像装置の構成を示すブロック図である。 固体撮像素子の内部構成を模式的に示す図である。 実施形態における1つの列アンプの構成を示す回路図である。 第1および第2実施形態における画像合成を説明するブロック図である。 入力光量とAD変換後の出力コードとの関係を示す図である。 入力光量とAD変換後の出力コードとの関係について別例を示す図である。
以下、本発明の各実施形態について図面を参照しながら説明する。本発明はデジタル一眼レフカメラやデジタルスチルカメラ、デジタルビデオカメラ等の撮像装置に適用可能である。
[第1実施形態]
図1は、本発明の実施形態に係る撮像装置100の一般的な構成を示すブロック図である。光学レンズ部101は、被写体からの光を取り込んで撮像素子102の受光面上に結像させる。光学レンズ部101は撮像装置100の本体部に装着可能な交換レンズユニット、または本体部に組み込まれたレンズ部であり、撮像光学系を構成するレンズ、絞り等の光学部材を有する。
撮像素子102は光学レンズ部101から入射光を受光し、光電変換によって電気信号を出力する。代表例として、CCD(電荷結合素子)型イメージセンサや、CMOS(相補型金属酸化膜半導体)型イメージセンサ等が挙げられる。撮像素子102には、アナログ映像信号を出力する第1のタイプと、撮像素子102の内部でAD(アナログ・デジタル)変換処理を行ってデジタル映像信号を出力する第2のタイプがある。第2のタイプには、LVDS(Low voltage differential signaling)等によりデジタルデータを出力する形態がある。撮像素子102の構成については図2を用いて後述する。
画像取得部103は、撮像素子102から出力された映像信号のキャプチャを行い、各種処理を行う回路部を備える。画像取得部103は、撮像素子102における固定パターンノイズの除去や、黒レベルクランプ処理等を行う。画像取得部103はまた、映像信号の記録に使用する画像信号と、撮像素子102の制御のための評価用信号とに分離する処理を行う。画像取得部103には処理に必要となる設定値を記憶するための内部記憶回路が含まれる。
画像合成部104は画像取得部103の出力を取得し、撮像素子102の出力に基づく信号から、任意の合成方法を用いてHDR(高ダイナミックレンジ)画像を生成する。例えば、所定の画像部分(通常画)については高ゲインで取得された画像を用い、明るく白飛びしている画像部分については低ゲインで取得された画像を用いて合成を行う方法がある。合成後に暗部の信号に用いられる通常画としては、暗部のランダムノイズが抑えられていることが好ましい。
信号処理部105は画像合成部104の出力を取得し、画素加算やノイズリダクション、ガンマ補正、ニー補正、デジタルゲイン処理、キズ補正等の各種画像処理を行う。信号処理部105には補正および画像処理に必要となる設定値を記憶するための内部記憶回路が含まれる。
信号記録部106は、信号処理部105が処理した映像信号を取得して記憶装置または記憶媒体に記録する。例えば撮像装置100の本体部に装着可能なメモリデバイスが使用される。
露出制御部107は、画像取得部103から取得した映像信号情報に基づいて最適露光量を算出する。位相差情報を出力可能な撮像素子102の場合、露出制御部107は撮像素子102の出力から位相差を計算することができる。露出制御部107が焦点調節制御の機能を有する場合には、位相差に基づく相関演算により撮像光学系に係るデフォーカス量を算出して、光学レンズ部101内のフォーカスレンズを駆動することで焦点調節が可能である。また、露出制御部107は撮像素子制御部108の動作を決定して制御信号を伝達する。撮像素子制御部108は露出制御部107からの制御信号にしたがって撮像素子102の動作制御を行う。
図2を参照して、撮像素子102の構成を説明する。図2は撮像素子102の一例を示すブロック図である。タイミング・パルス制御部201は、撮像素子102の各構成部に動作クロックを供給し、また各構成部にタイミング信号を供給することにより、撮像素子102の動作を制御する。垂直走査回路202は、画素部203から画素信号電圧を、1フレーム中に順次読出すタイミング制御を行う。一般的に、映像信号は1フレーム中に画素部203における上部の行から下部の行にかけて、行単位で順次読出される。本実施形態では、画素部203から位相差情報を出力するかどうかを選択することができる。
画素部203は、多数の単位画素が2次元に配置された構成である。各単位画素は単数または複数の光電変換部を有しており、入射光量に応じて光電変換を行って電圧を出力する。フォトダイオード等の光電変換素子が用いられる。画素部203は通常の映像とともに位相差情報を取得して出力することもできる。例えば、1つのマイクロレンズに対してフォトダイオードが2つに分割された構造が挙げられる。画素部203は光電変換素子の他にフローティングディフュージョン部への電荷転送を行うトランジスタや、増幅トランジスタ等を備えるが、回路構成については公知であるので詳細な説明を省略する。
列アンプ204は、画素部203から列ごとに読出された信号を電気的に増幅する。列アンプ204で信号を増幅することにより、後段の列ADC205で発生するノイズに対して画素信号を増幅し、等価的にS/N比を改善することができる。また列アンプ204においては、タイミング・パルス制御部201からの信号によって、アンプゲインを変更可能である。撮像素子102は、HDR画像生成用として、列アンプ204のアンプゲインを変更して2種類のゲインで信号を出力することが可能である。つまり列アンプ204は、光電変換部から出力された、ある時刻の信号に対して2つのゲインを乗算した信号を出力することができるので、データ量は増えるものの、同時性を有する2つのゲインの異なる画像信号を取得できる。列アンプ204の構成については後述する。
列ADC(アナログ・デジタル変換部)205は、列アンプ204からアナログ信号を取得してデジタル信号に変換する。デジタル信号は水平転送回路206により順次読出される。水平転送回路206の出力は信号処理回路207に入力される。
信号処理回路207はデジタル信号処理を行う回路である。信号処理回路207はデジタル処理で、一定量のオフセット値の付加を行うほかに、シフト演算や乗算を行うことで簡易にゲイン演算を行うことができる。また、画素部203において意図的に遮光された画素領域を有する場合には、当該画素領域を利用したデジタル処理での黒レベルクランプ動作を行ってもよい。
外部出力回路208は信号処理回路207から信号を取得して出力処理を行う。外部出力回路208はシリアライザー機能を有し、信号処理回路207からの多ビットの入力パラレル信号をシリアル信号に変換する。また外部出力回路208は、このシリアル信号を、例えばLVDS信号等に変換して、外部デバイスに画像情報を出力する。
次に、HDR画像生成時の撮像素子102の動作と、画像合成部104について詳述する。本実施形態の撮像素子102は、HDR画像を生成するために列アンプ204のゲインを変更して信号を出力することができる。図3を参照して、HDR画像生成時の列アンプ部の回路例を説明する。図3は、列アンプ204のある1列を抜き出して示す回路図である。容量部をCと表記し、スイッチ素子(トランジスタ等)をSWと表記し、オペアンプをOPと表記する。
OP305には入力容量と帰還容量が接続されている。OP305の非反転入力端子には基準電源の電圧が印加され、反転入力端子には入力容量であるC303とC304が接続されている。SW301とC303との直列回路と、SW302とC304との直列回路は並列に接続されており、SW301およびS302が画素部203と接続されている。
C306とC308は帰還容量である。C306は、SW307とC308との直列回路に対して並列に設けられている。SW307のONによってC306とC308とが接続される。列アンプの増幅率は、C303,C304の静電容量と、C306,C308の静電容量によって決定され、「入力容量/帰還容量」から算出される。本実施形態の列アンプは2つの入力容量を有する。SW301をONとし、かつSW302とS307をOFFとして、入力容量C303と、帰還容量C306との静電容量比に対応する第1のゲインを乗算した信号を列ADC205へ出力可能である。また、SW301をOFFとし、かつSW302とSW307をONとして、入力容量C304と、帰還容量C306およびC308の合成容量との静電容量比に対応する第2のゲインを乗算した信号を列ADC205へ出力可能である。このように、入力容量と帰還容量との組み合わせに応じた列アンプの増幅率に対応する複数のゲインが決定される。ゲインの異なる信号に基づく複数の画像信号を出力することができる。なお、必要に応じて図3の入力容量と帰還容量を増やせば、組み合わせの数をさらに大きくすることができる。
図4(A)は、露出補正部401および画像合成部402を示すブロック図である。撮像素子102から出力された2種類のゲインが乗算された信号に基づく2枚の画像については、高ゲインの画像であるHigh Gain画像をH画像と表記し、低ゲインの画像であるLow Gain画像をL画像と表記する。H画像とL画像は露出補正部401によって補正された後に、画像合成部402が1枚の合成画像を生成する。
露出補正部401はH画像およびL画像の各信号を取得して露出補正を行い、H画像のゲインとL画像のゲインとを同一にする。これは後段の画像合成部402が1枚の画像に合成した場合、入力信号に対してリニアな特性の出力信号にするためである。
図5は、入力光量とAD変換後の出力コードとの関係を表すグラフである。横軸は、H画像とL画像についての入力光量を表し、単位はカンデラ(cd)である。縦軸はAD変換後の出力コードを表す。HighはH画像のグラフ(太線)を示し、LowはL画像のグラフ(細線)を示す。
図5(A)は、H画像とL画像とで画像の明るさが異なる状態を示している。これは露出補正前の状態であり、2つの画像をそのまま合成することはできない。そのため、露出補正部401はH画像とL画像との間で明るさを合わせるためにゲイン乗算処理を行う。図5(B)は、H画像の明るさをL画像の明るさに合わせる例を示す。H画像の露出補正を行って、明るさをL画像に合わせた画像であるHigh Gain2画像を、H2画像と表記する(図5:High2参照)。この場合、露出補正に用いるゲイン値は1より小さい。一方で、L画像の明るさをH画像の明るさに合わせることも可能である。その場合に用いるゲイン値は1より大きい。
図5(C)は画像合成後のグラフを示す。画像合成部402はH2画像とL画像との合成処理を実行する。入力光量が小さい画像部分ではH2画像が使用され、入力光量が大きい画像部分ではL画像が使用されて、画像合成が行われる。H画像については列アンプ(図3)、すなわちアナログ増幅回路が用いられるので、ノイズ成分がL画像よりも小さい。よって合成画像のS/N比が向上する。
次に図6を参照して、撮影者の指示にしたがってゲインが、図5に示したH画像とL画像との関係に対して2倍に変更されたときの入力光量とAD変換後の出力コードの関係について説明する。図6における横軸と縦軸の設定は図5と同じである。
図6(A)は、L画像に係るGain1を、列アンプ(図3)により2倍にし(Gain2)、画像全体の明るさに対応する、撮像装置のゲインを2倍にしたときのグラフを表している。図6(B)は、H画像の明るさをL画像の明るさに合わせる例を示す。L画像に係る列アンプ204のゲインを2倍した画像をL2画像(図6:Gain2参照)と表記する。列アンプ204のゲインは撮像素子制御部108から撮像素子102への制御信号によって決定される。
露出補正部401はH画像の明るさをL2画像の明るさに合わせるようにゲイン乗算処理を行う。この場合のゲイン値は、図5に示した例に比べて大きくなる(一方、L2画像の明るさをH画像の明るさに合わせる場合にはゲインが相対的に小さくなる)。そのため、図6(C)を示す画像合成後のグラフにおいて、出力コード全体に占めるH画像(High2参照)の割合が図5(C)の例よりも大きくなる。
本実施形態では、L画像に係る列アンプのゲインによらず、H画像に係る列アンプのゲイン(高ゲイン)を一定の値に設定する。図6(C)に示すように、被写体の明るい画像部分ではL画像が用いられる。暗い画像部分では列アンプの高ゲイン(一定値)で増幅された信号に基づくH2画像が用られる。このように第1のゲイン(高ゲイン)よりも小さい第2のゲイン(低ゲイン)の値は変更され、第1のゲインの値は変更されない。
本実施形態によれば、撮像装置のゲイン設定が変わった場合でも合成画像のS/N比を高く保つことができる。なお、ゲインの異なる2枚の画像の合成に関するアルゴリズムについては任意でよく、本実施形態に限定されるものではない。
[第2実施形態]
次に本発明の第2実施形態を説明する。本実施形態では第1実施形態との相違点を主に説明し、同様の事項については既に使用した符号や記号を用いることで、それらの詳細な説明を省略する。第1実施形態で述べたように、画像の明るさはL画像によって決定される。撮影者が撮像装置に対するゲイン設定値を高くしていくと、L画像についてもH画像と同じかまたは同程度のゲインで信号が出力されることになる。その場合、図4(B)に示す画像加算部403を用いて画像信号を出力する処理が行われる。なお、同程度とは2つのゲイン値の差分が閾値以下であることを意味する。
露出補正部401は2枚のH画像であるHigh Gain1とHigh Gain2の各信号を取得し、2枚のH画像の明るさを微調整する。これは、図3に示す入力容量C303とC304との間の微小なばらつきを除去または低減するためである。2枚のH画像の明るさを合わせる調整後に、画像加算部403は2枚のH画像の信号を画素単位で加算する。2枚のH画像を加算することで、列アンプ204で発生するノイズ成分を抑圧することができる。
本実施形態において、2つのゲイン値の差分が閾値より大きい場合には第1実施形態と同様に画像合成部104が画像合成処理を行う。また、L画像に係る列アンプ204のゲインが大きくなり、H画像と同じかまたは同程度のゲインになった場合、画像合成から画像加算に切り替わる。画像加算部403によって画素単位で信号を加算することで、更なるS/N比の向上が可能である。
前記実施形態によれは、光電変換部の出力に基づく信号ごとに複数のゲインで増幅が可能な撮像装置において、被写体によらず、指定のゲイン(撮影者の意図したゲイン設定値等)に応じてS/N比がより良好な画像を取得することができる。なお、前記実施形態では列アンプの増幅率を制御することによりゲインの変更を行う方法を示した。この他には、画素部のFD(フローティングディフュージョン)部への付加容量の接続と非接続を制御することによりゲインの変更を行う方法がある。
102・・・撮像素子
103・・・画像取得部
104・・・画像合成部
105・・・信号処理部
107・・・露出制御部
108・・・撮像素子制御部


Claims (7)

  1. 光電変換部を有する画素部と、
    前記光電変換部の出力に基づく信号を複数のゲインで増幅する増幅手段と、
    前記増幅手段のゲインを制御する制御手段と、
    前記増幅手段により増幅された、前記ゲインの異なる複数の信号を処理して画像を生成する生成手段と、を備え、
    前記制御手段は、前記複数のゲインのうち、第1のゲインよりも小さい第2のゲインの値を変更し、前記第1のゲインの値を変更しない制御を行う
    ことを特徴とする撮像装置。
  2. 前記生成手段は、
    前記第1のゲインが乗算された第1の画像信号と前記第2のゲインが乗算された第2の画像信号とを取得して露出補正を行う補正手段と、
    前記補正手段により補正された複数の画像信号から合成画像の信号を生成する合成手段と、を備える
    ことを特徴とする請求項1に記載の撮像装置。
  3. 前記生成手段は、前記補正手段により補正された前記第1および第2の画像信号を画素単位で加算する加算手段を備える
    ことを特徴とする請求項2に記載の撮像装置。
  4. 前記第1のゲインの値と、変更された前記第2のゲインの値との差が閾値より大きい場合、前記合成手段は前記合成画像の信号を生成する
    ことを特徴とする請求項2または請求項3に記載の撮像装置。
  5. 前記第1のゲインの値と、変更された前記第2のゲインの値との差が閾値以下である場合、前記加算手段は加算により画像信号を生成する
    ことを特徴とする請求項3に記載の撮像装置。
  6. 撮像素子は、前記画素部の列ごとに信号を増幅する前記増幅手段を備え、
    前記撮像素子は、前記制御手段により決定された前記第1および第2のゲインでそれぞれ増幅された複数の信号を出力する
    ことを特徴とする請求項1乃至5のいずれか1項に記載の撮像装置。
  7. 光電変換部を有する画素部を備える撮像装置にて実行される制御方法であって、
    前記光電変換部の出力に基づく信号を増幅する増幅手段のゲインを制御する制御工程と、
    前記増幅手段によって前記信号を複数のゲインで増幅する増幅工程と、
    前記増幅手段により増幅された、前記ゲインの異なる複数の信号を処理して画像を生成する生成工程と、を有し、
    前記制御工程では、前記複数のゲインのうち、第1のゲインよりも小さい第2のゲインの値を変更し、前記第1のゲインの値を変更しない制御が行われる
    ことを特徴とする撮像装置の制御方法。


JP2019077864A 2019-04-16 2019-04-16 撮像装置とその制御方法及び撮像素子とその制御方法 Active JP7353783B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019077864A JP7353783B2 (ja) 2019-04-16 2019-04-16 撮像装置とその制御方法及び撮像素子とその制御方法
US16/830,724 US11184565B2 (en) 2019-04-16 2020-03-26 Image pickup apparatus and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019077864A JP7353783B2 (ja) 2019-04-16 2019-04-16 撮像装置とその制御方法及び撮像素子とその制御方法

Publications (3)

Publication Number Publication Date
JP2020178186A true JP2020178186A (ja) 2020-10-29
JP2020178186A5 JP2020178186A5 (ja) 2022-04-26
JP7353783B2 JP7353783B2 (ja) 2023-10-02

Family

ID=72832085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019077864A Active JP7353783B2 (ja) 2019-04-16 2019-04-16 撮像装置とその制御方法及び撮像素子とその制御方法

Country Status (2)

Country Link
US (1) US11184565B2 (ja)
JP (1) JP7353783B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023042864A (ja) * 2021-09-15 2023-03-28 キヤノン株式会社 撮像装置、撮像方法、プログラムおよび記憶媒体
US11778346B2 (en) 2021-01-29 2023-10-03 Canon Kabushiki Kaisha Image processing device, image processing method, and storage medium

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3696971A4 (en) * 2017-10-11 2021-07-14 Hamamatsu Photonics K.K. DIFFERENTIAL AMPLIFIER, PIXEL CIRCUIT AND SOLID STATE IMAGING DEVICE
US11165978B2 (en) 2019-04-16 2021-11-02 Canon Kabushiki Kaisha Imaging device, control method thereof, and imaging apparatus
KR20230000673A (ko) 2021-06-25 2023-01-03 삼성전자주식회사 듀얼 컨버전 게인을 이용한 노이즈 감소를 위한 이미지 처리 장치 및 그 동작 방법
JP2023176537A (ja) * 2022-05-31 2023-12-13 キヤノン株式会社 画像処理装置及びその制御方法及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281988A (ja) * 2006-04-10 2007-10-25 Fuji Heavy Ind Ltd 画像認識装置
JP2009303010A (ja) * 2008-06-16 2009-12-24 Mitsubishi Electric Corp 撮像装置及び撮像方法
JP2011120094A (ja) * 2009-12-04 2011-06-16 Canon Inc 撮像装置及びその駆動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311181B2 (ja) * 2003-12-05 2009-08-12 ソニー株式会社 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
US7443435B2 (en) * 2004-07-07 2008-10-28 Altasens, Inc. Column amplifier with automatic gain selection for CMOS image sensors
US7297917B2 (en) * 2005-03-24 2007-11-20 Micron Technology, Inc. Readout technique for increasing or maintaining dynamic range in image sensors
JP2008263547A (ja) * 2007-04-13 2008-10-30 Konica Minolta Holdings Inc 撮像装置
US7911506B2 (en) * 2007-07-23 2011-03-22 Canon Kabushiki Kaisha Image sensing apparatus and method of controlling the same
JP2009044367A (ja) * 2007-08-08 2009-02-26 Fujifilm Corp 撮影方法及び撮影装置
JP4561912B2 (ja) * 2008-09-12 2010-10-13 ソニー株式会社 撮像装置、撮像方法及びプログラム
US9918017B2 (en) * 2012-09-04 2018-03-13 Duelight Llc Image sensor apparatus and method for obtaining multiple exposures with zero interframe time
JP2014131147A (ja) * 2012-12-28 2014-07-10 Canon Inc 光電変換装置、撮像システム、および光電変換装置の駆動方法
KR101425793B1 (ko) * 2012-12-31 2014-08-06 주식회사 코렌 촬영 렌즈 광학계
JP2015128253A (ja) 2013-12-27 2015-07-09 キヤノン株式会社 固体撮像装置およびその駆動方法
JP2017183563A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
JP7091080B2 (ja) * 2018-02-05 2022-06-27 キヤノン株式会社 装置、システム、および移動体
US11133339B2 (en) * 2018-04-16 2021-09-28 Canon Kabushiki Kaisha Image sensor, image capturing apparatus and image processing apparatus
US11165978B2 (en) * 2019-04-16 2021-11-02 Canon Kabushiki Kaisha Imaging device, control method thereof, and imaging apparatus
JP7319820B2 (ja) * 2019-04-26 2023-08-02 キヤノン株式会社 通信装置およびその制御方法ならびにプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281988A (ja) * 2006-04-10 2007-10-25 Fuji Heavy Ind Ltd 画像認識装置
JP2009303010A (ja) * 2008-06-16 2009-12-24 Mitsubishi Electric Corp 撮像装置及び撮像方法
JP2011120094A (ja) * 2009-12-04 2011-06-16 Canon Inc 撮像装置及びその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11778346B2 (en) 2021-01-29 2023-10-03 Canon Kabushiki Kaisha Image processing device, image processing method, and storage medium
JP2023042864A (ja) * 2021-09-15 2023-03-28 キヤノン株式会社 撮像装置、撮像方法、プログラムおよび記憶媒体
JP7439029B2 (ja) 2021-09-15 2024-02-27 キヤノン株式会社 撮像装置、撮像方法、プログラムおよび記憶媒体

Also Published As

Publication number Publication date
JP7353783B2 (ja) 2023-10-02
US20200336683A1 (en) 2020-10-22
US11184565B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
JP7353783B2 (ja) 撮像装置とその制御方法及び撮像素子とその制御方法
JP4311181B2 (ja) 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器
JP2009118311A (ja) 固体撮像素子、撮像システム、及び固体撮像素子の駆動方法
US11830890B2 (en) Image sensor, image capturing apparatus and image processing apparatus
US11165978B2 (en) Imaging device, control method thereof, and imaging apparatus
US8269863B2 (en) Solid-state image pickup device and image pickup apparatus
US10560653B2 (en) Image sensing apparatus and control method for performing analog-to-digital conversion
US8026965B2 (en) Image pickup apparatus and method for controlling the same
JP2019193150A (ja) 撮像素子およびその制御方法、撮像装置
JP2008109264A5 (ja)
JP6896788B2 (ja) 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体
JP2020115604A (ja) 撮像装置およびその制御方法
US20220247945A1 (en) Image processing device, image processing method, and storage medium
JP2020092346A (ja) 撮像装置およびその制御方法
JP2020043391A (ja) 撮像装置およびその制御方法
JP7236282B2 (ja) 画像処理装置及び方法、及び撮像装置
JP2011009834A (ja) 撮像装置及び撮像方法
JP2007243637A (ja) 固体撮像装置および撮像方法
JP2021106375A (ja) 撮像素子およびその制御方法、撮像装置
US20230300471A1 (en) Image signal amplifying circuit and image signal amplifying method
WO2023162470A1 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP5737924B2 (ja) 撮像装置
JP2019213047A (ja) 撮像素子、撮像装置および撮像素子の制御方法
WO2023162483A1 (ja) 撮像装置及びその制御方法
US20210306571A1 (en) Image pickup device and storage medium

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230920

R151 Written notification of patent or utility model registration

Ref document number: 7353783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151