JP2020174332A - 弾性波デバイス、フィルタおよびマルチプレクサ - Google Patents

弾性波デバイス、フィルタおよびマルチプレクサ Download PDF

Info

Publication number
JP2020174332A
JP2020174332A JP2019076622A JP2019076622A JP2020174332A JP 2020174332 A JP2020174332 A JP 2020174332A JP 2019076622 A JP2019076622 A JP 2019076622A JP 2019076622 A JP2019076622 A JP 2019076622A JP 2020174332 A JP2020174332 A JP 2020174332A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
piezoelectric substrate
support substrate
elastic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019076622A
Other languages
English (en)
Other versions
JP7340348B2 (ja
Inventor
篤志 川▲埼▼
Atsushi Kawasaki
篤志 川▲埼▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019076622A priority Critical patent/JP7340348B2/ja
Publication of JP2020174332A publication Critical patent/JP2020174332A/ja
Application granted granted Critical
Publication of JP7340348B2 publication Critical patent/JP7340348B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】圧電基板の劣化を抑制すること。【解決手段】支持基板と、前記支持基板上に直接または間接的に接合された圧電基板と、前記圧電基板上に設けられた弾性波素子と、前記支持基板上の前記圧電基板が設けられていない領域に設けられ前記支持基板と前記圧電基板の側面とに接し、前記支持基板との間の界面の表面粗さは前記圧電基板の側面との界面の表面粗さより大きい金属層と、を備える弾性波デバイス。【選択図】図1

Description

本発明は、弾性波デバイス、フィルタおよびマルチプレクサに関し、例えば支持基板上に接合された圧電基板を有する弾性波デバイス、フィルタおよびマルチプレクサに関する。
支持基板の上面に圧電基板が接合された接合基板を用いることで、周波数温度特性が改善された弾性波デバイスが知られている(例えば、特許文献1)。
特開2004−343359号公報
圧電基板に金属層を埋め込むと、支持基板と圧電基板との間に熱応力に起因し金属層が支持基板から剥がれることがある。金属層の剥がれを抑制するため金属層と支持基板との密着性を向上させようとすると、脆い圧電基板にクラックが生じることがある。
本発明は、上記課題に鑑みなされたものであり、圧電基板の劣化を抑制することを目的とする。
本発明は、支持基板と、前記支持基板上に直接または間接的に接合された圧電基板と、前記圧電基板上に設けられた弾性波素子と、前記支持基板上の前記圧電基板が設けられていない領域に設けられ前記支持基板と前記圧電基板の側面とに接し、前記支持基板との間の界面の表面粗さは前記圧電基板の側面との界面の表面粗さより大きい金属層と、を備える弾性波デバイスである。
本発明は、支持基板と、前記支持基板上に直接または間接的に接合された圧電基板と、 前記圧電基板上に設けられた弾性波素子と、前記支持基板上の前記圧電基板が設けられていない領域に設けられ前記支持基板に接合し、前記圧電基板の側面に接する金属層と、前記金属層と前記支持基板との間に前記金属層と前記支持基板と接して設けられ、前記金属層と前記支持基板との間の密着性を向上させる密着層と、を備える弾性波デバイスである。
上記構成において、前記金属層の線膨張係数は前記圧電基板の線膨張係数より大きく、前記圧電基板の線膨張係数は前記支持基板の線膨張係数より大きい構成とすることができる。
上記構成において、前記支持基板のビッカース硬さは前記圧電基板のビッカース硬さより大きい構成とすることができる。
上記構成において、前記金属層の断面を見たとき、前記圧電基板と前記金属層との界面は、前記金属層の幅が前記支持基板側に向かって狭くなるように傾斜する構成とすることができる。
上記構成において、前記金属層は、前記弾性波素子を囲むように設けられた環状金属層を含む構成とすることができる。
上記構成において、前記圧電基板上に前記圧電基板と空隙を挟み搭載されたチップと、前記チップを囲み前記環状金属層と接合し、前記弾性波素子を前記空隙に封止する封止部と、を備える構成とすることができる。
上記構成において、前記支持基板を貫通するビア配線を備え、前記金属層は、前記ビア配線と接続し、周囲を前記圧電基板の側面に囲まれる構成とすることができる。
本発明は、上記弾性波デバイスを含むフィルタである。
本発明は、上記フィルタを含むマルチプレクサである。
本発明によれば、圧電基板の劣化を抑制することができる。
図1(a)は、実施例1に係る弾性波デバイスの断面図、図1(b)は平面図である。 図2(a)は、実施例1における弾性波素子12の平面図、図2(b)は弾性波素子22の断面図である。 図3(a)から図3(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。 図4(a)から図4(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。 図5(a)から図5(d)は、実施例1において界面60を粗面とする方法例1を示す断面図である。 図6(a)および図6(b)は、実施例1において界面60を粗面とする方法例2を示す断面図である。 図7(a)および図7(d)は、実施例1において界面60を粗面とする方法例3を示す断面図(その1)である。 図8(a)および図8(d)は、実施例1において界面60を粗面とする方法例3を示す断面図(その2)である。 図9(a)から図9(d)は、実施例1において界面60を粗面とする方法例4を示す断面図(その1)である。 図10(a)および図10(b)は、実施例1において界面60を粗面とする方法例4を示す断面図(その2)である。 図11(a)から図11(d)は、比較例における金属層付近の断面図である。 図12(a)および図12(b)は、実施例1における金属層付近の断面図である。 図13は、実施例2に係る弾性波デバイスの断面図である。 図14(a)から図14(c)は、実施例2における密着層の形成方法を示す断面図(その1)である。 図15(a)および図15(b)は、実施例2における密着層の形成方法を示す断面図(その2)である。 図16は、実施例3に係る弾性波デバイスの断面図である。 図17(a)は、実施例4に係るフィルタの回路図、図17(b)は、実施例4の変形例1に係るデュプレクサの回路図である。
以下、図面を参照し本発明の実施例について説明する。
図1(a)は、実施例1に係る弾性波デバイスの断面図、図1(b)は平面図である。図1(b)は、圧電基板10b、金属層17a、環状金属層17bおよびビア配線16を示している。図1(a)および図1(b)に示すように、基板10は支持基板10aと圧電基板10bとを有する。支持基板10aは例えばサファイア基板、アルミナ基板、スピネル基板、水晶基板またはシリコン基板である。圧電基板10bは、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。圧電基板10bは支持基板10aの上面に接合されている。支持基板10aの線膨張係数は圧電基板10bより小さい。圧電基板10bと支持基板10aとの間に酸化シリコンまたは窒化アルミニウム等の絶縁体層を設けてもよい。このように、圧電基板10bは支持基板10aの上面に直接または間接的に接合されている。
基板10の上面に弾性波素子12および配線14が設けられている。基板10の下面に端子18が設けられている。端子18は、弾性波素子12および22を外部と接続するためのフットパッドである。圧電基板10b内に開口が設けられ、開口内に島状の金属層17aが設けられている。金属層17aの側面は圧電基板10bの側面に接している。金属層17aの下面は支持基板10aの上面に接している。金属層17aと支持基板10aとの界面60は金属層17aと圧電基板10bとの界面61より粗い。支持基板10aを貫通するビア配線16が設けられている。ビア配線16は金属層17aの下面に接続されている。ビア配線16および金属層17aは、端子18と配線14とを電気的に接続する。
基板10の周縁において圧電基板10bが除去されている。弾性波素子12を囲むように支持基板10a上に環状金属層17bが設けられている。環状金属層17bの側面は圧電基板10bの側面に接している。環状金属層17bの下面は支持基板10aの上面に接している。環状金属層17bと支持基板10aとの界面60は環状金属層17bと圧電基板10bとの界面61より粗い。例えば、界面60の算術平均粗さRaは50nm以上であり、界面61の算術平均粗さRaは10nm程度である。配線14、ビア配線16、金属層17a、端子18および環状金属層17bは、例えば銅層、アルミニウム層または金層等の金属層である。
環状金属層17b上に環状金属層34が設けられている。環状金属層34は、例えば環状金属層17b側からチタン層、ニッケル層および金層である。環状金属層34の1つであるチタン層は環状金属層17bと環状金属層34との密着層である。ニッケル層は封止部30と環状金属層17bとの相互拡散を抑制するバリア層である。金層は封止部30と濡れ性の良い層であり、封止部30を環状金属層34に接合させる。
基板10上に基板20が搭載されている。基板20の下面に弾性波素子22および配線24が設けられている。配線24は例えば銅層、アルミニウム層または金層等の金属層である。基板20はバンプ28を介し基板10にフリップチップ実装(フェースダウン実装)されている。バンプ28は、配線14および24と接合する。バンプ28は、例えば金バンプ、半田バンプまたは銅バンプである。
基板10上に基板20を囲むように封止部30が設けられている。封止部30は、例えば錫を含む半田等の金属層または樹脂等の絶縁層である。封止部30は、環状金属層34に接合されている。基板20の上面および封止部30の上面に平板状のリッド36が設けられている。リッド36は例えばコバール板等の金属板または絶縁板である。リッド36および封止部30を覆うように保護膜38が設けられている。保護膜38はニッケル膜等の金属膜または絶縁膜である。
弾性波素子12は空隙26を介し基板20に対向している。弾性波素子22は空隙26を介し圧電基板10bに対向している。弾性波素子12および22は、封止部30、基板10、基板20およびリッド36により封止される。バンプ28は空隙26に囲まれている。端子18はビア配線16および配線14を介し弾性波素子12と電気的に接続され、さらに、バンプ28および配線24を介し弾性波素子22に電気的に接続されている。
支持基板10aの厚さは例えば50μmから200μmである。圧電基板10bの厚さは例えば0.5μmから20μmであり、例えば弾性波の波長以下である。金属層17aの幅は例えば30μmから60μmである。環状金属層17bの幅は、例えば25μmから100μmである。ビア配線16の幅は例えば20μmから50μmである。バンプ28の厚さは例えば10μmから20μmである。基板20の厚さは例えば50μmから200μmである。
図2(a)は、実施例1における弾性波素子12の平面図、図2(b)は弾性波素子22の断面図である。図2(a)に示すように、弾性波素子12は弾性表面波共振器である。基板10の圧電基板10b上にIDT(Interdigital Transducer)40と反射器42が形成されている。IDT40は、互いに対向する1対の櫛型電極40aを有する。櫛型電極40aは、複数の電極指40bと複数の電極指40bを接続するバスバー40cとを有する。反射器42は、IDT40の両側に設けられている。IDT40が圧電基板10bに弾性表面波を励振する。弾性波の波長は一対の櫛型電極40aの一方の櫛型電極40aの電極指40bのピッチにほぼ等しい。すなわち、弾性波の波長は一対の櫛型電極40aの電極指40bのピッチの2倍にほぼ等しい。IDT40および反射器42は例えばアルミニウム膜、銅膜またはモリブデン膜により形成される。圧電基板10b上にIDT40および反射器42を覆うように保護膜または温度補償膜が設けられていてもよい。
図2(b)に示すように、弾性波素子22は圧電薄膜共振器である。基板20上に圧電膜46が設けられている。圧電膜46を挟むように下部電極44および上部電極48が設けられている。下部電極44と基板20との間に空隙45が形成されている。圧電膜46の少なくとも一部を挟み下部電極44と上部電極48とが対向する領域が共振領域47である。共振領域47において、下部電極44および上部電極48は圧電膜46内に、厚み縦振動モードの弾性波を励振する。基板20は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極44および上部電極48は例えばルテニウム膜等の金属膜である。圧電膜46は例えば窒化アルミニウム膜である。空隙45の代わりに弾性波を反射する音響反射膜が設けられていてもよい。
弾性波素子12および22は、弾性波を励振する電極を含む。このため、弾性波を制限しないように、弾性波素子12および22は空隙26に覆われている。
[実施例1の製造方法]
図3(a)から図4(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図である。図3(a)に示すように、支持基板10aの上面に圧電基板10bの下面を例えば表面活性化法を用い常温接合する。支持基板10aと圧電基板10bとは数nmのアモルファス層等を介し直接接合されていてもよいし、絶縁層を介し間接的に接合されていてもよい。
図3(b)に示すように、圧電基板10bを例えばエッチングにより除去し開口15aおよび15bを形成する。開口15aおよび15bの下面は粗面である。図3(c)に示すように、開口15a内の支持基板10aの上面に例えばレーザ光を照射しビア15cを形成する。図3(d)に示すように、支持基板10aおよび圧電基板10b上にシード層31aを例えばスパッタリング法を用い形成する。シード層31aは、例えば銅層である。
図4(a)に示すように、シード層31a上に金属層31を例えばめっき法を用い形成する。金属層31は例えば銅層である。図4(a)以降では、シード層31aの図示を省略する。図4(b)に示すように、圧電基板10bの表面が露出するように金属層31の上面を例えばCMP(Chemical Mechanical Polishing)法を用い平坦化する。これにより、ビア配線16、金属層17aおよび環状金属層17bが形成される。金属層17aおよび環状金属層17bと支持基板10aとの界面60の表面粗さは、金属層17aおよび環状金属層17bと圧電基板10bとの界面61より大きい。
図4(c)に示すように、圧電基板10b上に弾性波素子12を形成する。圧電基板10bおよび金属層17a上に配線14を形成する。環状金属層17b上に環状金属層34を形成する。図4(d)に示すように、基板10上にバンプ28を介し基板20をフリップチップ実装する。これにより、弾性波素子12と22とは空隙26を挟み対向する。
その後、基板20を囲むように、例えば錫銀半田からなる封止部30を形成する。封止部30は環状金属層34と接合する。封止部30および基板20上にリッド36を設ける。リッド36は設けられてなくてもよい。支持基板10aの下面をCMP法等を用い研磨する。これにより、ビア配線16が支持基板10aの下面に露出する。ビア配線16に接触する端子18を形成する。基板10を切断する。これにより、弾性波デバイスが個片化される。封止部30およびリッド36を囲む保護膜38を形成する。これにより、図1(a)および図1(b)の弾性波デバイスが製造される。
図3(a)から図4(d)における弾性波デバイスの製造方法において、界面61を粗面とせず界面60を粗面とする方法を説明する。以下の説明では、図3(a)から図4(d)における開口15aおよび15bを開口15、金属層17aおよび環状金属層17bを金属層17として説明する。
[界面60を粗面とする方法例1]
図5(a)から図5(d)は、実施例1において界面60を粗面とする方法例1を示す断面図である。図5(a)に示すように、図3(a)の工程を行った後、エッチング法を用い圧電基板10bに開口15を形成する。支持基板10aの上面の算術平均粗さRaは例えば10nm以下である。このとき、支持基板10aの上面もエッチングされる。例えば支持基板10aの上面は圧電基板10bの厚さの5%から50%程度エッチングされる。例えば圧電基板10bおよび支持基板10aがそれぞれタンタル酸リチウム基板およびサファイア基板のとき、圧電基板10bの厚さを0.6μmとすると支持基板10aの上面は約0.3μmエッチングされ、圧電基板10bの厚さを10μmとすると支持基板10aの上面は約3μmエッチングされる。
図5(b)に示すように、圧電基板10b上および開口15内にマスク層62を形成する。マスク層62は例えばフォトレジストである。支持基板10aの上面に形成されたマスク層62には複数の開口63が設けられ、圧電基板10bの側面に形成されたマスク層62には開口63は設けられていない。
図5(c)に示すように、マスク層62をマスクに支持基板10aをエッチングする。これにより、開口15内の支持基板10aの上面に複数の凹部25aおよび複数の凸部25bが形成される。凹部25aの深さは例えば0.2μmから5.0μmである。マスク層62を除去する。これにより、図3(b)のような支持基板10aの上面が粗面であり、圧電基板10bの側面が粗面でない開口15が形成される。
図5(d)に示すように、図3(c)から図4(b)の工程を行い、開口15内に金属層17を埋め込む。これにより、金属層17と支持基板10aとの界面60は粗面となり、金属層17と圧電基板10bとの界面61は粗面とならない。粗面とする方法例1では、凹部25aおよび凸部25bの配置を任意に設定できる。また、エッチング条件および開口15の平面形状を適宜設定することで、凹部25aの立体形状を例えば円錐形状、多角推形状、円柱形状、多角形状または半球状に適宜設定できる。
[界面60を粗面とする方法例2]
図6(a)および図6(b)は、実施例1において界面60を粗面とする方法例2を示す断面図である。図6(a)に示すように、図5(a)の工程後、圧電基板10b上および開口15内にマスク層62を形成する。マスク層62は開口15内の支持基板10aの上面がほぼ全て露出する開口63を有する。図6(b)に示すように、サンドブラスト法を用い開口63内の支持基板10aの上面を粗面化する。マスク層62を除去する。これにより、支持基板10aの上面に複数の凹部25aおよび複数の凸部25bが形成される。その後、図5(d)の工程を行う。粗面とする方法例2では、不規則な凹部25aおよび凸部25bを形成できる。
[界面60を粗面とする方法例3]
図7(a)および図8(d)は、実施例1において界面60を粗面とする方法例3を示す断面図である。図7(a)に示すように、図5(a)の工程後、圧電基板10b上および開口15内にマスク層64を形成する。マスク層64は例えば金属層である。図7(b)に示すように、マスク層64上に開口63を有するマスク層62を形成する。マスク層62は例えばフォトレジストである。マスク層62をマスクにマスク層64をエッチングしマスク層64に開口63を形成する。
図7(c)に示すように、マスク層62をマスクに開口15内の支持基板10aの上面をエッチングする。これにより、支持基板10aの上面に凹部25aが形成される。図7(d)に示すように、マスク層62を除去する。
図8(a)に示すように、マスク層64上にマスク層66を形成する。マスク層66は例えばフォトレジストである。図8(b)に示すように、マスク層66に開口67を形成する。開口67は開口15の底面のほぼ全面に形成される。
図8(c)に示すように、マスク層66をマスクにマスク層64および支持基板10aをエッチングする。このとき、マスク層64と支持基板10aのエッチング速度を同程度とする。これにより、エッチングの初期はマスク層64の開口63内の支持基板10aがエッチングされる。その後、開口63以外のマスク層64がエッチングされるとマスク層64下の支持基板10aがエッチングされる。これにより、支持基板10aの上面には凹部25aを有する凹部25cが形成され、凹部25c内に凸部25bが形成される。
図8(d)に示すように、マスク層66および64を除去する。その後、図5(d)の工程を行う。粗面とする方法例3では、2段の凹部25aおよび25cを形成できるため、界面60の粗さをより大きくできる。
[界面60を粗面とする方法例4]
図9(a)から図10(b)は、実施例1において界面60を粗面とする方法例4を示す断面図である。図9(a)に示すように、図3(a)において、上面が粗面の支持基板10aを準備する。支持基板10aの上面には凹部25aおよび凸部25bが形成されている。
図9(b)に示すように、支持基板10a上に中間層13を形成する。中間層13は、例えば酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜または窒化アルミニウム膜等の絶縁膜、または金属膜であり、例えばCVD法、スパッタリング法または真空蒸着法を用い形成する。中間層13の上面には支持基板10aの上面の凹部25aおよび凸部25bに対応する凹凸が形成される。
図9(c)に示すように、中間層13の上面を例えばCMP法を用い平坦化する。中間層13の最小膜厚を例えば1μm以下とする。図9(d)に示すように、中間層13上に圧電基板10bを接合する。接合には例えば表面活性化法を用いる。
図10(a)に示すように、圧電基板10bおよび中間層13をエッチングし開口15を形成する。このとき、圧電基板10bおよび中間層13のエッチング速度に対し支持基板10aのエッチング速度が十分小さいエッチング媒体を選択する。これにより、開口15内の底面に支持基板10a上面の凹部25aおよび凸部25bが露出する。
図10(b)に示すように、図5(d)の工程を行う。これにより、金属層17と支持基板10aとの間の界面60に凹部25aおよび凸部25bが設けられる。金属層17と圧電基板10bとの間の界面61はほぼ平坦面となる。粗面とする方法例4では、金属層17が設けられていない支持基板10aと圧電基板10bとの間にも粗面が形成される。
図11(a)から図11(d)は、比較例における金属層付近の断面図である。図11(a)および図11(b)は、比較例1における断面図であり、図11(c)および図11(d)は、比較例2における断面図である。
[比較例1]
図11(a)に示すように、比較例1では、金属層17と支持基板10aとの界面60および金属層17と圧電基板10bとの界面61は平坦面である。図11(b)に示すように、基板20を実装する工程等の熱処理工程において熱応力が加わると界面60において金属層17が支持基板10aから剥がれ、空隙54が形成されることがある。
例えば支持基板10aをサファイア基板、圧電基板10bをタンタル酸リチウム基板および金属層17を銅層とする。サファイアの線膨張係数は7.0ppm/℃、タンタル酸リチウムの線膨張係数はX軸方位、Y軸方位およびZ軸方位においてそれぞれ16.1ppm/℃、9.5ppm/℃および10.4ppm/℃、銅の線膨張係数は17.7ppm/℃である。このように、金属層17の線膨張係数は支持基板10aの線膨張係数より大きく、圧電基板10bの線膨張係数は金属層17の線膨張係数と支持基板10aの線膨張係数の間である。このため、金属層17と支持基板10aとの間の密着性が低いと、金属層17が支持基板10aから剥がれる。
[比較例2]
図11(c)に示すように、金属層17と支持基板10aとの密着性を改善するため、界面60および61を粗面とする。図11(d)に示すように、これにより、熱処理工程において金属層17が支持基板10aから剥がれることを抑制できる。しかし、圧電基板10bにクラック56が形成されることがある。
界面60および61を粗面とすると、金属層17の剥がれを抑制できる。しかし、金属層17、圧電基板10bおよび支持基板10aに熱応力が加わる。サファイア、タンタル酸リチウムおよび銅のビッカース硬さはそれぞれ2300、500〜800および46である。金属層17は粘性があるためクラックが生じにくい。圧電基板10bの硬度は支持基板10aの硬度より小さい。このため、熱応力が加わると圧電基板10bにクラック56が生じる。
[実施例1の効果]
図12(a)および図12(b)は、実施例1における金属層付近の断面図である。図12(a)に示すように、実施例1では、金属層17と支持基板10aとの界面60は粗面であり、金属層17と圧電基板10bとの界面61は平坦面である。図12(b)に示すように、熱処理工程において、界面60が粗面であるため、比較例1のような金属層17の剥がれを抑制できる。また、金属層17と圧電基板10bとの界面61が平坦面である。このため、金属層17と圧電基板10bとの密着性が低い。矢印57のように熱応力が加わると、界面61において金属層17と圧電基板10bとがずれる。このため、圧電基板10bに加わる応力が緩和される。よって、比較例2のようなクラック56を抑制できる。
実施例1によれば、金属層17は、支持基板10a上の圧電基板10bが設けられていない領域に設けられており、支持基板10aの上面と圧電基板10bの側面に接する。金属層17と支持基板10aとの間の界面60の表面粗さは金属層17と圧電基板10bの側面との界面の表面粗さより大きい。これにより、比較例1のような金属層17の剥がれおよび比較例2のような圧電基板10bのクラックを抑制できる。よって、圧電基板10bの劣化を抑制することができる。
界面60の算術平均粗さRaは50nm以上が好ましく、100nm以上がより好ましく、300nm以上がより好ましい。これにより、界面60における金属層17の剥がれを抑制できる。界面61の算術平均粗さRaは50nmより小さいことが好ましく、20nm以下がより好ましい。これにより、圧電基板10bの劣化を抑制できる。界面60の算術平均粗さRaは界面61の算術平均粗さRaの2倍以上が好ましく、5倍以上がより好ましく、10倍以上がさらに好ましい。
金属層17の線膨張係数は圧電基板10bの線膨張係数より大きく、圧電基板10bの線膨張係数は支持基板10aの線膨張係数より大きい。金属層17の線膨張係数は例えば支持基板10aの線膨張係数の1.5倍以上または2倍以上である。この場合、比較例1のような金属層17の剥がれが生じ易い。よって、界面60を粗面とすることで、金属層17の剥がれを抑制できる。
支持基板10aのビッカース硬さは圧電基板10bのビッカース硬さより大きい。支持基板10aのビッカース硬さは例えば圧電基板10bのビッカース硬さの1.5倍以上または2倍以上である。この場合、比較例2のような圧電基板10bの劣化が生じ易い。よって、界面61を平坦面とすることで、圧電基板10bの劣化を抑制できる。
界面61は界面60に対し、金属層17の下面(支持基板10a側の面)幅が金属層17の上面(支持基板10aと反対側の面)の幅より小さくなるように傾斜する。すなわち、金属層17の断面を見たとき、圧電基板10bと金属層17との界面は、金属層17の幅が支持基板10a側に向かって狭くなるように傾斜する。これにより、界面61に応力が加わると界面61において金属層17と圧電基板10bとがずれるため、圧電基板10bに加わる応力を緩和できる。金属層17の上面と金属層17の側面の内角θ1は、80°以下が好ましく、70°以下がより好ましい。内角θ1は、30°以上が好ましい。
金属層17は、弾性波素子12を囲むように設けられた環状金属層17bを含む。この場合、環状金属層17bが圧電基板10bを囲むため、圧電基板10bに応力が加わり圧電基板10bが劣化しやすい。よって、界面60を粗面とし界面61を平坦面とすることが好ましい。
基板20(チップ)は圧電基板10b上に圧電基板10bと空隙26を挟み対向するように搭載されている。封止部30は基板20を囲み環状金属層17bと接合し、弾性波素子12を空隙26に封止する。この場合、封止部30の熱応力が圧電基板10bおよび支持基板10aに加わるため、環状金属層17bの剥がれおよび圧電基板10bの劣化が生じやすい。よって、界面60を粗面とし界面61を平坦面とすることが好ましい。特に、封止部30が金属層の場合、圧電基板10bおよび支持基板10aに熱応力が加わりやすい。例えば封止部30が錫を含む半田(例えば錫半田、錫銀半田、錫銀銅半田)では、線膨張係数は30ppm/℃と環状金属層17bより大きい。よって、界面60を粗面とし界面61を平坦面とすることが好ましい。
金属層17は、ビア配線16と接続し、周囲を圧電基板10bの側面に囲まれる金属層17a(島状金属層)を含む。これにより、金属層17aの剥がれおよび圧電基板10bの劣化を抑制できる。
図13は、実施例2に係る弾性波デバイスの断面図である。図13に示すように、実施例2では、環状金属層17bと支持基板10aとの界面60に密着層32が設けられている。環状金属層17bと圧電基板10bとの界面61には密着層32は設けられていない。金属層17aと支持基板10aとの界面60およびビア配線16と支持基板10aとの界面に密着層32が設けられている。金属層17aと圧電基板10bとの界面61には密着層32は設けられていない。
密着層32の厚さは、例えば数nmから数μmであり、例えば10nmから1μmである。密着層32は、例えばチタン、窒化チタン、チタンタングステン、タンタル、窒化タンタル、ルテニウム、チタン合金、タンタル合金およびルテニウム合金の単層または積層膜である。その他の構成は実施例1と同じであり説明を省略する。
図14(a)から図15(b)は、実施例2における密着層の形成方法を示す断面図である。図14(a)に示すように、実施例の図5(a)の工程を行い、圧電基板10bに開口15を形成する。図14(b)に示すように、図6(a)の工程を行い、開口15内の支持基板10aの上面はほぼ全て露出するような開口63を有するマスク層62を形成する。図14(c)に示すように、開口63内の支持基板10a上およびマスク層62上に密着層32およびシード層31aを形成する。
図15(a)に示すように、マスク層62を除去する。これにより、マスク層62上に形成された密着層32およびシード層31aが除去される。開口15内の支持基板10aの上面に密着層32およびシード層31aが形成され、圧電基板10bの側面には密着層32およびシード層31aは形成されない。図15(b)に示すように、図4(a)および図4(b)の工程を行う。これにより、開口15内に金属層17が形成される。シード層31aの図示を省略する。
実施例2によれば、金属層17は圧電基板10bの側面に接する。金属層17と支持基板10aとの密着性を向上させる密着層32は、金属層17と支持基板10aとの間に金属層17と支持基板10aとに接して設けられている。これにより、実施例1と同様に、金属層17と支持基板10aとの密着性が向上するため、金属層17の剥がれを抑制できる。金属層17と圧電基板10bとは密着性が低いため、界面61に応力が加わっても、圧電基板10bに加わる応力を緩和できる。よって、クラック等の圧電基板10bの劣化を抑制できる。実施例1において、界面60に密着層32を設け界面61に密着層32を設けなくてもよい。
図16は、実施例3に係る弾性波デバイスの断面図である。図16に示すように、基板20は設けられていない。環状金属層17b上に封止部30が設けられている。封止部30上にリッド36が設けられている。リッド36および封止部30の表面に保護膜38が設けられている。封止部30およびリッド36は空隙26に弾性波素子12を封止する。その他の構成は実施例1と同じであり説明を省略する。
実施例3のように、基板20は設けられていなくてもよい。実施例2においても基板20を設けなくてもよい。
実施例1および2では、弾性波素子22として圧電薄膜共振器の例を説明したが、弾性波素子22は弾性表面波共振器でもよい。基板20の下面に設けられる機能素子として弾性波素子22の例を説明したが、機能素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはMEMS(Micro Electro Mechanical Systems)素子でもよい。
実施例4は、フィルタおよびデュプレクサの例である。図17(a)は、実施例4に係るフィルタの回路図である。図17(a)に示すように、入力端子T1と出力端子T2との間に、1または複数の直列共振器S1からS4が直列に接続されている。入力端子T1と出力端子T2との間に、1または複数の並列共振器P1からP4が並列に接続されている。実施例4のフィルタを実施例1から3の弾性波素子12および/または22で形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタでもよい。
図17(b)は、実施例4の変形例1に係るデュプレクサの回路図である。図17(b)に示すように、共通端子Antと送信端子Txとの間に送信フィルタ50が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ52が接続されている。送信フィルタ50は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ52は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ50および受信フィルタ52の少なくとも一方を実施例4のフィルタとすることができる。また、送信フィルタ50を弾性波素子12で形成し、受信フィルタ52を弾性波素子22で形成してもよい。
マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10a 支持基板
10b 圧電基板
12、22 弾性波素子
14、24 配線
15 開口
16 ビア配線
17、17a 金属層
17b、34 環状金属層
18 端子
20 基板
25a 凹部
25b 凸部
26 空隙
28 バンプ
30 封止部
32 密着層
36 リッド
50 送信フィルタ
52 受信フィルタ
60、61 界面

Claims (10)

  1. 支持基板と、
    前記支持基板上に直接または間接的に接合された圧電基板と、
    前記圧電基板上に設けられた弾性波素子と、
    前記支持基板上の前記圧電基板が設けられていない領域に設けられ前記支持基板と前記圧電基板の側面とに接し、前記支持基板との間の界面の表面粗さは前記圧電基板の側面との界面の表面粗さより大きい金属層と、
    を備える弾性波デバイス。
  2. 支持基板と、
    前記支持基板上に直接または間接的に接合された圧電基板と、
    前記圧電基板上に設けられた弾性波素子と、
    前記支持基板上の前記圧電基板が設けられていない領域に設けられ前記支持基板に接合し、前記圧電基板の側面に接する金属層と、
    前記金属層と前記支持基板との間に前記金属層と前記支持基板と接して設けられ、前記金属層と前記支持基板との間の密着性を向上させる密着層と、
    を備える弾性波デバイス。
  3. 前記金属層の線膨張係数は前記圧電基板の線膨張係数より大きく、前記圧電基板の線膨張係数は前記支持基板の線膨張係数より大きい請求項1または2に記載の弾性波デバイス。
  4. 前記支持基板のビッカース硬さは前記圧電基板のビッカース硬さより大きい請求項1から3のいずれか一項に記載の弾性波デバイス。
  5. 前記金属層の断面を見たとき、前記圧電基板と前記金属層との界面は、前記金属層の幅が前記支持基板側に向かって狭くなるように傾斜する請求項1から4のいずれか一項に記載の弾性波デバイス。
  6. 前記金属層は、前記弾性波素子を囲むように設けられた環状金属層を含む請求項1から5のいずれか一項に記載の弾性波デバイス。
  7. 前記圧電基板上に前記圧電基板と空隙を挟み搭載されたチップと、
    前記チップを囲み前記環状金属層と接合し、前記弾性波素子を前記空隙に封止する封止部と、
    を備える請求項6に記載の弾性波デバイス。
  8. 前記支持基板を貫通するビア配線を備え、
    前記金属層は、前記ビア配線と接続し、周囲を前記圧電基板の側面に囲まれる請求項1から7のいずれか一項に記載の弾性波デバイス。
  9. 請求項1から8のいずれか一項に記載の弾性波デバイスを含むフィルタ。
  10. 請求項9に記載のフィルタを含むマルチプレクサ。
JP2019076622A 2019-04-12 2019-04-12 弾性波デバイス、フィルタおよびマルチプレクサ Active JP7340348B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019076622A JP7340348B2 (ja) 2019-04-12 2019-04-12 弾性波デバイス、フィルタおよびマルチプレクサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019076622A JP7340348B2 (ja) 2019-04-12 2019-04-12 弾性波デバイス、フィルタおよびマルチプレクサ

Publications (2)

Publication Number Publication Date
JP2020174332A true JP2020174332A (ja) 2020-10-22
JP7340348B2 JP7340348B2 (ja) 2023-09-07

Family

ID=72831872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019076622A Active JP7340348B2 (ja) 2019-04-12 2019-04-12 弾性波デバイス、フィルタおよびマルチプレクサ

Country Status (1)

Country Link
JP (1) JP7340348B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038042A1 (ja) * 2021-09-08 2023-03-16 株式会社村田製作所 弾性波装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130341A (ja) * 2003-10-27 2005-05-19 Murata Mfg Co Ltd 圧電部品及びその製造方法、通信装置
JP2016100729A (ja) * 2014-11-20 2016-05-30 太陽誘電株式会社 弾性波デバイスの製造方法
JP2016208413A (ja) * 2015-04-27 2016-12-08 太陽誘電株式会社 弾性波デバイス
JP2017147708A (ja) * 2016-02-19 2017-08-24 太陽誘電株式会社 弾性波デバイス
JP2017169139A (ja) * 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス
JP2017208629A (ja) * 2016-05-17 2017-11-24 株式会社村田製作所 弾性波装置
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
JP2018085490A (ja) * 2016-11-25 2018-05-31 太陽誘電株式会社 電子部品およびその製造方法
JP2019021998A (ja) * 2017-07-12 2019-02-07 太陽誘電株式会社 電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130341A (ja) * 2003-10-27 2005-05-19 Murata Mfg Co Ltd 圧電部品及びその製造方法、通信装置
JP2016100729A (ja) * 2014-11-20 2016-05-30 太陽誘電株式会社 弾性波デバイスの製造方法
JP2016208413A (ja) * 2015-04-27 2016-12-08 太陽誘電株式会社 弾性波デバイス
JP2017147708A (ja) * 2016-02-19 2017-08-24 太陽誘電株式会社 弾性波デバイス
JP2017169139A (ja) * 2016-03-17 2017-09-21 太陽誘電株式会社 弾性波デバイス
JP2017208629A (ja) * 2016-05-17 2017-11-24 株式会社村田製作所 弾性波装置
WO2017212742A1 (ja) * 2016-06-09 2017-12-14 株式会社村田製作所 弾性波装置
JP2018085490A (ja) * 2016-11-25 2018-05-31 太陽誘電株式会社 電子部品およびその製造方法
JP2019021998A (ja) * 2017-07-12 2019-02-07 太陽誘電株式会社 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023038042A1 (ja) * 2021-09-08 2023-03-16 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
JP7340348B2 (ja) 2023-09-07

Similar Documents

Publication Publication Date Title
JP6934324B2 (ja) 弾性波デバイス
JP6509147B2 (ja) 電子デバイス
JP6315716B2 (ja) 弾性波デバイス
JP6556663B2 (ja) 弾性波デバイス
JP4587732B2 (ja) 弾性表面波装置
US9831850B2 (en) Acoustic wave device with a piezoelectric substrate that is not located in some regions
JP7370146B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP6934340B2 (ja) 電子部品
JP6653646B2 (ja) 電子部品およびその製造方法
KR20180059353A (ko) 전자 부품 및 그 제조 방법
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
JP7340344B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2016201780A (ja) 弾性波デバイス
US20220416757A1 (en) Acoustic wave device, filter and multiplexer
JP7426196B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ及びマルチプレクサ
JP7340348B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2020191597A (ja) 弾性波デバイスおよびその製造方法
JP7373301B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7406341B2 (ja) 電子部品、フィルタおよびマルチプレクサ
JP7406331B2 (ja) 電子デバイス、モジュールおよびウエハ
JP2021034746A (ja) 電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP2019036784A (ja) 電子部品およびその製造方法
JP2022102099A (ja) 電子部品
JP2022167077A (ja) 電子部品
JP2022137818A (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230828

R150 Certificate of patent or registration of utility model

Ref document number: 7340348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150