JP2020166058A - 表示装置 - Google Patents

Abstract

【課題】生体情報を好適に検出することができる表示装置を提供する。【解決手段】表示装置は、基板と、基板に設けられた複数の画素と、複数の画素の各々に設けられた複数の第１無機発光素子及び複数の第２無機発光素子と、を有し、第１無機発光素子は、可視光領域の第１光を出射し、第２無機発光素子は、赤外光領域の第２光を出射する。第１無機発光素子及び第２無機発光素子は、それぞれアノード端子とカソード端子とを有し、複数の第２無機発光素子のうち、第２光を出射する光源用の第２無機発光素子のアノード端子には、第１電位が供給され、カソード端子には、第１電位よりも低い電位を有する第２電位が供給される。複数の第２無機発光素子のうち、照射された第２光に応じた信号を出力する検出用の第２無機発光素子のアノード端子には、第２電位が供給され、カソード端子には、第１電位が供給される。【選択図】図３

Description

本発明は、表示装置に関する。

近年、表示素子として微小サイズの発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いたディスプレイが注目されている（例えば、特許文献１参照）。複数の発光ダイオードは、アレイ基板（特許文献１ではドライババックプレーン）に接続され、アレイ基板は、発光ダイオードを駆動するための画素回路（特許文献１では電子制御回路）を備える。

特表２０１７−５２９５５７号公報

発光ダイオードを用いたディスプレイにおいて、指等の被検出体の近接に関する情報（例えば、ホバー検出）や、個人認証のための生体情報（例えば、指紋検出、静脈パターン検出）等の各種情報を検出するセンサを備えることが望まれている。しかし、発光ダイオードからの可視光領域の光を生体情報の検出に利用した場合、被検出体の種類によっては、生体情報の検出が困難になる可能性がある。

本発明は、生体情報を好適に検出することができる表示装置を提供することを目的とする。

本発明の一態様の表示装置は、基板と、前記基板に設けられた複数の画素と、複数の前記画素の各々に設けられた複数の第１無機発光素子及び複数の第２無機発光素子と、を有し、前記第１無機発光素子は、可視光領域の第１光を照射し、前記第２無機発光素子は、赤外光領域の第２光を照射する。

図１は、第１実施形態に係る表示装置を模式的に示す平面図である。 図２は、複数の画素を含む画素群を示す平面図である。 図３は、複数の画素群を示す平面図である。 図４は、第１発光素子を駆動する画素回路を示す回路図である。 図５は、光源用の第２発光素子を駆動する画素回路を示す回路図である。 図６は、検出用の第２発光素子を駆動する画素回路を示す回路図である。 図７は、図１のＶＩＩ−ＶＩＩ’断面図である。 図８は、複数の画素及びカソード電極を示す平面図である。 図９は、第２実施形態に係る表示装置において、第２無機発光素子を駆動する画素回路を示す回路図である。 図１０は、第１検出モードと第２検出モードを説明するための説明図である。 図１１は、第２検出モードの複数の第２発光素子の配列を示す平面図である。 図１２は、第１検出モードの検出期間と、第２検出モードの検出期間との関係の一例を説明するための説明図である。 図１３は、第３実施形態に係る表示装置を示す断面図である。 図１４は、第４実施形態に係る表示装置を示す断面図である。 図１５は、第５実施形態に係る表示装置の、複数の画素群を示す平面図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す平面図である。図１に示すように、表示装置１は、アレイ基板２と、画素群Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Integrated Circuit）２１０と、カソード配線１４と、を含む。アレイ基板２は、各画素群Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板２は、基板１０、複数のトランジスタ、複数の容量及び各種配線等を有する。

図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素群Ｐｉｘと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、複数の画素群Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。

複数の画素群Ｐｉｘは、基板１０の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。本明細書において、第１方向Ｄｘ及び第２方向Ｄｙは、基板１０の表面に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板１０の法線方向に対応する。なお、以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。

駆動回路１２は、基板１０の周辺領域ＧＡに設けられる。駆動回路１２は、駆動ＩＣ２１０からの各種制御信号に基づいて複数のゲート線（例えば、発光制御走査線ＢＧ、リセット制御走査線ＲＧ、初期化制御走査線ＩＧ及び書込制御走査線ＳＧ（図４参照））を駆動する回路である。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素群Ｐｉｘを選択する。

駆動ＩＣ２１０は、表示装置１の表示を制御する回路である。駆動ＩＣ２１０は、基板１０の周辺領域ＧＡにＣＯＧ（Chip On Glass）として実装される。これに限定されず、駆動ＩＣ２１０は、基板１０の周辺領域ＧＡに接続された配線基板の上にＣＯＦ（Chip On Film）として実装されてもよい。なお、配線基板は、例えば、フレキシブルプリント基板、又は、リジット基板である。

カソード配線１４は、基板１０の周辺領域ＧＡに設けられる。カソード配線１４は、表示領域ＡＡの複数の画素群Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。複数の発光素子５のカソードは、共通のカソード配線１４に電気的に接続され、固定電位（例えば、グランド電位）が供給される。より具体的には、発光素子５のカソード端子５３（図７参照）は、カソード電極２２を介して、カソード配線１４に接続される。なお、カソード配線１４は、一部にスリットを有し、基板１０上において、２つの異なる配線で形成されてもよい。

図２は、複数の画素を含む画素群を示す平面図である。図２に示すように、１つの画素群Ｐｉｘは、複数の画素２０を含む。例えば、画素群Ｐｉｘは、第１画素２０Ｒと、第２画素２０Ｇと、第３画素２０Ｂと、を有する。第１画素２０Ｒは、第１色としての原色の赤色を表示する。第２画素２０Ｇは、第２色としての原色の緑色を表示する。第３画素２０Ｂは、第３色としての原色の青色を表示する。以下において、第１画素２０Ｒと、第２画素２０Ｇと、第３画素２０Ｂとをそれぞれ区別する必要がない場合、画素２０という。

画素２０は、それぞれ第１発光素子５ＶＬと、アノード電極２１と、を有する。さらに、１つの画素群Ｐｉｘは、第２発光素子５ＩＲを有する。第１発光素子５ＶＬは、可視光領域の第１光を出射する。第１光の波長領域は、例えば、３８０ｎｍ以上７８０ｎｍ以下程度である。第２発光素子５ＩＲ、赤外光領域の第２光を出射する。第２光の波長領域は、例えば、８００ｎｍ以上９５０ｎｍ以下程度である。なお、以下の説明において、第１発光素子５ＶＬ及び第２発光素子５ＩＲを区別して説明する必要がない場合には、単に発光素子５と表す。また、第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂは、それぞれ第１発光素子５ＶＬ−Ｒ、第１発光素子５ＶＬ−Ｇ、第１発光素子５ＶＬ−Ｂが配置される。なお、以下の説明において、第１発光素子５ＶＬ−Ｒ、第１発光素子５ＶＬ−Ｇ、第１発光素子５ＶＬ−Ｂを区別して説明する必要がない場合には、単に第１発光素子５ＶＬと表す。

表示装置１は、第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂにおいて、第１発光素子５ＶＬ−Ｒ、５ＶＬ−Ｇ、５ＶＬ−Ｂごとに異なる光（例えば、赤色、緑色、青色の光）を出射することで画像を表示する。また、表示装置１は、第２発光素子５ＩＲから出射された第２光に基づいて、指Ｆｉｎや掌等の被検出体の生体情報を検出することができる。生体情報は、例えば、指紋、指Ｆｉｎや掌の血管像（静脈パターン）、脈波、脈拍、血中酸素濃度等である。

発光素子５は、複数の画素群Ｐｉｘの各々に設けられる。発光素子５は、平面視で、数μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Light Emitting Diode）チップであり、一般的には、一つのチップサイズが１００μｍ以上の素子がミニＬＥＤ（ｍｉｎｉＬＥＤ）であり、数μｍ以上１００μｍ未満のサイズの素子がマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）である。本発明ではいずれのサイズのＬＥＤも用いることができ、表示装置１の画面サイズ（一画素の大きさ）に応じて使い分ければよい。各画素にマイクロＬＥＤを備える表示装置１は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、発光素子５の大きさを限定するものではない。

図２に示すように、１つの画素群Ｐｉｘにおいて、第１画素２０Ｒと第２発光素子５ＩＲは第１方向Ｄｘで並ぶ。また、第１画素２０Ｒと第３画素２０Ｂは第２方向Ｄｙで並ぶ。第２画素２０Ｇと第２発光素子５ＩＲは第２方向Ｄｙで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。なお、複数の第１発光素子５ＶＬは、４色以上の異なる光を出射してもよい。また、複数の画素２０及び第２発光素子５ＩＲの配置は、図２に示す構成に限定されない。例えば、第２発光素子５ＩＲは第２画素２０Ｇ又は第３画素２０Ｂと第１方向Ｄｘに隣り合っていてもよい。また、第１画素２０Ｒ、第２画素２０Ｇ、第３画素２０Ｂ及び第２発光素子５ＩＲが、この順で第１方向Ｄｘに繰り返し配列されてもよい。

図３は、複数の画素群を示す平面図である。図３に示すように、複数の画素群Ｐｉｘは、マトリクス状に配列される。複数の第２発光素子５ＩＲは、光源用の第２発光素子５ＩＲ−Ｌと、検出用の第２発光素子５ＩＲ−Ｓと、を有する。光源用の第２発光素子５ＩＲ−Ｌと検出用の第２発光素子５ＩＲ−Ｓとは、同一の構造を有し、例えば、ｐｎ接合ダイオード構造又はｐｉｎ接合ダイオード構造である。光源用の第２発光素子５ＩＲ−Ｌは、順バイアス駆動されることで、第２光を出射する。検出用の第２発光素子５ＩＲ−Ｓは、逆バイアス駆動されることで、照射された第２光に応じた信号を出力する。

複数の画素群Ｐｉｘ−１、Ｐｉｘ−３、Ｐｉｘ−５、Ｐｉｘ−７、Ｐｉｘ−９は、光源用の第２発光素子５ＩＲ−Ｌを有する。複数の画素群Ｐｉｘ−２、Ｐｉｘ−４、Ｐｉｘ−６、Ｐｉｘ−８は、検出用の第２発光素子５ＩＲ−Ｓを有する。つまり、光源用の第２発光素子５ＩＲ−Ｌを有する画素群Ｐｉｘと、検出用の第２発光素子５ＩＲ−Ｓを有する画素群Ｐｉｘとは、第１方向Ｄｘ及び第２方向Ｄｙに交互に配列される。

このような構成により、光源用の第２発光素子５ＩＲ−Ｌから出射された赤外光領域の第２光は、指Ｆｉｎ等の表面又は内部で反射する。検出用の第２発光素子５ＩＲ−Ｓは、反射された第２光を検出することで、指紋や静脈パターンなどの生体情報を検出することができる。光源用の第２発光素子５ＩＲ−Ｌの数と、検出用の第２発光素子５ＩＲ−Ｓの数とは、１対１の関係で配置される。このため、表示装置１は、検出の高精細化を図ることができる。

なお、光源用の第２発光素子５ＩＲ−Ｌ及び検出用の第２発光素子５ＩＲ−Ｓの配置は、図３に示す例に限定されない。１つの光源用の第２発光素子５ＩＲ−Ｌに対して複数の検出用の第２発光素子５ＩＲ−Ｓが設けられていてもよいし、１つの検出用の第２発光素子５ＩＲ−Ｓに対して複数の光源用の第２発光素子５ＩＲ−Ｌが設けられていてもよい。また、複数の画素群Ｐｉｘのうち、第２発光素子５ＩＲを有さない画素群Ｐｉｘがあってもよい。

図４は、第１発光素子を駆動する画素回路を示す回路図である。図４に示す画素回路ＰＩＣは、第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂのそれぞれに設けられる。画素回路ＰＩＣは、基板１０に設けられ、駆動信号（電流）を第１発光素子５ＶＬに供給する回路である。なお、図４において、画素回路ＰＩＣについての説明は、第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂのそれぞれが有する画素回路ＰＩＣに適用できる。

図４に示すように、画素回路ＰＩＣは、第１発光素子５ＶＬと、５つのトランジスタと、２つの容量と、を含む。具体的には、画素回路ＰＩＣは、発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、リセットトランジスタＲＳＴ及び駆動トランジスタＤＲＴを含む。一部のトランジスタは、隣接する複数の画素２０で共有されていてもよい。

画素回路ＰＩＣが有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。

発光制御走査線ＢＧは、発光制御トランジスタＢＣＴのゲートに接続される。初期化制御走査線ＩＧは、初期化トランジスタＩＳＴのゲートに接続される。書込制御走査線ＳＧは、書込トランジスタＳＳＴのゲートに接続される。リセット制御走査線ＲＧは、リセットトランジスタＲＳＴのゲートに接続される。

発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧは、それぞれ、周辺領域ＧＡに設けられた駆動回路１２（図１参照）に接続される。駆動回路１２は、発光制御走査線ＢＧ、初期化制御走査線ＩＧ、書込制御走査線ＳＧ及びリセット制御走査線ＲＧに、それぞれ、発光制御信号Ｖｂｇ、初期化制御信号Ｖｉｇ、書込制御信号Ｖｓｇ及びリセット制御信号Ｖｒｇを供給する。

駆動ＩＣ２１０（図１参照）は、第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂのそれぞれの画素回路ＰＩＣに、時分割で映像信号Ｖｓｉｇを供給する。第１画素２０Ｒ、第２画素２０Ｇ及び第３画素２０Ｂの各列と、駆動ＩＣ２１０との間には、マルチプレクサ等のスイッチ回路が設けられる。映像信号Ｖｓｉｇは、映像信号線Ｌ２を介して書込トランジスタＳＳＴに供給される。また、駆動ＩＣ２１０は、リセット信号線Ｌ３を介して、リセット電源電位ＶｒｓｔをリセットトランジスタＲＳＴに供給する。駆動ＩＣ２１０は、初期化信号線Ｌ４を介して、初期化電位Ｖｉｎｉを初期化トランジスタＩＳＴに供給する。

発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、及びリセットトランジスタＲＳＴは、２ノード間の導通と非導通とを選択するスイッチング素子として機能する。駆動トランジスタＤＲＴは、ゲートとドレインとの間の電圧に応じて、第１発光素子５ＶＬに流れる電流を制御する電流制御素子として機能する。

第１発光素子５ＶＬのカソード（カソード端子５３−ＶＬ）は、カソード電源線Ｌ１０−ＶＬに接続される。また、第１発光素子５ＶＬのアノード（アノード端子５２−ＶＬ）は、駆動トランジスタＤＲＴ及び発光制御トランジスタＢＣＴを介してアノード電源線Ｌ１−ＶＬ（第１電源線）に接続される。アノード電源線Ｌ１−ＶＬには、アノード電源電位ＰＶＤＤ−ＶＬが供給される。カソード電源線Ｌ１０−ＶＬには、カソード電源電位ＰＶＳＳ−ＶＬが供給される。アノード電源電位ＰＶＤＤ−ＶＬは、カソード電源電位ＰＶＳＳ−ＶＬよりも高い電位である。カソード電源線Ｌ１０−ＶＬは、カソード配線１４を含む。

また、画素回路ＰＩＣは、容量Ｃｓ１及び容量Ｃｓ２を含む。容量Ｃｓ１は、駆動トランジスタＤＲＴのゲートとソースとの間に形成される保持容量である。容量Ｃｓ２は、駆動トランジスタＤＲＴのソース及び第１発光素子５ＶＬのアノードと、カソード電源線Ｌ１０−ＶＬとの間に形成される付加容量である。

表示装置１は、１行目の画素２０から最終行の画素２０まで駆動を行い１フレーム分の画像を表示するフレーム期間を実行する。

リセット期間では、発光制御走査線ＢＧ及びリセット制御走査線ＲＧの電位に応じて、発光制御トランジスタＢＣＴがオフ（非導通状態）となり、リセットトランジスタＲＳＴがオン（導通状態）となる。これにより、駆動トランジスタＤＲＴのソースがリセット電源電位Ｖｒｓｔに固定される。リセット電源電位Ｖｒｓｔは、リセット電源電位Ｖｒｓｔとカソード電源電位ＰＶＳＳとの電位差が、第１発光素子５ＶＬが発光を開始する電位差よりも小さい電位である。

次に、初期化制御走査線ＩＧの電位に応じて、初期化トランジスタＩＳＴは、オンとなる。初期化トランジスタＩＳＴを介して駆動トランジスタＤＲＴのゲートが初期化電位Ｖｉｎｉに固定される。また、駆動回路１２は、発光制御トランジスタＢＣＴをオンとし、リセットトランジスタＲＳＴをオフとする。駆動トランジスタＤＲＴは、ソース電位が（Ｖｉｎｉ−Ｖｔｈ）になるとオフになり、各画素２０ごとの駆動トランジスタＤＲＴのしきい値電圧Ｖｔｈのばらつきがオフセットされる。

次に、映像信号書込動作期間では、発光制御トランジスタＢＣＴがオフになり、初期化トランジスタＩＳＴがオフになり、書込トランジスタＳＳＴがオンになる。映像信号Ｖｓｉｇが駆動トランジスタＤＲＴのゲートに入力される。

次に、発光動作期間では、発光制御トランジスタＢＣＴがオンになり、書込トランジスタＳＳＴがオフになる。アノード電源線Ｌ１−ＶＬから、発光制御トランジスタＢＣＴを介して駆動トランジスタＤＲＴにアノード電源電位ＰＶＤＤが供給される。駆動トランジスタＤＲＴは、ゲートソース間の電圧に応じた電流を、第１発光素子５ＶＬに供給する。第１発光素子５ＶＬは、この電流に応じた輝度で発光する。

なお、上述した図５に示す画素回路ＰＩＣの構成はあくまで一例であり、適宜変更することができる。例えば１つの画素２０での配線の数及びトランジスタの数は異なっていてもよい。

図５は、光源用の第２発光素子を駆動する画素回路を示す回路図である。図５に示すように、画素回路ＰＩＣ−ＩＲＬは、アノード電源線Ｌ１−ＩＲＬ、カソード電源線Ｌ１０−ＩＲＬ及び電流制御回路５５を有する。光源用の第２発光素子５ＩＲ−Ｌのアノード端子５２−ＩＲＬには、アノード電源線Ｌ１−ＩＲＬを介してアノード電源電位ＰＶＤＤ−ＩＲＬ（第１電位）が供給される。光源用の第２発光素子５ＩＲ−Ｌのカソード端子５３−ＩＲＬには、カソード電源線Ｌ１０−ＩＲＬを介してカソード電源電位ＰＶＳＳ−ＩＲＬ（第２電位）が供給される。これにより、光源用の第２発光素子５ＩＲ−Ｌは、順バイアス駆動される。

アノード電源線Ｌ１−ＩＲＬには、電流制御回路５５が接続されている。電流制御回路５５は、光源用の第２発光素子５ＩＲ−Ｌに供給される駆動信号（電流）を制御するための回路である。電流制御回路５５は、例えば、図４に示す画素回路ＰＩＣと同様に複数のトランジスタを備えた回路構成を採用することができる。ただし、電流制御回路５５には、映像信号Ｖｓｉｇに換えて、検出制御用の信号が供給される。第２発光素子５ＩＲ−Ｌは、赤外光の第２光を出射し、画像表示用の第１光を出射しない。また、光源用の第２発光素子５ＩＲ−Ｌに供給されるアノード電源電位ＰＶＤＤ−ＩＲＬ及びカソード電源電位ＰＶＳＳ−ＩＲＬは、それぞれ、図４に示す画素回路ＰＩＣにおけるアノード電源電位ＰＶＤＤ−ＶＬ及びカソード電源電位ＰＶＳＳ−ＶＬと共通の電位であってもよいし、異なる電位であってもよい。言い換えると、第２発光素子５ＩＲ−Ｌに接続されるアノード電源線Ｌ１−ＩＲＬは、第１発光素子５ＶＬに接続されるアノード電源線Ｌ１−ＶＬと異なる配線であっても良い。また、第２発光素子５ＩＲ−Ｌに接続されるカソード電源線Ｌ１０−ＩＲＬは、第１発光素子５ＶＬに接続されるカソード電源線Ｌ１０−ＶＬと異なる配線であっても良い。

図６は、検出用の第２発光素子を駆動する画素回路を示す回路図である。図６に示すように、画素回路ＰＩＣ−ＩＲＳは、アノード電源線Ｌ１−ＩＲＳ、カソード電源線Ｌ１０−ＩＲＳ、第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４、容量Ｃａ及び信号出力線Ｌｏｕｔを有する。検出用の第２発光素子５ＩＲ−Ｓのアノード端子５２−ＩＲＳには、カソード電源線Ｌ１０−ＩＲＳを介してカソード電源電位ＰＶＳＳ−ＩＲＳ（第２電位）が供給される。検出用の第２発光素子５ＩＲ−Ｓのカソード端子５３−ＩＲＳには、アノード電源線Ｌ１−ＩＲＳを介してアノード電源電位ＰＶＤＤ−ＩＲＳ（第１電位）が供給される。これにより、検出用の第２発光素子５ＩＲ−Ｓは、逆バイアス駆動される。

容量Ｃａには、基準電位ＶＲが供給される。駆動ＩＣ２１０からの制御信号に基づいて、第３スイッチ素子ＳＷ３がオン、第４スイッチ素子ＳＷ４がオフになると、検出用の第２発光素子５ＩＲＳと容量Ｃａとが接続される。これにより、照射された第２光に応じた電流が第２発光素子５ＩＲ−Ｓから容量Ｃａに流れる。この結果、容量Ｃａに電荷が蓄積される。

駆動ＩＣ２１０からの制御信号に基づいて、第３スイッチ素子ＳＷ３がオフ、第４スイッチ素子ＳＷ４がオンになると、容量Ｃａと信号出力線Ｌｏｕｔとが接続される。容量Ｃａに蓄積された電荷に応じて、信号出力線Ｌｏｕｔに電流が流れる。表示装置１は、信号出力線Ｌｏｕｔに接続される検出回路５６を有する。検出回路５６は、それぞれの検出用の第２発光素子５ＩＲ−Ｓに照射される第２光の光量に応じた信号を検出する回路である。検出回路５６は、駆動ＩＣ２１０に含まれていてもよいし、基板１０に接続された配線基板に設けられたＩＣに含まれていてもよい。

なお、検出用の第２発光素子５ＩＲ−Ｓに供給されるアノード電源電位ＰＶＤＤ−ＩＲＳ及びカソード電源電位ＰＶＳＳ−ＩＲＳは、それぞれ、図４に示す画素回路ＰＩＣにおけるアノード電源電位ＰＶＤＤ−ＶＬ及びカソード電源電位ＰＶＳＳ−ＶＬと共通の電位であってもよいし、異なる電位であってもよい。また、第１発光素子５ＶＬのカソード端子５３−ＶＬと検出用の第２発光素子５ＩＲ−Ｓのカソード端子５３−ＩＲＳとが、共通のカソード電極２２−ＶＬに接続された場合、検出用の第２発光素子５ＩＲ−Ｓのカソード端子５３−ＩＲＳに、第１電位として、図４に示すカソード電源電位ＰＶＳＳ−ＶＬが供給される。この場合、検出用の第２発光素子５ＩＲ−Ｓのアノード端子５２−ＩＲＳには、第２電位として、カソード電源電位ＰＶＳＳ−ＶＬよりも低い電位が供給されればよい。言い換えると、第２発光素子５ＩＲ−Ｓに接続されるアノード電源線Ｌ１−ＩＲＳは、第１発光素子５ＶＬに接続されるアノード電源線Ｌ１−ＶＬと異なる配線であっても良い。また、第２発光素子５ＩＲ−Ｓに接続されるカソード電源線Ｌ１０−ＩＲＳは、第１発光素子５ＶＬに接続されるカソード電源線Ｌ１０−ＶＬと異なる配線であっても良い。

次に、表示装置１の断面構成について説明する。図７は、図１のＶＩＩ−ＶＩＩ’断面図である。図７に示すように、表示装置１において、発光素子５は、アレイ基板２の上に設けられる。図７では、第１発光素子５ＶＬ−Ｒ及び光源用の第２発光素子５ＩＲ−Ｌの断面構成を示しているが、第１発光素子５ＶＬ−Ｒについての説明は、第１発光素子５ＶＬ−Ｇ、５ＶＬ−Ｂにも適用できる。

アレイ基板２は、基板１０、アノード電極２１、対向電極２４、接続電極２４ａ、各種トランジスタ、各種配線及び各種絶縁膜を有する。基板１０は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板が用いられる。なお、アノード電極２１は、アノード電極２１−ＶＬ、アノード電極２１−ＩＲＬ、アノード電極２１−ＩＲＳを含み、以下の説明において、特に区別する必要が無い場合は、単にアノード電極２１と記載する。また、アノード電極２１−ＩＲＬと、アノード電極２１−ＩＲＳとを区別する必要が無い場合は、単に第２発光素子ＩＲに接続されるアノード電極２１−ＩＲと記載する。

なお、本明細書において、基板１０の表面に垂直な方向において、基板１０から発光素子５に向かう方向を「上側」又は単に「上」とする。また、発光素子５から基板１０に向かう方向を「下側」又は単に「下」とする。また、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

基板１０の上にアンダーコート膜３１が設けられる。アンダーコート膜３１、絶縁膜３２から絶縁膜３４及び絶縁膜３６、３７は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）等である。

駆動トランジスタＤＲＴは、アンダーコート膜３１の上に設けられる。なお、図６では、複数のトランジスタのうち、駆動トランジスタＤＲＴ及び書込トランジスタＳＳＴを示しているが、画素回路ＰＩＣに含まれる発光制御トランジスタＢＣＴ、初期化トランジスタＩＳＴ及びリセットトランジスタＲＳＴも、駆動トランジスタＤＲＴと同様の積層構造を有する。また、光源用の第２発光素子５ＩＲ−Ｌに接続された電流制御回路５５に含まれる駆動トランジスタＤＲＴ−ＩＲＬも、第１発光素子５ＶＬ−Ｒに接続された駆動トランジスタＤＲＴと同様の構成である。さらに、第２発光素子５ＩＲに接続されるスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４も、第１発光素子５ＶＬに接続された駆動トランジスタＤＲＴと同様の構成である。また、周辺領域ＧＡには、駆動回路１２に含まれるトランジスタＴｒが設けられている。なお、以下の説明において、第１発光素子５ＶＬの駆動トランジスタＤＲＴ−ＩＶと光源用の第２発光素子５ＩＲ−Ｌの駆動トランジスタＤＲＴ−ＶＬを区別して説明する必要がない場合には、単に駆動トランジスタＤＲＴと表す。

駆動トランジスタＤＲＴは、半導体層２５、第１ゲート電極２６、第２ゲート電極２７、ソース電極２８及びドレイン電極２９を有する。第１ゲート電極２６は、アンダーコート膜３１の上に設けられる。絶縁膜３２は、第１ゲート電極２６を覆ってアンダーコート膜３１の上に設けられる。半導体層２５は、絶縁膜３２の上に設けられる。半導体層２５は、例えば、ポリシリコンが用いられる。ただし、半導体層２５は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン等であってもよい。

絶縁膜３３は、半導体層２５を覆って絶縁膜３２の上に設けられる。第２ゲート電極２７は、絶縁膜３３の上に設けられる。半導体層２５において、第１ゲート電極２６と第２ゲート電極２７とに挟まれた部分にチャネル領域２５ａが設けられる。なお、駆動トランジスタＤＲＴとして、ｎ型ＴＦＴのみ示しているが、ｐ型ＴＦＴを同時に形成しても良い。

また、第２ゲート電極２７と同層に第１配線２７ａが設けられる。第１ゲート電極２６、第２ゲート電極２７及び第１配線２７ａは、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金膜で構成されている。駆動トランジスタＤＲＴは、第１ゲート電極２６及び第２ゲート電極２７が設けられたデュアルゲート構造である。ただし、これに限定されず、駆動トランジスタＤＲＴは、第１ゲート電極２６のみが設けられたボトムゲート構造でもよく、第２ゲート電極２７のみが設けられたトップゲート構造でもよい。

ソース電極２８及びドレイン電極２９は、絶縁膜３３、３４に設けられたコンタクトホールを介して、半導体層２５に接続される。ソース電極２８及びドレイン電極２９は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。

絶縁膜３４を介して対向する第１配線２７ａとソース電極２８とで、容量Ｃｓ１が形成される。また、容量Ｃｓ１は、絶縁膜３２を介して対向する半導体層２５と第１配線２７ａとで形成される容量も含む。

なお、図７では、画素回路ＰＩＣ、画素回路ＰＩＶ−ＩＲＬ、及び、画素回路ＰＩＣ−ＩＲＳに含まれる複数のトランジスタのうち駆動トランジスタＤＲＴの構成について説明したが、書込トランジスタＳＳＴ等の画素回路ＰＩＣ等に含まれるトランジスタ及び周辺領域ＧＡに設けられたトランジスタＴｒも駆動トランジスタＤＲＴと同様の断面構成であり、詳細な説明は省略する。

絶縁膜３５は、駆動トランジスタＤＲＴを覆って絶縁膜３４の上に設けられる。絶縁膜３５は、感光性アクリル等の有機材料が用いられる。絶縁膜３５は、平坦化膜であり、駆動トランジスタＤＲＴや各種配線により形成される凹凸を平坦化することができる。

絶縁膜３５の上に、対向電極２４、絶縁膜３６、アノード電極２１、絶縁膜３７の順に積層される。対向電極２４は、例えばＩＴＯ（Indium Tin Oxide）等の透光性を有する導電性材料で構成される。対向電極２４と同層に接続電極２４ａが設けられる。接続電極２４ａは、コンタクトホールの底部でソース電極２８と接続される。

アノード電極２１は、絶縁膜３６に設けられたコンタクトホールを介して接続電極２４ａ及びソース電極２８と電気的に接続される。これにより、アノード電極２１は、駆動トランジスタＤＲＴと電気的に接続される。アノード電極２１は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）の積層構造としている。なお、アノード電極２１は、モリブデン、チタンのいずれか１つ以上を含む金属若しくは合金、又は、透光性導電材料であってもよい。

絶縁膜３６を介して対向するアノード電極２１と対向電極２４との間に容量Ｃｓ２が形成される。絶縁膜３７は、アノード電極２１の周縁部を覆っており、隣り合う画素２０のアノード電極２１を絶縁する。

絶縁膜３７は、アノード電極２１と重なる位置に、発光素子５を実装するための開口を有する。絶縁膜３７の開口の大きさは、発光素子５の実装工程における実装ズレ量等を考慮し、発光素子５よりも大きい面積の開口とする。なお、アノード端子５２は、アノード端子５２−ＶＬ、アノード端子５２−ＩＲＬ、アノード端子５２−ＩＲＳを含み、以下の説明において、特に区別する必要が無い場合は、単にアノード端子５２と記載する。なお、アノード端子５２−ＩＲＬとアノード端子５２−ＩＲＳとを区別する必要が無い場合は、単にアノード端子５２−ＩＲと記載する。また、カソード端子５３は、カソード端子５３−ＶＬ、カソード端子５３−ＩＲＬ、カソード端子５３−ＩＲＳを含み、以下の説明において、特に区別する必要が無い場合は、単にカソード端子５３と記載する。なお、カソード端子５３−ＩＲＬとカソード端子５３ＩＲＳとを区別する必要が無い場合は、単にアノード端子５３−ＩＲと記載する。

第１発光素子５ＶＬは、アノード端子５２−ＶＬがアノード電極２１−ＶＬに接するように実装される。アノード電極２１−ＶＬは、第１発光素子５ＶＬのアノード端子５２−ＶＬにアノード電源電位ＰＶＤＤ−ＶＬを供給する。また、光源用の第２発光素子５ＩＲ−Ｌ及び検出用の第２発光素子５ＩＲ−Ｓも、アノード端子５２−ＩＲＬ、５２−ＩＲＳがアノード電極２１−ＩＲＬ、−ＩＲＳにそれぞれ接するように実装される。検出用の第２発光素子５ＩＲ−Ｓは、光源用の第２発光素子５ＩＲ−Ｌと逆向きに実装されてもよい。つまり、カソード端子５３がアノード電極２１に接するように実装されて、逆バイアス駆動されてもよい。

発光素子５は、半導体層５１、アノード端子５２及びカソード端子５３を有する。半導体層５１は、ｎ型クラッド層、活性層及びｐ型クラッド層が積層された構成を採用することができる。半導体層５１は、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）あるいはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）あるいはガリウムヒ素リン（ＧａＡｓＰ）、ガリウムヒ素（ＧａＡｓ）等の化合物半導体が用いられる。半導体層５１は、第１発光素子５ＶＬ及び第２発光素子５ＩＲごとに異なる材料が用いられてもよい。また、活性層として、高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が採用されてもよい。

複数の発光素子５の間に素子絶縁膜３８が設けられる。素子絶縁膜３８は樹脂材料で形成される。素子絶縁膜３８は、少なくとも発光素子５の側面を覆っており、発光素子５のカソード端子５３の上には、素子絶縁膜３８が設けられていない。素子絶縁膜３８の上面と、カソード端子５３の上面とが同一面を形成するように、素子絶縁膜３８は平坦に形成される。ただし、素子絶縁膜３８の上面の位置は、カソード端子５３の上面の位置と異なっていてもよい。

カソード電極２２は、複数の発光素子５及び素子絶縁膜３８を覆って、複数の発光素子５に電気的に接続される。より具体的には、カソード電極２２は、素子絶縁膜３８の上面と、第１発光素子５ＶＬ及び第２発光素子５ＩＲのカソード端子５３の上面とに亘って設けられる。カソード電極２２は、例えばＩＴＯ等の透光性を有する導電性材料が用いられる。これにより、発光素子５からの出射光を効率よく外部に取り出すことができる。なお、検出用の第２発光素子５ＩＲ−Ｓでは、アノード端子５２−ＩＲＳにカソード電極２２−ＩＲＳが接続され、カソード端子５３−ＩＲＳにアノード電極２１−ＩＲＳが接続されてもよい。なお、カソード電極２２は、カソード電極２２−ＶＬ、カソード電極２２−ＩＲＬ、カソード電極２２−ＩＲＳを含み、以下の説明において、特に区別する必要が無い場合は、単にカソード電極２２と記載する。また、カソード電極２２−ＩＲＬと、カソード電極２２−ＩＲＳとを区別する必要が無い場合は、単に第２発光素子ＩＲに接続されるカソード電極２２−ＩＲと記載する。カソード電極２２は、絶縁層を介して積層された複数の導電層からなり、カソード電極２２−ＶＬとカソード電極ＩＲＬは異なる導電層で形成され、電気的に絶縁されていても良い。

カソード電極２２は、表示領域ＡＡの外側に設けられたコンタクトホールＨ１１を介して、アレイ基板２側に設けられたカソード配線１４と接続される。具体的には、コンタクトホールＨ１１は、素子絶縁膜３８及び絶縁膜３５に設けられ、コンタクトホールＨ１１の底面にカソード配線１４が設けられる。カソード配線１４は、絶縁膜３４の上に設けられる。つまり、カソード配線１４は、ソース電極２８、ドレイン電極２９と同層に設けられ、同じ材料で形成される。カソード電極２２は、表示領域ＡＡから周辺領域ＧＡまで連続して設けられ、コンタクトホールＨ１１の底部でカソード配線１４と接続される。

カソード電極２２の上に黒色部材２３が設けられている。黒色部材２３は、例えばアノード電極２１よりも光の反射率が小さい材料で構成された低反射膜である。黒色部材２３は、黒色に着色された樹脂材料や、カーボン又は薄膜干渉により黒色を呈する金属又は金属酸化物が用いられる。

黒色部材２３には、第１発光素子５ＶＬと重なる領域に第２開口ＯＰ２が設けられる。つまり、第２開口ＯＰ２において、第１発光素子５ＶＬの上側では、カソード電極２２と接着層８５とが接している。第２開口ＯＰ２の周辺の部分では、カソード電極２２の上に設けられた黒色部材２３と、接着層８５とが接している。第１発光素子５ＶＬから出射された光は、第２開口ＯＰ２を通って表示面側に進行し、表示画像として表示される。

また、第１発光素子５ＶＬから側方又は下側に向けて出射された光は、アレイ基板２の各種配線で反射される。アレイ基板２で反射された光は、黒色部材２３により遮蔽され、表示面側に反射光が出射することを抑制できる。また、表示面から入射する外光は、黒色部材２３により吸収され、アレイ基板２への侵入が抑制される。これにより、反射光が観察者に視認されることを抑制できる。このため、表示装置１は、画素２０間の光の混色や、意図しない不要な光が表示面から出射することを抑制することができるので、表示画像の品位の低下を抑制することができる。

第２発光素子５ＩＲと重なる領域では、カソード電極２２に第１開口ＯＰ１が設けられ、黒色部材２３に第２開口ＯＰ２が設けられる。第２開口ＯＰ２は、第１開口ＯＰ１と重なる領域に設けられる。カソード電極２２は、カソード端子５３の周縁部分に接続される。接着層８５は、第１開口ＯＰ１及び第２開口ＯＰ２により形成される段差に沿って設けられ、第２発光素子５ＩＲの上側では、カソード端子５３と接着層８５とが接している。

このような構成により、光源用の第２発光素子５ＩＲ−Ｌから出射された赤外光領域の第２光は、カソード電極２２及び黒色部材２３を介さずに、第１開口ＯＰ１及び第２開口ＯＰ２を通って表示面側に進行する。また、指Ｆｉｎ等で反射された第２光は、第１開口ＯＰ１及び第２開口ＯＰ２を通って検出用の第２発光素子５ＩＲ−Ｓに入射する。これにより、赤外光領域の第２光が、ＩＴＯ等で形成されるカソード電極２２を通って光源用の第２発光素子５ＩＲ−Ｌから出射される場合に比べて、指Ｆｉｎに入射する第２光の強度の低下を抑制できる。又は、検出用の第２発光素子５ＩＲ−Ｓにおいて、カソード電極２２を通って第２光が入射する場合に比べて、検出用の第２発光素子５ＩＲ−Ｓに入射する第２光の強度の低下を抑制できる。

カソード電極２２及び黒色部材２３の上には、接着層８５を介して円偏光板７が設けられる。言い換えると、基板１０に垂直な方向で、複数の発光素子５は、基板１０と円偏光板７との間に設けられる。円偏光板７は、例えば、直線偏光板と、直線偏光板の一方の面側に設けられる１／４位相差板（１／４波長板ともいう）と、を備える。直線偏光板よりも１／４位相差板の方が、基板１０に近い位置に設けられる。

例えば、外光（入射光）は直線偏光板を通過することにより、直線偏光に変更される。直線偏光は１／４位相差板を通過することにより、円偏光に変更される。円偏光は、検出電極Ｒｘやアレイ基板２の配線で反射して、入射光と逆回りの円偏光（反射光）になる。反射光は、再び１／４位相差板を通過することにより、入射時と直交した直線偏光となり、直線偏光板に吸収される。これにより、表示装置１では、外光の反射が抑制される。

図８は、複数の画素及びカソード電極を示す平面図である。なお、図８では、黒色部材２３に斜線を付けて示している。図８に示すように、黒色部材２３は、隣り合う複数の画素２０の間に亘って連続して設けられる。第２開口ＯＰ２が設けられた領域に、第１発光素子５ＶＬ−Ｒ、５ＶＬ−Ｇ、５ＶＬ−Ｂ及び第２発光素子５ＩＲがそれぞれ設けられる。平面視での第２開口ＯＰ２の面積は、各発光素子５の面積よりも大きい。平面視での第２開口ＯＰ２の面積は、少なくとも各発光素子５の上面の面積よりも大きい。

また、第２発光素子５ＩＲと重なる領域において、平面視での第２開口ＯＰ２の面積は、カソード電極２２の第１開口ＯＰ１の面積よりも大きい。言い換えると、第２開口ＯＰ２の第１方向Ｄｘの幅は、第１開口ＯＰ１の第１方向Ｄｘの幅よりも大きい。また、第２開口ＯＰ２の第２方向Ｄｙの幅は、第１開口ＯＰ１の第２方向Ｄｙの幅よりも大きい。

このような構成により、光源用の第２発光素子５ＩＲ−Ｌから出射された第２光の取り出し効率を向上させることができる。また、指Ｆｉｎで反射された第２光が、複数の検出用の第２発光素子５ＩＲ−Ｓごとに分離されて入射するので、画素２０間のクロストークを抑制することができる。よって、表示装置１は、検出の高精細化を図ることができる。

なお、表示装置１の構成は、適宜変更することができる。例えば、図７、図８に示すカソード電極２２の第１開口ＯＰ１が設けられず、第２発光素子５ＩＲの上面にも連続してカソード電極２２が設けられていてもよい。

以上説明したように、表示装置１は、基板１０と、複数の画素群Ｐｉｘ（画素）と、複数の画素群Ｐｉｘの各々に設けられた複数の第１発光素子５ＶＬ（第１無機発光素子）及び複数の第２発光素子５ＩＲ（第２無機発光素子）と、を有する。第１発光素子５ＶＬ及び第２発光素子５ＩＲは、それぞれアノード端子５２とカソード端子５３とを有する。第１発光素子ＶＬは、可視光領域の第１光を出射し、第２発光素子５ＩＲは、赤外光領域の第２光を出射する。

これによれば、表示装置１は、第２発光素子５ＩＲから赤外光領域の第２光を出射することで、第２光に基づいて生体情報の検出を行うことができる。画像の表示を行う複数の第１発光素子５ＶＬとは別に第２発光素子５ＩＲが設けられており、赤外光領域の第２光は、観察者に視認されないので、表示装置１は、生体情報の検出による表示画像の品位の低下を抑制できる。

また、表示装置１は、第２発光素子５ＩＲから出射された第２光に加え、第１発光素子５ＶＬから出射された可視光の第１光を、生体情報の検出の検出に用いてもよい。例えば、表示装置１は、指紋の検出の際に第１光を照射し、静脈パターンの検出の際に第２光を照射することができる。これにより、表示装置１は、適切に種々の生体情報を検出することができる。

（第２実施形態）
図９は、第２実施形態に係る表示装置において、第２無機発光素子を駆動する画素回路を示す回路図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

第１実施形態では、複数の第２発光素子５ＩＲについて、画素群Ｐｉｘごとに駆動を異ならせる場合を説明した。つまり、第１実施形態では、光源用の第２発光素子５ＩＲ−Ｌと検出用の第２発光素子５ＩＲ−Ｓとを画素群Ｐｉｘごとに配置する場合を説明した。これに限定されず、第２実施形態に係る表示装置１Ａでは、１つの第２発光素子５ＩＲについて、時分割で駆動を異ならせることができる。

図９に示すように、画素回路ＰＩＣ−ＩＲは、アノード電源線Ｌ１−ＩＲ、カソード電源線Ｌ１０−ＩＲ、電源線切り換え回路５７及び検出切り換え回路５８を有する。電源線切り換え回路５７は、第１スイッチ素子ＳＷ１と、第２スイッチ素子ＳＷ２とを有する。アノード電源線Ｌ１−ＩＲは、第２発光素子５ＩＲにアノード電源電位ＰＶＤＤ−ＩＲ（第１電位）を供給する。カソード電源線Ｌ１０−ＩＲは、第２発光素子５ＩＲにカソード電源電位ＰＶＳＳ−ＩＲ（第２電位）を供給する。第１スイッチ素子ＳＷ１は、アノード電源線Ｌ１−ＩＲ及びカソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのアノード端子５２との接続を切り換える。第２スイッチ素子ＳＷ２は、アノード電源線Ｌ１−ＩＲ及びカソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのカソード端子５３−ＩＲとの接続を切り換える。なお、検出切り換え回路５８の第３スイッチ素子ＳＷ３、第４スイッチ素子ＳＷ４及び容量Ｃａの構成は、図６に示す画素回路ＰＩＣ−ＩＲと同様である。

第２発光素子５ＩＲを光源として用いる場合には、第１スイッチ素子ＳＷ１は、駆動ＩＣ２１０からの制御信号に基づいて、アノード電源線Ｌ１−ＩＲと、第２発光素子５ＩＲのアノード端子５２−ＩＲとを接続状態とする。言い換えると、第１スイッチ素子ＳＷ１は、カソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのアノード端子５２−ＩＲとを非接続状態とする。

また、第２スイッチ素子ＳＷ２は、駆動ＩＣ２１０からの制御信号に基づいて、カソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのカソード端子５３−ＩＲとを接続状態とする。言い換えると、第２スイッチ素子ＳＷ２は、アノード電源線Ｌ１−ＩＲと、第２発光素子５ＩＲのカソード端子５３−ＩＲとを非接続状態とする。

これにより、第２発光素子５ＩＲは、アノード端子５２−ＩＲにアノード電源電位ＰＶＤＤ−ＩＲ（第１電位）が供給され、カソード端子５３−ＩＲにカソード電源電位ＰＶＳＳ−ＩＲ（第２電位）が供給される。すなわち、第２発光素子５ＩＲは、順バイアス駆動されて、電流制御回路５５を介して駆動信号（電流）が供給される。第２発光素子５ＩＲは、電流制御回路５５から供給された電流により第２光を出射する。

この場合、検出切り換え回路５８の第３スイッチ素子ＳＷ３はオフとなり、第２発光素子５ＩＲからの電流は、容量Ｃａ及び検出回路５６には流れない。これにより、第２発光素子５ＩＲは、光源用の第２発光素子５ＩＲ−Ｌとして動作する。

第２発光素子５ＩＲを検出用センサとして用いる場合には、第１スイッチ素子ＳＷ１は、駆動ＩＣ２１０からの制御信号に基づいて、カソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのアノード端子５２−ＩＲとを接続状態とする。言い換えると、第１スイッチ素子ＳＷ１は、アノード電源線Ｌ１−ＩＲと、第２発光素子５ＩＲのアノード端子５２−ＩＲとを非接続状態とする。

また、第２スイッチ素子ＳＷ２は、駆動ＩＣ２１０からの制御信号に基づいて、アノード電源線Ｌ１−ＩＲと、第２発光素子５ＩＲのカソード端子５３−ＩＲとを接続状態とする。言い換えると、第２スイッチ素子ＳＷ２は、カソード電源線Ｌ１０−ＩＲと、第２発光素子５ＩＲのカソード端子５３−ＩＲとを非接続状態とする。

これにより、第２発光素子５ＩＲは、カソード端子５３−ＩＲにアノード電源電位ＰＶＤＤ−ＩＲ（第１電位）が供給され、アノード端子５２−ＩＲにカソード電源電位ＰＶＳＳ−ＩＲ（第２電位）が供給される。すなわち、第２発光素子５ＩＲは、逆バイアス駆動されて、照射された第２光に応じた電流を検出切り換え回路５８に出力する。検出切り換え回路５８は、上述した動作により、第２発光素子５ＩＲからの電流を検出回路５６に出力する。これにより、第２発光素子５ＩＲは、検出用の第２発光素子５ＩＲ−Ｓとして動作する。

第２実施形態に係る表示装置１Ａは、画素回路ＰＩＣ−ＩＲの第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２の動作により、単一の第２発光素子５ＩＲを、時分割で光源用の第２発光素子５ＩＲ−Ｌと検出用の第２発光素子５ＩＲ−Ｓとに切り換えることができる。

図１０は、第１検出モードと第２検出モードを説明するための説明図である。図１１は、第２検出モードの複数の第２発光素子の配列を示す平面図である。図１０に示すように、表示装置１Ａは、第１検出モードＭ１と、第２検出モードＭ２とを時分割で切り換えて実行することができる。第１検出モードＭ１と、第２検出モードＭ２とで、光源用の第２発光素子５ＩＲ−Ｌ及び検出用の第２発光素子５ＩＲ−Ｓの数が異なる。

第１検出モードＭ１は、表示面に接触又は近接する指Ｆｉｎの生体情報を検出する検出動作である。第１検出モードＭ１では、光源用の第２発光素子５ＩＲ−Ｌから出射された出射光Ｌｉが、表示面に接触又は近接する指Ｆｉｎで反射される。検出用の第２発光素子５ＩＲ−Ｓは、反射光Ｌｒを検出することで、指Ｆｉｎの生体情報を検出することができる。第２検出モードＭ２は、表示面から離れた非接触状態の指Ｆｉｎを検出する検出動作である。第２検出モードＭ２では、光源用の第２発光素子５ＩＲ−Ｌから出射された出射光Ｌｉが、表示面から離れた位置の指Ｆｉｎで反射される。検出用の第２発光素子５ＩＲ−Ｓは、反射光Ｌｒを検出することで、非接触状態の指Ｆｉｎの位置や、ジェスチャーを検出する。第２検出モードＭ２は、ホバー検出とも呼ばれる。

第１検出モードＭ１では、各画素群Ｐｉｘの画素回路ＰＩＣ−ＩＲが各第２発光素子ＩＲを駆動することにより、例えば、図３に示した光源用の第２発光素子５ＩＲ−Ｌ及び検出用の第２発光素子５ＩＲ−Ｓの配置関係となる。図３に示す第１検出モードＭ１では、光源用の第２発光素子５ＩＲ−Ｌと検出用の第２発光素子５ＩＲ−Ｓとが交互に配列される。これにより、表示装置１Ａは、検出用の第２発光素子５ＩＲ−Ｓの配置間隔を小さくすることができ、指紋や静脈パターン等の生体情報を高精細に検出することができる。

第２検出モードＭ２では、各画素群Ｐｉｘの画素回路ＰＩＣ−ＩＲが各第２発光素子ＩＲを駆動することにより、例えば、図１１に示すように、１つの検出用の第２発光素子５ＩＲ−Ｓの周囲を囲んで複数の光源用の第２発光素子５ＩＲ−Ｌが配置される。図１１では、画素群Ｐｉｘ−５が光源用の第２発光素子５ＩＲ−Ｌを有し、画素群Ｐｉｘ−１から画素群Ｐｉｘ−４及び画素群Ｐｉｘ−６から画素群Ｐｉｘ−９が検出用の第２発光素子５ＩＲ−Ｓを有する、つまり、図１１では、１つの光源用の第２発光素子５ＩＲ−Ｌに対して８つの検出用の第２発光素子５ＩＲ−Ｓが設けられる。言い換えると、第２検出モードＭ２において、光源用の第２発光素子５ＩＲ−Ｌの数に対する検出用の第２発光素子５ＩＲ−Ｓの数の割合が、第１検出モードＭ１よりも大きい。

これにより、図１０に示すように、第２検出モードＭ２において、指Ｆｉｎが表示装置１Ａの表示面から離れて位置しており、指Ｆｉｎから反射した反射光Ｌｒの強度が小さい場合であっても、第１検出モードＭ１に比べて多くの検出用の第２発光素子５ＩＲ−Ｓで反射光Ｌｒを検出することができる。これにより、検出用の第２発光素子５ＩＲ−Ｓの検出感度を全体として向上させることができ、良好にホバー検出を行うことができる。

また、表示装置１Ａは、画素群Ｐｉｘごとに光源用の第２発光素子５ＩＲ−Ｌと、検出用の第２発光素子５ＩＲ−Ｓとを切り換えることができる。つまり、図３及び図１１に示す配置関係に限定されず、光源用の第２発光素子５ＩＲ−Ｌと、検出用の第２発光素子５ＩＲ−Ｓとの配置の自由度を向上できる。表示装置１Ａは、検出する各種生体情報に応じて、光源用の第２発光素子５ＩＲ−Ｌと、検出用の第２発光素子５ＩＲ−Ｓとの割合を異ならせてもよい。また、表示装置１Ａは、表示領域ＡＡのうち、指Ｆｉｎと重なる領域において、光源用の第２発光素子５ＩＲ−Ｌと、検出用の第２発光素子５ＩＲ−Ｓと、を駆動させて、指Ｆｉｎと重ならない画素群Ｐｉｘでは、第２発光素子５ＩＲの駆動を停止してもよい。

図１２は、第１検出モードの検出期間と、第２検出モードの検出期間との関係の一例を説明するための説明図である。表示装置１Ａは、第１検出モードＭ１及び第２検出モードＭ２を、時分割でどのように配置してもよい。

例えば、図１２に示すように、表示装置１Ａは、非表示期間ＮＤにおいて、第２検出モードＭ２を繰り返し実行し、フレーム期間１Ｆにおいて、第１検出モードＭ１と第２検出モードＭ２とを交互に実行してもよい。非表示期間ＮＤは、第１発光素子５ＶＬを非点灯状態（ＯＦＦ）とし、画像の表示を停止する期間である。非表示期間ＮＤは、例えば、表示装置１Ａの電源が停止している期間や、所定の期間入力操作がない場合に、表示を停止するスリープモードの期間を含む。

表示装置１Ａは、非表示期間ＮＤにおいて第２検出モードＭ２を実行する。具体的には、表示装置１Ａは、光源用の第２発光素子５ＩＲ−Ｌを点灯し、検出用の第２発光素子５ＩＲ−Ｓからの信号に基づいて、指Ｆｉｎの近接を検出する。指Ｆｉｎが存在しない場合、表示装置１Ａは、非表示期間ＮＤを継続し、指Ｆｉｎが近接状態の場合、表示装置１Ａは、画像の表示を行うフレーム期間１Ｆを実行する。

フレーム期間１Ｆにおいて、表示装置１Ａは、第１発光素子５ＶＬを点灯し画像の表示を行う。光源用の第２発光素子５ＩＲ−Ｌは、赤外光領域の第２光を出射するので、フレーム期間１Ｆと重なる期間に、第１検出モードＭ１及び第２検出モードＭ２の検出を行うことができる。この場合、光源用の第２発光素子５ＩＲ−Ｌから出射された第２光は、観察者に視認されないので、表示画像の品位の低下を抑制できる。

図１２では、フレーム期間１Ｆにおいて、第１検出モードＭ１及び第２検出モードＭ２を交互に実行しているが、これに限定されない。第１検出モードＭ１と第２検出モードＭ２との配置は適宜変更することができる。例えば、表示装置１Ａは、第２検出モードＭ２の検出を所定期間ごとに繰り返し実行し、指Ｆｉｎの近接又は接触が検出された場合に第１検出モードＭ１の検出に移行して生体情報の検出を行ってもよい。

（第３実施形態）
図１３は、第３実施形態に係る表示装置を示す断面図である。図１３に示すように、第３実施形態の表示装置１Ｂにおいて、第２発光素子５ＩＲの上側に集光レンズ８１が設けられる。より具体的には、集光レンズ８１は、カソード電極２２及び黒色部材２３の上側において、第２発光素子５ＩＲのカソード端子５３−ＩＲと重なる領域に設けられ、カソード電極２２の第１開口ＯＰ１及び黒色部材２３の第２開口ＯＰ２を覆って設けられる。集光レンズ８１の下面は、第２開口ＯＰ２の周縁部分で黒色部材２３およびカソード電極２２−ＩＲおよびカソード端子５３−ＩＲに接する。接着層８５は、集光レンズ８１を覆ってカソード電極２２−ＩＲ及び黒色部材２３の上に設けられる。

光源用の第２発光素子５ＩＲ−Ｌから出射された第２光は、集光レンズ８１を通って表示面側に進行する。これにより、光源用の第２発光素子５ＩＲ−Ｌから出射された第２光の拡がりが抑制され、第３方向Ｄｚでの第２光の強度を高めることができる。この結果、第２検出モードＭ２において、光源用の第２発光素子５ＩＲ−Ｌは、離れた位置の指Ｆｉｎまで良好に第２光を照射することができる。

また、第１発光素子５ＶＬの上側であって、第１発光素子５ＶＬと重ならない領域に、構造体８２が設けられる。構造体８２は、第２開口ＯＰ２と重ならない領域で、黒色部材２３の上に設けられる。構造体８２の高さは、集光レンズ８１の高さと同一である。１つの画素群Ｐｉｘにおいて、第２発光素子５ＩＲが設けられた領域と、第１発光素子５ＶＬが設けられた画素２０の領域との高さの差を抑制することができる。これにより、構造体８２を設けることで、集光レンズ８１とカソード電極２２及び黒色部材２３とで形成される段差を緩和することができる。

また、構造体８２は、例えば、黒色に着色された樹脂材料等の黒色部材により構成されていてもよい。この場合、各第１発光素子５ＶＬから出射された第１光のうち、斜め方向に出射される第１光が構造体８２により吸収される。これにより、表示装置１Ｂは、各画素２０の光の混色を抑制することができ、表示画像の品位の低下を抑制することができる。

なお、構造体８２は、集光レンズ８１により形成される段差を緩和することができればよく、平面視での形状、数、配置は特に限定されない。画素２０ごとに複数の構造体８２が配置されていてもよいし、壁状の構造体８２が画素２０を囲むように配置されていてもよい。

（第４実施形態）
図１４は、第４実施形態に係る表示装置を示す断面図である。図１４に示すように、第４実施形態の表示装置１Ｃは、さらに、第２検出装置６を備える。第２検出装置６は、カソード電極２２及び黒色部材２３の上に、接着層８４を介して接着される。また、第２検出装置６の上には、接着層８６を介して円偏光板７が接着される。つまり、第２検出装置６は、第１発光素子５ＶＬ及び第２発光素子５ＩＲの上側に設けられ、第３方向Ｄｚにおいて、アレイ基板２、第１発光素子５ＶＬ及び第２発光素子５ＩＲ、第２検出装置６、円偏光板７の順に積層される。

第２検出装置６は、例えば、複数の電極を有する静電容量方式のタッチパネルである。又は、第２検出装置６は、例えばタッチセンサ付きフィルムであってもよい。第２検出装置６は、センサ基板６０と、複数の電極（複数の駆動電極Ｔｘ及び複数の検出電極Ｒｘ）と、絶縁膜６１、６２とを有する。第３方向Ｄｚにおいて、センサ基板６０、駆動電極Ｔｘ、絶縁膜６１、検出電極Ｒｘ、絶縁膜６２の順に積層される。

センサ基板６０は、可視光を透過可能な透光性を有する基板であって、例えば、ガラス基板である。又は、センサ基板６０は、ポリイミド等の樹脂で構成された透光性の樹脂基板又は樹脂フィルムであってもよい。第２検出装置６は、透光性を有するセンサである。

駆動電極Ｔｘは、ＩＴＯ等の透光性を有する導電体であり、表示領域ＡＡに配置される。駆動電極Ｔｘは、周辺領域ＧＡに設けられた配線ＴＸＬを介して表示装置１Ｃの端子部に接続される。駆動電極Ｔｘは、端子部を介して第２駆動信号が供給される。

検出電極Ｒｘは、例えば、金属細線で構成される。検出電極Ｒｘは、平面視で、駆動電極Ｔｘと交差して設けられる。検出電極Ｒｘは、配線ＴＸＬとは異なる層に配置される他の配線を介して表示装置１Ｃの端子部に接続される。なお、駆動電極Ｔｘ及び検出電極ＲｘがＩＴＯ等の透光性を有する導電体で構成されてもよく、駆動電極Ｔｘ及び検出電極Ｒｘが金属細線で構成されてもよい。また、駆動電極Ｔｘ及び検出電極Ｒｘは、黒色の導電体を含んで構成されてもよい。この場合、駆動電極Ｔｘ及び検出電極Ｒｘは、外光の反射を抑制することができる。

第２検出装置６の検出電極Ｒｘは、駆動電極Ｔｘに供給された第２駆動信号に基づき、指Ｆｉｎ等の外部物体の近接又は接触に伴い変化する第２検出信号を出力する。なお、第２検出装置６は、相互静電容量方式のタッチ検出に限定されない。第２検出装置６は、自己静電容量方式のタッチ検出を実行してもよい。この場合、第２検出装置６は、駆動電極Ｔｘ及び検出電極Ｒｘの代わりに検出電極Ｓｘを有し、検出電極Ｓｘに第２駆動信号が供給され、検出電極Ｓｘから第２検出信号が出力される。言い換えると、検出電極Ｓｘは、駆動電極Ｔｘと検出電極Ｒｘの両方の機能を兼ねる。なお、検出電極Ｓｘは、例えば、マトリクス状に配置された電極であり、透光性導電体もしくは金属材料で形成される。

検出電極Ｒｘ及び駆動電極Ｔｘは、第２発光素子５ＩＲと重ならない位置に設けられる。第２発光素子５ＩＲは、駆動電極Ｔｘに設けられた第３開口ＯＰ３と重なる位置に設けられる。これにより、第２発光素子５ＩＲの上に検出電極Ｒｘ及び駆動電極Ｔｘが設けられた場合に比べて、第２発光素子５ＩＲから出射された赤外光領域の第２光の強度が低下することを抑制できる。また、第２発光素子５ＩＲから出射された赤外光領域の第２光が検出電極Ｒｘで反射されてアレイ基板２側に戻ることを抑制できる。

また、検出電極Ｒｘ及び駆動電極Ｔｘは、第１発光素子５ＶＬとも重ならない位置に設けられることが好ましい。この場合、第１発光素子５ＶＬから出射される可視光領域の第１光の強度の低下や、検出電極Ｒｘでの反射を抑制することができる。これにより、表示装置１Ｃは、表示画像の品位の低下を抑制することができる。

（第５実施形態）
図１５は、第５実施形態に係る表示装置の、複数の画素群を示す平面図である。図１５に示すように、第５実施形態の表示装置１Ｄは、複数の光電変換素子ＰＤを有する。複数の光電変換素子ＰＤは、それぞれに照射された赤外光領域の第２光に応じた信号を出力する。複数の光電変換素子ＰＤは、例えば、ＳｉフォトダイオードやＣＭＯＳイメージセンサである。複数の光電変換素子ＰＤは、例えば、図６に示した画素回路ＰＩＣ−ＩＲＳと同様の回路で駆動され、第２光に応じた信号を検出回路５６に出力する。

本実施形態では、第２発光素子５ＩＲは、いずれも順バイアスで駆動され、光源用の第２発光素子５ＩＲ−Ｌとして動作する。複数の画素群Ｐｉｘのうち、画素群Ｐｉｘ−１、Ｐｉｘ−３、Ｐｉｘ−５、Ｐｉｘ−７、Ｐｉｘ−９は、第２発光素子５ＩＲを有する。また、複数の画素群Ｐｉｘのうち、画素群Ｐｉｘ−２、Ｐｉｘ−４、Ｐｉｘ−６、Ｐｉｘ−８は、光電変換素子ＰＤを有する。つまり、第２発光素子５ＩＲと光電変換素子ＰＤとは、第１方向Ｄｘ及び第２方向Ｄｙにおいて、交互に配列される。

本実施形態において、第１発光素子５ＶＬに加えて第２発光素子５ＩＲ及び光電変換素子ＰＤを有している。このため、表示装置１Ｄは、第１発光素子５ＶＬによる表示画像の品位の低下を抑制しつつ、第２発光素子５ＩＲ及び光電変換素子ＰＤにより、生体情報の検出やホバー検出を好適に行うことができる。

なお、第２発光素子５ＩＲ及び光電変換素子ＰＤの配置は、図１５に示す例に限定されない。１つの第２発光素子５ＩＲに対して複数の光電変換素子ＰＤが設けられていてもよいし、１つの光電変換素子ＰＤに対して複数の第２発光素子５ＩＲが設けられていてもよい。

また、光電変換素子ＰＤは、第２発光素子５ＩＲと同一のアレイ基板２に設けられる構成に限定されない。光電変換素子ＰＤは、アレイ基板２とは異なる他の基板上に設けられ、第２発光素子５ＩＲと異なる層に配置されてもよい。例えば、光電変換素子ＰＤは、表示装置１Ｄの、基板１０の下側に設けられ、指Ｆｉｎで反射され表示装置１Ｄを透過した第２光を受光する。また、光電変換素子ＰＤは、赤外光領域に受光感度を有するものに限定されず、可視光領域にも受光感度を有していてもよい。

これまでの説明において、アノード端子５２、カソード端子５３として表記してきた部分においては、発光素子５の接続方向、及び電圧の印加方向によっては明細書中の記載に限定するものではなく、逆転していても良い。また、図７、図１３及び図１４においては、発光素子５の一方の電極が下側に、他方の電極が上側にある構成を示しているが、その両方が下側、つまりアレイ基板２に対面する側に有る構成であっても良い。すなわち、表示装置１において、発光素子５の上部でカソード電極２２に接続されるフェースアップ構造に限定されず、発光素子５の下部が、アノード電極２１及びカソード電極２２に接続される、いわゆるフェースダウン構造であってもよい。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ 表示装置
２ アレイ基板
５ 発光素子
５ＶＬ、５ＶＬ−Ｒ、５ＶＬ−Ｇ、５ＶＬ−Ｂ 第１発光素子
５ＩＲ 第２発光素子
５ＩＲ−Ｌ 光源用の第２発光素子
５ＩＲ−Ｓ 検出用の第２発光素子
６ 第２検出装置
７ 円偏光板
１０ 基板
１２ 駆動回路
２０ 画素
２１、２１−ＶＬ、２１−ＩＲＬ、２１−ＩＲＳ アノード電極
２２、２２−ＶＬ、２２−ＩＲＬ、２２−ＩＲＳ カソード電極
２３ 黒色部材
５１ 半導体層
５２、５２−ＶＬ、５２−ＩＲＬ、５２−ＩＲＳ アノード端子
５３、５３−ＶＬ、５３−ＩＲＬ、５３−ＩＲＳ カソード端子
６０ センサ基板
８１ 集光レンズ
８２ 構造体
Ｌ１−ＶＬ、Ｌ１−ＩＲＬ、Ｌ１−ＩＲＳ アノード電源線
Ｌ１０−ＶＬ、Ｌ１０−ＩＲＬ、Ｌ１０−ＩＲＳ カソード電源線
ＯＰ１ 第１開口
ＯＰ２ 第２開口
Ｐｉｘ 画素群
Ｒｘ 検出電極
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
Ｔｘ 駆動電極
ＰＤ 光電変換素子

Claims (14)

1. 基板と、
   前記基板に設けられた複数の画素と、
   複数の前記画素の各々に設けられた複数の第１無機発光素子及び複数の第２無機発光素子と、を有し、
   前記第１無機発光素子は、可視光領域の第１光を出射し、
   前記第２無機発光素子は、赤外光領域の第２光を出射する
   表示装置。
2. 前記第１無機発光素子及び前記第２無機発光素子は、それぞれアノード端子とカソード端子とを有し、
   複数の前記第２無機発光素子のうち、前記第２光を出射する光源用の第２無機発光素子の前記アノード端子には、第１電位が供給され、
   前記光源用の第２無機発光素子の前記カソード端子には、前記第１電位よりも低い電位を有する第２電位が供給される
   請求項１に記載の表示装置。
3. 複数の前記第２無機発光素子のうち、照射された前記第２光に応じた信号を出力する検出用の第２無機発光素子の前記アノード端子には、前記第２電位が供給され、
   前記検出用の第２無機発光素子の前記カソード端子には、前記第１電位が供給される
   請求項２に記載の表示装置。
4. 前記第１無機発光素子及び前記第２無機発光素子は、それぞれアノード端子とカソード端子とを有し、
   前記第２無機発光素子に第１電位を供給する第１電源線と、
   前記第２無機発光素子に前記第１電位よりも低い電位を有する第２電位を供給する第２電源線と、
   前記第１電源線及び前記第２電源線と、前記第２無機発光素子の前記アノード端子との接続を切り換える第１スイッチ素子と、
   前記第１電源線及び前記第２電源線と、前記第２無機発光素子の前記カソード端子との接続を切り換える第２スイッチ素子と、を有する
   請求項１に記載の表示装置。
5. 前記第１スイッチ素子及び前記第２スイッチ素子の動作により、
   単一の前記第２無機発光素子は、前記第２光を出射する光源用の第２無機発光素子と、照射された前記第２光に応じた信号を出力する検出用の第２無機発光素子とに、時分割で切り換えられる
   請求項４に記載の表示装置。
6. 前記光源用の第２無機発光素子及び前記検出用の第２無機発光素子の数が異なる第１検出モードと第２検出モードと、を有し、
   前記第１検出モードにおいて、前記光源用の第２無機発光素子と前記検出用の第２無機発光素子とが交互に配列され、
   前記第２検出モードにおいて、前記光源用の第２無機発光素子の数に対する前記検出用の第２無機発光素子の数の割合が、前記第１検出モードよりも大きい
   請求項５に記載の表示装置。
7. 前記検出用の第２無機発光素子に照射された光に応じて出力される信号を検出する検出回路を有する
   請求項３又は請求項５に記載の表示装置。
8. 複数の前記第１無機発光素子及び複数の前記第２無機発光素子の間に設けられ、複数の前記第１無機発光素子及び複数の前記第２無機発光素子のそれぞれの少なくとも側面を覆う素子絶縁膜と、
   複数の前記第１無機発光素子、複数の前記第２無機発光素子及び前記素子絶縁膜を覆って設けられ、複数の前記第１無機発光素子及び複数の前記第２無機発光素子に接続されるカソード電極と、を有し、
   前記カソード電極は、複数の前記第２無機発光素子と重なる領域に第１開口が設けられる
   請求項１から請求項７のいずれか１項に記載の表示装置。
9. 前記カソード電極の上には、黒色部材が設けられ、
   前記黒色部材は、前記第１開口と重なる領域に第２開口を有する
   請求項８に記載の表示装置。
10. 前記基板に垂直な方向からの平面視で、前記第２開口の面積は、前記第１開口の面積よりも大きい
    請求項９に記載の表示装置。
11. 前記第２無機発光素子の上側に集光レンズが設けられる
    請求項１から請求項１０のいずれか１項に記載の表示装置。
12. 前記集光レンズは、複数の前記第１無機発光素子及び複数の前記第２無機発光素子に接続されるカソード電極の上側に設けられ、
    前記第１無機発光素子の上側であって、前記第１無機発光素子と重ならない領域において、前記集光レンズと同一の高さを有する構造体が設けられる
    請求項１１に記載の表示装置。
13. 複数の前記第１無機発光素子及び複数の前記第２無機発光素子の上側に設けられ、複数の電極を有する静電容量方式の検出装置を有し、
    複数の前記電極は、前記第２無機発光素子と重ならない領域に設けられる
    請求項１から請求項１２のいずれか１項に記載の表示装置。
14. さらに、照射された前記第２光に応じた信号を出力する複数の光電変換素子を有する
    請求項１に記載の表示装置。

Images