JP2020155851A - アレイアンテナ装置及びキャリブレーション方法 - Google Patents

Abstract

【課題】相対的に回路規模が小さく、高速にキャリブレーションを実行できるアレイアンテナ装置を提供することにある。【解決手段】本実施形態のアレイアンテナ装置は、アンテナ素子をそれぞれ含む複数のアンテナ回路と、キャリブレーション回路と、制御回路とを備えた構成である。キャリブレーション回路は、前記複数のアンテナ回路から出力される信号に基づいてキャリブレーションを実行する。制御回路は、前記キャリブレーションの実行を制御し、前記複数のアンテナ回路のそれぞれに含まれる各受信部から出力される第１の信号に基づいて、前記キャリブレーション回路による第１のキャリブレーションを実行させて、前記複数のアンテナ回路のそれぞれに含まれる各送信部から出力されて、前記各受信部を経由する第２の信号に基づいて、前記キャリブレーション回路による第２のキャリブレーションを実行させる。【選択図】図１

Description

本発明の実施形態は、アレイアンテナ装置及びキャリブレーション方法に関する。

一般的に、例えばレーダ装置に使用されるアレーアンテナ装置は、複数のアンテナモジュールのそれぞれに含まれる各アンテナ素子を介して送受信を行う構成である。アレーアンテナ装置では、アンテナモジュール間に発生する誤差を検出して校正するキャリブレーションが必要である。

キャリブレーションには、アンテナ素子毎に有する校正回路により、全アンテナ素子毎に同時に校正する方法がある。また、基準信号を外部から発生させ、校正対象のアンテナ素子を切り替えながら校正を行う方法がある。前者の方法は、キャリブレーションの高速化を実現できるが、キャリブレーションを行うための回路の規模が大きくなる。一方、後者の方法は、キャリブレーションを完了するまでに、相当程度の処理時間を要し、高速化が困難となる。

特開２０１３−６６２２１号公報

そこで、相対的に回路規模が小さく、高速にキャリブレーションを実行できるアレイアンテナ装置を提供することにある。

本実施形態のアレイアンテナ装置は、アンテナ素子をそれぞれ含む複数のアンテナ回路と、キャリブレーション回路と、制御回路とを備えた構成である。キャリブレーション回路は、前記複数のアンテナ回路から出力される信号に基づいてキャリブレーションを実行する。制御回路は、前記キャリブレーションの実行を制御し、前記複数のアンテナ回路のそれぞれに含まれる各受信部から出力される第１の信号に基づいて、前記キャリブレーション回路による第１のキャリブレーションを実行させて、前記複数のアンテナ回路のそれぞれに含まれる各送信部から出力されて、前記各受信部を経由する第２の信号に基づいて、前記キャリブレーション回路による第２のキャリブレーションを実行させる。

実施形態に関するアレイアンテナ装置の構成を示すブロック図。 実施形態に関する受信部のキャリブレーションを説明するための図。 実施形態に関する送信部のキャリブレーションを説明するための図。 実施形態に関するキャリブレーションの手順を説明するためのフローチャート。 実施形態の第１の変形例に関するアレイアンテナ装置の構成を示すブロック図。 実施形態の第２の変形例に関するアレイアンテナ装置の構成を示すブロック図。 第２の変形例に関する受信部のキャリブレーションを説明するための図。 第２の変形例に関する送信部のキャリブレーションを説明するための図。 実施形態の第３の変形例に関するアレイアンテナ装置の構成を示すブロック図。 実施形態の第４の変形例に関するアレイアンテナ装置の構成を示すブロック図。 第４の変形例に関する受信部のキャリブレーションを説明するための図。 第４の変形例に関する送信部のキャリブレーションを説明するための図。 実施形態の第５の変形例に関するアレイアンテナ装置の構成を示すブロック図。 第５の変形例に関する受信部のキャリブレーションを説明するための図。 第５の変形例に関する送信部のキャリブレーションを説明するための図。

以下図面を参照して、実施形態を説明する。
［アレイアンテナ装置の構成］
図１は、本実施形態のアレイアンテナ装置１の構成を示すブロックである。図１に示すように、本実施形態のアレイアンテナ装置１は、複数のアンテナモジュール１０-1〜１０-n、アンテナ制御部１１、キャリブレーション部１３、及び受信信号処理部１６を含む。

アンテナモジュール１０-1〜１０-nはそれぞれ、アンテナ素子２０、受信部２１及び送信部２２を含み、アンテナ素子２０に対する送受信信号を処理するアンテナ回路である。以下、アンテナモジュール１０-1〜１０-nの１個を、代表してアンテナモジュール１０と表記する場合がある。アンテナモジュール１０は、カプラ（方向性結合器）２３，２７、サーキュレータ（circulator:ＣＩＲ）２４、受信校正信号生成部２５、及びスイッチ回路２６を含む。

カプラ２３，２７はそれぞれ、ＲＦ信号（電波信号）の伝送方向を所定の電力比率に応じて分離する。ＣＩＲ２４は、送受信のＲＦ信号の入出力を分離できる回路である。ＣＩＲ２４は、例えば、アンテナ２０からの受信信号を受信部２１に伝送するときに、アンテナ２０から送信部２２に伝送することを阻止できる。

本実施形態は、受信校正信号生成部２５及びスイッチ回路２６を含み、受信部２１と送信部２２の校正（キャリブレーション）時に機能する回路である。受信校正信号生成部２５は、受信部２１校正時に、キャリブレーションの基準信号である受信校正信号を生成する。スイッチ回路２６は、受信部２１と送信部２２の各校正時に信号を切り替える。

受信部２１は、アンプ（増幅器）３０、周波数変換器３１、及びＡ／Ｄコンバータ（アナログ／デジタル変換器）３２を含み、キャリブレーション以外の受信処理時にはアンテナ２０からの受信信号を処理して、受信データ１０２として出力する。一方、受信部２１は、後述するように、キャリブレーション時には、受信データ１０３をキャリブレーション部１３に出力する。送信部２２は、アンプ３３、周波数変換器３４、及びＤ／Ａコンバータ（デジタル／アナログ変換器）３５を含み、送信信号を処理した後のＲＦ信号を出力する。

アンテナ制御部１１は、アンテナモジュール１０の送受信を制御する制御回路であり、本実施形態では受信部２１と送信部２２のキャリブレーションを制御する。アンテナ制御部１１は、後述するように、受信キャリブレーションデータ及び送信キャリブレーションデータを保存するメモリ１２を含む。キャリブレーション部１３は、キャリブレーションを実行する回路であり、振幅位相計算部１４及び校正値算出部１５を含む。受信信号処理部１６は、例えばレーダの受信データ１０２を処理する回路であり、受信キャリブレーションデータ（校正値）１０５を補正値として設定する。なお、校正値とは、送受信信号の振幅・位相の理想設定値との差分値（ＩＱ信号）である。
［キャリブレーション］
以下、図２から図４を参照して、本実施形態のアレイアンテナ装置１のキャリブレーションを説明する。図２は受信部２１の校正時における信号の流れを示す図である。図３は送信部２２の校正時における信号の流れを示す図である。図４は、キャリブレーションの手順を説明するフローチャートである。

図４に示すように、本実施形態のキャリブレーションは、受信部２１のキャリブレーション（受信校正）から実行される（Ｓ１）。アンテナ制御部１１は、アンテナモジュール１０に含まれる各受信校正信号生成部２５に対して、制御信号１００を同時に出力する。各受信校正信号生成部２５は、当該制御信号１００に同期して受信校正信号１０１を生成する（Ｓ２）。

アンテナ制御部１１は、図示しない制御信号により、スイッチ回路２６を制御して、図２に示すように、受信校正信号１０１の伝送を制御する。即ち、図２に示すように、受信校正信号１０１であるＲＦ信号は、スイッチ回路２６、カプラ２３、ＣＩＲ２４、カプラ２７を経由して、受信部２１に注入される（Ｓ３）。

各受信部２１は、受信校正信号１０１であるＲＦ信号に対して増幅、周波数変換、Ａ／Ｄ変換の各処理を実行する。各受信部２１は、処理後の信号（データ）１０３をキャリブレーション部１３に出力する。キャリブレーション部１３は、振幅位相計算部１４により各受信部２１からの信号（データ）１０３の振幅・位相差を算出し、校正値算出部１５により当該振幅・位相の理想設定値との差分値を示す校正値（ＩＱ信号）を算出する（Ｓ４）。キャリブレーション部１３は、校正値に対応するキャリブレーションデータ１０４として、受信キャリブレーションデータ１０５を出力する。

アンテナ制御部１１は、メモリ１２に受信キャリブレーションデータ１０５を保存し、メモリ１２から取り出した受信キャリブレーションデータ１０５を受信信号処理部１６に出力する（Ｓ５）。受信信号処理部１６は、受信キャリブレーションデータ１０５を補正値として内部メモリに保持し、例えばレーダの受信データを補正する際に当該補正値を使用する。受信キャリブレーションデータの保持は受信信号処理部で行ってもよい（修正案と同じです）。

次に、アンテナ制御部１１は、送信部２２のキャリブレーション（送信校正）を実行する場合には（Ｓ６のＹＥＳ）、アンテナモジュール１０に含まれる各送信部２２に対して、制御信号１００を同時に出力する。各送信部２２は、当該制御信号１００に同期して送信ＲＦ信号を生成する（Ｓ７）。

アンテナ制御部１１は、図示しない制御信号により、スイッチ回路２６を制御して、図３に示すように、各送信部２２から出力される送信ＲＦ信号１０６の伝送を制御する。即ち、図３に示すように、送信ＲＦ信号１０６は、ＣＩＲ２４、カプラ２３、スイッチ回路２６、カプラ２７を経由して、受信部２１に注入される（Ｓ８）。

各受信部２１は、送信ＲＦ信号１０６に対して増幅、周波数変換、Ａ／Ｄ変換の各処理を実行する。各受信部２１は、処理後の信号（データ）１０３をキャリブレーション部１３に出力する。キャリブレーション部１３は、受信校正時と同様に、振幅位相計算部１４により各受信部２１からの信号（データ）１０３の振幅・位相差を算出し、校正値算出部１５により当該振幅・位相の理想設定値との差分値を示す校正値（ＩＱ信号）を算出する（Ｓ９）。キャリブレーション部１３は、校正値に対応するキャリブレーションデータ１０４として、送信キャリブレーションデータを出力する（Ｓ１０）。

アンテナ制御部１１は、メモリ１２に送信キャリブレーションデータ１０４を保存する。
アンテナ制御部１１は、各送信部２２からアンテナ２０に送信ＲＦ信号を送出する送信時に、メモリ１２から取り出した送信キャリブレーションデータ１０４を補正値として使用する。

以上のように本実施形態によれば、受信校正時及び送信校正時のいずれの場合も、受信部２１を使用して、受信キャリブレーション及び送信キャリブレーションを実行する。従って、キャリブレーションを行うための回路を各アンテナモジュール１０で共通化できるため、回路の構成を簡単化（小型化）し、回路の規模を相対的に小さくできる。

また、受信校正時及び送信校正時のそれぞれにおいて、各アンテナモジュール１０に対して制御信号を同時に供給して、各キャリブレーションを実行する。従って、従来の校正対象のアンテナ素子を切り替えながら校正を行う方法に対して、結果としてキャリブレーションの高速化を実現できる。さらに、各アンテナモジュールは受信校正信号生成部を含むため、キャリブレーションに関するシミュレーション機能を実現できる。また、アンテナモジュール毎にキャリブレーションデータを有しているため、アンテナモジュールの故障診断箇所を考慮した補正値を算出することも可能となる。

なお、本実施形態では、キャリブレーションは、受信校正時及び送信校正時のそれぞれにおいて１回のみでもよいが、温度環境の変動等から周期的が実行されるのが望ましい。さらに、本実施形態のアレイアンテナ装置は、レーダ装置に適用する場合を想定したが、これに限ることなく、例えば、移動無線通信の分野にも適用可能である。
［第１の変形例］
図５は、本実施形態の第１の変形例に関するアレイアンテナ装置の構成を示すブロック図である。

図５に示すように、第１の変形例は、各アンテナモジュール１０に設けられる受信校正信号生成部２５を共通化して、当該受信校正信号を分配器２８により各アンテナモジュール１０に分配する構成である。なお、第１の変形例は、当該共通化の受信校正信号生成部２５及び分配器２８以外の構成は、図１に示す本実施形態の場合と同様であるため、同一符号を付して説明を省略する。

第１の変形例では、受信校正時に、アンテナ制御部１１は、共通化の受信校正信号生成部２５及び分配器２８を使用して、各アンテナモジュール１０に対して、制御信号１００に同期した受信校正信号１０１を同時に分配する。

なお、受信校正時において、受信校正信号１０１の伝送制御は、本実施形態の場合と同様である（図２を参照）。また、送信校正時において、各送信部２２から出力される送信ＲＦ信号１０６の伝送制御は、本実施形態の場合と同様である（図３を参照）。また、受信校正時及び送信校正時のいずれの場合も、キャリブレーションの動作及び効果は本実施形態の場合と同様であるため、説明を省略する。
［第２の変形例］
図６は、本実施形態の第２の変形例に関するアレイアンテナ装置の構成を示すブロック図である。

図６に示すように、第２の変形例は、本実施形態のスイッチ回路２６及びカプラ２７を省略する構成である。なお、第２の変形例は、スイッチ回路２６及びカプラ２７以外の構成は、図１に示す本実施形態の場合と同様であるため、同一符号を付して説明を省略する。

第２の変形例では、受信校正時においては、図７に示すように、受信校正信号１０１は、カプラ２３及びＣＩＲ２４を経由して受信部２１に注入される。一方、送信校正時においては、図８に示すように、各送信部２２から出力される送信ＲＦ信号１０６は、ＣＩＲ２４を経由してアンテナ２０の方向に伝送される。ここで、第２の変形例では、送信ＲＦ信号１０６に対するＣＩＲ２４からの漏れ信号１０７を、受信部２１に注入される。即ち、送信校正時においては、当該漏れ信号１０７を使用して、キャリブレーションを実行する。

第２の変形例によれば、スイッチ回路２６及びカプラ２７を省略できるため、更なる回路の小型化を実現できる。なお、受信校正信号生成部２５は、各アンテナモジュール１０に設けられる構成にしているが、第１の変形例と同様に受信校正信号生成部２５を共通化する構成でもよい。また、受信校正時及び送信校正時のいずれの場合も、キャリブレーションの動作及び効果は本実施形態の場合と同様であるため、説明を省略する。
［第３の変形例］
図９は、本実施形態の第３の変形例に関するアレイアンテナ装置の構成を示すブロック図である。

図９に示すように、第３の変形例は、前述の第２の変形例の構成において、各受信部２１の回路内に保護回路３６を設けた構成である。なお、受信校正信号生成部２５は、各アンテナモジュール１０に設けられる構成にしているが、第１の変形例と同様に受信校正信号生成部２５を共通化する構成でもよい。

第３の変形例によれば、各送信部２２からの送信ＲＦ信号の出力が高く、ＣＩＲ２４の入出力ポート間のアイソレーション性能が十分でない場合に、各受信部２１の回路を保護できる。なお、受信校正時及び送信校正時のいずれの場合も、キャリブレーションの動作及び効果は本実施形態の場合と同様であるため、説明を省略する。
［第４の変形例］
図１０は、本実施形態の第４の変形例に関するアレイアンテナ装置の構成を示すブロック図である。

図１０に示すように、第４の変形例は、図１に示す本実施形態の構成において、スイッチ回路２６とカプラ２７との間に、遅延回路２０を設ける構成である。なお、第４の変形例は、遅延回路２０以外の構成は、図１に示す本実施形態の場合と同様であるため、同一符号を付して説明を省略する。また、受信校正信号生成部２５は、各アンテナモジュール１０に設けられる構成にしているが、第１の変形例と同様に受信校正信号生成部２５を共通化する構成でもよい。

第４の変形例では、受信校正時においては、図１１に示すように、受信校正信号１０１の伝送制御は、本実施形態の場合と同様である。即ち、図１１に示すように、受信校正信号１０１であるＲＦ信号は、スイッチ回路２６、カプラ２３、ＣＩＲ２４及びカプラ２７を経由して受信部２１に注入される。

一方、送信校正時においては、図１２に示すように、各送信部２２から出力される送信ＲＦ信号１０６は、ＣＩＲ２４、カプラ２３、スイッチ回路２６、遅延回路２０及びカプラ２７を経由して受信部２１に注入される。

第４の変形例によれば、各送信部２２からの送信ＲＦ信号の出力が高く、ＣＩＲ２４の入出力ポート間のアイソレーション性能が十分でない場合に、遅延回路２０により、各受信部２１の受信タイミングを遅延させることが可能である。従って、ＣＩＲ２４からの漏れ信号と送信ＲＦ信号との混信や、各受信部２１の回路を保護できる。なお、受信校正時及び送信校正時のいずれの場合も、キャリブレーションの動作及び効果は本実施形態の場合と同様であるため、説明を省略する。
［第５の変形例］
図１３は、本実施形態の第５の変形例に関するアレイアンテナ装置の構成を示すブロック図である。

図１３に示すように、第５の変形例は、前述の第２の変形例の構成において、各送信部２２とＣＩＲ２４との間にカプラ４２を設けて、遅延回路４０及びカプラ４１を介して各受信部２１に接続する構成である。なお、受信校正信号生成部２５は、各アンテナモジュール１０に設けられる構成にしているが、第１の変形例と同様に受信校正信号生成部２５を共通化する構成でもよい。

第５の変形例では、受信校正時においては、図１４に示すように、受信校正信号１０１は、前述の第２の変形例と同様であり、カプラ２３及びＣＩＲ２４を経由して受信部２１に転送される。一方、送信校正時においては、図１５に示すように、各送信部２２から出力される送信ＲＦ信号１０６は、カプラ４２、遅延回路４０及びカプラ４１を経由して受信部２１に注入される。

第５の変形例によれば、各送信部２２からの送信ＲＦ信号の出力が高く、ＣＩＲ２４の入出力ポート間のアイソレーション性能が十分でない場合に、遅延回路４０により、各受信部２１の受信タイミングを遅延させることが可能である。従って、ＣＩＲ２４からの漏れ信号と送信ＲＦ信号との混信や、各受信部２１の回路を保護できる。なお、受信校正時及び送信校正時のいずれの場合も、キャリブレーションの動作及び効果は本実施形態の場合と同様であるため、説明を省略する。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…アレイアンテナ装置、１０-1，１０-n…アンテナモジュール、
１１…アンテナ制御部、１２…メモリ、１３…キャリブレーション部、
１４…振幅位相計算部、１５…校正値算出部、１６…受信信号処理部、
２０…アンテナ素子、２１…受信部、２２…送信部、
２３，２７，４１，４２…カプラ、２４…サーキュレータ（ＣＩＲ）、
２５…受信校正信号生成部、２６…スイッチ回路

Claims (9)

1. アンテナ素子をそれぞれ含む複数のアンテナ回路と、
   前記複数のアンテナ回路から出力される信号に基づいて、キャリブレーションを実行するキャリブレーション回路と、
   前記キャリブレーションの実行を制御する制御回路と
   を具備し、
   前記制御回路は、
   前記複数のアンテナ回路のそれぞれに含まれる各受信部から出力される第１の信号に基づいて、前記キャリブレーション回路による第１のキャリブレーションを実行させて、
   前記複数のアンテナ回路のそれぞれに含まれる各送信部から出力されて、前記各受信部を経由する第２の信号に基づいて、前記キャリブレーション回路による第２のキャリブレーションを実行させる、アレイアンテナ装置。
2. 前記受信部の受信校正時に受信校正信号を生成する回路を含み、
   前記制御回路は、
   前記受信校正信号を各受信部に伝送し、
   前記各受信部から前記受信校正信号を処理して出力される前記第１の信号に基づいて、前記第１のキャリブレーションを実行させる、請求項１に記載のアレイアンテナ装置。
3. 前記受信部の受信校正時に受信校正信号を生成する回路と、
   前記受信校正信号を分配する分配回路と、を含み、
   前記制御回路は、
   前記受信校正信号を各受信部に前記分配回路を介して伝送し、
   前記各受信部から前記受信校正信号を処理して出力される前記第１の信号に基づいて、前記第１のキャリブレーションを実行させる、請求項１に記載のアレイアンテナ装置。
4. 前記複数のアンテナ回路のそれぞれに、受信部と送信部の入出力を分離するサーキュレータを含み、
   前記制御回路は、
   前記受信校正信号を、前記サーキュレータを経由して各受信部に伝送する、請求項２又は３のいずれか１項に記載のアレイアンテナ装置。
5. 前記複数のアンテナ回路のそれぞれに、受信部と送信部の入出力を分離するサーキュレータを含み、
   前記制御回路は、
   各送信部から出力される信号を、前記サーキュレータを経由して各アンテナ素子に伝送する際に、前記サーキュレータからの漏れ信号を前記各受信部に伝送し、
   前記各受信部から出力される前記第２の信号に基づいて、前記第２のキャリブレーションを実行させる、請求項２又は３のいずれか１項に記載のアレイアンテナ装置。
6. 前記各受信部は、前記サーキュレータに接続する保護回路を含む、請求項５に記載のアレイアンテナ装置。
7. 前記複数のアンテナ回路のそれぞれに、受信部と送信部の入出力を分離するサーキュレータと、
   前記各受信部は入力側に遅延回路と、を含み、
   前記制御回路は、
   各送信部から出力される信号を、前記サーキュレータ及び前記遅延回路を経由して前記各受信部に伝送し、
   前記各受信部から出力される前記第２の信号に基づいて、前記第２のキャリブレーションを実行させる、請求項２又は３のいずれか１項に記載のアレイアンテナ装置。
8. 前記複数のアンテナ回路のそれぞれに、受信部と送信部との間に遅延回路を含み、
   前記制御回路は、
   各送信部から出力される信号を、前記遅延回路を経由して前記各受信部に伝送し、
   前記各受信部から出力される前記第２の信号に基づいて、前記第２のキャリブレーションを実行させる、請求項２から４のいずれか１項に記載のアレイアンテナ装置。
9. アンテナ素子をそれぞれ含む複数のアンテナ回路と、
   前記複数のアンテナ回路から出力される信号に基づいて、キャリブレーションを実行するキャリブレーション回路と、
   を具備するアレイアンテナ装置に適用するキャリブレーション方法であって、
   前記複数のアンテナ回路のそれぞれに含まれる各受信部から出力される第１の信号に基づいて、前記キャリブレーション回路による第１のキャリブレーションを実行する処理と、
   前記複数のアンテナ回路のそれぞれに含まれる各送信部から出力されて、前記各受信部を経由する第２の信号に基づいて、前記キャリブレーション回路による第２のキャリブレーションを実行する処理と
   を含む、キャリブレーション方法。