JP2020155447A - 半導体デバイスの形成方法 - Google Patents

半導体デバイスの形成方法 Download PDF

Info

Publication number
JP2020155447A
JP2020155447A JP2019049624A JP2019049624A JP2020155447A JP 2020155447 A JP2020155447 A JP 2020155447A JP 2019049624 A JP2019049624 A JP 2019049624A JP 2019049624 A JP2019049624 A JP 2019049624A JP 2020155447 A JP2020155447 A JP 2020155447A
Authority
JP
Japan
Prior art keywords
ion implantation
heat treatment
carbon
semiconductor device
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019049624A
Other languages
English (en)
Inventor
鈴木　克佳
Katsuyoshi Suzuki
克佳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2019049624A priority Critical patent/JP2020155447A/ja
Priority to CN202010186554.0A priority patent/CN111710598A/zh
Publication of JP2020155447A publication Critical patent/JP2020155447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することを目的とする。【解決手段】本発明は、上記目的を達成するためになされたものであり、半導体デバイスの形成方法であって、少なくとも、シリコン基板表面に、炭素又は炭素を含む分子のイオン注入Ａを行う工程と、ドーパントのイオン注入Ｂを行う工程とを有し、前記イオン注入Ａ及び前記イオン注入Ｂを行った後の前記シリコン基板に熱処理Ｂを行い、前記シリコン基板の前記ドーパントのイオン注入残留欠陥を低減させる工程とを含む半導体デバイスの形成方法を提供する。【選択図】図１

Description

本発明は、半導体デバイスの形成方法に関し、特に、シリコン基板などの半導体基板にイオンを注入した後、結晶性回復熱処理を施した場合に残留するイオン注入残留欠陥の低減法に関する。
半導体装置の製造工程においては、不純物原子をイオン化して加速し、シリコン基板などの半導体基板に打ち込むイオン注入法が使われている。ソース・ドレイン領域の拡散層を形成するために、ｎ型不純物としてはリン、砒素、アンチモンを、ｐ型不純物としてはボロン、２フッ化ボロンを注入している。シリコン単結晶基板に対してイオンを注入すると、格子位置のシリコン原子が弾き出されて、格子間シリコン（以下、「Ｉ」と称する）とその抜け殻である空孔（以下、「Ｖ」と称する）が生成し、結晶性が低下する。イオンの注入量が多い場合には、結晶構造が変化し、長距離秩序はないが短距離秩序がある非晶質層（以下、「アモルファス層」と称する）が形成される。
上述のイオン注入の後、結晶性を回復させるために熱処理を行うが、熱処理後にＩが凝集した欠陥が残留し、デバイス特性を悪化させるのが問題となることがある。イオン注入残留欠陥は基板構造に依らずに形成され、従来のプレーナ型だけでなく、微細な先端デバイスで使用されているＦｉｎ構造においても形成される。また、特に、近年はプロセスが低温化しており、十分に結晶性が回復せず、欠陥が残留することが懸念されている。
特開平５−５５２３２号公報 特開平６−３３８５０７号公報 特開２０１５−１７６９１３号公報
イオン注入残留欠陥を低減する手法として、特許文献１には、イオン注入を行う前に半導体基板の表面にバッファ層を被膜し、バッファ層の上からイオン注入することで、結晶欠陥をバッファ層と拡散層の間に取り込む方法が提案されている。しかしながら、特許文献１に記載の方法では、一度形成したバッファ層をイオン注入後に取り除く必要があり、プロセスが複雑になるという問題があった。
特許文献２には、シリコン基板に炭素をイオン注入した後に、エピタキシャル層を形成した半導体基板を用いることで、炭素により酸素の析出を加速して高密度の結晶欠陥を形成し、結晶欠陥により残留欠陥をゲッタリングすることで、欠陥を低減する方法が提案されている。しかしながら、特許文献２には、ドーパントのイオン注入欠陥の残留を防止するための具体的な方法について何ら記載されていない。
特許文献３には、クラスターイオン照射とドーパントのイオン注入を行った後に、エピタキシャル層を形成する工程を有し、クラスターイオン照射工程において、クラスターイオンの構成元素の濃度プロファイルのピークが表面から１５０ｎｍ以内となるように照射を行うこと、ドーパントのイオン注入工程において、ドーパントの濃度プロファイルのピークを表面から３００ｎｍ以上離して照射することを特徴とするエピタキシャルウェーハの製造方法が提案されている。しかしながら、特許文献３に記載の方法は、ドーパントのイオン注入欠陥の残留を防止するための具体的な方法について何ら記載されていない。
本発明は、上記問題を解決するためになされたものであり、利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、半導体デバイスの形成方法であって、少なくとも、シリコン基板表面に、炭素又は炭素を含む分子のイオン注入Ａを行う工程と、ドーパントのイオン注入Ｂを行う工程とを有し、前記イオン注入Ａ及び前記イオン注入Ｂを行った後の前記シリコン基板に熱処理Ｂを行い、前記シリコン基板の前記ドーパントのイオン注入残留欠陥を低減させる工程とを含む半導体デバイスの形成方法を提供する。
このような半導体デバイスの形成方法によれば、イオン注入Ａにより炭素をイオン注入することで、ドーパントのイオン注入Ｂにより導入されたＩ（格子間シリコン）と炭素とが結合し、熱処理後にドーパントのイオン注入欠陥が残留することを防止できる。
このとき、イオン注入Ａを行う工程の後に熱処理Ａを行い、炭素又は炭素を含む分子のイオン注入残留欠陥を低減させる工程をさらに含むことができる。
このように炭素又は炭素を含む分子のイオン注入Ａを行った後に熱処理Ａを行うことで、炭素又は炭素を含む分子のイオン注入により生じるイオン注入残留を低減することができ、ドーパントのイオン注入欠陥の残留をより効果的に防止することができる。
このとき、イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上、かつ、シリコン基板の一部がアモルファス化する臨界ドーズ量以下とすることができる。
このようなイオン注入Ａのドーズ量とすることで、安定したイオン注入が可能となる。また、イオン注入Ａのドーズ量をアモルファス化する臨界ドーズ量以下とすることで、イオン注入Ａに起因する欠陥の残留をより効果的に防止できる。
このとき、イオン注入Ｂのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上、かつ、１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることができる。
このようなイオン注入Ｂのドーズ量とすることで、安定してイオン注入ができ、かつ、欠陥の形成の防止効果をより高くすることができる。
このとき、イオン注入Ａにより注入された炭素の、シリコン基板の表面からのピーク位置ＲＡと、イオン注入Ｂにより注入されたドーパントの、シリコン基板の表面からのピーク位置ＲＢの関係を、ＲＡ＜ＲＢとすることができる。
これにより、イオン注入Ａに起因する欠陥と、イオン注入Ｂに起因する欠陥の、両方の残留をより効果的に防止できる。
このとき、イオン注入Ａにより注入された炭素のピーク濃度を、イオン注入Ｂにより注入されたドーパントのピーク濃度の１／５以上とすることができる。
これにより、イオン注入欠陥の残留をより効果的に防止できる。
このとき、熱処理Ｂを、ＲＴＡで行うことができる。
これにより、炭素とＩが結合するのに十分な時間、高温を維持でき、イオン注入欠陥の残留（発生）をより効果的に防止できる。
このとき、熱処理Ｂの熱処理条件を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることができる。
このようなＲＴＡ熱処理条件とすることで、結晶性を回復しながら、欠陥の残留（発生）をより確実に防止できる。また、生産性の低下を防止することができる。
このとき、熱処理Ｂを、フラッシュランプアニールで行うことができる。
これにより、炭素とＩとが結合するのに十分な時間、高温を維持でき、イオン注入欠陥の残留（発生）をより効果的に防止できる。
このとき、熱処理Ｂの熱処理条件を、１０００℃以上かつ１３００℃以下の温度で、０．１ミリ秒以上かつ１００ミリ秒以下保持する条件とすることができる。
このように、０．１ミリ秒以上の加熱とすることで、より確実に結晶性を回復しながら、欠陥の残留（発生）をより確実に防止できる。また、１００ミリ秒以下の加熱とすることでウェーハにスリップが生じるのを効果的に防ぐことができる。
このとき、熱処理ＡをＲＴＡで行うことができる。
これにより、炭素のイオン注入Ａ後の結晶性回復に十分な時間、高温を維持でき、イオン注入欠陥の残留をより効果的に防止できる。
このとき、熱処理Ａの熱処理条件を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることができる。
このようなＲＴＡ熱処理条件とすることで、結晶性を回復しながら、イオン注入Ａに起因する欠陥の残留（発生）をより確実に防止できる。また、生産性の低下を防止することができる。
以上のように、本発明によれば、利便性の良い、イオン注入欠陥の残留を防止する半導体デバイスの形成方法を提供することができる。特に、本発明によれば、炭素をイオン注入した基板を用いることで、ドーパントのイオン注入欠陥の残留を防止でき、高い歩留まりを得ることができる。
本発明に係る半導体デバイスの形成方法のフローを示す。 Ｉ（格子間シリコン）、Ｖ（空孔）、Ｃ（炭素）の化学反応式、及び、各々の反応定数（ｋｎ）の関係を示す説明図である。 炭素濃度とＩｎクラスター濃度の関係の計算例を示す。 実施例１と比較例１におけるシリコン基板の断面の透過電子顕微鏡像を示す。 実施例２における炭素のイオン注入後、ＲＴＡ処理後、砒素のイオン注入後、ＲＴＡ処理後の断面の透過電子顕微鏡像を示す。 実施例２と比較例２におけるシリコン基板の平面の透過電子顕微鏡像を示す。 実施例３と比較例３におけるシリコン基板の平面の透過電子顕微鏡像を示す。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、従来技術では、イオン注入残留欠陥を低減する手法として複雑なプロセスを行う必要があり、利便性の良い、イオン注入残留欠陥の発生しない、半導体デバイスの形成方法の開発が求められていた。
そこで、本発明者は、イオン注入残留欠陥の発生を簡単かつ確実に防止する方法について鋭意検討を重ねた結果、炭素をイオン注入したシリコン基板を用いることで、炭素がＩの凝集を阻害し、イオン注入残留欠陥の発生を防止できることを見出し、本発明を完成させた。
すなわち、本発明者らは、半導体デバイスの形成方法であって、少なくとも、シリコン基板表面に、炭素又は炭素を含む分子のイオン注入Ａを行う工程と、ドーパントのイオン注入Ｂを行う工程とを有し、前記イオン注入Ａ及び前記イオン注入Ｂを行った後の前記シリコン基板に熱処理Ｂを行い、前記シリコン基板の前記ドーパントのイオン注入残留欠陥を低減させる工程とを含む半導体デバイスの形成方法により、イオン注入Ａにより炭素をイオン注入することで、ドーパントのイオン注入Ｂにより導入されたＩ（格子間シリコン）と炭素とが結合し、熱処理後にドーパントのイオン注入欠陥が残留することを防止できることを見出し、本発明を完成した。
シリコン単結晶基板に対して、イオンを注入すると、格子位置のシリコン原子が弾き出されて、Ｉとその抜け殻であるＶ（空孔）が生成される。結晶性を回復させるために熱処理を行うと、ＶはＩ又は注入された原子と結合し、過剰なＩが残留する。過剰なＩは熱処理の過程で凝集し、｛３１１｝欠陥や転位ループが形成される。｛３１１｝欠陥は、｛３１１｝面に沿ってＩが凝集した欠陥である。欠陥の形成を防止するためには、Ｉの凝集を阻害することが重要である。本発明では、イオン注入により導入されたＩが炭素と結合することで、Ｉの凝集を阻害することができる。
図１に、本発明に係る半導体デバイスの形成方法のフローを示す。図１のＳ１１の工程は、炭素のイオン注入Ａを行う工程である。イオン注入により導入されたＩが炭素と結合することで、Ｉの凝集を阻害することができる。
ここで、シリコン基板の製造方法は特に限定されない。チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下ＣＺ法という）により製造されたシリコン基板を用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ Ｍｅｔｈｏｄ：以下ＦＺ法という）により製造されたシリコン基板を用いても良い。また、シリコン基板上にシリコンをエピタキシャル成長した基板を用いても良い。
イオン注入Ａには、イオン源、特定のイオンのみを取り出す質量分析器、イオンを加速する加速器、ウェーハを配置するチャンバーを別々に兼ね揃えた従来のイオン注入機などを用いても良いし、イオン源と加速部とウェーハが同一チャンバー内に配置してあるプラズマドーピング装置を用いても良い。プラズマドーピング装置では、従来のイオン注入装置よりも低エネルギーのイオンを短時間に高濃度で注入できる利点がある。
イオン注入する炭素は、炭素または炭素を含む分子を用いることができる。分子としては、例えば、ＣｘＨｙ（ｘ、ｙは数字）を用いることができる。
本発明者の検討によれば、水素、ヘリウム、ボロン、炭素、窒素、酸素、フッ素の中では炭素が最もイオン注入欠陥の残留を防止できる。これは、上記の元素の中では炭素が最も強くＩと結合するためと考えられる。
炭素によりイオン注入残留欠陥が減少するモデルとして、例えば以下のような化学反応に基づくモデルが考えられる。
ＩはＩ同士のクラスタリングに加えて、Ｖや炭素と反応する。この化学反応式を図２に示す。ここで図２に示すｋｘ（ｘ＝０〜ｎのうちのいずれかである）は反応定数である。
ＩがＩｎ−１に捕獲される確率Ｐ（Ｉ，Ｉｎ−１）は下記式（１）で表せる。
ここで、［Ｘ］はＸの濃度を意味し、Ｉｙはｙ個のＩが結合したものを意味する。
そして、Ｉｎ濃度（［Ｉｎ］）は、確率Ｐ（Ｉ、Ｉｎ−１）に、Ｉ濃度（［Ｉ］）をかけたものであり、下記式（２）で表せる。
式（２）は漸化式であり、残留欠陥の核となるＩｎと、Ｉ及びＩ２の関係は下記式（３）で表せる。
式（３）を式（２）に代入し、［Ｉ２］／［Ｉ］に関して整理すると、下記式（４）が得られる。
式（４）は（ｎ−１）次の方程式であり、その解は数値計算により求められる。式（４）の解を式（３）に代入することで、炭素濃度とＩｎ濃度の関係がわかる。
炭素濃度とＩｎ濃度の関係について計算した一例を図３に示す。炭素がある濃度以上になるとＩｎ濃度が急激に減少することがわかる。ここでは、ｎを９として計算したが、ｎの値が変わっても炭素によりＩｎが減少することは変わらない。また、欠陥の残留防止に必要な炭素濃度はＩ濃度により変化する。すなわち、Ｉ濃度が高いほど欠陥の残留防止に必要な炭素濃度は高くなる。結晶成長時に高濃度の炭素をドープすることは困難であるため、本発明では、イオン注入により炭素を導入することとしている。
図１のＳ１２の工程は、Ｓ１１の工程で得た、イオン注入Ａを行ったシリコン基板表面に、ドーパントのイオン注入Ｂを行う工程である。イオン注入Ｂには、従来のイオン注入機を用いてもよいし、プラズマドーピング装置を用いてもよい。どのようなドーパントをイオン注入してもＩが生成されるので、ドーパントの種類は特に限定されない。分子を注入する場合にも有効である。なお、炭素のイオン注入Ａを行うＳ１１の工程と、ドーパントのイオン注入Ｂを行うＳ１２の工程との順序は問わず、Ｓ１２→Ｓ１１としてもよい。
図１のＳ１３の工程は、Ｓ１２の工程で得た、イオン注入Ｂでドーパントをイオン注入したシリコン基板に熱処理Ｂを行い、該シリコン基板の結晶性を回復し、イオン注入残留欠陥を低減させる工程である。
ここで、イオン注入Ａの後に熱処理Ａを行い、イオン注入Ａを行ったシリコン基板のイオン注入残留欠陥を低減させる工程を追加することができる。このように炭素又は炭素を含む分子のイオン注入Ａを行った後に熱処理を行うことで、炭素又は炭素を含む分子のイオン注入により生じ得るイオン注入残留欠陥を低減することができる。特に、炭素又は炭素を含む分子を高ドーズ量で注入した場合に、炭素起因の欠陥が残留するのを防止し、かつ、ドーパントのイオン注入欠陥の残留を防止するのに有効である。
また、イオン注入Ａのドーズ量は、１×１０１１ａｔｏｍｓ／ｃｍ２以上、より好ましくは、１×１０１５ａｔｏｍｓ／ｃｍ２以上とすることができる。イオン注入Ａのドーズ量を１×１０１１ａｔｏｍｓ／ｃｍ２以上とすることで、より安定したイオン注入が可能となる。さらに、イオン注入Ａのドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２以上とすることで、イオン注入残留欠陥の低減効果をより高くできる。また、イオン注入Ａのドーズ量は、アモルファス化する臨界ドーズ量以下とすることが好ましい。このようにすると、イオン注入Ａに起因する欠陥の残留を効果的に防止でき、イオン注入残留欠陥がより低減された基板を得ることができる。
ここで、アモルファス化する臨界ドーズ量は、注入するイオン種、エネルギー、注入温度などに依存する。イオン注入Ａで炭素分子を用いる場合のドーズ量として、炭素原子換算のドーズ量を用いると、容易に適切なドーズ量の設定ができる。
イオン注入Ａのエネルギーとしては、例えば原子を用いる場合には０．１〜６００ｋｅＶとすることができるし、分子を用いる場合には、３〜１００ｋｅＶ／分子とすることができる。
また、イオン注入Ｂのドーズ量は、１×１０１１ａｔｏｍｓ／ｃｍ２以上、かつ、１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることができる。イオン注入Ｂにおいてはアモルファス層が形成されていてもイオン注入Ｂに起因する欠陥の残留を防止できる。このようなイオン注入Ｂのドーズ量とすることで、安定してイオン注入ができ、かつ、より効果的に欠陥の形成を防止できる程度のイオン注入量とすることができる。イオン注入Ｂのエネルギーは、例えば、０．１〜９００ｋｅＶとすることができる。
また、イオン注入Ａにより注入された炭素の、前記シリコン基板の表面からのピーク位置ＲＡと、イオン注入Ｂにより注入されたドーパントの、前記シリコン基板の表面からのピーク位置ＲＢの関係を、ＲＡ＜ＲＢとすることができる。このようなピーク位置の関係とすることで、イオン注入Ａに起因する欠陥の残留をより効果的に防止できる。特に、イオン注入Ｂにより形成されたアモルファス層にイオン注入Ａによる残留欠陥が含まれた場合、残留欠陥はアモルファス化することで消去され、熱処理Ｂによる再結晶化後にも欠陥は再形成されないことから、イオン注入Ａに起因する欠陥の残留をより効率的に防止できる。
また、イオン注入Ａにより注入された炭素のピーク濃度を、イオン注入Ｂにより注入されたドーパントのピーク濃度の１／５以上とすることができる。このようなピーク濃度の関係とすることで、より効果的にイオン注入欠陥の残留を防止することができる。
また、熱処理Ｂは、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）で行うことができる。ＲＴＡを用いることで、炭素とＩが結合するのに十分な時間、高温を維持することが容易となり、イオン注入欠陥の残留をより効果的に防止できる。この場合、熱処理ＢのＲＴＡ熱処理条件は、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることができる。このようなＲＴＡ熱処理条件とすることで、より確実に結晶性の回復をして欠陥の残留（発生）を防止でき、かつ、プロセスが長くなり過ぎることによる生産性の低下を有効に防止することができる。
また、前記熱処理Ｂは、フラッシュランプアニール（ＦＬＡ）で行うこともできる。このようにＦＬＡを用いることで、炭素とＩが結合するのに十分な時間、高温を維持することが容易となり、イオン注入欠陥の残留をより効果的に防止できる。ＦＬＡの熱処理条件は、１０００℃以上かつ１３００℃以下の温度で、０．１ミリ秒以上かつ１００ミリ秒以下保持する条件とすることができる。このように０．１ミリ秒以上加熱することで、より確実に結晶性の回復をして欠陥の発生を防止できる。また、１００ミリ秒以下とすることで、ウェーハにスリップが生じるのを防ぐことができる。
また、熱処理Ａは、ＲＴＡで行うことができる。ＲＴＡを用いることで、炭素のイオン注入Ａに起因する結晶性を回復させるのに十分な時間、高温を維持することが容易となり、イオン注入欠陥の残留をより効果的に防止できる。熱処理Ａの熱処理条件は、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることができる。このような熱処理条件とすることで、結晶性を回復しながら、欠陥の発生をより確実に防止できる。また、プロセスが長くなり過ぎないようにすることができ、生産性の低下を有効に防止することができる。
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
なお、実施例１，２、及び、比較例１，２で用いたシリコン基板の導電型、直径、結晶面方位、抵抗率は以下のとおりである。
基板の導電型 ：ｐ型
直径 ：２００ｍｍ
結晶面方位 ：（１００）
抵抗率 ：１０Ω・ｃｍ
（実施例１）
準備したシリコン基板に、イオン注入Ａとして炭素をイオン注入した。ドーズ量は３×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは２０ｋｅＶとした。次に、イオン注入Ｂとして砒素をイオン注入した。ドーズ量は３×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは１００ｋｅＶとした。次に、ドーパントのイオン注入残留欠陥を低減させ、結晶性を回復させるための熱処理Ｂとして、ＲＴＡを用いた熱処理を行った。熱処理の温度は１０００℃とし、時間は１０秒とし、雰囲気は窒素とした。
（比較例１）
イオン注入Ａを行わない以外は、実施例１と同様のプロセスを行った。
その後、実施例１及び比較例１で形成した基板について、イオン注入残留欠陥を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）観察した。図４に観察結果を示す。比較例１ではイオン注入残留欠陥が観察されたが、実施例１では砒素起因の欠陥（ドーパントのイオン注入に起因する欠陥）は残留していない。また、炭素のイオン注入に起因する欠陥が、砒素をイオン注入した時にアモルファス化して消去されるので、炭素と砒素の両方の欠陥が残留しない。
（実施例２）
準備したシリコン基板に、イオン注入Ａとして炭素をイオン注入した。ドーズ量は１×１０１５〜７×１０１５ａｔｏｍｓ／ｃｍ２とし、イオン注入のエネルギーは２０〜１００ｋｅＶとした。次に、イオン注入Ａにより導入されたイオン注入残留欠陥を低減させ結晶性を回復させるために、ＲＴＡを用いた熱処理Ａを行った。熱処理の温度は１０００℃とし、時間は１０秒とし、雰囲気は窒素とした。次に、イオン注入Ｂとして砒素をイオン注入した。ドーズ量は３×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは１００ｋｅＶとした。次に、ドーパントのイオン注入残留欠陥を低減させ、結晶性を回復させるための熱処理Ｂとして、ＲＴＡを用いた熱処理を行った。熱処理の温度は１０００℃とし、時間は１０秒とし、雰囲気は窒素とした。
（比較例２）
イオン注入Ａと熱処理Ａを行わない以外は、実施例２と同様のプロセスを行った。
イオン注入残留欠陥の評価として、実施例２で形成した基板の断面ＴＥＭ観察を行った。また、実施例２及び比較例２で形成した基板について、イオン注入残留欠陥の平面ＴＥＭ観察を行った。
図５に、実施例２で形成した基板の断面ＴＥＭ観察結果を示す。イオン注入Ａのイオン注入エネルギーが２０ｋｅＶ、ドーズ量が３×１０１５ａｔｏｍｓ／ｃｍ２の場合、ドーパントのイオン注入残留欠陥はほとんど観察されなかった。熱処理Ａ（ＲＴＡ）後には、炭素のイオン注入起因の欠陥が観察されるが、砒素のイオン注入によりアモルファス化することで欠陥が消去され、その後のＲＴＡ処理を行っても欠陥は残留しないことがわかる。
図６に、実施例２及び比較例２で形成した基板についての、イオン注入残留欠陥の平面ＴＥＭ観察結果を示す。炭素を２０ｋｅＶでイオン注入した場合には、欠陥密度が劇的に低減されることがわかる。また、イオン注入Ａのイオン注入エネルギーを大きくしていくと、欠陥がみられるようになるが、比較例２の画像と比較すると明らかなように、イオン注入Ａのイオン注入エネルギーが１００ｋｅＶの場合であっても、顕著な欠陥低減効果が確認できた。
（実施例３）
準備したシリコン基板の導電型、直径、結晶面方位、抵抗率、は以下のとおりである。
基板の導電型 ：ｐ型
直径 ：３００ｍｍ
結晶面方位 ：（１００）
抵抗率 ：２５Ω・ｃｍ
準備したシリコン基板に、イオン注入Ａとして炭素をイオン注入した。ドーズ量は１×１０１４〜２×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは５ｋｅＶとした。次に、イオン注入Ａにより導入されたイオン注入残留欠陥を低減させ、結晶性を回復させるために、ＲＴＡを用いた熱処理Ａを行った。熱処理の温度は１０００℃とし、時間は１０秒とし、雰囲気は窒素とした。次に、イオン注入Ｂとして砒素をイオン注入した。ドーズ量は３×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは２０ｋｅＶとした。次に、ドーパントのイオン注入残留欠陥を低減させ、結晶性を回復させるための熱処理Ｂとして、フラッシュランプアニールを行った。温度は１１５０℃とし、時間は１０ミリ秒とし、雰囲気は窒素とした。
（比較例３）
実施例３で用いたシリコン基板と同じ仕様のシリコン基板を用い、イオン注入Ａと熱処理Ａを行わない以外は、実施例３と同様のプロセスを行った。
実施例３及び比較例３で形成した基板について、イオン注入残留欠陥を平面ＴＥＭ観察した。図７に観察結果を示す。図７から明らかなように、特に、炭素のドーズ量が、１×１０１５ａｔｏｍｓ／ｃｍ２、２×１０１５ａｔｏｍｓ／ｃｍ２の場合、欠陥の残留を防止する効果がより高くなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (12)

  1. 半導体デバイスの形成方法であって、
    少なくとも、
    シリコン基板表面に、炭素又は炭素を含む分子のイオン注入Ａを行う工程と、
    ドーパントのイオン注入Ｂを行う工程とを有し、
    前記イオン注入Ａ及び前記イオン注入Ｂを行った後の前記シリコン基板に熱処理Ｂを行い、前記シリコン基板の前記ドーパントのイオン注入残留欠陥を低減させる工程とを含むことを特徴とする半導体デバイスの形成方法。
  2. 前記イオン注入Ａを行う工程の後に熱処理Ａを行い、前記炭素又は炭素を含む分子のイオン注入残留欠陥を低減させる工程をさらに含むことを特徴とする請求項１に記載の半導体デバイスの形成方法。
  3. 前記イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上、かつ、前記シリコン基板の一部がアモルファス化する臨界ドーズ量以下とすることを特徴とする請求項１又は請求項２に記載の半導体デバイスの形成方法。
  4. 前記イオン注入Ｂのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上、かつ、１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体デバイスの形成方法。
  5. 前記イオン注入Ａにより注入された炭素の、前記シリコン基板の表面からのピーク位置ＲＡと、前記イオン注入Ｂにより注入されたドーパントの、前記シリコン基板の表面からのピーク位置ＲＢの関係を、ＲＡ＜ＲＢとすることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体デバイスの形成方法。
  6. 前記イオン注入Ａにより注入された炭素のピーク濃度を、前記イオン注入Ｂにより注入されたドーパントのピーク濃度の１／５以上とすることを特徴とする請求項１から請求項５に記載のいずれか１項に記載の半導体デバイスの形成方法。
  7. 前記熱処理Ｂを、ＲＴＡで行うことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体デバイスの形成方法。
  8. 前記熱処理Ｂの熱処理条件を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることを特徴とする請求項７に記載の半導体デバイスの形成方法。
  9. 前記熱処理Ｂを、フラッシュランプアニールで行うことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体デバイスの形成方法。
  10. 前記熱処理Ｂの熱処理条件を、１０００℃以上かつ１３００℃以下の温度で、０．１ミリ秒以上かつ１００ミリ秒以下保持する条件とすることを特徴とする請求項９に記載の半導体デバイスの形成方法。
  11. 前記熱処理ＡをＲＴＡで行うことを特徴とする請求項２に記載の半導体デバイスの形成方法。
  12. 前記熱処理Ａの熱処理条件を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以下保持する条件とすることを特徴とする請求項１１に記載の半導体デバイスの形成方法。
JP2019049624A 2019-03-18 2019-03-18 半導体デバイスの形成方法 Pending JP2020155447A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019049624A JP2020155447A (ja) 2019-03-18 2019-03-18 半導体デバイスの形成方法
CN202010186554.0A CN111710598A (zh) 2019-03-18 2020-03-17 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049624A JP2020155447A (ja) 2019-03-18 2019-03-18 半導体デバイスの形成方法

Publications (1)

Publication Number Publication Date
JP2020155447A true JP2020155447A (ja) 2020-09-24

Family

ID=72536691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049624A Pending JP2020155447A (ja) 2019-03-18 2019-03-18 半導体デバイスの形成方法

Country Status (2)

Country Link
JP (1) JP2020155447A (ja)
CN (1) CN111710598A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275779A (ja) * 1997-03-28 1998-10-13 Nec Corp 半導体装置の製造方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
JP2015162489A (ja) * 2014-02-26 2015-09-07 信越半導体株式会社 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275779A (ja) * 1997-03-28 1998-10-13 Nec Corp 半導体装置の製造方法
JP2006059843A (ja) * 2004-08-17 2006-03-02 Toshiba Corp 半導体装置とその製造方法
JP2015162489A (ja) * 2014-02-26 2015-09-07 信越半導体株式会社 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法

Also Published As

Publication number Publication date
CN111710598A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
KR100926390B1 (ko) 초 미세 접합부 형성 방법
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
EP1380046A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
WO2019082536A1 (ja) 基板の熱処理方法
JP6772966B2 (ja) エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP2020155447A (ja) 半導体デバイスの形成方法
US6518150B1 (en) Method of manufacturing semiconductor device
CN113178414A (zh) 碳化硅欧姆接触结构的形成方法及mos晶体管的制备方法
JP2021034408A (ja) シリコン基板の熱処理方法
JPH0964355A (ja) 半導体素子の製造方法
JP7259706B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
Foad et al. Practical aspects of forming ultra-shallow junctions by sub-keV boron implants
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法
US11862477B2 (en) Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer
JP7088239B2 (ja) エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
JP2943369B2 (ja) 半導体基板の製造方法
WO2017145470A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JPH05251378A (ja) 半導体装置の製造方法
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
US20130017674A1 (en) Cryogenic silicon ion-implantation and recrystallization annealing
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220802