JP2020153676A - 受信装置及び試験システム - Google Patents

Abstract

【課題】ＤＢＦ方式を用いた受信ビームパターンの形成を行う受信装置に対する動作試験をより簡便に行うことができる、受信装置及び試験システムを提供することである。【解決手段】実施形態の受信装置は、複数の復調部と、試験信号生成部と、スイッチと、記憶部と、を持つ。複数の復調部は、複数の受信信号それぞれを復調する。試験信号生成部は、復調部が動作するタイミングを示すクロック信号を分周した試験信号を生成し、複数の復調部の動作それぞれを同期させる基準信号の入力に応じて試験信号の位相を初期化する。スイッチは、試験信号を受信信号として複数の復調部に供給するか否かを切り替える。記憶部と、スイッチが試験信号を複数の復調部に供給する場合に、複数の復調部それぞれから出力される復調結果をクロック信号に同期して記憶する。【選択図】図１

Description

本発明の実施形態は、受信装置及び試験システムに関する。

デジタルビームフォーミング（Digital Beam Forming：ＤＢＦ）方式により、受信ビームパターンの形成を行う受信装置が知られている。ＤＢＦ方式で受信ビームパターンを形成する受信装置は、複数のアンテナ素子で受信した受信信号それぞれに対するデジタル信号処理を行う。このような受信装置が正常に動作しているか否かの試験の一つとして、受信信号それぞれに対するデジタル信号処理が同期して動作しているか否かを確認する動作試験が行われる。

外部から試験信号を供給して動作試験を行う場合、受信装置の受信信号の数と同数の試験信号を用意するために試験信号を分岐する必要がある。試験信号の分岐と、分岐に伴う信号レベルの低下を補うための増幅とは、試験信号間に位相ずれを生じさせ、動作試験の結果に影響を及ぼすことがある。動作試験への影響を抑えるため、分岐及び増幅により生じた位相ずれを補正する移相器などの回路が必要となる。受信装置の受信信号の数が増えると補正に要する回路の規模も大きくなり、動作試験に掛かる手間やコストが負担となる場合がある。

特開２０１３−２４２１５１号公報

本発明が解決しようとする課題は、ＤＢＦ方式を用いた受信ビームパターンの形成を行う受信装置に対する動作試験をより簡便に行うことができる、受信装置及び試験システムを提供することである。

実施形態の受信装置は、複数の復調部と、試験信号生成部と、スイッチと、記憶部と、を持つ。複数の復調部は、複数の受信信号それぞれを復調する。試験信号生成部は、復調部が動作するタイミングを示すクロック信号を分周した試験信号を生成し、複数の復調部の動作それぞれを同期させる基準信号の入力に応じて試験信号の位相を初期化する。スイッチは、試験信号を受信信号として複数の復調部に供給するか否かを切り替える。記憶部と、スイッチが試験信号を複数の復調部に供給する場合に、複数の復調部それぞれから出力される復調結果をクロック信号に同期して記憶する。

第１の実施形態における試験システムの構成例を示すブロック図。 第１の実施形態における動作試験時の受信装置の動作例を示す波形図。 第２の実施形態における試験システムの構成例を示すブロック図。

以下、実施形態の受信装置及び試験システムを、図面を参照して説明する。以下の実施形態では、同一の符号を付した構成要素は同様の動作を行うものとして、重複する説明を適宜省略する。

（第１の実施形態）
図１は、第１の実施形態における試験システムの構成例を示すブロック図である。試験システムは、受信装置１と、判定装置２とを備える。受信装置１は、複数のＲＦ（Radio Frequency）スイッチ１１（１１−１，…，１１−Ｎ）、複数の直交復調部１２（１２−１，…，１２−Ｎ）、受信ビーム合成部１３、フィルタ１４、減衰器１５、試験信号生成器１６及びデータ保存部１７を備える。判定装置２は、受信装置１のデータ保存部１７に記憶されるデータに基づいて、複数の直交復調部１２の動作が同期しているか否かを判定する。

受信装置１には、複数のアナログ信号＃１〜＃Ｎ、試験信号、クロック信号ＣＬＫ、基準タイミング信号ＳＹＳＲＥＦ、トリガ信号及び保存イネーブル信号が入力される。複数のアナログ信号＃１〜＃Ｎは、アレイアンテナで受信された受信信号に対して、不要帯域の周波数成分の減衰、増幅、所定量の位相シフトなどを含む信号処理を施して得られる信号である。例えば、アナログ信号は、アレイアンテナに備えられる複数のアンテナ素子に対応する。受信装置１に入力されるアナログ信号＃１〜＃Ｎそれぞれに対応して、ＲＦスイッチ１１及び直交復調部１２が受信装置１に備えられる。なお、受信装置１に入力されるアナログ信号を取得する方法は、これらに限定されない。

試験信号は、直交復調部１２−１〜１２−Ｎそれぞれの動作が同期しているか否かを判定する動作試験に用いられる信号である。クロック信号ＣＬＫは、直交復調部１２、受信ビーム合成部１３及びデータ保存部１７それぞれが動作するタイミングを示す信号である。基準タイミング信号ＳＹＳＲＥＦは、受信装置１における動作タイミングを揃えることを指示する信号である。例えば、基準タイミング信号ＳＹＳＲＥＦは、各直交復調部１２においてクロック信号ＣＬＫを分周した分周クロック信号(NCO)の初期化を指示する。初期化が行われると、各直交復調部１２の分周クロック信号(NCO)間の位相差は０度となる。トリガ信号及び保存イネーブル信号は、データ保存部１７の動作を制御する信号である。

試験信号生成器１６は、受信装置１の外部から入力されるクロック信号ＣＬＫ及び基準タイミング信号ＳＹＳＲＥＦを、直交復調部１２、受信ビーム合成部１３及びデータ保存部１７に供給する。また、試験信号生成器１６は、クロック信号ＣＬＫを分周して試験信号を生成する。試験信号生成器１６は、生成した試験信号を、受信装置１に設けられた出力端子を介して外部へ出力する。外部へ出力された試験信号は、受信装置１に設けられた入力端子を介して受信装置１に入力され、フィルタ１４に供給される。すなわち、生成された試験信号は、受信装置１の外部へ一旦出力された後に、フィルタ１４に供給される。

試験信号を受信装置１の外部を経由させることで、受信装置１の動作試験を行う際に用いる試験信号の観測性を高め、動作試験時におけるモニタリングや、動作試験結果の検証を容易に行うことができる。なお、試験信号生成器１６は、生成した試験信号をフィルタ１４に直接供給してもよい。また、試験信号生成器１６は、試験信号を外部へ出力するとともに、受信装置１の外部を経由させずに試験信号をフィルタ１４に供給してもよい。

試験信号生成器１６は、基準タイミング信号ＳＹＳＲＥＦが入力されると、試験信号の位相を予め定められた位相に初期化した後に試験信号の生成を行う。試験信号生成器１６は、基準タイミング信号ＳＹＳＲＥＦが所定のレベルに変化した場合に、基準タイミング信号ＳＹＳＲＥＦが入力されたと判定する。

フィルタ１４は、受信装置１に設けられた入力端子を介して外部から入力される試験信号を受け付ける。フィルタ１４は、クロック信号ＣＬＫを分周した際に生じる高調波成分を試験信号において抑圧し、高調波成分が抑圧された試験信号を減衰器１５へ供給する。減衰器１５は、フィルタ１４から供給される試験信号の信号レベルを所定の信号レベル以下に減衰させた後に、試験信号をＲＦスイッチ１１−１〜１１−Ｎそれぞれに供給する。

なお、フィルタ１４から供給される試験信号の信号レベルが、所定の信号レベル以下である場合、受信装置１は、減衰器１５を備えずともよい。また、図１に示す構成例では、受信装置１がフィルタ１４及び減衰器１５を１つずつ備える構成を示しているが、受信装置１は、ＲＦスイッチ１１−１〜１１−Ｎそれぞれに対応するフィルタ１４及び減衰器１５を備えてもよい。ＲＦスイッチ１１ごとに減衰器１５を備える場合、減衰器１５における減衰量を可変としてもよく、各ＲＦスイッチ１１に供給される試験信号間の信号レベルのばらつきを低減させてもよい。

ＲＦスイッチ１１−１は、アナログ信号＃１と、減衰器１５から供給される試験信号とを受け付ける。ＲＦスイッチ１１−１は、アナログ信号と試験信号とを直交復調部１２−１へ供給する。ＲＦスイッチ１１−１は、アナログ信号と試験信号とのいずれを直交復調部１２−１へ供給するかを切り替える。なお、ＲＦスイッチ１１−１は、アナログ信号と試験信号とを混合して直交復調部１２−１へ供給するか、試験信号を混合せずにアナログ信号を直交復調部１２−１へ供給するかを切り替えてもよい。各ＲＦスイッチ１１は、ＲＦスイッチ１１−１と同様に動作する。各ＲＦスイッチ１１は、試験信号の入力の有無に応じて、又は外部からの設定に応じて、試験信号を直交復調部１２に供給するか否かを切り替えてもよい。

直交復調部１２−１は、ＮＣＯ（Numerical Control Oscillator：数値制御発振器）１２１、ＡＤ（Analog-Digital）変換器１２２、直交復調器１２３及び間引き部１２４を備える。ＮＣＯ１２１、ＡＤ変換器１２２、直交復調器１２３及び間引き部１２４は、試験信号生成器１６から供給されるクロック信号ＣＬＫ及び基準タイミング信号ＳＹＳＲＥＦを受け付ける。ＮＣＯ１２１は、クロック信号ＣＬＫを分周した分周クロック信号(NCO)を生成し、分周クロック信号(NCO)を直交復調器１２３に供給する。

ＡＤ変換器１２２は、クロック信号ＣＬＫに同期して、ＲＦスイッチ１１−１から供給される信号をサンプリングする。ＡＤ変換器１２２は、サンプリングした信号を量子化してデジタル信号を生成し、デジタル信号を直交復調器１２３へ供給する。

直交復調器１２３は、ＮＣＯ１２１から供給される分周クロック信号(NCO)と、分周クロック信号(NCO)の位相を９０度ずらした信号とをデジタル信号に乗算してローパスフィルタを通し、互い位相が９０度異なるＩ（In-phase）信号及びＱ（Quadrature-phase）信号を直交復調する。直交復調器１２３は、復調結果であるI信号及びＱ信号を、間引き部１２４へ供給する。間引き部１２４は、後段の受信ビーム合成部１３において要求されるＩ信号及びＱ信号の信号レートに応じて間引き（decimation）を行い、Ｉ信号及びＱ信号を受信ビーム合成部１３及びデータ保存部１７へ供給する。各直交復調部１２は、直交復調部１２−１と同様の構成を有し、同様に動作する。

受信ビーム合成部１３は、ＤＢＦ方式を用いた受信ビームパターンの形成を行う。受信ビーム合成部１３は、直交復調部１２−１〜１２−Ｎそれぞれから供給されるＩ信号及びＱ信号に対して、受信ウェイトを乗じて合成する。受信ウェイトは、アレイアンテナにおいて形成される受信ビームパターンに応じて、直交復調部１２−１〜１２−Ｎごと決定される。受信ビーム合成部１３は、Ｉ信号及びＱ信号に対して受信ウェイトを乗じて合成することで、受信ビームパターンに対応する受信ビーム信号を生成する。受信ビーム合成部１３は、複数のビームパターンに対応する複数の受信ビーム信号を同時に生成してもよい。受信ビーム合成部１３は、生成した受信ビーム信号を外部へ出力する。

データ保存部１７は、入力Ｉ／Ｆ（Interface）１７１、記憶部１７２及び出力Ｉ／Ｆ１７３を備える。入力Ｉ／Ｆ１７１は、クロック信号ＣＬＫ、基準タイミング信号ＳＹＳＲＥＦ、トリガ信号及び保存イネーブル信号を受け付ける。保存イネーブル信号は、各直交復調部１２から供給されるＩ信号及びＱ信号を記憶部１７２に記録するか否かを切り替える信号である。トリガ信号は、Ｉ信号及びＱ信号の記録開始を指示する信号である。

保存イネーブル信号がＩ信号及びＱ信号の記録を指示し、トリガ信号が記録開始を指示し、且つ、基準タイミング信号ＳＹＳＲＥＦが位相の同期を指示した場合に、入力Ｉ／Ｆ１７１は、各直交復調部１２から供給されるＩ信号及びＱ信号を含むデータを記憶部１７２に記憶させる。入力Ｉ／Ｆ１７１は、記憶部１７２に記憶させるデータに、Ｉ信号及びＱ信号を供給する直交復調部１２を一意に特定する識別子を加える。すなわち、記憶部１７２は、直交復調部１２ごとのＩ信号及びＱ信号を区別できるように記憶する。出力Ｉ／Ｆ１７３は、判定装置２の要求に応じて、記憶部１７２に記憶されているデータを判定装置２へ出力する。なお、入力Ｉ／Ｆ１７１は、保存イネーブル信号がＩ信号及びＱ信号の記録を指示し、且つ、基準タイミング信号ＳＹＳＲＥＦが位相の同期を指示した場合に、Ｉ信号及びＱ信号を含むデータを記憶部１７２に記憶させてもよい。

判定装置２は、出力Ｉ／Ｆ１７３を介して取得するデータに含まれる直交復調部１２のＩ信号及びＱ信号と、他の直交復調部１２のＩ信号及びＱ信号とを比較し、Ｉ信号及びＱ信号が一致しているか否かを判定する。この判定は、直交復調部１２ごとに行われる。すべてのＩ信号及びＱ信号が一致する場合、判定装置２は、すべての直交復調部１２が同期して動作していると判定する。すなわち、判定装置２は、すべての直交復調部１２が正常に動作していると判定し、各直交復調部１２が正常に動作していることを示す情報を動作試験結果として出力する。

他のＩ信号及びＱ信号と一致しないＩ信号及びＱ信号がある場合、判定装置２は、他の直交復調部１２と同期して動作していない直交復調部１２があると判定する。判定装置２は、他のＩ信号及びＱ信号と一致しないＩ信号及びＱ信号を出力する直交復調部１２の識別子をデータから取得する。判定装置２は、他の直交復調部１２と同期していない直交復調部１２を示す識別子を動作試験結果として出力する。

判定装置２による動作試験結果の出力は、試験システムを利用するユーザが動作試験結果を認識できる形式であればよい。例えば、判定装置２は、正常に動作していることを示すテキスト、又は識別子を示すテキストを画面に表示したり、識別子が示す直交復調部１２を表す画像を表示したりする。

図２は、第１の実施形態における動作試験時の受信装置１の動作例を示す波形図である。図２に示す動作例では、試験信号は、クロック信号ＣＬＫを８分周した信号である。各直交復調部１２においてＮＣＯ１２１が直交復調器１２３に供給される分周クロック信号(NCO)は、クロック信号ＣＬＫを４分周した信号である。また、動作例では、クロック信号ＣＬＫの立ち上がりで動作が行われる。なお、試験信号及び分周クロック信号(NCO)を生成する際の分周比は、他の値であってもよい。分周クロック信号(NCO)の分周比は、受信装置１に要求される動作速度などに応じて定められてもよい。試験信号の分周比は、受信装置１が処理対象とするアナログ信号＃１〜＃Ｎの周波数帯に応じて定められてもよい。

基準タイミング信号ＳＹＳＲＥＦが入力されると、ＮＣＯ１２１が分周クロック信号(NCO)の位相を初期化し、試験信号生成器１６が試験信号の位相を初期化する。位相の初期化により、分周クロック信号(NCO)の位相と試験信号の位相とが確定した位相関係となる同期が開始される（同期開始）。すなわち、基準タイミング信号ＳＹＳＲＥＦの入力により、分周クロック信号(NCO)と試験信号の位相関係が一意に定まる。基準タイミング信号ＳＹＳＲＥＦの入力が終了し、分周クロック信号(NCO)及び試験信号の位相の初期化が解除されると（同期解除）、クロック信号ＣＬＫで示されるタイミングでの動作が開始される。

時刻ｔ０以降において、ＲＦスイッチ１１から供給される試験信号は、ＡＤ変換器１２２おいてデジタル信号に変換される。デジタル信号は、直交復調器１２３において分周クロック信号（NCO）を用いて直交復調される。直交復調により得られるＩ信号及びＱ信号は、間引き部１２４において所定数の信号が間引かれた後に受信ビーム合成部１３及びデータ保存部１７に供給される。図２に示す動作例では、間引き部１２４が、４つのＩ／Ｑ信号ごとに１つのＩ／Ｑ信号を出力する間引き（decimation=4）を行っている。

基準タイミング信号ＳＹＳＲＥＦの入力が終了した後（時刻ｔ０〜ｔ１）において、トリガ信号が入力されると、入力Ｉ／Ｆ１７１は、直交復調部１２−１〜１２−Ｎそれぞれの直交復調器１２３から供給されるＩ信号及びＱ信号を、記憶部１７２に記憶させる。図２に示す動作例では、時刻ｔ１以降に供給されるＩ信号及びＱ信号（ＩＱ１，ＩＱ２，ＩＱ３，…）が記憶部１７２に記憶される。動作例では、入力Ｉ／Ｆ１７１は、時間軸において連続するＩ信号及びＱ信号を記憶部１７２に記憶させる。なお、入力Ｉ／Ｆ１７１は、トリガ信号に応じて、記憶部１７２に記憶させるＩ信号及びＱ信号を選択してもよい。

図２に例示したように、基準タイミング信号ＳＹＳＲＥＦが入力されるタイミングで、分周クロック信号(NCO)の位相を初期化することにより、各直交復調部１２の動作が同期する。また、基準タイミング信号ＳＹＳＲＥＦが入力されるタイミングで、試験信号の位相も初期化され、試験信号と分周クロック信号(NCO)との位相が確定した位相関係となる。各直交復調部１２が同期して動作していれば、各直交復調部１２が同じタイミングで供給するＩ信号及びＱ信号は一致する。なお、各直交復調部１２が供給するＩ信号及びＱ信号は、試験信号の分周比と分周クロック信号(NCO)の分周比との組み合わせに応じて周期的に変化する場合がある。この場合においても、各直交復調部１２が同期して動作していれば、各直交復調部１２のＩ信号及びＱ信号は一致する。

各直交復調部１２が同期して動作しているか否かは、同じタイミングで得られたＩ信号及びＱ信号を比較することにより判定できる。判定装置２は、記憶部１７２に記憶されている各直交復調部１２から同じタイミングで供給されたＩ信号及びＱ信号を比較することで、各直交復調部１２が同期して動作しているかを判定する。

第１の実施形態における試験システムでは、試験信号生成器１６が、受信装置１で用いられるクロック信号ＣＬＫを分周した試験信号の位相を基準タイミング信号ＳＹＳＲＥＦで初期化する。このように生成される試験信号を用いることで、直交復調部１２−１〜１２−Ｎの間における試験信号の位相ずれを考慮する必要がなくなり、直交復調部１２−１〜１２−Ｎの動作が同期しているか否かを判定する動作試験に掛かる手間やコストを軽減できる。また、試験システムは、各直交復調部１２の復調結果（Ｉ信号及びＱ信号）を記録して比較することで、各直交復調部１２の動作が同期しているか否かを判定する。このような判定を行うため、試験信号の周期と各直交復調部１２が動作する周期とが異なり、復調ごとに復調結果が異なる場合においても、事前に復調結果の真値を必要とせずに、各直交復調部１２に対する動作試験を行うことがでる。このように、第１の実施形態における試験システムによれば、ＤＢＦ方式を用いた受信ビームパターンの形成を行う受信装置１に対する動作試験をより簡便に行うことができる。

また、試験信号生成器１６は、試験信号を生成する際の分周比を変更することで、受信装置１が復調対象とするアナログ信号の周波数帯に応じた周波数帯の試験信号を生成できる。試験信号の周波数帯を変更する場合であっても、直交復調部１２、データ保存部１７及び判定装置２の構成及び動作を変更する必要がなく、受信装置１の利用状況に応じた動作試験を簡便に行うことができる。

また、基準タイミング信号ＳＹＳＲＥＦで各直交復調部１２を同期させる機能は、受信装置１が受信ビームパターンに応じた受信ビーム信号を生成する動作においても用いられる機能であり、その機能を動作試験にも利用することで、動作試験のために必要となる回路規模の増加を抑えることができる。

なお、第１の実施形態において、各直交復調部１２が同期して動作しているかの判定として、判定装置２が各直交復調部１２のＩ信号及びＱ信号が一致しているか否かを判定する動作を説明した。しかし、これに限ることなく、他の動作により判定を行ってもよい。例えば、判定装置２は、Ｉ信号及びＱ信号の組み合わせで示される位相を算出し、直交復調部１２それぞれの位相の差が所定の閾値以下であるか否かを判定してもよい。他の位相と閾値を超える位相がある場合、判定装置２は、当該位相に対応する直交復調部１２が他の直交復調部１２と同期していないと判定する。

また、判定装置２は、複数のＩ信号及びＱ信号から算出される複数の位相を直交復調部ごとに加算し、直交復調部１２それぞれの加算結果の差が所定の閾値以下であるか否かを判定してもよい。他の加算結果との差が閾値を超える加算結果がある場合、判定装置２は、当該加算結果に対応する直交復調部１２が他の直交復調部１２と同期していないと判定する。直交復調部１２の動作のずれが位相の加算（累積）により強調されるので、判定装置２は、動作試験の判定精度を向上させることができる。

アナログ信号及び試験信号に対する復調として直交復調を行う場合を説明したが、直交復調以外の復調を行う復調器を直交復調器１２３に代えて備えてもよい。また、受信装置１は、直交復調部１２ごとにデータ保存部１７を備えてもよい。

（第２の実施形態）
第２の実施形態では、受信装置１が入力する試験信号の扱いが第１の実施形態と異なる。第１の実施形態では、図１に示すように、受信装置１の試験信号生成器１６が生成した試験信号を外部へ一旦出力した後に入力する構成を説明した。第２の実施形態では、他の受信装置１が外部へ出力した信号を入力する。

図３は、第２の実施形態における試験システムの構成例を示すブロック図である。第２の実施形態における試験システムは、複数の受信装置１（１−１，１−２，…，１−Ｎ）と、判定装置２ａとを備える。各受信装置１は、第１の実施形態における受信装置１と同じ構成を備える。前述のように、各受信装置１は、自身が生成した試験信号ではなく、他の受信装置１が生成した試験信号を入力する。図３に示すように、受信装置１−１は、受信装置１−２へ試験信号＃１を供給し、受信装置１−Ｎから試験信号＃Ｎを受け付ける。

他の受信装置１が生成した試験信号を用いる場合であっても、クロック信号ＣＬＫと基準タイミング信号ＳＹＳＲＥＦとがそれぞれの受信装置１に入力されることにより、基準タイミング信号ＳＹＳＲＥＦの入力に応じて、各試験信号の位相が初期化される。基準タイミング信号ＳＹＳＲＥＦが各受信装置１に入力されると、各受信装置１で生成される試験信号間の位相差が０になる。更に、基準タイミング信号ＳＹＳＲＥＦの入力に応じて、受信装置１−１〜１−Ｎそれぞれの各直交復調部１２における分周クロック信号(NCO)の位相が初期化され、分周クロック信号(NCO)の位相と各試験信号の位相とが確定した位相関係となる。分周クロック信号(NCO)と試験信号との位相に対する初期化が基準タイミング信号ＳＹＳＲＥＦの入力に応じて行われるので、各受信装置１は、動作試験においても第１の実施形態と同様に動作し、各直交復調部１２から供給されるＩ信号及びＱ信号が記憶部１７２に記憶される。

判定装置２ａは、受信装置１それぞれの記憶部１７２に記憶されたＩ信号及びＱ信号を比較することで、複数の受信装置１における各直交復調部１２が同期して動作しているか否かを判定する。例えば、受信装置１が１つの基板上に構成され、複数の基板を用いた大規模な受信装置を構成する場合、図３に示したように試験信号を基板（受信装置１）の間で接続することにより、基板間においても同期して動作しているか否かの判定をより高い確度で行うことができる。また、試験信号を外部へ一旦出力することにより、動作試験に用いる各試験信号の観測性を高めるとともに、動作試験の妥当性の検証が容易になる。

上記の各実施形態における受信装置１及び判定装置２、２ａは、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）などのハードウェアプロセッサがプログラム（ソフトウェア）を実行することにより実現されてもよい。受信装置１及び判定装置２、２ａに含まれる構成要素の一部又は全部が、ＬＳＩ（Large Scale Integration circuit）やＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＰＬＤ（Programmable Logic Device）などを含むハードウェアの回路により実現されてもよい。

以上説明した少なくともひとつの実施形態によれば、復調部（直交復調部１２）が動作するタイミングを示すクロック信号を分周した試験信号を生成し、複数の復調部の動作それぞれを同期させる基準信号（基準タイミング信号ＳＹＳＲＥＦ）の入力に応じて試験信号の位相を初期化する試験信号生成部（試験信号生成器１６）と、試験信号を受信信号として複数の復調部に供給するか否かを切り替えるスイッチ（ＲＦスイッチ１１）と、スイッチが試験信号を複数の復調部に供給する場合に、複数の復調部それぞれから出力される復調結果をクロック信号に同期して記憶する記憶部と、を持つことにより、ＤＢＦ方式を用いた受信ビームパターンの形成を行う受信装置に対する動作試験をより簡便に行うことができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…受信装置、２…判定装置、１１…ＲＦスイッチ、１２…直交復調部、１３…受信ビーム合成部、１４…フィルタ、１５…減衰器、１６…試験信号生成器、１７…データ保存部、１２１…ＮＣＯ、１２２…ＡＤ変換器、１２３…直交復調器、１２４…間引き部、１７１…入力Ｉ／Ｆ、１７２…記憶部、１７３…出力Ｉ／Ｆ

Claims (5)

1. 複数の受信信号それぞれを復調する複数の復調部と、
   前記復調部が動作するタイミングを示すクロック信号を分周した試験信号を生成し、前記複数の復調部の動作それぞれを同期させる基準信号の入力に応じて前記試験信号の位相を初期化する試験信号生成部と、
   前記試験信号を前記受信信号として前記複数の復調部に供給するか否かを切り替えるスイッチと、
   前記スイッチが前記試験信号を前記複数の復調部に供給する場合に、前記複数の復調部それぞれから出力される復調結果を前記クロック信号に同期して記憶する記憶部と、
   を備える受信装置。
2. 前記スイッチは、受信装置の外部へ一旦出力された前記試験信号を、前記受信信号として前記複数の復調部に供給するか否かを切り替える、
   請求項１に記載の受信装置。
3. 請求項１又は請求項２に記載の受信装置と、
   前記記憶部に記憶された、前記複数の復調部それぞれの復調結果を比較し、前記複数の復調部のうち動作が他の復調部と同期していない復調部の有無を比較の結果に基づいて判定する判定装置と、
   を備える試験システム。
4. 請求項１に記載の複数の受信装置と、
   前記複数の受信装置の前記記憶部に記憶された、前記複数の復調部それぞれの復調結果を比較し、前記複数の復調部のうち動作が他の復調部と同期していない復調部の有無を比較の結果に基づいて判定する判定装置と、
   を備え、
   前記試験信号生成部は、生成した前記試験信号を他の受信装置へ供給し、
   前記複数の受信装置の前記スイッチは、他の受信装置から供給される前記試験信号を、前記受信信号として自装置の前記複数の復調部に供給するか否かを切り替える、
   試験システム。
5. 前記記憶部は、前記復調部ごとに複数の前記復調結果を記憶し、
   前記判定装置は、複数の前記復調結果を前記復調部ごとに加算し、前記複数の復調部それぞれの加算結果を比較し、前記複数の復調部のうち動作が他の復調部と同期していない復調部の有無を比較の結果に基づいて判定する、
   請求項３又は請求項４に記載の試験システム。

Images