JP3033607B2 - スペースダイバーシティ受信方式 - Google Patents
スペースダイバーシティ受信方式Info
- Publication number
- JP3033607B2 JP3033607B2 JP3025070A JP2507091A JP3033607B2 JP 3033607 B2 JP3033607 B2 JP 3033607B2 JP 3025070 A JP3025070 A JP 3025070A JP 2507091 A JP2507091 A JP 2507091A JP 3033607 B2 JP3033607 B2 JP 3033607B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- received input
- signal
- infinite
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Radio Transmission System (AREA)
Description
【０００１】
【産業上の利用分野】本発明はスペースダイバーシティ
受信方式に関し、特に、３つのアンテナからの３つの受
信入力信号を同時に位相比較して合成を行なうような同
相合成３面スペースダイバーシティ受信方式に関する。
受信方式に関し、特に、３つのアンテナからの３つの受
信入力信号を同時に位相比較して合成を行なうような同
相合成３面スペースダイバーシティ受信方式に関する。
【０００２】
【従来の技術】受信装置における同相合成３面スペース
ダイバーシティ受信方式の従来例のブロック図を図４に
示す。同図において、受信入力信号１は電力分配器２１
によって２つの分岐信号に分岐されて、一方の分岐信号
は電力合成器３１に送られ、他方の分岐信号はＡＧＣ増
幅器４１を通して一定レベルにまで増幅した後、位相比
較器５１に入力される。受信入力信号２は無限位相器
（Ｅｎｄｌｅｓｓ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ；ＥＰ
Ｓ）１１によってその位相を制御された後、電力分配器
２２によって分岐され、一方は前述の電力合成器３１に
送られて受信入力信号１と合成され、他方はＡＧＣ増幅
器４２により一定レベルにまで増幅されて前述の位相比
較器５１で受信入力信号１と位相比較され、位相比較器
５１の出力として受信入力信号１と受信入力信号２との
位相差に応じた電圧を得ている。この位相検波電圧は異
なるしきい値電圧をもつ２つの電圧比較器６１及び６２
に入力され受信入力信号１の位相に対して受信入力信号
２の位相が進んでいるかどうか及び遅れているかどうか
をそれぞれ判定している。これによって得られた位相差
情報は第１のＥＰＳ制御回路７１に送られ、この情報に
基づいて前記無限移相器１１の移相量を制御している。
ダイバーシティ受信方式の従来例のブロック図を図４に
示す。同図において、受信入力信号１は電力分配器２１
によって２つの分岐信号に分岐されて、一方の分岐信号
は電力合成器３１に送られ、他方の分岐信号はＡＧＣ増
幅器４１を通して一定レベルにまで増幅した後、位相比
較器５１に入力される。受信入力信号２は無限位相器
（Ｅｎｄｌｅｓｓ Ｐｈａｓｅ Ｓｈｉｆｔｅｒ；ＥＰ
Ｓ）１１によってその位相を制御された後、電力分配器
２２によって分岐され、一方は前述の電力合成器３１に
送られて受信入力信号１と合成され、他方はＡＧＣ増幅
器４２により一定レベルにまで増幅されて前述の位相比
較器５１で受信入力信号１と位相比較され、位相比較器
５１の出力として受信入力信号１と受信入力信号２との
位相差に応じた電圧を得ている。この位相検波電圧は異
なるしきい値電圧をもつ２つの電圧比較器６１及び６２
に入力され受信入力信号１の位相に対して受信入力信号
２の位相が進んでいるかどうか及び遅れているかどうか
をそれぞれ判定している。これによって得られた位相差
情報は第１のＥＰＳ制御回路７１に送られ、この情報に
基づいて前記無限移相器１１の移相量を制御している。
【０００３】このように受信入力信号１と受信入力信号
２を同相合成して得られる合成信号と、受信入力信号３
とをさらに同相合成するために、受信入力信号３の位相
を制御するための無限移相器１２と、前記合成信号とそ
の位相の制御された受信入力信号３をそれぞれ２分岐す
る電力分配器２３及び２４と、その分岐されたそれぞれ
の信号を合成するための電力合成器３２と、その分岐さ
れた他方のそれぞれの信号を一定レベルにまで増幅する
ＡＧＣ増幅器４３及び４４と、そのＡＧＣ増幅器４３及
び４４の出力信号の位相を比較して位相検波電圧を得る
ための位相比較器５２と、この位相検波電圧より位相の
進み及び遅れの位相差情報を得るための異なるしきい値
電圧をもつ２つの電圧比較器６３及び６４と、この位相
差情報に基づいて前記無限移相器１２の移相量を制御す
る第２のＥＰＳ制御回路７２とを設けることにより、３
つの受信入力の同相合成を行なっていた。
２を同相合成して得られる合成信号と、受信入力信号３
とをさらに同相合成するために、受信入力信号３の位相
を制御するための無限移相器１２と、前記合成信号とそ
の位相の制御された受信入力信号３をそれぞれ２分岐す
る電力分配器２３及び２４と、その分岐されたそれぞれ
の信号を合成するための電力合成器３２と、その分岐さ
れた他方のそれぞれの信号を一定レベルにまで増幅する
ＡＧＣ増幅器４３及び４４と、そのＡＧＣ増幅器４３及
び４４の出力信号の位相を比較して位相検波電圧を得る
ための位相比較器５２と、この位相検波電圧より位相の
進み及び遅れの位相差情報を得るための異なるしきい値
電圧をもつ２つの電圧比較器６３及び６４と、この位相
差情報に基づいて前記無限移相器１２の移相量を制御す
る第２のＥＰＳ制御回路７２とを設けることにより、３
つの受信入力の同相合成を行なっていた。
【０００４】ここで、２つの同相合成における同相合成
制御の速度は２つのＥＰＳ制御回路７１及び７２のそれ
ぞれの制御クロック（ｆ1 ，ｆ2）を供給する異なる２
つのクロック発振器８１及び８２によって決定されてお
り、受信入力信号１と受信入力信号２との合成時の制御
速度よりも、その後の合成信号と受信入力信号３との合
成時の制御速度のほうが十分速くなるようにクロック発
振器８１と８２の発振周波数ｆ1 とｆ2 をｆ1 <<ｆ2 に
選んでいた。
制御の速度は２つのＥＰＳ制御回路７１及び７２のそれ
ぞれの制御クロック（ｆ1 ，ｆ2）を供給する異なる２
つのクロック発振器８１及び８２によって決定されてお
り、受信入力信号１と受信入力信号２との合成時の制御
速度よりも、その後の合成信号と受信入力信号３との合
成時の制御速度のほうが十分速くなるようにクロック発
振器８１と８２の発振周波数ｆ1 とｆ2 をｆ1 <<ｆ2 に
選んでいた。
【０００５】即ち、上述した従来の同相合成３面スペー
スダイバーシティ受信方式では、３つの受信入力のうち
特定の２つの入力信号の同相合成を行なってから残りの
受信入力を前記合成信号に対して同相で合成するため
に、第１及び第２の２つの受信入力信号の合成による合
成信号の位相に対して第３の受信入力信号の位相を無限
移相器（ＥＰＳ）で移相させることにより追いかけてい
る。
スダイバーシティ受信方式では、３つの受信入力のうち
特定の２つの入力信号の同相合成を行なってから残りの
受信入力を前記合成信号に対して同相で合成するため
に、第１及び第２の２つの受信入力信号の合成による合
成信号の位相に対して第３の受信入力信号の位相を無限
移相器（ＥＰＳ）で移相させることにより追いかけてい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、第１及
び第２の２つの受信入力信号の合成の際の無限移相器
（ＥＰＳ）を制御する第１のＥＰＳ制御回路のＥＰＳ制
御速度と比べて、第３の受信入力信号の合成の際に無限
移相器（ＥＰＳ）を制御する第２のＥＰＳ制御回路のＥ
ＰＳ制御速度を十分速くしなければ、３入力合成として
同相点への収束時間が長くなり、特に、第１及び第２の
２つの受信入力信号の合成において位相の基準となって
いる側の受信入力信号のレベルが大きく低下して位相差
検出が不能となり、無限移相器の移相量が０°〜３６０
°で不定となって位相量が定まらないで回転している自
走（フリーラン）状態となることがあった。このような
場合には、第３の受信入力信号の合成における無限移相
器の移相速度を十分速くしなければ第１及び第２の２つ
の受信入力信号の合成出力信号の位相を追いかけきれな
いか又は同相となるまでに長い時間を要する欠点があっ
た。
び第２の２つの受信入力信号の合成の際の無限移相器
（ＥＰＳ）を制御する第１のＥＰＳ制御回路のＥＰＳ制
御速度と比べて、第３の受信入力信号の合成の際に無限
移相器（ＥＰＳ）を制御する第２のＥＰＳ制御回路のＥ
ＰＳ制御速度を十分速くしなければ、３入力合成として
同相点への収束時間が長くなり、特に、第１及び第２の
２つの受信入力信号の合成において位相の基準となって
いる側の受信入力信号のレベルが大きく低下して位相差
検出が不能となり、無限移相器の移相量が０°〜３６０
°で不定となって位相量が定まらないで回転している自
走（フリーラン）状態となることがあった。このような
場合には、第３の受信入力信号の合成における無限移相
器の移相速度を十分速くしなければ第１及び第２の２つ
の受信入力信号の合成出力信号の位相を追いかけきれな
いか又は同相となるまでに長い時間を要する欠点があっ
た。
【０００７】本発明の技術的課題は、無限移相器の移相
量を所定の値に定めて、フリーランを防止するスペース
ダイバーシティ受信方式を得ることにある。
量を所定の値に定めて、フリーランを防止するスペース
ダイバーシティ受信方式を得ることにある。
【０００８】
【課題を解決するための手段】本発明のダイバーシティ
受信方式によれば、受信入力信号の位相を０°から３６
０°までそれぞれシフトする３つ以上の無限移相手段
と、前記３つ以上の無限位相手段からの受信入力信号の
位相が同相で合成されるように所定のクロック信号に応
じて前記３つ以上の無限移相器の移相量を制御する制御
信号を出力する制御手段とを有するスペースダイバーシ
ティ受信方式において、前記制御手段は、信号のレベル
が最も高い受信入力信号の位相を基準位相とし、同相合
成を行なうべき基準位相を選択する基準位相判定手段を
有し、前記３つ以上の無限移相器のうちの１つの位相シ
フトを止めて他の２つ以上の無限移相器の位相を前記基
準位相と同相となるように制御することを特徴とするス
ペースダイバーシティ受信方式が得られる。
受信方式によれば、受信入力信号の位相を０°から３６
０°までそれぞれシフトする３つ以上の無限移相手段
と、前記３つ以上の無限位相手段からの受信入力信号の
位相が同相で合成されるように所定のクロック信号に応
じて前記３つ以上の無限移相器の移相量を制御する制御
信号を出力する制御手段とを有するスペースダイバーシ
ティ受信方式において、前記制御手段は、信号のレベル
が最も高い受信入力信号の位相を基準位相とし、同相合
成を行なうべき基準位相を選択する基準位相判定手段を
有し、前記３つ以上の無限移相器のうちの１つの位相シ
フトを止めて他の２つ以上の無限移相器の位相を前記基
準位相と同相となるように制御することを特徴とするス
ペースダイバーシティ受信方式が得られる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の同相合成３面スペースダイバーシテ
ィ受信方式の一実施例に係るブロック図であり、図中図
４と同一部分には同一符号を附してある。従来例の図４
と比べ、異なる点を述べる。３つの受信入力信号１，
２，３のそれぞれに対して別々の無限移相器１１，１
２，１３を設けている。それらの位相がシフトされた３
つの信号をそれぞれ電力分配器２１，２２，２３によっ
て分岐して、それぞれの分岐信号の一方を電力合成器３
１に送り、３つの受信入力信号１，２，３を同時に合成
している。また、分岐されたそれぞれの信号の他方はＡ
ＧＣ増幅器４１，４２，４３で各々一定レベルにまで増
幅した後、さらに電力分配器９１，９２，９３によって
分岐して３つの受信入力相互間の位相を比較するための
３つの位相比較器５１，５２，５３に入力されてそれぞ
れの位相差電圧を得ている。
る。図１は本発明の同相合成３面スペースダイバーシテ
ィ受信方式の一実施例に係るブロック図であり、図中図
４と同一部分には同一符号を附してある。従来例の図４
と比べ、異なる点を述べる。３つの受信入力信号１，
２，３のそれぞれに対して別々の無限移相器１１，１
２，１３を設けている。それらの位相がシフトされた３
つの信号をそれぞれ電力分配器２１，２２，２３によっ
て分岐して、それぞれの分岐信号の一方を電力合成器３
１に送り、３つの受信入力信号１，２，３を同時に合成
している。また、分岐されたそれぞれの信号の他方はＡ
ＧＣ増幅器４１，４２，４３で各々一定レベルにまで増
幅した後、さらに電力分配器９１，９２，９３によって
分岐して３つの受信入力相互間の位相を比較するための
３つの位相比較器５１，５２，５３に入力されてそれぞ
れの位相差電圧を得ている。
【００１０】図２を参照して、この３つの位相差電圧は
従来と同様にそれぞれ異なるしきい値電圧をもつ２つの
電圧比較器Ｉ，II毎に、即ち、６１と６２，６３と６
４，６５と６６で位相の進み及び遅れを判定されてその
位相差情報は、基準位相制御手段の制御情報選択回路７
００を介してＥＰＳ制御回路７１０に送られる。
従来と同様にそれぞれ異なるしきい値電圧をもつ２つの
電圧比較器Ｉ，II毎に、即ち、６１と６２，６３と６
４，６５と６６で位相の進み及び遅れを判定されてその
位相差情報は、基準位相制御手段の制御情報選択回路７
００を介してＥＰＳ制御回路７１０に送られる。
【００１１】図１を参照して、ＥＰＳ制御回路７１０
は、アップ／ダウンカウンタ７１１，７１２，７１３、
データ選択回路７１４、ＲＯＭ７１５、データラッチ回
路７１６、Ｄ／Ａ変換器７１７，７１８，７１９で構成
されている。
は、アップ／ダウンカウンタ７１１，７１２，７１３、
データ選択回路７１４、ＲＯＭ７１５、データラッチ回
路７１６、Ｄ／Ａ変換器７１７，７１８，７１９で構成
されている。
【００１２】従来は、２つの信号を同相合成する際に一
方の信号の位相を基準位相と決めて他方の位相を無限移
相器（ＥＰＳ）により移相させていたのに対し、本発明
では同相にする位相の基準が３つの受信入力信号１，
２，３の何れかの位相に決められていないので受信入力
信号レベルの大きい信号の位相を同相への位相制御への
基準としている。
方の信号の位相を基準位相と決めて他方の位相を無限移
相器（ＥＰＳ）により移相させていたのに対し、本発明
では同相にする位相の基準が３つの受信入力信号１，
２，３の何れかの位相に決められていないので受信入力
信号レベルの大きい信号の位相を同相への位相制御への
基準としている。
【００１３】図１に示された基準位相制御手段の基準位
相判定回路１１１は、インバーター１１１ａ，１１１
ｂ，１１１ｃ、ＮＡＮＤ回路１１１ｄ，１１１ｅ，１１
１ｆで構成されている。基準位相判定回路１１１では、
前記位相比較器５１，５２，５３に対して一定レベルで
入力するための各受信入力信号を増幅しているＡＧＣ増
幅器４１，４２，４３のそれぞれのＡＧＣ制御電圧を相
互に比較するための３つの電圧比較器１０１，１０２，
１０３により、図１に示されているように３つの受信入
力信号１，２，３からの入力レレベル情報Ｍ（Ａ，
Ｂ）、Ｍ（Ｂ，Ｃ）、Ｍ（Ｃ，Ａ）の間のレベルの大小
を判定する。これらの入力レベル情報を基にして、最も
入力レベルの高い受信入力信号を選択してこの受信入力
信号の位相を基準位相とするように制御情報選択回路７
００に対して基準位相選択信号Ｓ（ｘ）が出力される。
制御情報選択回路７００は、電圧比較器６１〜６６から
の信号の内、上記最も入力レベルの高い受信入力信号に
相当するものをマスクするマスク回路として動作する。
相判定回路１１１は、インバーター１１１ａ，１１１
ｂ，１１１ｃ、ＮＡＮＤ回路１１１ｄ，１１１ｅ，１１
１ｆで構成されている。基準位相判定回路１１１では、
前記位相比較器５１，５２，５３に対して一定レベルで
入力するための各受信入力信号を増幅しているＡＧＣ増
幅器４１，４２，４３のそれぞれのＡＧＣ制御電圧を相
互に比較するための３つの電圧比較器１０１，１０２，
１０３により、図１に示されているように３つの受信入
力信号１，２，３からの入力レレベル情報Ｍ（Ａ，
Ｂ）、Ｍ（Ｂ，Ｃ）、Ｍ（Ｃ，Ａ）の間のレベルの大小
を判定する。これらの入力レベル情報を基にして、最も
入力レベルの高い受信入力信号を選択してこの受信入力
信号の位相を基準位相とするように制御情報選択回路７
００に対して基準位相選択信号Ｓ（ｘ）が出力される。
制御情報選択回路７００は、電圧比較器６１〜６６から
の信号の内、上記最も入力レベルの高い受信入力信号に
相当するものをマスクするマスク回路として動作する。
【００１４】こうして、ＥＰＳ制御回路７１は基準位相
判定回路１１１からの基準位相選択信号Ｓ（ｘ）により
基準位相となる入力受信信号に対する無限移相器の移相
を停止して位相を固定させる。これとともに他の２つの
受信入力信号に対しても同相制御を行なうようにそれぞ
れの無限移相器の移相量を制御するようにしている。
判定回路１１１からの基準位相選択信号Ｓ（ｘ）により
基準位相となる入力受信信号に対する無限移相器の移相
を停止して位相を固定させる。これとともに他の２つの
受信入力信号に対しても同相制御を行なうようにそれぞ
れの無限移相器の移相量を制御するようにしている。
【００１５】上記受信入力信号１が最も入力レベルが高
い場合を考えると、Ｓ（Ａ）＝０，Ｓ（Ｂ）＝Ｓ（Ｃ）
＝１となる。この場合、２入力ＡＮＤ回路７０３，７０
４の出力が“０”になり、Ｕ／Ｄカウンタ７／２のＵＰ
及びＤＯＷＮの入力端子が“０”に保たれるためＵ／Ｄ
カウンタ７／２はカウント動作を停止する。この結果、
データ選択回路７１４，、ＲＯＭ７１５、データラッチ
回路７１６、Ｄ／Ａ変換器７１８を介したＥＰＳ制御信
号によって、無限移相器１１の移相が停止すると共に、
この位相を基準位相として同相制御が行われる。なお、
ＥＰＳ制御回路７１は１つのクロック発振器８１による
制御クロック信号（クロック周波数ｆ0 ）ですべて動作
することとなり、どの受信入力信号に対しても同相制御
の速度は同じとなっている。
い場合を考えると、Ｓ（Ａ）＝０，Ｓ（Ｂ）＝Ｓ（Ｃ）
＝１となる。この場合、２入力ＡＮＤ回路７０３，７０
４の出力が“０”になり、Ｕ／Ｄカウンタ７／２のＵＰ
及びＤＯＷＮの入力端子が“０”に保たれるためＵ／Ｄ
カウンタ７／２はカウント動作を停止する。この結果、
データ選択回路７１４，、ＲＯＭ７１５、データラッチ
回路７１６、Ｄ／Ａ変換器７１８を介したＥＰＳ制御信
号によって、無限移相器１１の移相が停止すると共に、
この位相を基準位相として同相制御が行われる。なお、
ＥＰＳ制御回路７１は１つのクロック発振器８１による
制御クロック信号（クロック周波数ｆ0 ）ですべて動作
することとなり、どの受信入力信号に対しても同相制御
の速度は同じとなっている。
【００１６】
【発明の効果】以上説明したように本発明によれば、制
御手段が基準位相判定手段からの判定信号を受けて、同
相制御しているため、無限位相手段の移相量を制御する
制御信号の制御速度を各受信入力信号に対して同じにし
ているので、最大制御速度を同じ同相点への収束時間に
対して遅くできる。しかも、最も高い信号レベルの受信
入力信号を位相の基準として同相合成しているため、位
相誤差が小さい範囲の動作点で位相比較回路を使用でき
る。また、基準となる位相が明確に決まっているため、
この基準位相が変動しない限り同相合成時には無限移相
手段ではすべて一定の移相量に固定され、受信入力信号
に対する位相変調の影響を小さくできる。そして、各受
信入力信号のレベルを一定値で位相比較するために必要
なＡＧＣ増幅器も各受信入力信号ごとに持てばよく、従
来のような第１及び第２の２つの受信入力信号を合成し
た信号に対して位相差検出のために必要であったＡＧＣ
増幅器が不要となり、高周波回路部分をより小さくする
ことが可能となる効果がある。
御手段が基準位相判定手段からの判定信号を受けて、同
相制御しているため、無限位相手段の移相量を制御する
制御信号の制御速度を各受信入力信号に対して同じにし
ているので、最大制御速度を同じ同相点への収束時間に
対して遅くできる。しかも、最も高い信号レベルの受信
入力信号を位相の基準として同相合成しているため、位
相誤差が小さい範囲の動作点で位相比較回路を使用でき
る。また、基準となる位相が明確に決まっているため、
この基準位相が変動しない限り同相合成時には無限移相
手段ではすべて一定の移相量に固定され、受信入力信号
に対する位相変調の影響を小さくできる。そして、各受
信入力信号のレベルを一定値で位相比較するために必要
なＡＧＣ増幅器も各受信入力信号ごとに持てばよく、従
来のような第１及び第２の２つの受信入力信号を合成し
た信号に対して位相差検出のために必要であったＡＧＣ
増幅器が不要となり、高周波回路部分をより小さくする
ことが可能となる効果がある。
【図１】本発明のスペースダイバーシティ受信方式の一
実施例に係るブロック図である。
実施例に係るブロック図である。
【図２】（ａ）は電圧比較器Ｉ，IIの動作を説明するた
めの図、（ｂ）は位相比較器５１，５２，５３の出力を
示す図、（ｃ）は電圧比較器Ｉ，IIの出力を示す図であ
る。
めの図、（ｂ）は位相比較器５１，５２，５３の出力を
示す図、（ｃ）は電圧比較器Ｉ，IIの出力を示す図であ
る。
【図３】基準位相判定回路１１１の動作を説明するため
の図である。
の図である。
【図４】従来の同相合成３面スペースダイバーシティ受
信方式を示すブロック図である。
信方式を示すブロック図である。
１１，１２，１３ 無限移相器（ＥＰＳ） ２１，２２，２３，２４ 電力分配器 ３１，３２ 電力合成器 ４１，４２，４３，４４ ＡＧＣ増幅器 ５１，５２，５３ 位相比較器 ６１，６３，６５ 電圧比較器Ｉ ６２，６４，６６ 電圧比較器II ８１，８２ クロック発振器 ９１，９２，９３ 電力分配器 １０１，１０２，１０３ 電圧比較器 １１１ 基準位相判定回路 ７００ 制御情報選択回路 ７０１，７０２，７０３，７０４，７０５，７０６
２入力ＡＮＤ回路 ７１０ ＥＰＳ制御回路 ７１１，７１２，７１３ Ｕ／Ｄカウンタ ７１４ データ選択回路 ７１５ ＲＯＭ ７１６ データラッチ回路 ７１７，７１８，７１９ Ｄ／Ａ変換器
２入力ＡＮＤ回路 ７１０ ＥＰＳ制御回路 ７１１，７１２，７１３ Ｕ／Ｄカウンタ ７１４ データ選択回路 ７１５ ＲＯＭ ７１６ データラッチ回路 ７１７，７１８，７１９ Ｄ／Ａ変換器
Claims (2)
- 【請求項１】 受信入力信号の位相を０°から３６０°
までそれぞれシフトする３つ以上の無限移相手段と、前
記３つ以上の無限位相手段からの受信入力信号の位相が
同相で合成されるように前記３つ以上の無限移相器の移
相量を制御する制御信号を出力する制御手段とを有する
スペースダイバーシティ受信方式において、前記制御手
段は、信号のレベルが最も高い受信入力信号の位相を基
準位相とし、同相合成を行なうべき基準位相を選択する
基準位相判定手段を有し、前記３つ以上の無限移相器の
うちの１つの位相シフトを止めて他の２つ以上の無限移
相器の位相を前記基準位相と同相となるように制御する
ことを特徴とするスペースダイバーシティ受信方式。 - 【請求項２】 請求項１記載のスペースダイバーシティ
受信方式において、前記基準位相判定手段は、前記３つ
以上の受信入力信号のうち、最も高いレベルの受信入力
信号を選択する制御情報選択回路を含むことを特徴とす
るスペースダイバーシティ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025070A JP3033607B2 (ja) | 1991-01-28 | 1991-01-28 | スペースダイバーシティ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025070A JP3033607B2 (ja) | 1991-01-28 | 1991-01-28 | スペースダイバーシティ受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252525A JPH04252525A (ja) | 1992-09-08 |
| JP3033607B2 true JP3033607B2 (ja) | 2000-04-17 |
Family
ID=12155667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3025070A Expired - Lifetime JP3033607B2 (ja) | 1991-01-28 | 1991-01-28 | スペースダイバーシティ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033607B2 (ja) |
-
1991
- 1991-01-28 JP JP3025070A patent/JP3033607B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04252525A (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470008B1 (ko) | 수신기회로 | |
| EP1274210B1 (en) | OFDM receiver | |
| JP2005260860A (ja) | 狭帯域干渉抑制装置 | |
| JP5585449B2 (ja) | 受信装置及び方法 | |
| CA2291868C (en) | Interference canceling device | |
| EP0570979A1 (en) | Quadrature modulation circuit | |
| JP3033607B2 (ja) | スペースダイバーシティ受信方式 | |
| EP1128463A2 (en) | Reception circuit and adaptive array antenna system | |
| JP3400736B2 (ja) | トレーニング機能付送信機 | |
| CA2279443C (en) | Improved phase detector | |
| JP2697650B2 (ja) | フィードフォワード増幅器 | |
| JP4846481B2 (ja) | レーダ装置 | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JP4226199B2 (ja) | 位相合成回路 | |
| JP5202198B2 (ja) | イメージ除去装置 | |
| JP2003198262A (ja) | 受信コンバータモジュール | |
| JPH05183540A (ja) | 同相合成スペースダイバーシティ受信装置 | |
| JP2967658B2 (ja) | 追尾受信装置 | |
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JP2689875B2 (ja) | 光信号受信装置 | |
| JPH11205101A (ja) | 位相追従装置 | |
| JPS6094522A (ja) | デイジタルミキシング回路 | |
| JPS6363069B2 (ja) | ||
| JP2002135058A (ja) | イメージリジェクションミキサ及びそれを用いた受信装置 | |
| JPH0575510A (ja) | スペースダイバーシテイ同相合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000119 |