JP2020136484A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2020136484A
JP2020136484A JP2019027702A JP2019027702A JP2020136484A JP 2020136484 A JP2020136484 A JP 2020136484A JP 2019027702 A JP2019027702 A JP 2019027702A JP 2019027702 A JP2019027702 A JP 2019027702A JP 2020136484 A JP2020136484 A JP 2020136484A
Authority
JP
Japan
Prior art keywords
conductor
layer
antenna
wiring board
radiating element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019027702A
Other languages
Japanese (ja)
Inventor
普崇 谷口
Hirotaka Taniguchi
普崇 谷口
武馬 足立
Takema Adachi
武馬 足立
英俊 野口
Hidetoshi Noguchi
英俊 野口
祐輔 山本
Yusuke Yamamoto
祐輔 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019027702A priority Critical patent/JP2020136484A/en
Publication of JP2020136484A publication Critical patent/JP2020136484A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

To improve the transmission and reception quality of an antenna of a wiring board.SOLUTION: A wiring board 1 according to the present embodiment comprises: a first conductive layer 31 including a first radiation element 21 composing an antenna 2; a second conductor layer 32 including a second radiation element 22 composing the antenna 2 together with the first radiation element 21; two or more inter-layer insulation layers 4a interposed between the first conductor layer 31 and the second conductor layer 32. The wiring board 1 has: an antenna area A including the antenna 2; and a peripheral area P that is an area around the antenna area A in a plan view. The first conductor layer 31 and the second conductor layer 32 have, between them, a first interval in the antenna area A and a second interval in the peripheral area P, the first interval being shorter than the second interval.SELECTED DRAWING: Figure 1

Description

本発明は配線基板に関する。 The present invention relates to a wiring board.

特許文献1には、一方の表面にアンテナ素子を備えた電子部品モジュールが開示されている。アンテナ素子は、第2の誘電体基板の表面に形成され、第1の誘電体基板に実装された高周波デバイスに伝送線路を介して電気的に接続されている。 Patent Document 1 discloses an electronic component module having an antenna element on one surface. The antenna element is formed on the surface of the second dielectric substrate and is electrically connected to the high frequency device mounted on the first dielectric substrate via a transmission line.

特開2005−86603号公報Japanese Unexamined Patent Publication No. 2005-86603

特許文献1の電子部品モジュールに備えられたアンテナでは、例えば数GHz以上の周波数を有する信号が送信及び/又は受信される。アンテナによって送受される高周波信号は、周囲の電磁的環境の変化の影響を受け易い。例えば、配線基板の他の導体パターンとのクロストークなどによって、アンテナによる信号の適切な送受が阻害されることがある。 In the antenna provided in the electronic component module of Patent Document 1, for example, a signal having a frequency of several GHz or more is transmitted and / or received. High-frequency signals transmitted and received by antennas are susceptible to changes in the surrounding electromagnetic environment. For example, crosstalk with other conductor patterns on the wiring board may hinder proper transmission and reception of signals by the antenna.

本発明の配線基板は、アンテナを構成する第1放射素子を含む第1導体層と、前記第1放射素子と共に前記アンテナを構成する第2放射素子を含む第2導体層と、前記第1導体層と前記第2導体層との間に介在する2以上の層間絶縁層と、を備えている。そして、前記配線基板は、前記アンテナを含むアンテナ領域と、平面視における前記アンテナ領域の周囲の領域である周辺領域と、を有し、前記第1導体層及び前記第2導体層は、前記アンテナ領域において第1間隔、及び、前記周辺領域において第2間隔を互いの間に有しており、前記第1間隔は前記第2間隔よりも短い。 The wiring substrate of the present invention includes a first conductor layer including a first radiating element constituting an antenna, a second conductor layer including a second radiating element constituting the antenna together with the first radiating element, and the first conductor. It includes two or more interlayer insulating layers interposed between the layer and the second conductor layer. The wiring board has an antenna region including the antenna and a peripheral region which is a region around the antenna region in a plan view, and the first conductor layer and the second conductor layer are the antenna. The region has a first spacing and a second spacing in the peripheral region between each other, the first spacing being shorter than the second spacing.

本発明の実施形態によれば、配線基板のアンテナによって送受される信号を、配線基板のサイズの拡大を抑制しつつ、他の信号による影響を少なくして適切に送信及び/又は受信することができると考えられる。 According to the embodiment of the present invention, the signal transmitted and received by the antenna of the wiring board can be appropriately transmitted and / or received while suppressing the increase in the size of the wiring board and reducing the influence of other signals. It is thought that it can be done.

本発明の一実施形態の配線基板の一例を示す断面図。The cross-sectional view which shows an example of the wiring board of one Embodiment of this invention. 図1に示されるII部の拡大図。An enlarged view of Part II shown in FIG. 図1の配線基板におけるアンテナ領域、及び周辺領域の一部の平面図。The plan view of the antenna area and a part of the peripheral area in the wiring board of FIG. 一実施形態の配線基板における周辺領域の他の例を示す平面図。The plan view which shows the other example of the peripheral area in the wiring board of one Embodiment. 一実施形態の配線基板の層間絶縁層の他の例を示す断面図。FIG. 5 is a cross-sectional view showing another example of the interlayer insulating layer of the wiring board of one embodiment. 一実施形態の配線基板の製造における出発基板の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of a starting board in the manufacture of the wiring board of one embodiment. 一実施形態の配線基板の製造工程の一例を示す断面図。The cross-sectional view which shows an example of the manufacturing process of the wiring board of one Embodiment. 一実施形態の配線基板の製造における第1放射素子の形成の一例を示す断面図。The cross-sectional view which shows an example of the formation of the 1st radiation element in the manufacturing of the wiring board of one Embodiment. 一実施形態の配線基板の製造における層間絶縁層の形成の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of forming an interlayer insulating layer in the manufacture of a wiring board of one embodiment. 一実施形態の配線基板の製造における第2放射素子の形成の一例を示す断面図。FIG. 5 is a cross-sectional view showing an example of forming a second radiating element in the manufacture of the wiring board of one embodiment.

つぎに、本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板1の断面図が示されている。図1に示されるように、配線基板1は、互いに同数の導体層を含んでいる2つのビルドアップ層(第1ビルドアップ層11及び第2ビルドアップ層12)と、第1及び第2のビルドアップ層11、12に挟まれているコア基板10とを含んでいる。第1ビルドアップ層11は、第1導体層31、第2導体層32、及び、第1導体層31と第2導体層32との間の2つの導体層3aを含んでいる。第1ビルドアップ層11は、アンテナ2を構成する第1放射素子21及び第2放射素子22を含んでいる。第2ビルドアップ層12は、第3導体層33、及び、第3導体層33の上方に設けられた3つの導体層3bを含んでいる。なお、配線基板1の説明では、配線基板1の厚さ方向においてコア基板10から遠い側が「上側」もしくは「上方」、又は単に「上」と称され、コア基板10に近い側が「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、コア基板10と反対側を向く表面は「上面」とも称され、コア基板10側を向く表面は「下面」とも称される。 Next, a wiring board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional view of a wiring board 1 which is an example of a wiring board of one embodiment. As shown in FIG. 1, the wiring board 1 includes two build-up layers (first build-up layer 11 and second build-up layer 12) including the same number of conductor layers as each other, and first and second build-up layers. It includes a core substrate 10 sandwiched between the build-up layers 11 and 12. The first build-up layer 11 includes a first conductor layer 31, a second conductor layer 32, and two conductor layers 3a between the first conductor layer 31 and the second conductor layer 32. The first build-up layer 11 includes a first radiating element 21 and a second radiating element 22 constituting the antenna 2. The second build-up layer 12 includes a third conductor layer 33 and three conductor layers 3b provided above the third conductor layer 33. In the description of the wiring board 1, the side far from the core board 10 in the thickness direction of the wiring board 1 is referred to as "upper side" or "upper side", or simply "upper side", and the side closer to the core board 10 is "lower side". Alternatively, it is also referred to as "downward" or simply "downward". Further, in each conductor layer and each insulating layer, the surface facing the side opposite to the core substrate 10 is also referred to as an "upper surface", and the surface facing the core substrate 10 side is also referred to as a "lower surface".

第1ビルドアップ層11は、さらに、第1及び第2の導体層31、32、並びに2つの導体層3aそれぞれの間に介在する3つの層間絶縁層4aを含んでいる。第1ビルドアップ層11は、さらに、第1導体層31に関して層間絶縁層4a側と反対側に設けられている第1絶縁層41を含んでいる。第1絶縁層41は、コア基板10と第1導体層31との間に介在する層間絶縁層である。第2ビルドアップ層12は、第3導体層33及び3つの導体層3bそれぞれの間に介在する3つの層間絶縁層4b、及び、コア基板10と第3導体層33との間に介在する第2絶縁層42を含んでいる。なお、第1導体層31と第2導体層32との間の層間絶縁層4aの数は3つに限定されず、第1導体層31と第2導体層32との間には、2以上の任意の数の層間絶縁層4aが設けられ得る。第2ビルドアップ層12にも、3つ以外の任意の数の層間絶縁層4bが設けられてもよい。 The first build-up layer 11 further includes first and second conductor layers 31, 32, and three interlayer insulating layers 4a interposed between the two conductor layers 3a, respectively. The first build-up layer 11 further includes a first insulating layer 41 provided on the side opposite to the interlayer insulating layer 4a side with respect to the first conductor layer 31. The first insulating layer 41 is an interlayer insulating layer interposed between the core substrate 10 and the first conductor layer 31. The second build-up layer 12 has three interlayer insulating layers 4b interposed between the third conductor layer 33 and the three conductor layers 3b, and a second layer insulating layer 4b interposed between the core substrate 10 and the third conductor layer 33. 2 Insulating layer 42 is included. The number of interlayer insulating layers 4a between the first conductor layer 31 and the second conductor layer 32 is not limited to three, and two or more between the first conductor layer 31 and the second conductor layer 32. Any number of interlayer insulating layers 4a may be provided. The second build-up layer 12 may also be provided with any number of interlayer insulating layers 4b other than the three.

コア基板10は、絶縁層(コア層)40と、絶縁層40の両面にそれぞれ形成されている導体層3c及び導体層3dとを含んでいる。絶縁層40には、導体層3cと導体層3dとを接続するスルーホール導体10aが形成されている。 The core substrate 10 includes an insulating layer (core layer) 40, and conductor layers 3c and conductor layers 3d formed on both surfaces of the insulating layer 40, respectively. The insulating layer 40 is formed with a through-hole conductor 10a that connects the conductor layer 3c and the conductor layer 3d.

各導体層(第1〜第3の導体層31〜33及び導体層3a〜3d)は、図1において単層構造を有するように示されているが、2つ又は3つなどの複数の層を有し得る。これら各導体層は、例えば、金属箔層、無電解めっき膜層、及び、電解めっき膜層を有し得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独で又は組み合わせて用いて形成され得る。 Each conductor layer (first to third conductor layers 31 to 33 and conductor layers 3a to 3d) is shown to have a single layer structure in FIG. 1, but a plurality of layers such as two or three layers. Can have. Each of these conductor layers may have, for example, a metal foil layer, an electroless plating film layer, and an electroplating film layer. Each conductor layer can be formed, for example, with any metal such as copper, nickel, silver, palladium, alone or in combination.

第1及び第2の絶縁層41、42、絶縁層40、並びに各層間絶縁層4a、4bは、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。 The first and second insulating layers 41 and 42, the insulating layer 40, and the interlayer insulating layers 4a and 4b are formed by using an arbitrary insulating material. Examples of the insulating material include epoxy resin, bismaleimide triazine resin (BT resin), and phenol resin. Each insulating layer formed using these resins may contain a reinforcing material such as glass fiber or aramid fiber and / or an inorganic filler such as silica.

各絶縁層は、それぞれの上面側及び下面側の導体層同士を接続するビア導体5a、5bを含んでいる。第1絶縁層41及び絶縁層4aは、それぞれビア導体5aを含み、第2絶縁層42及び絶縁層4bは、それぞれビア導体5bを含んでいる。ビア導体5a、5bは、各絶縁層それぞれを貫く貫通孔を導電体で埋めることによって形成された、所謂フィルドビアである。ビア導体5a、5bは、それぞれの上側の導体層と一体的に形成されている。従ってビア導体5a、5bは、例えば、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。スルーホール導体10aも、銅又はニッケルなどからなる無電解めっき膜及び電解めっき膜によって形成されている。 Each insulating layer includes via conductors 5a and 5b that connect the conductor layers on the upper surface side and the lower surface side, respectively. The first insulating layer 41 and the insulating layer 4a each include a via conductor 5a, and the second insulating layer 42 and the insulating layer 4b each include a via conductor 5b. The via conductors 5a and 5b are so-called filled vias formed by filling through holes penetrating each insulating layer with a conductor. The via conductors 5a and 5b are integrally formed with the respective upper conductor layers. Therefore, the via conductors 5a and 5b are formed of, for example, an electroless plating film and an electrolytic plating film made of copper, nickel, or the like. The through-hole conductor 10a is also formed of an electroless plating film and an electrolytic plating film made of copper, nickel, or the like.

図1の例の配線基板1は、さらに、第1ビルドアップ層11上に形成されているソルダーレジスト層6a、及び、第2ビルドアップ層12上に形成されているソルダーレジスト層6bを含んでいる。ソルダーレジスト層6a、6bは、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成される。ソルダーレジスト層6aは第2導体層32を覆っている。 The wiring board 1 of the example of FIG. 1 further includes a solder resist layer 6a formed on the first build-up layer 11 and a solder resist layer 6b formed on the second build-up layer 12. There is. The solder resist layers 6a and 6b are formed by using, for example, an epoxy resin or a polyimide resin. The solder resist layer 6a covers the second conductor layer 32.

第2ビルドアップ層12の最も外側の導体層3bは、電子部品(図示せず)がその上に実装されるべき接続パッド3b1を含んでいる。ソルダーレジスト層6bは、接続パッド3b1を露出させる開口を有している。 The outermost conductor layer 3b of the second build-up layer 12 includes a connection pad 3b1 on which an electronic component (not shown) should be mounted. The solder resist layer 6b has an opening for exposing the connection pad 3b1.

第1導体層31は、第1放射素子21を含んでいる。第2導体層32は、第2放射素子22を含んでいる。第1放射素子21は第1導体層31に形成されている導体パターンによって構成されている。第2放射素子22は第2導体層32に形成されている導体パターンによって構成されている。第2放射素子22はソルダーレジスト層6aに覆われている。第1放射素子21と第2放射素子22との間には層間絶縁層4aが介在している。第1放射素子21と第2放射素子22とは、アンテナ2を構成すべく、層間絶縁層4aを介して対向している。第1放射素子21及び第2放射素子22は、互いに電磁的に結合することによってアンテナ2を構成している。第2導体層32は、さらに第2放射素子22の周囲に形成された導体パターン32aを含んでいる。導電性を有する第2放射素子22及び導体パターン32aは、層間絶縁層4aの表面(上面)に沿った沿面距離SDを有している。 The first conductor layer 31 includes a first radiating element 21. The second conductor layer 32 includes a second radiating element 22. The first radiating element 21 is composed of a conductor pattern formed on the first conductor layer 31. The second radiating element 22 is composed of a conductor pattern formed on the second conductor layer 32. The second radiating element 22 is covered with a solder resist layer 6a. An interlayer insulating layer 4a is interposed between the first radiating element 21 and the second radiating element 22. The first radiating element 21 and the second radiating element 22 face each other via the interlayer insulating layer 4a in order to form the antenna 2. The first radiating element 21 and the second radiating element 22 form an antenna 2 by being electromagnetically coupled to each other. The second conductor layer 32 further includes a conductor pattern 32a formed around the second radiating element 22. The conductive second radiating element 22 and the conductor pattern 32a have a creepage distance SD along the surface (upper surface) of the interlayer insulating layer 4a.

第1放射素子21は、第2放射素子22を向く表面21aに凹み21bを有している。第1絶縁層41は、第1放射素子21の下面(第1絶縁層41側の表面)に接続され、第1放射素子21と導体層3cとを接続するビア導体(第1ビア導体51)を含んでいる。第1ビア導体51は、第1絶縁層41に含まれる1以上のビア導体5aのうちの1つである。表面21aの凹み21bは、第1ビア導体51上に形成されている。凹み21bによって第1放射素子21と絶縁層4aとの接触面積を増加させることができ、両者の密着性を向上させ得ることがある。 The first radiating element 21 has a recess 21b on the surface 21a facing the second radiating element 22. The first insulating layer 41 is connected to the lower surface of the first radiating element 21 (the surface on the first insulating layer 41 side), and is a via conductor connecting the first radiating element 21 and the conductor layer 3c (first via conductor 51). Includes. The first via conductor 51 is one of one or more via conductors 5a included in the first insulating layer 41. The recess 21b of the surface 21a is formed on the first via conductor 51. The recess 21b can increase the contact area between the first radiating element 21 and the insulating layer 4a, and may improve the adhesion between the two.

第1放射素子21には、アンテナ2から送信されるべき信号又はアンテナ2によって受信されるべき外来の信号が伝えられる。このように、第1放射素子21は、アンテナ2において電気信号が供給されるべき、又は、外来電波に基づく電気信号を誘起させるべき給電素子であってもよい。 A signal to be transmitted from the antenna 2 or an external signal to be received by the antenna 2 is transmitted to the first radiating element 21. As described above, the first radiating element 21 may be a feeding element to which an electric signal should be supplied from the antenna 2 or to induce an electric signal based on an external radio wave.

第2放射素子22は、第2放射素子22以外の導電体から絶縁されており、第2放射素子22には、他の導電体からの通電は行われ得ない。第2放射素子22は、図1の例のように、アンテナ2の使用時に通電されない無給電素子であってもよい。 The second radiating element 22 is insulated from a conductor other than the second radiating element 22, and the second radiating element 22 cannot be energized from other conductors. The second radiating element 22 may be a non-feeding element that is not energized when the antenna 2 is used, as in the example of FIG.

図1の例において給電素子である第1放射素子21は、第1ビルドアップ層11に含まれており、アンテナ2によって送信されるべき信号は第2ビルドアップ層12から第1放射素子21へと伝送される。また、アンテナ2によって受信された信号は、第1放射素子21から第2ビルドアップ層12へと伝送される。第2ビルドアップ層12に含まれる第3導体層33は、アンテナ2の送受信信号を伝える信号伝送路331を含んでいる。信号伝送路331は、好ましくは、第2ビルドアップ層12内の導体層3bとの間で、ストリップ線路を構成する。 In the example of FIG. 1, the first radiating element 21 which is a feeding element is included in the first build-up layer 11, and the signal to be transmitted by the antenna 2 is transmitted from the second build-up layer 12 to the first radiating element 21. Is transmitted. Further, the signal received by the antenna 2 is transmitted from the first radiating element 21 to the second build-up layer 12. The third conductor layer 33 included in the second build-up layer 12 includes a signal transmission path 331 that transmits a transmission / reception signal of the antenna 2. The signal transmission line 331 preferably forms a strip line with the conductor layer 3b in the second build-up layer 12.

第2絶縁層42は、信号伝送路331と導体層3dとを接続する第2ビア導体52を含んでいる。第2ビア導体52は、第2絶縁層42に含まれる1以上のビア導体5bのうちの1つである。第1ビア導体51と第2ビア導体52とは、スルーホール導体10aを介して電気的に接続されている。その結果、第1放射素子21と信号伝送路331とが電気的に接続されている。信号伝送路331と第1放射素子21との間で、第2ビア導体52、スルーホール導体10a、及び第1ビア導体51を介して、例えば高周波信号が双方向に伝送され得る。 The second insulating layer 42 includes a second via conductor 52 that connects the signal transmission line 331 and the conductor layer 3d. The second via conductor 52 is one of one or more via conductors 5b included in the second insulating layer 42. The first via conductor 51 and the second via conductor 52 are electrically connected via the through-hole conductor 10a. As a result, the first radiating element 21 and the signal transmission line 331 are electrically connected. For example, a high frequency signal can be transmitted bidirectionally between the signal transmission line 331 and the first radiation element 21 via the second via conductor 52, the through-hole conductor 10a, and the first via conductor 51.

図示されていないが、信号伝送路331は、第2ビルドアップ層12内のビア導体5bを介して接続パッド3b1に接続されていてもよい。その場合、接続パッド3b1に実装される電子部品(図示せず)で生成される信号が、アンテナ2から送信され得る。また、アンテナ2によって受信された信号が、接続パッド3b1に実装される電子部品に入力され、且つ、この電子部品によって処理され得る。 Although not shown, the signal transmission line 331 may be connected to the connection pad 3b1 via the via conductor 5b in the second build-up layer 12. In that case, a signal generated by an electronic component (not shown) mounted on the connection pad 3b1 can be transmitted from the antenna 2. Further, the signal received by the antenna 2 can be input to the electronic component mounted on the connection pad 3b1 and processed by the electronic component.

第1放射素子21は、第1導体層31の他の導体パターンと分離されている。すなわち、平面視において第1放射素子21の周囲には、第1導体層31において導体パターンの無い領域が設けられている。第2放射素子22も、第2導体層32の他の導体パターンと分離されており、平面視において第2導体層32の第2放射素子22の周囲には、導体パターンの無い領域が設けられている。なお、「平面視」は、配線基板1を外部から見るときの見方に関し、配線基板1の厚さ方向と平行な視線で配線基板1を見ることを意味している。 The first radiating element 21 is separated from the other conductor patterns of the first conductor layer 31. That is, in a plan view, a region without a conductor pattern is provided in the first conductor layer 31 around the first radiating element 21. The second radiating element 22 is also separated from the other conductor patterns of the second conductor layer 32, and a region without a conductor pattern is provided around the second radiating element 22 of the second conductor layer 32 in a plan view. ing. The "planar view" means that the wiring board 1 is viewed with a line of sight parallel to the thickness direction of the wiring board 1 with respect to the view when the wiring board 1 is viewed from the outside.

図1の例のようにアンテナ2を備える配線基板1は、アンテナ2を含むアンテナ領域Aと、アンテナ領域Aの周囲の領域である周辺領域Pとを有している。第1放射素子21と第2放射素子22とは、アンテナ領域Aにおいて、層間絶縁層4aを介して対向している。なお「アンテナ領域A」は、平面視において、第1及び第2の放射素子21、22が占める領域と、第1及び第2の導体層31、32における第1及び第2の放射素子21、22の周囲の離隔領域とによって構成される領域である。「離隔領域」は、第1及び第2の導体層31、32における第1及び第2の放射素子21、22の周囲の領域であって導体パターンが設けられていない領域である。 As in the example of FIG. 1, the wiring board 1 provided with the antenna 2 has an antenna region A including the antenna 2 and a peripheral region P which is a region around the antenna region A. The first radiating element 21 and the second radiating element 22 face each other in the antenna region A via the interlayer insulating layer 4a. The "antenna region A" is a region occupied by the first and second radiating elements 21 and 22 and the first and second radiating elements 21 in the first and second conductor layers 31 and 32 in a plan view. It is a region composed of a separated region around 22. The “separation region” is a region around the first and second radiating elements 21 and 22 in the first and second conductor layers 31 and 32, and is a region in which the conductor pattern is not provided.

図1に示されるように、アンテナ領域Aでは、3つの層間絶縁層4aそれぞれの間に2つの導体層3aの導体パターンは形成されていない。一方、周辺領域Pでは、3つの層間絶縁層4aそれぞれの間に2つの導体層3aそれぞれに設けられた導体パターンが介在している。そのため、アンテナ領域Aにおける第1ビルドアップ層11の厚さは、周辺領域Pにおける第1ビルドアップ層11の厚さよりも薄い。一方、アンテナ領域Aにおけるソルダーレジスト層6aの厚さは、周辺領域Pにおけるソルダーレジスト層6aの厚さよりも厚い。 As shown in FIG. 1, in the antenna region A, the conductor pattern of the two conductor layers 3a is not formed between each of the three interlayer insulating layers 4a. On the other hand, in the peripheral region P, conductor patterns provided in the two conductor layers 3a are interposed between the three interlayer insulating layers 4a. Therefore, the thickness of the first build-up layer 11 in the antenna region A is thinner than the thickness of the first build-up layer 11 in the peripheral region P. On the other hand, the thickness of the solder resist layer 6a in the antenna region A is thicker than the thickness of the solder resist layer 6a in the peripheral region P.

配線基板1では、第1絶縁層41の上面及び3つの層間絶縁層4aそれぞれの上面が平坦ではなく、各絶縁層の上面は、アンテナ領域Aと周辺領域Pとの境界部分からアンテナ領域Aの中央部にかけて、コア基板10側に向って湾曲している。すなわち、各絶縁層の上面は、アンテナ領域Aにおいて全体的にコア基板10に向って凹んでいる。 In the wiring board 1, the upper surface of the first insulating layer 41 and the upper surface of each of the three interlayer insulating layers 4a are not flat, and the upper surface of each insulating layer is from the boundary portion between the antenna region A and the peripheral region P to the antenna region A. It is curved toward the core substrate 10 side toward the center. That is, the upper surface of each insulating layer is recessed as a whole toward the core substrate 10 in the antenna region A.

具体的には、アンテナ領域Aにおいてコア基板10の導体層3cの大半に導体パターンが設けられていないため、第1絶縁層41の上面がコア基板10側に向って湾曲している。第1導体層31上の層間絶縁層4aの上面は、(第1導体層31に第1放射素子21が設けられているが、)第1絶縁層41の上面の湾曲の影響を受けて湾曲している。3つの層間絶縁層4aの他の2つそれぞれの上面は、アンテナ領域Aにおいて導体層3aに導体パターンが設けられていないため、第1絶縁層41の上面よりもさらに湾曲している。すなわち、3つの層間絶縁層4aそれぞれにおいて湾曲している上面は、コア基板10から遠いものほど小さな曲率半径を有している。 Specifically, since the conductor pattern is not provided in most of the conductor layers 3c of the core substrate 10 in the antenna region A, the upper surface of the first insulating layer 41 is curved toward the core substrate 10. The upper surface of the interlayer insulating layer 4a on the first conductor layer 31 is curved under the influence of the curvature of the upper surface of the first insulating layer 41 (although the first radiating element 21 is provided on the first conductor layer 31). are doing. The upper surfaces of the other two of the three interlayer insulating layers 4a are further curved than the upper surfaces of the first insulating layer 41 because the conductor layer 3a is not provided with the conductor pattern in the antenna region A. That is, the curved upper surface of each of the three interlayer insulating layers 4a has a smaller radius of curvature as the distance from the core substrate 10 increases.

また、配線基板1では、3つの層間絶縁層4aの表面(上面)が湾曲しているため、第2放射素子22は、第1放射素子21に向って凸となるように湾曲している。また、第1絶縁層41の上面も湾曲しているので、第1放射素子21もコア基板10側に向って湾曲し得る。 Further, in the wiring board 1, since the surfaces (upper surfaces) of the three interlayer insulating layers 4a are curved, the second radiating element 22 is curved so as to be convex toward the first radiating element 21. Further, since the upper surface of the first insulating layer 41 is also curved, the first radiating element 21 can also be curved toward the core substrate 10.

図2には、図1のII部の拡大図が示されている。なお、図2では、図2におけるアンテナ領域Aの左側の部分が省略されている。第1導体層31及び第2導体層32は、配線基板1の厚さ方向(以下、「配線基板1の厚さ方向」は単に「Z方向」とも称される)に沿った互いの間の長さである第1間隔L1をアンテナ領域Aにおいて有している。さらに、第1導体層31及び第2導体層32は、Z方向に沿った互いの間の長さである第2間隔L2を周辺領域Pにおいて有している。 FIG. 2 shows an enlarged view of part II of FIG. In FIG. 2, the portion on the left side of the antenna region A in FIG. 2 is omitted. The first conductor layer 31 and the second conductor layer 32 are located between each other along the thickness direction of the wiring board 1 (hereinafter, the "thickness direction of the wiring board 1" is also simply referred to as the "Z direction"). The antenna region A has a first interval L1 which is a length. Further, the first conductor layer 31 and the second conductor layer 32 have a second interval L2 in the peripheral region P, which is a length between each other along the Z direction.

図2に示されるように、第1間隔L1は、第2間隔L2よりも短い。換言すると、第1導体層31及び第2導体層32それぞれの互いを向く面(対向面)同士の間隔に関して、周辺領域Pでの間隔よりもアンテナ領域Aでの間隔の方が短い。例えば、第1放射素子21と第2放射素子22とのZ方向の間隔は、それぞれ周辺領域Pに設けられている第1導体層31の導体パターン31aと第2導体層32の導体パターン32aとのZ方向の間隔よりも短い。 As shown in FIG. 2, the first interval L1 is shorter than the second interval L2. In other words, with respect to the distance between the facing surfaces (opposing surfaces) of the first conductor layer 31 and the second conductor layer 32, the distance in the antenna region A is shorter than the distance in the peripheral region P. For example, the distance between the first radiating element 21 and the second radiating element 22 in the Z direction is the conductor pattern 31a of the first conductor layer 31 and the conductor pattern 32a of the second conductor layer 32 provided in the peripheral region P, respectively. Is shorter than the Z-direction spacing.

配線基板1のように、アンテナ2などの無線電波を送受する素子を備える配線基板では、アンテナによって送受信される高周波信号が、例えば配線基板内の他の導体パターンとのクロストークなどによる影響を受け易い。また、他の導体パターンがグランドパターンのように信号が流れない導体パターンであっても、その導体パターンとアンテナとの間の容量結合によって、高周波信号の波形の品質が低下することがある。そのため、配線基板に備えられるアンテナは、周囲の導体パターンから極力遠ざけて配置されることが好ましいことがある。しかし、アンテナと周囲の導体パターンとの距離を長く確保することは、配線基板の平面サイズ(厚さ方向と直交する平面に沿った互いに直交する2方向それぞれにおける長さ)の拡大を招くことがある。 In a wiring board including an element such as an antenna 2 that transmits and receives radio waves, such as the wiring board 1, high-frequency signals transmitted and received by the antenna are affected by, for example, crosstalk with other conductor patterns in the wiring board. easy. Further, even if the other conductor pattern is a conductor pattern such as a ground pattern in which a signal does not flow, the quality of the waveform of the high frequency signal may deteriorate due to the capacitive coupling between the conductor pattern and the antenna. Therefore, it is preferable that the antenna provided on the wiring board is arranged as far as possible from the surrounding conductor pattern. However, ensuring a long distance between the antenna and the surrounding conductor pattern may lead to an increase in the plane size of the wiring board (the length in each of the two directions orthogonal to each other along the plane orthogonal to the thickness direction). is there.

本実施形態では、アンテナ領域Aにおける第1導体層31と第2導体層32との間隔(第1間隔L1)が、周辺領域Pにおけるこれら2つの導体層31、32の間隔(第2間隔L2)よりも短く、すなわち、第1間隔L1と第2間隔L2とは互いと異なっている。図2の例において、第2放射素子22と、周辺領域P内の導体パターン32aとは、同じ第2導体層32に設けられているにも関わらず、Z方向の位置(第1導体層31の上面からの距離若しくは高さ)が異なっている。そのため、第2放射素子22と導体パターン32aとの間の沿面距離SDは、平面視において沿面距離SDに対応する距離MDよりも長い。なお、「平面視において沿面距離SDに対応する距離」は、沿面距離SDを互いの間に有する第2放射素子22及び導体パターン32aそれぞれの対向部同士の間の平面視での距離である。 In the present embodiment, the distance between the first conductor layer 31 and the second conductor layer 32 in the antenna region A (first distance L1) is the distance between the two conductor layers 31 and 32 in the peripheral region P (second distance L2). ), That is, the first interval L1 and the second interval L2 are different from each other. In the example of FIG. 2, although the second radiating element 22 and the conductor pattern 32a in the peripheral region P are provided in the same second conductor layer 32, they are positioned in the Z direction (first conductor layer 31). Distance or height from the top surface of the Therefore, the creepage distance SD between the second radiating element 22 and the conductor pattern 32a is longer than the distance MD corresponding to the creepage distance SD in a plan view. The "distance corresponding to the creepage distance SD in the plan view" is the distance in the plan view between the facing portions of the second radiating element 22 and the conductor pattern 32a having the creepage distance SD between each other.

すなわち、本実施形態では、第1導体層31と第2導体層32との間隔がアンテナ領域Aと周辺領域Pとの間で違わない場合と比べて、アンテナ2(図2の例では第2放射素子22)を、周囲の導体パターン(図2の例では導体パターン32a)から幾分遠ざけることができる。例えば、配線基板の平面サイズの拡大を少なくしながら、配線基板に備えられるアンテナへの周囲の導体パターンからの影響を少なくし得ることがある。或いは、アンテナへの周囲の導体パターンからの影響を増加させずに、配線基板の平面サイズを幾分小さくし得ることがある。従って、本実施形態は、アンテナによって送受される信号の適切な送受信、及び/又は、配線基板の小型化に寄与し得ることがある。 That is, in the present embodiment, as compared with the case where the distance between the first conductor layer 31 and the second conductor layer 32 does not differ between the antenna region A and the peripheral region P, the antenna 2 (in the example of FIG. 2, the second conductor layer 32). The radiating element 22) can be moved somewhat away from the surrounding conductor pattern (conductor pattern 32a in the example of FIG. 2). For example, it may be possible to reduce the influence of the surrounding conductor pattern on the antenna provided on the wiring board while reducing the expansion of the plane size of the wiring board. Alternatively, the planar size of the wiring board may be somewhat reduced without increasing the influence of the surrounding conductor pattern on the antenna. Therefore, this embodiment may contribute to appropriate transmission / reception of signals transmitted / received by the antenna and / or miniaturization of the wiring board.

第2放射素子22と周辺領域Pの導体パターン(例えば導体パタ―ン32a)との沿面距離SDは、第1間隔L1と第2間隔L2との差に依存する。第1間隔L1と第2間隔L2との差(L2−L1)は第1間隔L1に応じて変化し、その比率(L2−L1)/L1は、例えば、0.05以上、0.30以下である。第1間隔L1はアンテナ領域Aにおける第1導体層31と第2導体層32との間隔であり、アンテナ領域Aでは層間絶縁層4aだけが第1導体層31と第2導体層32との間に介在する。従って、層間絶縁層4aの層数の選択によって沿面距離SDを調整することができる。 The creepage distance SD between the second radiating element 22 and the conductor pattern (for example, the conductor pattern 32a) of the peripheral region P depends on the difference between the first spacing L1 and the second spacing L2. The difference (L2-L1) between the first interval L1 and the second interval L2 changes according to the first interval L1, and the ratio (L2-L1) / L1 is, for example, 0.05 or more and 0.30 or less. Is. The first interval L1 is the interval between the first conductor layer 31 and the second conductor layer 32 in the antenna region A, and in the antenna region A, only the interlayer insulating layer 4a is between the first conductor layer 31 and the second conductor layer 32. Intervene in. Therefore, the creepage distance SD can be adjusted by selecting the number of layers of the interlayer insulating layer 4a.

図3には、図1の配線基板1におけるアンテナ領域A、及び周辺領域Pの一部の平面図が示されている。図1は、図3に示されるI−I線での断面を含む断面図である。なお、図3では、図1のソルダーレジスト層6aの図示は省略されている。また、明確さのために、第1放射素子21を示す破線は第2放射素子22の僅かに内側に描かれている。図3の例において、導体パターン32aは、周辺領域Pに設けられ、アンテナ領域Aと周辺領域Pとの境界を画定している。また、導体パターン32aは、第2放射素子22の周囲全周に亘って第2放射素子22を囲んでおり、周辺領域Pはアンテナ領域Aを囲んでいる。なお、図3は、アンテナ領域Aの一例を示しているに過ぎない。アンテナ領域A及び周辺領域Pの形状などは、図3の例に限定されない。 FIG. 3 shows a plan view of a part of the antenna region A and the peripheral region P in the wiring board 1 of FIG. FIG. 1 is a cross-sectional view including a cross section taken along the line II shown in FIG. In FIG. 3, the solder resist layer 6a of FIG. 1 is not shown. Also, for clarity, the dashed line indicating the first radiating element 21 is drawn slightly inside the second radiating element 22. In the example of FIG. 3, the conductor pattern 32a is provided in the peripheral region P and defines the boundary between the antenna region A and the peripheral region P. Further, the conductor pattern 32a surrounds the second radiating element 22 over the entire circumference of the second radiating element 22, and the peripheral region P surrounds the antenna region A. Note that FIG. 3 is only an example of the antenna region A. The shapes of the antenna region A and the peripheral region P are not limited to the example of FIG.

図3の例において、第1放射素子21の表面の凹み21bは、第1放射素子21の平面形状における一辺の近傍に設けられている。前述したように、凹み21bは、第1ビア導体51(図1参照)上に形成されており、第1ビア導体51を介して、第1放射素子21に又は第1放射素子21から送受信信号が伝送される。図3の例のような凹み21bの配置の場合、第1放射素子21における給電点(第1ビア導体51)と、この給電点から第1放射素子21の最遠の縁部との間の距離を長く確保することができる。そうすることによって、アンテナ2の送受信帯域の選択に関して第1放射素子21が有する面積を有効に利用することができると考えられる。 In the example of FIG. 3, the recess 21b on the surface of the first radiating element 21 is provided in the vicinity of one side in the planar shape of the first radiating element 21. As described above, the recess 21b is formed on the first via conductor 51 (see FIG. 1), and the transmission / reception signal is transmitted to or from the first radiation element 21 or from the first radiation element 21 via the first via conductor 51. Is transmitted. In the case of the arrangement of the recess 21b as in the example of FIG. 3, the feeding point (first via conductor 51) in the first radiating element 21 and the farthest edge of the first radiating element 21 from this feeding point. A long distance can be secured. By doing so, it is considered that the area of the first radiating element 21 can be effectively used for selecting the transmission / reception band of the antenna 2.

周辺領域Pとアンテナ領域Aとの境界を画定する導体パターン32aは、必ずしも全周に亘ってアンテナ2を囲んでいなくてもよい。アンテナ2の周囲において導体パターン32aに不連続部がある場合は、例えば、導体パターン32aにおけるアンテナ2に隣接する内縁、及び、その内縁の外挿補間及び/又は内挿補間によって得られる延長線によって周辺領域Pとアンテナ領域Aとの境界が画定され得る。また、配線基板1は、アンテナ2の周囲において周方向の一部の領域にのみ周辺領域Pを有していてもよい。例えば図3の例において、配線基板1は、第2放射素子22の右側、左側、上側、及び下側のいずか1つ乃至3つだけに周辺領域Pを有していてもよい。 The conductor pattern 32a that defines the boundary between the peripheral region P and the antenna region A does not necessarily have to surround the antenna 2 over the entire circumference. If there is a discontinuity in the conductor pattern 32a around the antenna 2, for example, by the inner edge of the conductor pattern 32a adjacent to the antenna 2 and the extension line obtained by extrapolation and / or interpolation of the inner edge. A boundary between the peripheral region P and the antenna region A can be defined. Further, the wiring board 1 may have a peripheral region P only in a part of the circumferential direction around the antenna 2. For example, in the example of FIG. 3, the wiring board 1 may have peripheral regions P on only one or three of the right side, left side, upper side, and lower side of the second radiating element 22.

図4に示される平面図には、配線基板1における周辺領域Pの他の例が示されている。図4の例では、第1導体層31(図1参照)の導体パターン31aにおける第1放射素子21を囲む内縁31bは、導体パターン32aにおける第2放射素子22を囲む内縁32bの外側に位置している。このように、第1導体層31及び第2導体層32それぞれにおいてアンテナ2を囲む、導体パターン31aの内縁31bと導体パターン32aの内縁32bとは、平面視において重なっていなくてもよい。図4の例では、導体パターン31aの内縁31bが周辺領域Pとアンテナ領域Aとの境界を画定している。このように、導体パターン31a、32aそれぞれの内縁が平面視において重なっていない場合は、導体パターン31a、32aそれぞれの内縁のうちアンテナ2から遠い方の内縁によってアンテナ領域Aが画定される。 The plan view shown in FIG. 4 shows another example of the peripheral region P in the wiring board 1. In the example of FIG. 4, the inner edge 31b surrounding the first radiating element 21 in the conductor pattern 31a of the first conductor layer 31 (see FIG. 1) is located outside the inner edge 32b surrounding the second radiating element 22 in the conductor pattern 32a. ing. As described above, the inner edge 31b of the conductor pattern 31a and the inner edge 32b of the conductor pattern 32a, which surround the antenna 2 in each of the first conductor layer 31 and the second conductor layer 32, do not have to overlap in a plan view. In the example of FIG. 4, the inner edge 31b of the conductor pattern 31a defines the boundary between the peripheral region P and the antenna region A. As described above, when the inner edges of the conductor patterns 31a and 32a do not overlap in a plan view, the antenna region A is defined by the inner edge of each of the conductor patterns 31a and 32a farther from the antenna 2.

また、図4の例では、導体パターン31aの内縁31bは、楕円の円周を描いている。従って、アンテナ領域Aは平面視で楕円の形状を有している。このように、アンテナ領域Aの平面形状は矩形に限定されず、アンテナ領域Aは任意の平面形状を有し得る。同様に、導体パターン32aの内縁32bも、任意の形状の輪郭を描き得る。また、図4の例と異なり、平面視において、導体パターン32aの内縁32bが、導体パターン31aの内縁31bの外側に位置していてもよい。 Further, in the example of FIG. 4, the inner edge 31b of the conductor pattern 31a draws the circumference of an ellipse. Therefore, the antenna region A has an elliptical shape in a plan view. As described above, the planar shape of the antenna region A is not limited to a rectangle, and the antenna region A can have an arbitrary planar shape. Similarly, the inner edge 32b of the conductor pattern 32a can also outline any shape. Further, unlike the example of FIG. 4, the inner edge 32b of the conductor pattern 32a may be located outside the inner edge 31b of the conductor pattern 31a in a plan view.

図5には、本実施形態の配線基板の他の例である配線基板1aの断面図が示されている。図5に例示される配線基板1aは、図1の配線基板1と同様の構造を有しており、第1導体層31と第2導体層32とにおいて、第1間隔L1は第2間隔L2よりも短い。しかし、配線基板1aでは、第1絶縁層41の上面及び3つの層間絶縁層4aそれぞれの上面は、アンテナ領域Aにおいてもコア基板10に向って湾曲しておらず、その大半が平坦である。コア基板10上の導体層3cによる段差は、第1絶縁層41によって略吸収され、第1絶縁層41上の第1導体層31による段差は、その上の層間絶縁層4aによって略吸収されている。一方、3つの層間絶縁層4aのうちの上側の2つの表面には、アンテナ領域Aと周辺領域Pとの境界部分において、導体層3aの1つ分又は2つ分の厚さに応じた段差が生じている。第1絶縁層41及び3つの層間絶縁層4aの形成時における硬化前の樹脂材料の粘度や流動性などによって、図5の例のように平坦な表面をアンテナ領域Aに有する各絶縁層が形成され得る。 FIG. 5 shows a cross-sectional view of the wiring board 1a, which is another example of the wiring board of the present embodiment. The wiring board 1a illustrated in FIG. 5 has the same structure as the wiring board 1 of FIG. 1, and in the first conductor layer 31 and the second conductor layer 32, the first interval L1 is the second interval L2. Shorter than. However, in the wiring board 1a, the upper surface of the first insulating layer 41 and the upper surfaces of the three interlayer insulating layers 4a are not curved toward the core substrate 10 even in the antenna region A, and most of them are flat. The step due to the conductor layer 3c on the core substrate 10 is substantially absorbed by the first insulating layer 41, and the step due to the first conductor layer 31 on the first insulating layer 41 is substantially absorbed by the interlayer insulating layer 4a above the first insulating layer 41. There is. On the other hand, on the upper two surfaces of the three interlayer insulating layers 4a, at the boundary portion between the antenna region A and the peripheral region P, a step corresponding to the thickness of one or two conductor layers 3a is provided. Is occurring. Each insulating layer having a flat surface in the antenna region A is formed as in the example of FIG. 5 depending on the viscosity and fluidity of the resin material before curing when the first insulating layer 41 and the three interlayer insulating layers 4a are formed. Can be done.

つぎに、図1に示される配線基板1の製造方法の一例が、図6A〜図6Eを参照して説明される。 Next, an example of the manufacturing method of the wiring board 1 shown in FIG. 1 will be described with reference to FIGS. 6A to 6E.

図6Aに示されるように、コア基板10を構成する絶縁層40、及び絶縁層40の両面に設けられた金属箔3eを有する積層板が用意される。例えば、銅からなる金属箔3eを有する両面銅張積層板が用意される。 As shown in FIG. 6A, a laminated board having an insulating layer 40 constituting the core substrate 10 and metal foils 3e provided on both sides of the insulating layer 40 is prepared. For example, a double-sided copper-clad laminate having a metal foil 3e made of copper is prepared.

図6Bに示されるように、貫通孔10bが、炭酸ガスレーザー光の照射などによって形成され、例えばセミアディティブ法を用いて、銅箔、銅の無電解めっき膜、及び電解めっき膜を含んでいて所望の導体パターンを有する導体層3c、3dが形成される。また、この無電解めっき膜及び電解めっき膜が貫通孔10b内に埋め込まれることによってスルーホール導体10aが形成される。 As shown in FIG. 6B, the through hole 10b is formed by irradiation with carbon dioxide laser light or the like, and includes, for example, a copper foil, a copper electroless plating film, and an electroplating film by using a semi-additive method. Conductor layers 3c and 3d having a desired conductor pattern are formed. Further, the through-hole conductor 10a is formed by embedding the electroless plating film and the electrolytic plating film in the through holes 10b.

図6Cに示されるように、第1及び第2の絶縁層41、42が形成される。また、第1放射素子21を含む第1導体層31が第1絶縁層41上に形成される。第1導体層31の形成と共に、信号伝送路331を含む第3導体層33が第2絶縁層42上に形成される。第1導体層31の形成において、第1ビア導体51を含む1以上のビア導体5aが第1絶縁層41内に形成される。また、第3導体層33の形成において、第2絶縁層42内に第2ビア導体52を含む1以上のビア導体5bが形成される。 As shown in FIG. 6C, the first and second insulating layers 41 and 42 are formed. Further, the first conductor layer 31 including the first radiating element 21 is formed on the first insulating layer 41. Along with the formation of the first conductor layer 31, the third conductor layer 33 including the signal transmission line 331 is formed on the second insulating layer 42. In the formation of the first conductor layer 31, one or more via conductors 5a including the first via conductor 51 are formed in the first insulating layer 41. Further, in the formation of the third conductor layer 33, one or more via conductors 5b including the second via conductor 52 are formed in the second insulating layer 42.

第1及び第2の絶縁層41、42は、例えば、半硬化状態のエポキシ樹脂及びガラス繊維などの補強材を含むプリプレグ、又は、フィルム状のエポキシ樹脂をコア基板10の両面に積層し、熱圧着することによって形成される。アンテナ領域Aにおいて導体層3cが導体パターンを有していないので、第1絶縁層41は、湾曲する表面を有するように形成される。プリプレグの積層の際に、例えば銅からなる金属箔がプリプレグ上に重ねられ、プリプレグと共に圧着されてもよい。その後、例えば炭酸ガスレーザー光の照射によって、ビア導体5a、5bを形成するための貫通孔5a1、5b1が、第1及び第2の絶縁層41、42それぞれに形成される。 For the first and second insulating layers 41 and 42, for example, a prepreg containing a semi-cured epoxy resin and a reinforcing material such as glass fiber, or a film-shaped epoxy resin is laminated on both sides of the core substrate 10 to heat the core substrate 10. It is formed by crimping. Since the conductor layer 3c does not have a conductor pattern in the antenna region A, the first insulating layer 41 is formed so as to have a curved surface. When laminating the prepreg, a metal foil made of, for example, copper may be laminated on the prepreg and crimped together with the prepreg. After that, for example, by irradiating carbon dioxide laser light, through holes 5a1 and 5b1 for forming the via conductors 5a and 5b are formed in the first and second insulating layers 41 and 42, respectively.

そして、例えば、セミアディティブ法を用いて、第1放射素子21及び信号伝送路331などの所望の導体パターンを有する第1及び第3の導体層31、33、並びに、第1及び第2のビア導体51、52などのビア導体5a、5bが形成される。 Then, for example, using the semi-additive method, the first and third conductor layers 31, 33, and the first and second vias having a desired conductor pattern such as the first radiation element 21 and the signal transmission line 331 are used. Via conductors 5a and 5b such as conductors 51 and 52 are formed.

第1導体層31の形成において、第1放射素子21の上面(第1絶縁層41と反対方向を向く面)に凹み21bが設けられる。凹み21bは、第1ビア導体51上に設けられる。凹み21bは、例えば、第1ビア導体51の形成における電解めっきの条件の最適化などによって形成され得る。例えば、一般的なフィルドビアの形成時にめっき液に適用される添加剤と比較して、貫通孔5a1などの穴内の電流量の増加に寄与するブライトナーなどの含有量を削減することによって凹み21bを意図的に設けることができる。 In the formation of the first conductor layer 31, a recess 21b is provided on the upper surface of the first radiating element 21 (a surface facing the direction opposite to the first insulating layer 41). The recess 21b is provided on the first via conductor 51. The recess 21b can be formed, for example, by optimizing the electroplating conditions in the formation of the first via conductor 51. For example, the dent 21b is formed by reducing the content of a brightener or the like that contributes to an increase in the amount of current in a hole such as a through hole 5a1 as compared with an additive applied to a plating solution when forming a general filled via. It can be provided intentionally.

図6Dに示されるように、第1導体層31上に3つの層間絶縁層4aが形成される。3つの層間絶縁層4aそれぞれにはビア導体5aが形成される。また、3つの層間絶縁層4aそれぞれの間には導体層3aが形成される。2つの導体層3aそれぞれは、アンテナ領域Aに導体パターンを有さないように形成及び/又はパターニングされる。図6Dの例では、さらに、第2導体層32の一部を構成すべき金属箔32cが、3つの層間絶縁層4aのうちの最上層の層間絶縁層4aの上に積層されている。第1導体層31及び2つの導体層3aがアンテナ領域Aにおいて導体パターンを有していないので、3つの層間絶縁層4aは、それぞれ湾曲する表面を有するように形成される。金属箔32cも層間絶縁層4aの表面に沿って湾曲している。3つの層間絶縁層4a及び2つの導体層3aは、例えばセミアディティブ法を用いる一般的なビルドアップ配線板の製造方法を用いて形成され得る。 As shown in FIG. 6D, three interlayer insulating layers 4a are formed on the first conductor layer 31. A via conductor 5a is formed in each of the three interlayer insulating layers 4a. Further, a conductor layer 3a is formed between each of the three interlayer insulating layers 4a. Each of the two conductor layers 3a is formed and / or patterned so as not to have a conductor pattern in the antenna region A. In the example of FIG. 6D, the metal foil 32c that should form a part of the second conductor layer 32 is further laminated on the interlayer insulating layer 4a of the uppermost layer of the three interlayer insulating layers 4a. Since the first conductor layer 31 and the two conductor layers 3a do not have a conductor pattern in the antenna region A, the three interlayer insulating layers 4a are formed so as to have curved surfaces, respectively. The metal foil 32c is also curved along the surface of the interlayer insulating layer 4a. The three interlayer insulating layers 4a and the two conductor layers 3a can be formed, for example, by using a general method for manufacturing a build-up wiring board using a semi-additive method.

第3導体層33上にも、3つの層間絶縁層4a、並びに、2つの導体層3a及びビア導体5aの形成と同様の方法で、3つの層間絶縁層4b、並びに、2つの導体層3b及びビア導体5bが形成される。最も上側の層間絶縁層4bの上には、最表層の導体層3bを構成すべき金属箔3b2が積層される。 On the third conductor layer 33, the three interlayer insulating layers 4a, the two conductor layers 3a, and the via conductor 5a are formed in the same manner as the three interlayer insulating layers 4a, and the two conductor layers 3b. The via conductor 5b is formed. A metal foil 3b2 that should form the outermost conductor layer 3b is laminated on the uppermost interlayer insulating layer 4b.

その後、例えばセミアディティブ法を用いて金属箔32c、3b2それぞれの上にめっき膜が形成されることによって、図6Eに示されるように、第2導体層32が形成され、3つの層間絶縁層4bの上に最表層の導体層3bが形成される。第2導体層32は、第1放射素子21と共にアンテナ2を構成する第2放射素子22を含むように形成及び/又はパターニングされる。最表層の導体層3bは、接続パッド3b1を含むように形成及び/又はパターニングされる。これら導体層及び絶縁層の形成の結果、第1ビルドアップ層11及び第2ビルドアップ層12が形成される。 Then, for example, by forming a plating film on each of the metal foils 32c and 3b2 using a semi-additive method, a second conductor layer 32 is formed as shown in FIG. 6E, and three interlayer insulating layers 4b are formed. The outermost conductor layer 3b is formed on the surface. The second conductor layer 32 is formed and / or patterned so as to include the second radiating element 22 constituting the antenna 2 together with the first radiating element 21. The outermost conductor layer 3b is formed and / or patterned so as to include the connection pad 3b1. As a result of the formation of the conductor layer and the insulating layer, the first build-up layer 11 and the second build-up layer 12 are formed.

その後、第1ビルドアップ層11上にソルダーレジスト層6aが形成され、第2ビルドアップ層12上にソルダーレジスト層6bが形成される。ソルダーレジスト層6a、6bは、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切なパターンを有するマスクを用いた露光、及び現像とによって形成される。 After that, the solder resist layer 6a is formed on the first build-up layer 11, and the solder resist layer 6b is formed on the second build-up layer 12. The solder resist layers 6a and 6b are formed by, for example, forming a resin layer containing a photosensitive epoxy resin, a polyimide resin, or the like, exposure using a mask having an appropriate pattern, and development.

ソルダーレジスト層6bの開口に露出する接続パッド3b1には、必要に応じて、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。以上の工程を経ることによって、図1の例の配線基板1が完成する。 The connection pad 3b1 exposed to the opening of the solder resist layer 6b is subjected to electroless plating, solder leveler, spray coating or the like, if necessary, to Au, Ni / Au, Ni / Pd / Au, solder, or heat resistance. A surface protective film (not shown) made of preflux or the like may be formed. By going through the above steps, the wiring board 1 of the example of FIG. 1 is completed.

実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、第1放射素子21の表面21aの凹み21bは設けられていなくてもよく、凹み21bは平面視で第1放射素子21の中央部に設けられていてもよい。第1及び第2の放射素子21、22並びに信号伝送路331は、全て、第1ビルドアップ層11及び第2ビルドアップ層12の一方に形成されていてもよい。また、第1ビア導体51などの各ビア導体は、コア基板10側に向って縮径する形状を有していなくてもよい。第2放射素子22は、ソルダーレジスト層6aの開口に露出していてもよく、ソルダーレジスト層6a、6bそのものが設けられなくてもよい。さらに、配線基板1は、必ずしもコア基板10を有していなくてもよく、ビルドアップ層だけで構成されるコアレスビルドアップ基板であってもよい。 The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the structure, shape, and material exemplified in this specification. For example, the recess 21b on the surface 21a of the first radiation element 21 may not be provided, and the recess 21b may be provided in the central portion of the first radiation element 21 in a plan view. The first and second radiating elements 21, 22 and the signal transmission line 331 may all be formed on one of the first build-up layer 11 and the second build-up layer 12. Further, each via conductor such as the first via conductor 51 does not have to have a shape of reducing the diameter toward the core substrate 10 side. The second radiating element 22 may be exposed to the opening of the solder resist layer 6a, or the solder resist layers 6a and 6b themselves may not be provided. Further, the wiring board 1 does not necessarily have to have the core board 10, and may be a coreless build-up board composed of only the build-up layer.

1、1a 配線基板
10 コア基板
11 第1ビルドアップ層
12 第2ビルドアップ層
2 アンテナ
21 第1放射素子
22 第2放射素子
31 第1導体層
32 第2導体層
32a 導体パターン
331 信号伝送路
4a、4b 層間絶縁層
51 第1ビア導体
6a、6b ソルダーレジスト層
A アンテナ領域
L1 第1導体層と第2導体層との第1間隔
L2 第1導体層と第2導体層との第2間隔
MD 平面視において沿面距離SDに対応する距離
P 周辺領域
SD 第2放射素子と導体パターンとの層間絶縁層の表面に沿った沿面距離
1, 1a Wiring board 10 Core board 11 1st build-up layer 12 2nd build-up layer 2 Antenna 21 1st radiating element 22 2nd radiating element 31 1st conductor layer 32 2nd conductor layer 32a Conductor pattern 331 Signal transmission path 4a 4b Interlayer insulation layer 51 1st via conductor 6a, 6b Solder resist layer A Antenna region L1 1st distance between 1st conductor layer and 2nd conductor layer L2 2nd distance MD between 1st conductor layer and 2nd conductor layer Distance corresponding to creepage distance SD in plan view P Peripheral region SD Crawl distance along the surface of the interlayer insulating layer between the second radiating element and the conductor pattern

Claims (7)

アンテナを構成する第1放射素子を含む第1導体層と、
前記第1放射素子と共に前記アンテナを構成する第2放射素子を含む第2導体層と、
前記第1導体層と前記第2導体層との間に介在する2以上の層間絶縁層と、
を備える配線基板であって、
前記配線基板は、前記アンテナを含むアンテナ領域と、平面視における前記アンテナ領域の周囲の領域である周辺領域と、を有し、
前記第1導体層及び前記第2導体層は、前記アンテナ領域において第1間隔、及び、前記周辺領域において第2間隔を互いの間に有しており、
前記第1間隔は前記第2間隔よりも短い。
The first conductor layer including the first radiating element constituting the antenna,
A second conductor layer including the second radiating element constituting the antenna together with the first radiating element,
Two or more interlayer insulating layers interposed between the first conductor layer and the second conductor layer,
It is a wiring board equipped with
The wiring board has an antenna region including the antenna and a peripheral region which is a peripheral region of the antenna region in a plan view.
The first conductor layer and the second conductor layer have a first spacing in the antenna region and a second spacing in the peripheral region between each other.
The first interval is shorter than the second interval.
請求項1記載の配線基板であって、前記第1放射素子と前記第2放射素子とは、前記アンテナ領域において前記2以上の層間絶縁層を介して対向している。 In the wiring board according to claim 1, the first radiating element and the second radiating element face each other in the antenna region via the two or more interlayer insulating layers. 請求項1記載の配線基板であって、さらに、前記第2導体層を覆うソルダーレジスト層を備え、
前記ソルダーレジスト層の前記アンテナ領域における厚さは、前記ソルダーレジスト層の前記周辺領域における厚さよりも厚い。
The wiring board according to claim 1, further comprising a solder resist layer covering the second conductor layer.
The thickness of the solder resist layer in the antenna region is thicker than the thickness of the solder resist layer in the peripheral region.
請求項1記載の配線基板であって、前記第2放射素子は、前記第1放射素子に向って凸となるように湾曲している。 The wiring board according to claim 1, wherein the second radiating element is curved so as to be convex toward the first radiating element. 請求項1記載の配線基板であって、
前記第2放射素子は導電性を有し、
前記第2導体層は、さらに前記第2放射素子の周囲に形成された導体パターンを含み、
前記第2放射素子と前記導体パターンとの前記2以上の層間絶縁層の表面に沿った沿面距離は、平面視において前記沿面距離に対応する距離よりも長い。
The wiring board according to claim 1.
The second radiating element has conductivity and
The second conductor layer further includes a conductor pattern formed around the second radiating element.
The creepage distance between the second radiation element and the conductor pattern along the surface of the two or more interlayer insulating layers is longer than the distance corresponding to the creepage distance in a plan view.
請求項1記載の配線基板であって、前記第1放射素子は、前記アンテナにおける送受信信号が伝えられるべき給電素子であり、前記第2放射素子は、前記第2放射素子以外の導電体から絶縁されている無給電素子である。 The wiring board according to claim 1, wherein the first radiation element is a power feeding element to which a transmission / reception signal in the antenna should be transmitted, and the second radiation element is insulated from a conductor other than the second radiation element. It is a non-feeding element. 請求項6記載の配線基板であって、前記配線基板は、互いに同数の導体層を含む2つのビルドアップ層と前記2つのビルドアップ層に挟まれているコア基板とを備える構造を有しており、
前記第1放射素子は前記2つのビルドアップ層の一方に含まれており、
前記2つのビルドアップ層の他方は、前記送受信信号を伝える信号伝送路を含んでいる。
The wiring board according to claim 6, wherein the wiring board has a structure including two build-up layers including the same number of conductor layers and a core board sandwiched between the two build-up layers. Ori,
The first radiating element is contained in one of the two build-up layers.
The other of the two build-up layers includes a signal transmission line that transmits the transmission / reception signal.
JP2019027702A 2019-02-19 2019-02-19 Wiring board Pending JP2020136484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019027702A JP2020136484A (en) 2019-02-19 2019-02-19 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019027702A JP2020136484A (en) 2019-02-19 2019-02-19 Wiring board

Publications (1)

Publication Number Publication Date
JP2020136484A true JP2020136484A (en) 2020-08-31

Family

ID=72263576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019027702A Pending JP2020136484A (en) 2019-02-19 2019-02-19 Wiring board

Country Status (1)

Country Link
JP (1) JP2020136484A (en)

Similar Documents

Publication Publication Date Title
US9326377B2 (en) Printed wiring board
WO2020124436A1 (en) Packaged antenna substrate, manufacturing method therefor, packaged antenna, and terminal
KR101441236B1 (en) Method of manufacturing wiring board, wiring board, and via structure
US20130161079A1 (en) Multi-layer wiring substrate and manufacturing method thereof
TWI578480B (en) Antenna substrate
JP7238241B2 (en) printed circuit board
JP2003273525A (en) Wiring board
JP2020136484A (en) Wiring board
US10966326B2 (en) Wiring substrate and method for manufacturing wiring substrate
KR20140002542A (en) Antenna substrate
JP2020136485A (en) Wiring board
JP2023511399A (en) circuit board
JP2020136483A (en) Wiring board and manufacturing method for wiring board
JP2017011561A (en) Waveguide structure, and manufacturing method therefor
JP2021072378A (en) Wiring board
JP2004266180A (en) Wiring board
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
US11564313B2 (en) Wiring body and method for manufacturing same
US20230171889A1 (en) Wiring substrate
TWI849574B (en) Wiring board and method for manufacturing the wiring board
TW202247714A (en) Flexible printed circuit board, manufacturing method therefor and electronic devices capable of transmitting both analog signals and digital signals
JP2020181867A (en) Wiring board and manufacturing method of wiring board
JP2023096710A (en) Wiring board and manufacturing method of wiring board
JP2021168349A (en) Component built-in wiring board
JP2020174145A (en) Wiring board and method for measuring wiring board