JP2020123889A - 信号処理装置および信号処理方法 - Google Patents
信号処理装置および信号処理方法 Download PDFInfo
- Publication number
- JP2020123889A JP2020123889A JP2019015422A JP2019015422A JP2020123889A JP 2020123889 A JP2020123889 A JP 2020123889A JP 2019015422 A JP2019015422 A JP 2019015422A JP 2019015422 A JP2019015422 A JP 2019015422A JP 2020123889 A JP2020123889 A JP 2020123889A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- threshold
- value
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】検出された電気信号のシグナル成分を、従来型のフィルタを用いることなく適切に抽出することができる信号処理装置および信号処理方法を提供する。【解決手段】この信号処理装置1は、信号増幅部20と、閾値応答部30と、デジタル処理部40とを有する。信号増幅部20は、入力信号Vinを増幅して増幅信号Vaを出力する。閾値応答部30は、増幅信号Vaと複数の閾値Vtを比較した複数の2値信号Sを出力する。デジタル処理部40は、閾値応答部30において比較された閾値Vtおよび閾値応答部30から出力された2値信号Sに基づいて出力信号Voutを生成する。【選択図】図1
Description
本発明は、ノイズが含まれた電気信号を処理する信号処理装置および信号処理方法に関する。
従来、微小な電気信号を検出し、デジタル信号とする信号処理装置が知られている。このような信号処理装置は、一般的には、電気信号を増幅する信号増幅部と、増幅した電気信号をA/D変換するA/D変換部とからなる。
微小な電気信号を検出する際、電気信号に対してノイズが大きいという問題が生じる。一般的には、信号増幅部とA/D変換部との間に、増幅した電気信号をフィルタリングするフィルタ部を設け、フィルタ部において不必要な周波数成分をフィルタリングすることによって、必要な信号のみを検出可能なレベルの信号に変換する。
一方、特許文献1には、フィルタ部を有さない従来の微小信号検出装置が開示されている。特許文献1の微小信号検出装置では、検出感度の異なる2つの微小信号センサを用いることで、ノイズを低減しつつ信号を検出する。
フィルタ部においてフィルタリングを行う場合、信号増幅部の入出力に周波数特性があること、フィルタ部として用いられるバンドパスフィルタの周波数選択制に幅があること、信号増幅部およびフィルタ部の双方がランダムノイズ発生源となること等の理由により、ノイズを十分低減することが困難である。
また、フィルタ部としてアナログフィルタを用いる場合、応答性を向上させようとすると、設計や製造が非常に困難であり、コストがかかるという問題が生じる。一方、フィルタ部としてデジタルフィルタを用いる場合、デジタル処理を行うリソースが大きくなるため、回路面積が大きくなるという問題が生じる。
一方、特許出願1の手法では、2種類の検出部から、2種類の電気信号を検出する必要があるため、従来の信号検出機構によって検出された1種類の電気信号を処理することはできない。
本発明は、このような事情に鑑みなされたものであり、検出された電気信号のシグナル成分を、従来から一般的に使用されてきたデジタルフィルタ等を用いることなく適切に抽出することができる信号処理装置および信号処理方法を提供することを目的とする。
上記課題を解決するため、本願の第1発明は、入力信号を増幅して増幅信号を出力する信号増幅部と、前記増幅信号と複数の閾値を比較して複数の2値信号を出力する閾値応答部と、前記閾値応答部において比較された前記閾値および前記閾値応答部から出力された前記2値信号に基づいて出力信号を生成する、デジタル処理部と、を有する信号処理装置である。
本願の第2発明は、第1発明の信号処理装置であって、前記閾値応答部は、複数の比較器を有し、前記比較器には、それぞれ、1つの前記閾値と前記増幅信号とが入力され、前記比較器は、それぞれ、1つの前記2値信号を出力し、前記デジタル処理部は、前記閾値応答部において比較された複数の前記閾値と、前記閾値応答部から出力された複数の前記2値信号のON信号の割合とに基づいて、前記ON信号の割合が0.5に近似する前記閾値の信号値を算出し、算出した前記信号値を前記出力信号とする。
本願の第3発明は、第2発明の信号処理装置であって、前記デジタル処理部は、前記比較器に入力された複数の前記閾値のうち、前記割合が最も0.5に近似する前記閾値の信号値を前期出力信号とする。
本願の第4発明は、第2発明の信号処理装置であって、前記デジタル処理部は、前記閾値と前記2値信号との関係を関数近似した近似関数を算出し、前記近似関数において、前記割合が0.5となる前記閾値の信号値を前期出力信号とする。
本願の第5発明は、第4発明の信号処理装置であって、前記近似関数は、前記閾値応答部において比較された複数の前記閾値と、前記閾値応答部から出力された複数の前記2値信号の前記割合との一部を線形近似した1次関数である。
本願の第6発明は、第4発明の信号処理装置であって、前記近似関数は、正規分布の累積分布関数を1から減算した関数である。
本願の第7発明は、第1発明ないし第6発明のいずれかの信号処理装置であって、前記デジタル処理部は、前記2値信号を記憶するシフトレジスタを有する。
本願の第8発明は、a)入力信号を増幅して、増幅信号を出力する工程と、b)前記増幅信号と、複数の閾値とをそれぞれ比較し、複数の2値信号を出力する工程と、c)前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された複数の前記2値信号とに基づいて、出力信号を生成する工程と、を有する信号処理方法である。
本願の第9発明は、第8発明の信号処理方法であって、前記工程c)において、前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された前記2値信号のON信号の割合とに基づいて、前記ON信号の割合が0.5に近似する前記閾値の信号値を算出し、算出した前記信号値を前記出力信号とする。
本願の第10発明は、第9発明の信号処理方法であって、前記工程c)において、前記工程b)において比較された複数の前記閾値のうち、前記割合が最も0.5に近似する前記閾値の信号値を出力信号とする。
本願の第11発明は、第9発明の信号処理方法であって、前記工程c)は、c1)前記閾値と前記2値信号との関係を関数近似した近似関数を算出する工程と、c2)前記近似関数において、前記割合が0.5となる前記閾値の信号値を出力信号とする工程と、を含む。
本願の第12発明は、第11発明の信号処理方法であって、前記近似関数は、前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された複数の前記2値信号の前記割合との一部を線形近似した1次関数である。
本願の第13発明は、第11発明の信号処理方法であって、前記近似関数は、正規分布の累積分布関数を1から減算した関数である。
本願の第1発明〜第14発明によれば、検出された電気信号のシグナル成分を、フィルタを用いることなく適切に抽出することができる。
以下、本発明の実施形態について、図面を参照しつつ説明する。
<1.信号処理装置の構成>
図1は、本発明の一実施形態に係る信号処理装置1の概略図である。信号処理装置1は、電圧信号である入力信号Vinを処理し、出力信号Voutを出力する装置である。より具体的には、信号処理装置1は、入力信号Vinを増幅するとともに、入力信号Vinに含まれたノイズを低減させる。図1に示すように、信号処理装置1は、信号増幅部20と、閾値応答部30と、デジタル処理部40とを有する。
図1は、本発明の一実施形態に係る信号処理装置1の概略図である。信号処理装置1は、電圧信号である入力信号Vinを処理し、出力信号Voutを出力する装置である。より具体的には、信号処理装置1は、入力信号Vinを増幅するとともに、入力信号Vinに含まれたノイズを低減させる。図1に示すように、信号処理装置1は、信号増幅部20と、閾値応答部30と、デジタル処理部40とを有する。
信号増幅部20は、入力信号Vinを増幅して増幅信号Vaを出力する。本実施形態の信号増幅部20は、第1の反転増幅回路21と、第2の反転増幅回路22とを有する。本実施形態の信号増幅部20は、同じ種類の増幅回路を2つ有するが、本発明はこれに限られない。信号増幅部の有する増幅回路は、1つであってもよいし、3つ以上であってもよい。また、信号増幅部が複数の増幅回路を有する場合、その種類は全て同じであってもよいし、複数の種類の増幅回路が含まれてもよい。
閾値応答部30は、増幅信号Vaと、複数の閾値Vt1〜Vtnを比較することにより、複数の2値信号S1〜Snを出力する。なお、ここで、nは2以上の整数である。閾値応答部30はn個の比較器31と、閾値信号供給部32とを有する。
比較器31には、それぞれ、増幅信号Vaと、閾値Vt(閾値Vt1〜Vtnのうちのいずれか1つ)が入力される。そして、比較器31は、それぞれ、2値信号S(2値信号S1〜Snのうちのいずれか1つ)を出力する。2値信号Sは、ON信号とOFF信号との2値の電圧値を出力する。比較器31は、増幅信号Vaが閾値Vtよりも大きい場合に、ON信号を出力する。一方、比較器31は、増幅信号Vaが閾値Vt以下である場合に、OFF信号を出力する。本実施形態の比較器31は、ヒステリシスコンパレータである。なお、比較器31は、ヒステリシスコンパレータ以外のコンパレータであってもよい。
閾値信号供給部32は、電圧供給源321から供給された電圧を閾値Vt1〜Vtnのそれぞれに分圧し、各比較器31へと出力する。
具体的には、第1の比較器311には、増幅信号Vaおよび第1の閾値Vt1が入力される。そして、第1の比較器311は、増幅信号Vaと第1の閾値Vt1とを比較して、2値信号S1を出力する。第2の比較器312には、増幅信号Vaおよび第2の閾値Vt2が入力される。そして、第2の比較器312は、増幅信号Vaと第2の閾値Vt2とを比較して、2値信号S2を出力する。同様に、第nの比較器31nには、増幅信号Vaおよび第nの閾値Vtnが入力される。そして、第nの比較器31nは、増幅信号Vaと第nの閾値Vtnとを比較して、2値信号Snを出力する。このように、閾値応答部30のn個の比較器31はそれぞれ、2値信号Sを出力する。
閾値応答部30のn個の比較器31から出力されたn個の2値信号Sは、デジタル処理部40へ入力される。
デジタル処理部40は、閾値応答部30において比較された閾値Vt1〜Vtnと、閾値応答部30から出力された2値信号S1〜Snとに基づいて出力信号Voutを生成する。デジタル処理部40における具体的な処理内容については、後述する。デジタル処理部40には、例えば、マイコン(マイクロコントローラ、microcontroller)、FPGA(Field-programmable Gate Array)、CPU(Central Processing Unit)などが用いられる。
本実施形態のデジタル処理部40は、n個のシフトレジスタ41と、シグナル算出部42とを有する。複数のシフトレジスタ41はそれぞれ、各2値信号S1〜Snを、デジタル処理部40内のクロックに同期して、ON信号であるかOFF信号であるかを記憶する。
具体的には、第1のシフトレジスタ411には、第1の比較器311から出力される2値信号S1が入力される。第2のシフトレジスタ412には、第2の比較器312から出力される2値信号S2が入力される。そして、第nのシフトレジスタ41nには、第nの比較器31nから出力される2値信号Snが入力される。
シフトレジスタ41はそれぞれ、所定の期間Tに相当する2値信号Sを記憶可能である。シフトレジスタ41は、クロックの更新の度に、新たな2値信号Sを記憶するとともに、最も古い2値信号Sを破棄する。これにより、シフトレジスタ41は、最新の期間Tについての2値信号Sを記憶する。
シグナル算出部42は、既知である閾値Vt1〜Vtnの電圧値と、シフトレジスタ41内に記憶された2値信号S1〜Snとに基づいて、増幅信号Vaに含まれるシグナル信号の信号値を算出する。そして、シグナル算出部42は、当該信号値と同じ電圧値を有する出力信号Voutを生成し、出力する。
<2.信号処理の流れ>
続いて、信号処理装置1における具体的な信号処理の流れについて、図2〜図8を参照しつつ説明する。図2は、信号処理装置1における信号処理の流れを示したフローチャートである。図3は、信号処理装置1における信号処理のシグナル信号値算出工程の流れを示したフローチャートである。
続いて、信号処理装置1における具体的な信号処理の流れについて、図2〜図8を参照しつつ説明する。図2は、信号処理装置1における信号処理の流れを示したフローチャートである。図3は、信号処理装置1における信号処理のシグナル信号値算出工程の流れを示したフローチャートである。
図2に示すように、信号処理装置1に入力信号Vinが入力されると、まず、信号増幅部20において入力信号Vinが増幅される(信号増幅工程、ステップS10)。これにより、信号増幅部20から増幅信号Vaが出力され、閾値応答部30へと入力される。
図4は、増幅信号Vaの一例を示した図である。図4には、増幅信号Vaと、増幅信号Vaに含まれるシグナル成分Vsとが示されている。図4に示すように、増幅信号Vaは、本来検出したい成分であるシグナル成分Vsにノイズが重畳された信号である。ノイズは、入力信号Vinの検出時、信号増幅部20における信号増幅処理時、回路間の接続箇所等、信号処理の各部で生じ、各信号に重畳される。
図5は、微小時間である期間Tにおける増幅信号Vaの信号値(電圧値)の出現頻度の例と、当該増幅信号Vaにおける閾値Vtと2値信号SのON割合との関係を示した図である。なお、期間Tは、増幅信号Vaのシグナル成分Vsが一定であるとみなせる十分に短い期間である。具体的には、図5の上段は、期間Tにおける増幅信号Vaの信号値ごとの出現割合を示した図である。図5の下段は、このような増幅信号Vaについての、閾値Vtと2値信号SのON信号の割合との関係を示した図である。なお、図5は、増幅信号Vaに含まれるノイズの信号値に関する分布が正規分布である場合の各値を示した図である。
図5に示すように、増幅信号Vaとして得られる信号値にはノイズが含まれるため、増幅信号Vaとして各比較器31に入力される信号の信号値は、図5の上段に示すように、シグナル値Vsを中心としてばらつきを有して分布している。
さて、ステップS10の信号増幅工程の後、閾値応答部30は、入力された増幅信号Vaと、複数の閾値Vt1〜Vtnとをそれぞれ比較し、複数の2値信号S1〜Snを出力する(2値信号出力工程、ステップS20)。
図6は、期間Tよりもさらに微小な期間における増幅信号Vaの経時変化と、当該増幅信号Vaに対する2値信号Sの一例とを示した図である。図6中の各グラフの横軸は、時刻tであり、共通である。一方、図2中の各グラフの縦軸は、各信号の電圧値である。具体的には、図6の1段目(最上段)には、増幅信号Vaの一例と、10個の閾値Vt1〜Vt10とが示されている。また、図6の2段目〜11段目には、それぞれ、図6の1段目の例の増幅信号Vaと、各閾値Vt1〜Vt10とを比較して出力された10個の2値信号S1〜S10が示されている。
図6に示すように、各2値信号S1〜S10は、増幅信号Vaが各閾値Vtよりも大きい時刻tにおいてON信号となり、増幅信号Vaが各閾値Vt以下となる時刻tにおいてOFF信号となる。このため、閾値Vtの値が小さいほど、ON信号の割合が大きくなる。図6の例では、最も電圧値の小さな閾値Vt1と比較した2値信号S1のON信号の割合は、他の閾値Vt2〜Vt10と比較した2値信号S2〜S10のON信号の割合よりも大きい。そして、2値信号S1から順に、2値信号S2、2値信号S3、2値信号S4、2値信号S5、2値信号S6、2値信号S7、2値信号S8、2値信号S9、2値信号S10の順にON信号の割合が小さくなる。
なお、閾値Vtを、増幅信号Vaの分布範囲よりも十分小さな電圧値とすれば、当該閾値Vtに対する2値信号SのON信号の割合は1(100%)となる。一方、閾値Vtを、往復信号Vaの分布範囲よりも十分大きな電圧値とすれば、当該閾値Vtに対する2値信号SのON信号の割合は0(0%)となる。
ステップS20では、閾値応答部30の各比較器31が、このような2値信号S1〜Snを、各閾値Vt1〜Vtnに対して出力し、デジタル処理部40へと入力する。デジタル処理部40のシフトレジスタ411〜41nはそれぞれ、直近の期間Tについての2値信号S1〜Snを記憶する。そして、シグナル算出部42は、各閾値Vt1〜Vtnの値と、直近の期間Tにおける2値信号S1〜Snとに基づいて、シグナル成分Vsの信号値(以下、「シグナル信号値」と称する)を算出する(シグナル信号値算出工程、ステップS30)。
図5の例のように、ノイズが正規分布で現れる場合、閾値Vtと2値信号SのON信号の割合とは、図5の下段に示すような関係を有する。ここで、図5上段に示すように、横軸である信号値(電圧値)を変数xとして、増幅信号Vsの出現頻度を関数f(x)とする。また、図5の下段に示すように、横軸である閾値Vt(電圧値)を変数xとして、2値信号SのON信号の割合を関数g(x)とする。上述のように、ノイズが正規分布で現れる場合、関数f(x)は、シグナル成分Vsを中心とした正規分布の確率密度関数となる。なお、関数f(x)を無限区間で積分した値は1(100%)となる。このとき、関数g(x)は、x>Vtとなる半無限区間で積分した値となる。すなわち、関数g(x)は、1から正規分布の累積分布関数を減算した関数(以下では、「反転累積分布関数」と称する)となる。このため、関数g(x)は、x=Vsで0.5(50%)となる。
図7は、図6の例のように10個の閾値Vt1〜Vt10について2値信号S1〜〜S10を生成した場合について、期間Tにおける各閾値Vt1〜Vt10毎の2値信号S1〜S10のON信号の割合をプロットした図である。図7中には、反転累積分布関数が破線で示されている。実際の計測系および電気回路で生じるノイズは、おおよそ正規分布で現れるため、このように、各ON信号の割合は、反転累積分布関数に沿って現れる。
ステップS30のシグナル信号値算出工程では、このような関係を利用して、シグナル成分Vsを逆算して算出する。具体的には、シグナル算出部42は、期間Tにおける各閾値Vt1〜Vt10毎の2値信号S1〜S10のON信号の割合に基づいて、ON信号の割合が0.5に近似する閾値の信号値をシグナル信号値として算出する。
本実施形態のシグナル信号値算出工程は、図3に示すステップS31〜S33により、シグナル信号値を算出する。具体的には、まず、期間Tにおける各2値信号S1〜SnのON信号の割合を算出する(ステップS31)。次に、ON信号の割合を、関数近似し、近似関数を算出する(ステップS32)。本実施形態では、近似関数には、図5に示す関数g(x)のように、反転累積分布関数を減算した関数が用いられる。その後、ステップS32で求めた近似関数のON信号の割合が0.5となる電圧値をシグナル成分Vsの信号値として算出する(ステップS33)。このように、実際のノイズの分布に近い反転累積分布関数を近似関数とすることにより、より正確にシグナル信号値を算出することができる。
なお、近似関数は反転累積分布関数に限られない。図8は、図7と同じ2値関数S1〜S10のON信号の割合と、1次関数である近似関数とを示した図である。図8中、近似関数は破線で示されている。図8の例では、ON信号の割合が0.5に近いN個の値について、1次関数で関数近似している。なお、図8の例では、Nは4である。このため、ON信号の割合が0.5に近い4つの閾値Vtは、第4の閾値Vt4、第5の閾値Vt5、第6の閾値Vt6、および第7の閾値Vt7となる。これらのON信号の割合から近似関数が算出される。そして、この近似関数のON信号の割合が0.5となる電圧値をシグナル成分Vsの信号値として算出する。また、近似に用いられる閾値Vtの数Nは4に限られない。Nは2以上であればよい。
このように、関数近似する値の数を少なくし、かつ近似関数をシンプルな関数とすることにより、シグナル算出部42における計算量を低減できる。したがって、デジタル処理部40の回路面積を小さくでき、かつ、計算にかかる時間を短縮できる。なお、1次関数への関数近似には、例えば、最小二乗法が用いられる。
また、シグナル算出部42は、必ずしも、2値信号S1〜SnのON信号について、関数近似を行わなくてもよい。シグナル算出部42は、例えば、ON信号の割合が最も0.5に近い閾値Vtの信号値をシグナル信号値としてもよい。
このように、ステップS30のシグナル信号値算出工程が完了すると、続いて、シグナル算出部42は、算出したシグナル信号値と同じ電圧を出力電圧Voutとして出力する(出力電圧出力工程、ステップS40)。
図9は、増幅信号Vaの一例と、上記の信号処理装置1によって得られた出力信号Voutとを示した図である。図9に示すように、この信号処理装置1は、検出された電気信号である入力信号Vinを増幅し、その増幅信号Vaから、シグナル成分Vsをフィルタを用いることなく適切に抽出することができる。
図10は、増幅信号Vaの一例と、デジタルフィルタによって得られた増幅信号Vaの移動平均Vbとを示した図である。上述の通り、上記の信号処理装置1を用いることにより、増幅信号Vaをデジタルフィルタによって得られた移動平均Vbを算出する場合に比べて、回路面積を低減できる。また、図9と図10とを比較した場合に、上記の信号処理装置1の出力信号Voutは、デジタルフィルタによって得られた移動平均Vbよりもさらにノイズが低減されている。
図11は、増幅信号Vaの一例と、増幅信号Vaをアナログフィルタでフィルタリングしたフィルタ後信号Vcとを示した図である。図9と図11とを比較してわかる通り、上記の信号処理装置1を用いることにより、アナログフィルタによってフィルタリングする場合に比べて、出力信号Voutが増幅信号Vaから遅延して出力されることが抑制されている。また、上記の信号処理装置1の出力信号Voutは、アナログフィルタによって得られたフィルタ後信号Vcよりもさらにノイズが低減されている。
このように、信号処理装置1を用いることにより、フィルタを用いることなく、ノイズを効率良く除去することができる。
<3.変形例>
以上、本発明の一実施形態について説明したが、本発明は、上記の実施形態に限定されるものではない。
以上、本発明の一実施形態について説明したが、本発明は、上記の実施形態に限定されるものではない。
図12は、一変形例に係る信号処理装置1Aの概略図である。図12の例の信号処理装置1Aは、上記の実施形態に係る信号処理装置1と、閾値応答部30Aの構成が異なる。なお、図12の例の信号処理装置1Aのうち、上記の実施形態に係る信号処理装置1と同じ構成のものについては、同じ符号が付されている。
図12の例では、閾値応答部30Aは、複数の比較器31と、オフセット調整部33Aとを有する。
信号増幅部20から出力された増幅信号Vaは、オフセット調整部33Aに入力される。オフセット調整部33Aは、入力された増幅信号Vaの電圧値を参照して、各比較器31に出力する閾値Vtの値を決定する。そして、オフセット調整部33Aは、n個の比較器311〜31nに、閾値Vt1〜Vtnを出力するとともに、デジタル処理部40のシグナル算出部42Aに対して、閾値Vt1〜Vtnの信号値を伝達する。
オフセット調整部33Aは、例えば、予め用意された初期閾値V1〜Vnにオフセット電圧Voを重畳することにより、閾値Vt1〜Vtnを生成する。すなわち、第1の閾値Vt1は、第1の初期閾値V1とオフセット電圧Voとを重畳してVt1=V1+Voとなる。第2の閾値Vt2は、第2の初期閾値V2とオフセット電圧Voとを重畳してVt2=V2+Voとなる。残りの第3の閾値Vt3〜第nの閾値Vtnについても、同様である。
また、オフセット調整部33Aは、調整後の閾値Vt1〜Vtnの電圧値をデジタル処理部40のシグナル算出部42Aへと出力する。シグナル算出部42Aは、各シフトレジスタ41に記憶された2値信号S1〜Snと、オフセット調整部33Aから入力された各閾値Vt1〜Vtnの電圧値とに基づいて、シグナル信号値を算出し、出力信号Voutを出力する。
入力電圧Vinの信号値のおおよその範囲および信号増幅部20における増幅率が予めわかっている場合、オフセット電圧Voは、予め設定されていてもよい。また、オフセット調整部33Aは、入力された増幅電圧Vaの電圧値によってオフセット電圧Voを調整してもよい。
なお、図12の例のオフセット調整部33Aは、予め用意された初期閾値V1〜Vnに、可変値であるオフセット電圧Voを重畳するため、オフセット電圧Voの電圧値が変動しても、閾値Vt1〜Vtn同士の電圧値の間隔は変わらない。しかしながら、オフセット調整部33Aは、閾値Vt1〜Vtn同士の電圧値の間隔を変更するものであってもよい。
また、図12の例のオフセット調整部33Aは、複数の閾値Vt1〜Vtnのそれぞれの電圧値を調整したが、本発明はこれに限られない。オフセット調整部33Aは、増幅信号Vaにオフセット電圧Voを重畳するものであってもよい。その場合、オフセット調整部33Aは、増幅信号Vaに重畳したオフセット電圧Voの電圧値をシグナル算出部42Aへと出力する。
このように、図12の例の信号処理装置1Aは、オフセット調整部33Aを備えていることにより、閾値応答部30Aに入力される増幅信号Vaの電圧範囲に適した閾値Vt1〜Vtnを用いてシグナル信号値を算出できる。
また、上記の実施形態の図6〜図8の例では、閾値Vt1〜Vt10の電圧値の間隔が略同一であったが、本発明はこれに限られない。閾値同士の間隔は、かならずしも同一でなくてもよい。
また、上記の実施形態では、デジタル処理部において2値信号を記憶する記憶部は複数のシフトレジスタであったが、本発明はこれに限られない。少なくとも、期間Tにおける複数の2値信号のON/OFF情報が記憶できる構成であれば、シフトレジスタに限られない。
また、信号増幅部の有無、信号増幅部の構成、閾値電圧の供給機構などの細部の構成については、本願の各図と相違していてもよい。また、上記の実施形態や変形例に登場した各要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
信号処理装置 1
信号増幅部 20
閾値応答部 30
比較器 31
デジタル処理部 40
シフトレジスタ 41
シグナル算出部 42
入力信号 Vin
増幅信号 Va
閾値 Vt
2値信号 S
出力信号 Vout
信号増幅部 20
閾値応答部 30
比較器 31
デジタル処理部 40
シフトレジスタ 41
シグナル算出部 42
入力信号 Vin
増幅信号 Va
閾値 Vt
2値信号 S
出力信号 Vout
Claims (13)
- 入力信号を増幅して増幅信号を出力する信号増幅部と、
前記増幅信号と複数の閾値を比較して複数の2値信号を出力する閾値応答部と、
前記閾値応答部において比較された前記閾値および前記閾値応答部から出力された前記2値信号に基づいて出力信号を生成する、デジタル処理部と、
を有する信号処理装置。 - 請求項1に記載の信号処理装置であって、
前記閾値応答部は、複数の比較器を有し、
前記比較器には、それぞれ、1つの前記閾値と前記増幅信号とが入力され、
前記比較器は、それぞれ、1つの前記2値信号を出力し、
前記デジタル処理部は、前記閾値応答部において比較された複数の前記閾値と、前記閾値応答部から出力された複数の前記2値信号のON信号の割合とに基づいて、前記ON信号の割合が0.5に近似する前記閾値の信号値を算出し、算出した前記信号値を前記出力信号とする、信号処理装置。 - 請求項2に記載の信号処理装置であって、
前記デジタル処理部は、前記比較器に入力された複数の前記閾値のうち、前記割合が最も0.5に近似する前記閾値の信号値を前期出力信号とする、信号処理装置。 - 請求項2に記載の信号処理装置であって、
前記デジタル処理部は、
前記閾値と前記2値信号との関係を関数近似した近似関数を算出し、
前記近似関数において、前記割合が0.5となる前記閾値の信号値を前期出力信号とする、信号処理装置。 - 請求項4に記載の信号処理装置であって、
前記近似関数は、前記閾値応答部において比較された複数の前記閾値と、前記閾値応答部から出力された複数の前記2値信号の前記割合との一部を線形近似した1次関数である、信号処理装置。 - 請求項4に記載の信号処理装置であって、
前記近似関数は、正規分布の累積分布関数を1から減算した関数である、信号処理装置。 - 請求項1ないし請求項6のいずれかに記載の信号処理装置であって、
前記デジタル処理部は、
前記2値信号を記憶するシフトレジスタ
を有する、信号処理装置。 - a)入力信号を増幅して、増幅信号を出力する工程と、
b)前記増幅信号と、複数の閾値とをそれぞれ比較し、複数の2値信号を出力する工程と、
c)前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された複数の前記2値信号とに基づいて、出力信号を生成する工程と、
を有する信号処理方法。 - 請求項8に記載の信号処理方法であって、
前記工程c)において、
前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された前記2値信号のON信号の割合とに基づいて、前記ON信号の割合が0.5に近似する前記閾値の信号値を算出し、算出した前記信号値を前記出力信号とする、信号処理方法。 - 請求項9に記載の信号処理方法であって、
前記工程c)において、
前記工程b)において比較された複数の前記閾値のうち、前記割合が最も0.5に近似する前記閾値の信号値を出力信号とする、信号処理方法。 - 請求項9に記載の信号処理方法であって、
前記工程c)は、
c1)前記閾値と前記2値信号との関係を関数近似した近似関数を算出する工程と、
c2)前記近似関数において、前記割合が0.5となる前記閾値の信号値を出力信号とする工程と、
を含む、信号処理方法。 - 請求項11に記載の信号処理方法であって、
前記近似関数は、前記工程b)において比較された複数の前記閾値と、前記工程b)において出力された複数の前記2値信号の前記割合との一部を線形近似した1次関数である、信号処理方法。 - 請求項11に記載の信号処理方法であって、
前記近似関数は、正規分布の累積分布関数を1から減算した関数である、信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019015422A JP2020123889A (ja) | 2019-01-31 | 2019-01-31 | 信号処理装置および信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019015422A JP2020123889A (ja) | 2019-01-31 | 2019-01-31 | 信号処理装置および信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020123889A true JP2020123889A (ja) | 2020-08-13 |
Family
ID=71993129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019015422A Pending JP2020123889A (ja) | 2019-01-31 | 2019-01-31 | 信号処理装置および信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020123889A (ja) |
-
2019
- 2019-01-31 JP JP2019015422A patent/JP2020123889A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9369137B2 (en) | Clock generation circuit, successive comparison A/D converter, and integrated circuit device | |
US7595748B2 (en) | Method of gain error calibration in a pipelined analog-to-digital converter or a cyclic analog-to-digital converter | |
KR101082415B1 (ko) | 계층구조 위상 디지털 변환기 | |
US20080259998A1 (en) | Temperature sensor with digital bandgap | |
US8004435B2 (en) | Discrete-time circuit | |
US9634627B2 (en) | Amplification circuit and analog/digital conversion circuit | |
US20070194960A1 (en) | Time-interleaved analog-to-digital converter having timing calibration | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
US20200235748A1 (en) | Analog to digital converter device and method of calibrating clock skew | |
JPWO2012144375A1 (ja) | データ処理システム | |
US9602121B2 (en) | Background estimation of comparator offset of an analog-to-digital converter | |
JP2011193340A (ja) | コンパレータのオフセット補正装置 | |
WO2017214955A1 (zh) | 流水线模数转换器的误差补偿校正装置 | |
US9543961B2 (en) | Current detection circuit and pile-up detection circuit | |
CN102684696A (zh) | A/d转换器的测试装置以及测试方法 | |
CN106559079A (zh) | 信号处理电路 | |
US9831888B1 (en) | Sort-and delay time-to-digital converter | |
SE520277C2 (sv) | Införande av kalibreringssekvens hos en A/D-omvandlare | |
US10536159B2 (en) | Method for improving feedback circuit performance | |
US9356590B1 (en) | Production test trimming acceleration | |
JP2020123889A (ja) | 信号処理装置および信号処理方法 | |
US9891641B2 (en) | Equipment having noise elimination function, PLL circuit and voltage/current source | |
US20080177508A1 (en) | Noise reduction filter for trigger circuit | |
US20170093415A1 (en) | Background calibration of interleave timing errors in time-interleaved analog to digital converters | |
WO2022048276A1 (zh) | 失调电压校正电路及失调电压校正方法 |