JP2020120302A - デジタル制御されるベクトル信号変調器 - Google Patents

デジタル制御されるベクトル信号変調器 Download PDF

Info

Publication number
JP2020120302A
JP2020120302A JP2019010748A JP2019010748A JP2020120302A JP 2020120302 A JP2020120302 A JP 2020120302A JP 2019010748 A JP2019010748 A JP 2019010748A JP 2019010748 A JP2019010748 A JP 2019010748A JP 2020120302 A JP2020120302 A JP 2020120302A
Authority
JP
Japan
Prior art keywords
quadrature
switching
bits
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019010748A
Other languages
English (en)
Other versions
JP6856677B2 (ja
Inventor
濤 汪
Tao Wang
濤 汪
泓廷 周
Hung Ting Chou
泓廷 周
建▲徳▼ 余
Chien Te Yu
建▲徳▼ 余
菁儀 簡
Ching-I Chien
菁儀 簡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Chung Shan Institute of Science and Technology NCSIST
Original Assignee
National Chung Shan Institute of Science and Technology NCSIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Chung Shan Institute of Science and Technology NCSIST filed Critical National Chung Shan Institute of Science and Technology NCSIST
Priority to JP2019010748A priority Critical patent/JP6856677B2/ja
Publication of JP2020120302A publication Critical patent/JP2020120302A/ja
Application granted granted Critical
Publication of JP6856677B2 publication Critical patent/JP6856677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)

Abstract

【課題】デジタル−アナログ信号変換なしでデジタル信号によって直接に制御されるベクトル変調器を提供する。【解決手段】ベクトル変調器10は、入力無線周波数信号RFinに従って入力同相信号Ii及び入力直交信号Qiを生成する直交成分生成部12と、複数のビットを受け、複数のビットによって制御される複数のスイッチを有し、複数のビットに従って出力同相信号Io及び出力直交信号Qoを生成するよう構成され、出力同相信号及び出力直交信号が入力同相信号及び入力直交信号に関連しているスイッチング回路14と、出力同相信号及び出力直交信号に従って出力RF信号RFoutを生成する結合モジュール16とを有する。【選択図】図1

Description

本発明は、デジタル制御されるベクトル信号変調器に関係があり、より具体的には、デジタル−アナログ信号変換なしでデジタル信号によって直接に制御されるベクトル信号変調器に関係がある。
通信システム及び試験機器のような電子システムは、振幅及び位相要件を満足するベクトル信号を生成するために、ベクトル信号変調器を使用する。ベクトル信号変調器において、信号は、最初に、異なる位相度を有する2つの信号、すなわち、同相(I)信号及び直交(Q)信号に分けられる。その後、同相(I)及び直交(Q)の振幅は夫々変調され、最終的に、振幅及び位相の両方が要件を満足するベクトル信号を生成するよう結合される。例えば、変調器のI及びQチャネル(すなわち、信号経路)が利得応答において等しいよう較正される場合に、45度ベクトル信号が生成される。
従来のベクトル変調器は、同相信号及び直交信号を調整するために可変利得増幅器(VGA)を利用する。しかし、それらのVGAは、VGAの利得を制御するためにアナログ信号を使用し、従って、デジタル−アナログ変換器(DAC)が必要とされる。DACの必要性は、ベクトル信号変調器の設計を複雑にし、製造費用を増大させる。
従って、本発明/本願の主たる目的は、先行技術の欠点を減らすよう、複雑さが少ないベクトル変調器を提供することである。
本発明の実施形態に従って、入力無線周波数(RF)信号に従って入力同相信号及び入力直交信号を生成するよう構成される直交成分生成部と、複数のビットを受け、該複数のビットによって制御される複数のスイッチを有し、前記複数のビットに従って出力同相信号及び出力直交信号を生成するよう構成され、前記出力同相信号及び前記出力直交信号が前記入力同相信号及び前記入力直交信号に関連しているスイッチング回路と、前記出力同相信号及び前記出力直交信号に従って出力RF信号を生成するよう構成される結合モジュールとを有するベクトル変調器を開示する。
本発明のそれら及び他の目的は、様々な図及び図面において表される好適な実施形態の以下の詳細な説明を読んだ後で疑いなく当業者に明らかになるだろう。
本発明の実施形態に従うベクトル変調器の概略図である。 本発明の実施形態に従うスイッチング回路の概略図である。 図2のスイッチング回路の導通状態の概略図である。 本発明の実施形態に従うスイッチング回路の概略図である。
本発明は、DACなしでデジタル制御信号から直接にベクトル信号変調器を実現して、時間及びデバイスの費用を相当に節約することを提案する。
図1は、本発明の実施形態に従うベクトル変調器10の概略図である。ベクトル変調器10は、直交成分生成部12、同相増幅器I−Amp、直交増幅器Q−Amp、スイッチング回路14、及び結合モジュール16を有する。ベクトル変調器10は、如何なるデジタル−アナログ変換器(DAC)も含まない点に留意されたい。具体的に、直交成分生成部12は、入力無線周波数(RF)信号RFinを受け、RF信号RFinに従って入力同相信号I及び入力直交信号Qを生成する。入力同相信号I及び入力直交信号Qは、90度の位相差を有している。同相増幅器I−Ampは、入力同相信号Iを受け、中間同相信号Iを生成し、直交増幅器Q−Ampは、入力直交信号Qを受け、中間直交信号Qを生成する。スイッチング回路14は、複数のスイッチ(後で説明される。)を有し、複数のビットB、・・・、Bを受ける。ビットB、・・・、Bは、複数のスイッチのオンオフ状態を制御するよう構成される。スイッチング回路14は、ビットB、・・・、Bに従って、出力同相信号Iを生成するように入力同相信号Iを調整するよう、且つ、出力直交信号Qを生成するように入力直交信号Qを調整するよう構成される。結合モジュール16は、出力RF信号RFoutを生成するように出力同相信号I及び出力直交信号Qを結合するよう構成される。
信号RFin、I、Q、I、Q、I、Q及びRFoutは、電圧信号又は電流信号であってよい。実施形態において、信号RFin、I、Q、I、Q、I、Q及びRFoutは、全てが差動信号であるが、それに限られない。例えば、図1に表されるように、RF信号RFin/RFoutは、正の入力/出力RF信号RFin+/RFout+と、負の入力/出力RF信号RFin−/RFout−とを含み、入力/中間/出力同相信号I/I/Iは、正の入力/中間/出力同相信号Ii+/Im+/Io+と、負の入力/中間/出力同相信号Ii−/Im−/Io−とを含み、入力/中間/出力直交信号Q/Q/Qは、正の入力/中間/出力直交信号Qi+/Qm+/Qo+と、負の入力/中間/出力直交信号Qi−/Qm−/Qo−とを含む。
同相増幅器I−Amp及び直交増幅器Q−Ampは、完全差動増幅器である。同相増幅器I−Ampは、正の同相出力端子OI+と、負の同相出力端子OI−とを有する。直交増幅器Q−Ampは、正の直交出力端子OQ+と、負の直交出力端子OQ−とを有する。
これに関連して、結合モジュール16は、第1結合要素CE+及び第2結合要素CE−を有してよい。第1結合要素CE+は、正の出力同相信号IO+と正の出力直交信号QO+とを結合することによって、正の出力RF信号RFout+を生成するよう構成される。正の出力RF信号RFout+は、RFout+=IO++j×QO+と表され得る。第2結合要素CE−は、負の出力同相信号IO−と負の出力直交信号QO−とを結合することによって、負の出力RF信号RFout−を生成するよう構成される。負の出力RF信号RFout−は、RFout−=IO−+j×QO−と表され得る。
図2は、本発明の実施形態に従うスイッチング回路24の概略図である。スイッチング回路24は、スイッチング回路14の実施形態である。スイッチング回路24は、第1同相スイッチングサブ回路SWI+及び第1直交スイッチングサブ回路SWQ+を有する。同相スイッチングサブ回路SWI+及び直交スイッチングサブ回路SWQ+は、同様の回路構造を有している。
第1同相スイッチングサブ回路SWI+は、第1同相スイッチング入力端子NIin+、第2同相スイッチング入力端子NIin−、第1同相スイッチング出力端子NIout+、第2同相スイッチング出力端子NIout−、同相導電(conducting)スイッチSI1+、SI0+、SI0−、SI1−、及び同相転換(diverting)スイッチSI1+′、SI0+′、SI1−′、SI0−′を有する。同相スイッチングサブ回路SWI+の第1同相スイッチング入力端子NIin+は、正の同相出力端子OI+へ結合されている。同相スイッチングサブ回路SWI+の第2同相スイッチング入力端子NIin−は、負の同相出力端子OI−へ結合されている。同相導電ビットBI0、BI1によって制御される同相導電スイッチSI1+、SI0+は、第1同相スイッチング入力端子NIin+と第1同相スイッチング出力端子NIout+との間に結合されている。同じく同相導電ビットBI0、BI1によって制御される同相導電スイッチSI0−、SI1−は、第2同相スイッチング入力端子NIin−と第2同相スイッチング出力端子NIout−との間に結合されている。同相転換ビットBI0′、BI1′によって制御される同相転換スイッチSI1+′、SI0+′は、一方の端子が第1同相スイッチング入力端子NIin+へ結合されており、他方の端子が電圧VDDを受ける。同じく同相転換ビットBI0′、BI1′によって制御される同相転換スイッチSI1−′、SI0−′は、一方の端子が第2同相スイッチング入力端子NIin−へ結合されており、他方の端子が電圧VDDを受ける。同相転換ビットBI0′、BI1′は、同相導電ビットBI0、BI1の補数である。
第1直交スイッチングサブ回路SWQ+は、第1直交スイッチング入力端子NQin+、第2直交スイッチング入力端子NQin−、第1直交スイッチング出力端子NQout+、第2直交スイッチング出力端子NQout−、直交導電スイッチSQ1+、SQ0+、SQ0−、SQ1−、及び直交転換スイッチSQ1+′、SQ0+′、SQ1−′、SQ0−′を有する。直交スイッチングサブ回路SWQ+の第1直交スイッチング入力端子NQin+は、正の直交出力端子OQ+へ結合されている。直交スイッチングサブ回路SWQ+の第2直交スイッチング入力端子NQin−は、負の直交出力端子OQ−へ結合されている。直交導電ビットBQ0、BQ1によって制御される直交導電スイッチSQ1+、SQ0+は、第1直交スイッチング入力端子NQin+と第1直交スイッチング出力端子NQout+との間に結合されている。同じく直交導電ビットBQ0、BQ1によって制御される直交導電スイッチSQ0−、SQ1−は、第2直交スイッチング入力端子NQin−と第2直交スイッチング出力端子NQout−との間に結合されている。直交転換ビットBQ0′、BQ1′によって制御される直交転換スイッチSQ1+′、SQ0+′は、一方の端子が第1直交スイッチング入力端子NQin+へ結合されており、他方の端子が電圧VDDを受ける。同じく直交転換ビットBQ0′、BQ1′によって制御される直交転換スイッチSQ1−′、SQ0−′は、一方の端子が第2直交スイッチング入力端子NQin−へ結合されており、他方の端子が電圧VDDを受ける。
スイッチング回路24の導電ビットBI0、BI1、BQ0、BQ1(又は転換ビットBI0′、BI1′、BQ0′、BQ1′)は、スイッチング回路14のビットB、・・・、Bと見なされ得る。転換ビットBI0′、BI1′、BQ0′、BQ1′は、導電ビットBI0、BI1、BQ0、BQ1の補数である。すなわち、例えば、BI0=1のとき、BI0′=0であり、BI0=0のとき、BI0′=1である。
スイッチング回路24の動作は、次のように記載される。図3は、スイッチング回路24の導通状態の概略図である。(BI0,BI1,BQ0,BQ1)が(1,0,1,1)であり、すなわち、スイッチSI0+、SI0−、SI1+′、SI1−′、SQ1+、SQ0+、SQ0−、SQ1−が導通(オン)しており、スイッチSI1+、SI1−、SI0+′、SI0−′、SQ1+′、SQ0+′、SQ1−′、SQ0−′が遮断(オフ)している、とする。同相増幅器I−Ampの出力電流がIと表され、直交増幅器Q−Ampの出力電流がIと表される、とする。同相スイッチングサブ回路SWI+内で、出力電流Iの半分(すなわち、0.5I)は、導電スイッチSI0+、SI0−を流れることになり、出力電流Iの残り半分(すなわち、0.5I)は、転換スイッチSI1+′、SI1−′を流れることになる。同相スイッチング出力端子NIout+、NIout−を通る電流は0.5Iになる。他方で、直交スイッチングサブ回路SWQ+内では、全ての出力電流IQが導電スイッチSQ1+、SQ0+、SQ0−、SQ1−を流れることになり、転換スイッチSQ1+′、SQ0+′、SQ1−′、SQ0−′には電流が流れない。直交スイッチング出力端子NQout+、NQout−を通る電流はIになる。従って、出力RF信号RFoutは、位相θをtan−1(|I|/0.5|I|)として有することになる。このとき、tan−1(・)は、正接関数の逆数を表す。|I|=|I|、すなわち、同相増幅器I−Amp及び直交増幅器Q−Ampが同じ出力電流を生成する、とすれば、位相差θはtan−1(2)である。
別の見方をすれば、スイッチング回路24は、4ビットによって主として制御され、このとき、2ビットは、同相成分(すなわち、出力同相信号I)を制御するために使用され、2ビットは、直交成分(すなわち、出力直交信号Q)を制御するために使用される。なお、これは説明目的のためである。実際には、スイッチング回路14は、2×Mビットによって制御されてよく、このとき、Mビットは、同相成分を制御/調整するために使用され、Mビットは、直交成分を制御/調整するために使用され、位相差θの様々な値が生成されることになる。
先行技術においては、ベクトル変調器は、同相成分及び直交成分を調整するために、可変利得増幅器(VGA)を利用する。しかし、VGAは、VGAの利得を制御するためにアナログ信号を必要とし、DACが必要とされる。このことは、DACが複雑であることから、回路の複雑さを増大させる。対して、本発明のスイッチング回路を利用することによって、デジタルビットB、・・・、B(例えば、導電ビットBI0、BI1、BQ0、BQ1又は転換ビットBI0′、BI1′、BQ0′、BQ1′)が、同相成分及び直交成分を制御/調整するために直接に使用可能であり、それにより、DACによってもたらされる複雑さ及び製造費用は回避され得る。
スイッチング回路24は、0°から90°の間の範囲、すなわち、複素平面の第1象限の中でのみ位相差θを生成するが、それに限られない点に留意されたい。本発明のスイッチング回路は、0°から360°の間の範囲にわたって分布した位相差θを生成し得る。
例えば、図4は、本発明の実施形態に従うスイッチング回路44の概略図である。スイッチング回路44は、スイッチング回路24と同様であり、よって、同じ表記が適用される。スイッチング回路24と違って、スイッチング回路44は、第1同相スイッチングサブ回路SWI+及び第1直交スイッチングサブ回路SWQ+に加えて、第2同相スイッチングサブ回路SWI−及び第2直交スイッチングサブ回路SWQ−を更に有する。同相スイッチングサブ回路SWI−は、同相スイッチングサブ回路SWI+と同じ回路構造を有し、直交スイッチングサブ回路SWQ−は、直交スイッチングサブ回路SWQ+と同じ回路構造を有する。スイッチングサブ回路SWI+及びSWQ+と違って、第2同相スイッチングサブ回路SWI−の第1同相スイッチング入力端子NIin+は、負の同相出力端子OI−へ結合されており、第2同相スイッチングサブ回路SWI−の第2同相スイッチング入力端子NIin−は、正の同相出力端子OI+へ結合されており、第2直交スイッチングサブ回路SWQ−の第1直交スイッチング入力端子NQin+は、負の直交出力端子OQ−へ結合されており、第2直交スイッチングサブ回路SWQ−の第2直交スイッチング入力端子NQin−は、正の直交出力端子OQ+へ結合されている。
換言すれば、第2同相スイッチングサブ回路SWI−を流れる電流の電流方向は、第1同相スイッチングサブ回路SWI+を流れる電流の電流方向と反対になり、第2直交スイッチングサブ回路SWQ−を流れる電流の電流方向は、第1直交スイッチングサブ回路SWQ+を流れる電流の電流方向と反対になる。
サブ回路SWI−及びSWQ+が有効にされる場合に、スイッチング回路44は、90°から180°の間の範囲、すなわち、第2象限の中で位相差θを生成することができる。サブ回路SWI−及びSWQ−が有効にされる場合に、スイッチング回路44は、180°から270°の間の範囲、すなわち、第3象限の中で位相差θを生成することができる。サブ回路SWI+及びSWQ−が有効にされる場合に、スイッチング回路44は、270°から360°の間の範囲、すなわち、第4象限の中で位相差θを生成することができる。従って、スイッチング回路44は、0°から360°の間の範囲にわたって分布した位相差θを生成することができる。
要約すれば、ベクトル変調器は、複数のスイッチを有し、同相成分及び直交成分を制御/調整するよう複数のビットによって制御されるスイッチング回路を利用して、DACによってもたらされる複雑さ及び製造費用が回避され得るようにする。
当業者は、デバイス及び方法の多数の変更及び代替が、本発明の教示を保ちながら行われ得ると容易に気付くだろう。然るに、上記の開示は、添付の特許請求の範囲の境界によってのみ制限されると解釈されるべきである。
10 ベクトル変調器
12 直交成分生成部
14、24、44 スイッチング回路
16 結合モジュール
I−Amp 同相増幅器
Q−Amp 直交増幅器

Claims (6)

  1. 入力無線周波数(RF)信号に従って入力同相信号及び入力直交信号を生成するよう構成される直交成分生成部と、
    複数のビットを受け、該複数のビットによって制御される複数のスイッチを有し、前記複数のビットに従って出力同相信号及び出力直交信号を生成するよう構成され、前記出力同相信号及び前記出力直交信号が前記入力同相信号及び前記入力直交信号に関連しているスイッチング回路と、
    前記出力同相信号及び前記出力直交信号に従って出力RF信号を生成するよう構成される結合モジュールと
    を有するベクトル変調器。
  2. 前記スイッチング回路は、
    前記直交成分生成部へ結合されるスイッチング入力端子と、
    前記結合モジュールへ結合されるスイッチング出力端子と、
    前記スイッチング入力端子と前記スイッチング出力端子との間に結合され、前記複数のビット内の複数の導電ビットによって制御される複数の導電スイッチと、
    前記スイッチング入力端子へ結合され、電圧を受け、前記複数のビット内の複数の転換ビットによって制御され、該複数の転換ビットが前記複数の導電ビットの補数である複数の転換スイッチと
    を有する、
    請求項1に記載のベクトル変調器。
  3. 前記直交成分生成部と前記スイッチング回路との間に結合され、前記入力同相信号を受け、中間同相信号を出力するよう構成される同相増幅器と、
    前記直交成分生成部と前記スイッチング回路との間に結合され、前記入力直交信号を受け、中間直交信号を出力するよう構成される直交増幅器と
    を更に有する請求項1に記載のベクトル変調器。
  4. 前記入力同相信号は、第1入力同相信号及び第2入力同相信号を含み、
    前記入力直交信号は、第1入力直交信号及び第2入力直交信号を含み、
    前記同相増幅器は、第1同相出力端子及び第2同相出力端子を有し、
    前記直交増幅器は、第1直交出力端子及び第2直交出力端子を有し、
    前記中間同相信号は、第1中間同相信号及び負中間同相信号を含み、
    前記中間直交信号は、第1中間直交信号及び負中間直交信号を含み、
    前記出力同相信号は、第1出力同相信号及び第2出力同相信号を含み、
    前記出力直交信号は、第1出力直交信号及び第2出力直交信号を含み、
    前記出力RF信号は、第1出力RF信号及び第2出力RF信号を含み、
    前記結合モジュールは、
    前記第1出力同相信号及び前記第1出力直交信号に従って前記第1出力RF信号を生成するよう構成される第1結合要素と、
    前記第2出力同相信号及び前記第2出力直交信号に従って前記第2出力RF信号を生成するよう構成される第2結合要素と
    を有する、
    請求項3に記載のベクトル変調器。
  5. 前記スイッチング回路は、
    第1同相スイッチングサブ回路であり、
    前記同相増幅器の前記第1同相出力端子へ結合される第1同相スイッチング入力端子と、
    前記同相増幅器の前記第2同相出力端子へ結合される第2同相スイッチング入力端子と、
    第1同相スイッチング出力端子と、
    第2同相スイッチング出力端子と、
    前記第1同相スイッチング入力端子と前記第1同相スイッチング出力端子との間に結合され、前記複数のビット内の複数の同相導電ビットによって制御される複数の第1同相導電スイッチと、
    前記第2同相スイッチング入力端子と前記第2同相スイッチング出力端子との間に結合され、前記複数のビット内の前記複数の同相導電ビットによって制御される複数の第2同相導電スイッチと、
    前記第1同相スイッチング入力端子へ結合され、電圧を受け、前記複数のビット内の複数の同相転換ビットによって制御され、該複数の同相転換ビットが前記複数の同相導電ビットの補数である複数の第1同相転換スイッチと、
    前記第2同相スイッチング入力端子へ結合され、前記電圧を受け、前記複数の同相転換ビットによって制御される複数の第2同相転換スイッチと
    を有する前記第1同相スイッチングサブ回路と、
    第1直交スイッチングサブ回路であり、
    前記直交増幅器の前記第1直交出力端子へ結合される第1直交スイッチング入力端子と、
    前記直交増幅器の前記第2直交出力端子へ結合される第2直交スイッチング入力端子と、
    第1直交スイッチング出力端子と、
    第2直交スイッチング出力端子と、
    前記第1直交スイッチング入力端子と前記第1直交スイッチング出力端子との間に結合され、前記複数のビット内の複数の直交導電ビットによって制御される複数の第1直交導電スイッチと、
    前記第2直交スイッチング入力端子と前記第2直交スイッチング出力端子との間に結合され、前記複数のビット内の前記複数の直交導電ビットによって制御される複数の第2直交導電スイッチと、
    前記第1直交スイッチング入力端子へ結合され、前記電圧を受け、前記複数のビット内の複数の直交転換ビットによって制御され、該複数の直交転換ビットが前記複数の直交導電ビットの補数である複数の第1直交転換スイッチと、
    前記第2直交スイッチング入力端子へ結合され、前記電圧を受け、前記複数の直交転換ビットによって制御される複数の第2直交転換スイッチと
    を有する前記第1直交スイッチングサブ回路と
    を有する、
    請求項4に記載のベクトル変調器。
  6. 前記スイッチング回路は、
    第2同相スイッチングサブ回路であり、
    前記同相増幅器の前記第2同相出力端子へ結合される第1同相スイッチング入力端子と、
    前記同相増幅器の前記第1同相出力端子へ結合される第2同相スイッチング入力端子と、
    第1同相スイッチング出力端子と、
    第2同相スイッチング出力端子と、
    前記第1同相スイッチング入力端子と前記第1同相スイッチング出力端子との間に結合され、前記複数のビット内の複数の同相導電ビットによって制御される複数の第1同相導電スイッチと、
    前記第2同相スイッチング入力端子と前記第2同相スイッチング出力端子との間に結合され、前記複数のビット内の前記複数の同相導電ビットによって制御される複数の第2同相導電スイッチと、
    前記第1同相スイッチング入力端子へ結合され、前記電圧を受け、前記複数のビット内の複数の同相転換ビットによって制御され、該複数の同相転換ビットが前記複数の同相導電ビットの補数である複数の第1同相転換スイッチと、
    前記第2同相スイッチング入力端子へ結合され、前記電圧を受け、前記複数の同相転換ビットによって制御される複数の第2同相転換スイッチと
    を有する前記第2同相スイッチングサブ回路と、
    第2直交スイッチングサブ回路であり、
    前記直交増幅器の前記第2直交出力端子へ結合される第1直交スイッチング入力端子と、
    前記直交増幅器の前記第1直交出力端子へ結合される第2直交スイッチング入力端子と、
    第1直交スイッチング出力端子と、
    第2直交スイッチング出力端子と、
    前記第1直交スイッチング入力端子と前記第1直交スイッチング出力端子との間に結合され、前記複数のビット内の複数の直交導電ビットによって制御される複数の第1直交導電スイッチと、
    前記第2直交スイッチング入力端子と前記第2直交スイッチング出力端子との間に結合され、前記複数のビット内の前記複数の直交導電ビットによって制御される複数の第2直交導電スイッチと、
    前記第1直交スイッチング入力端子へ結合され、前記電圧を受け、前記複数のビット内の複数の直交転換ビットによって制御され、該複数の直交転換ビットが前記複数の直交導電ビットの補数である複数の第1直交転換スイッチと、
    前記第2直交スイッチング入力端子へ結合され、前記電圧を受け、前記複数の直交転換ビットによって制御される複数の第2直交転換スイッチと
    を有する前記第2直交スイッチングサブ回路と
    を有する、
    請求項5に記載のベクトル変調器。
JP2019010748A 2019-01-25 2019-01-25 デジタル制御されるベクトル信号変調器 Active JP6856677B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019010748A JP6856677B2 (ja) 2019-01-25 2019-01-25 デジタル制御されるベクトル信号変調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019010748A JP6856677B2 (ja) 2019-01-25 2019-01-25 デジタル制御されるベクトル信号変調器

Publications (2)

Publication Number Publication Date
JP2020120302A true JP2020120302A (ja) 2020-08-06
JP6856677B2 JP6856677B2 (ja) 2021-04-07

Family

ID=71891318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010748A Active JP6856677B2 (ja) 2019-01-25 2019-01-25 デジタル制御されるベクトル信号変調器

Country Status (1)

Country Link
JP (1) JP6856677B2 (ja)

Also Published As

Publication number Publication date
JP6856677B2 (ja) 2021-04-07

Similar Documents

Publication Publication Date Title
US9246722B2 (en) Device for providing a differential output signal and method for providing a differential output signal
US7750749B2 (en) Switching circuit, and a modulator, demodulator or mixer including such a circuit
US8704606B2 (en) Mixer cell, modulator and method
Qian et al. High-resolution wideband phase shifter with current limited vector-sum
JP2013510454A (ja) 無線通信用デジタルアフィン変換変調電力増幅器
US10644656B2 (en) RF-DAC based phase modulator
CN107863949B (zh) 基于有源和无源相结合的x波段5位移相器
KR20080078633A (ko) 믹서 오프셋을 보정하기 위한 장치 및 방법
Jang et al. 79-GHz digital attenuator-based variable-gain vector-sum phase shifter with high linearity
CN109873780B (zh) 信号调制器
KR20020040903A (ko) π/2 이상기
ES2744127T3 (es) Estructura de amplificador de señal para radiotransmisor
JP2016063535A (ja) ダイレクトデジタル無線周波数変調器
CN112262528A (zh) 具有滤波后输出的数字功率放大器
US9584152B1 (en) Current steering digital to analog converter with dual current switch modules
JP2020120302A (ja) デジタル制御されるベクトル信号変調器
US10411348B2 (en) Phase shifting device
US10476717B1 (en) Digital-controlled vector signal modulator
KR101865612B1 (ko) 가변 이득 위상 변위기
US9450538B2 (en) Harmonic rejection mixer arrangement
EP3687064B1 (en) Digital-controlled vector signal modulator
JP2012049882A (ja) Iq信号発生回路
US10581395B2 (en) Variable gain amplifier
US7991076B2 (en) Complex signal scaling for phase and/or amplitude modulated signals
US7852135B2 (en) Circuit arrangement for signal mixing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210318

R150 Certificate of patent or registration of utility model

Ref document number: 6856677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250