JP2020120006A - 半導体装置、電力変換装置および半導体装置の製造方法 - Google Patents
半導体装置、電力変換装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020120006A JP2020120006A JP2019010248A JP2019010248A JP2020120006A JP 2020120006 A JP2020120006 A JP 2020120006A JP 2019010248 A JP2019010248 A JP 2019010248A JP 2019010248 A JP2019010248 A JP 2019010248A JP 2020120006 A JP2020120006 A JP 2020120006A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- metal film
- contact angle
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Die Bonding (AREA)
- Inverter Devices (AREA)
Abstract
【課題】信頼性の高い半導体装置および電力変換装置を提供する。【解決手段】本開示に従った半導体装置は、第1部材5と、金属製の第2部材3bと、はんだ9とを備える。はんだ9は、第1部材5と第2部材3bとを接続する。第1部材5ははんだ9と接触する金属膜6を含む。第2部材3bに対するはんだ9の接触角は、金属膜6に対するはんだ9の接触角以下である。このようにすれば、はんだ9におけるはんだ接合時のガスの巻き込みに起因するボイドの発生を抑制できる。【選択図】図2
Description
この発明は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
従来、半導体素子を配線基板上の金属パターンなどにはんだにより接合した半導体装置が知られている。このような半導体装置においては、はんだによる接合部について、高放熱性および高信頼性を得るため、はんだ中のボイドなどの欠陥を低減することが求められている。たとえば、特開2016−111111号公報では、はんだによる接合部に勾配を設けることによりはんだ中のボイドを低減した半導体装置が開示されている。
特開2016−111111号公報に開示された半導体装置では、接合部のはんだにおいて局所的に薄くなる部分が発生するため、半導体装置の信頼性が低下する。
この発明は上記のような課題を解決するためになされたものであり、この発明の目的は信頼性の高い半導体装置および電力変換装置を提供することである。
本開示に従った半導体装置は、第1部材と、金属製の第2部材と、はんだとを備える。はんだは、第1部材と第2部材とを接続する。第1部材ははんだと接触する金属膜を含む。第2部材に対するはんだの接触角は、金属膜に対するはんだの接触角以下である。
本開示に従った半導体装置の製造方法は、金属膜を含む第1部材と、金属製の第2部材とを準備する工程と、第1部材の金属膜と第2部材とをはんだにより接合する工程とを備える。接合する工程は、第2部材上に、事前に成型されフラックスを含まないはんだを配置するとともに、はんだに金属膜が面するように第1部材を配置する工程と、はんだを加熱する工程とを含む。第2部材に対するはんだの接触角は、金属膜に対するはんだの接触角以下である。
本開示に係る電力変換装置は、主変換回路と制御回路とを備える。主変換回路は、上記半導体装置を有し、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。
上記によれば、第2部材に対するはんだの接触角が、金属膜に対するはんだの接触角以下となっているため、はんだにより第1部材と第2部材とが接続された接続部におけるボイドの発生を抑制できる。このため、信頼性の高い半導体装置および電力変換装置が得られる。
以下、添付の図面を用いて、本発明の実施の一形態を説明する。なお、以下の図面において相当する部分には同一の参照番号を付し、その説明は繰り返さない。
実施の形態1.
<半導体装置の構成>
図1は、本発明の実施の形態1に係る半導体装置の平面模式図である。図2は、図1の線分II−IIにおける断面模式図である。図3は、図2の領域IIIを示す拡大断面模式図である。
<半導体装置の構成>
図1は、本発明の実施の形態1に係る半導体装置の平面模式図である。図2は、図1の線分II−IIにおける断面模式図である。図3は、図2の領域IIIを示す拡大断面模式図である。
図1〜図3に示すように、本実施の形態の半導体装置は、たとえば電力用の半導体装置であって、放熱板1と、配線基板3と、半導体素子5a、5bを含む第1部材5と、ケース7とを主に備えている。放熱板1の主面上にはんだ9を介して配線基板3が固定されている。放熱板1の主面における外周部に接着剤8を介してケース7が固定されている。ケース7は配線基板3の周囲を囲むように配置されている。ケース7および放熱板1の平面視における外周形状は四角形状である。ケース7には内部電極11aおよび外部電極11bが固定されている。平面視における放熱板1の外周形状とケース7の外周形状とは実質的に同じである。
配線基板3上に第1部材5がはんだ9を介して固定されている。第1部材5の半導体素子5a、5bはワイヤ13を介して互いに接続されている。また、半導体素子5a、5bはワイヤ13を介してケース7の内部電極11aと接続されている。ケース7の内周側には、配線基板3および第1部材5を封止するための樹脂などからなる封止材15が配置されている。封止材15の上面を覆うように、蓋17が配置されている。蓋17はケース7の上端部と接続されている。
放熱板1を構成する材料としては、放熱性やはんだ付け性に優れた銅などの金属が用いられる。放熱板1の厚さはたとえば1mm以上6mm以下である。配線基板3は、絶縁層3aと、金属パターンである第2部材3bと、金属パターン3cとから構成される。配線基板3の下面側に位置する金属パターン3cがはんだ9により放熱板1に接合されている。
絶縁層3aは、たとえば窒化アルミニウムなどの絶縁抵抗の大きい材料により形成されている。第2部材3bは、絶縁層3aの上側の主表面に形成されている。第2部材3bは絶縁層3aの上側の主表面に複数形成されている。複数の第2部材3bは互いに感覚を隔てて配置されている。金属パターン3cは、絶縁層3aの下側の主表面上に形成されている。第2部材3bおよび金属パターン3cはたとえば銅などの金属材料に代表される導電性部材により形成されている。第2部材3bおよび金属パターン3cの厚さはたとえば0.1mm以上0.5mm以下である。配線基板3では、金属パターンである第2部材3bにより電気回路が形成されている。当該配線基板3では、複数の第2部材3b間および第2部材3bと金属パターン3cとの間が絶縁層3aにより電気的に絶縁されている。配線基板3と放熱板1とを接続しているはんだ9の厚さは、接合信頼性を確保するため、たとえば0.1mm以上0.3mm以下である。
第1部材5は、半導体素子5a、5bと金属膜6とから構成される。半導体素子5a、5bの裏面側には、はんだ付け性を確保するための金属膜6が形成されている。金属膜6が配線基板3上の金属パターンである第2部材3bの一方の主表面上にはんだ9により接合されている。半導体素子5aとしては、たとえばIGBT(Insulated Gate Bipolar Transistor)を用いることができる。半導体素子5bとしては、たとえばFWDi(Free Wheeling Diode)を用いることができる。半導体素子5aは、電力用の素子としての絶縁ゲートバイポーラトランジスタである。半導体素子5bは、IGBTである半導体素子5aのスイッチング時における損傷を抑制するためのいわゆる還流ダイオードである。
一般的に、半導体素子5a、5bの裏面には、素子の特性やはんだ付け性の確保のため、複数の金属膜が積層するように形成されるが、本実施の形態において金属膜6とは最表面に位置する金属膜を示すこととする。なお、一般的に金属膜の最表面には酸化防止のため金(Au)や銀(Ag)などの貴金属膜が形成されるが、本実施の形態における金属膜6としては貴金属膜ではない金属、たとえばニッケル(Ni)が用いられる。金属膜6の厚さはたとえば0.5μm以上3μm以下である。
配線パターンである第2部材3bの主表面上における半導体素子5aの平面サイズはたとえば縦10mm×横10mmであり、半導体素子5aの厚みはたとえば0.12mmである。半導体素子5aの表側の主表面上の外周領域には、ガードリングとしての絶縁材料が周回するように形成されている。当該絶縁材料により、半導体素子5aにおける表側の主表面と裏側の主表面との間について絶縁性が確保されている。半導体素子5bの平面サイズはたとえば縦10mm×横7mmであり、半導体素子5bの厚みはたとえば0.12mmである。半導体素子5bも半導体素子5aと同様に、表側の主表面上の外周領域には、ガードリングとしての絶縁材料が周回するように形成されている。はんだ9は、錫(Sn)、銀(Ag)、銅(Cu)を含むはんだ材料により形成される。また、はんだ9を構成する材料がアンチモン(Sb)を含んでいてもよい。はんだ9の厚さはたとえば0.03mm以上0.1mm以下である。また、第2部材3bに対するはんだ9の接触角は、第1部材5の金属膜6に対するはんだ9の接触角以下となるように、第2部材3b、金属膜6およびはんだ9の材質および構造は選択されている。
ケース7は、放熱板1の主表面の外周近傍に接着剤8を用いて接着されている。ケース7は、半導体装置全体の筐体として配置されている。ケース7はたとえばポリフェニレンサルファイド樹脂(PPS)などの樹脂材料により形成されている。ケース7は配線基板3および半導体素子5a、5bを含む第1部材5を保護する。ケース7は、半導体装置内の配線基板3および半導体素子5a、5bなどからなる電気回路と、半導体装置外の電気回路とを接続する電極を含む。
ケース7は、上述した樹脂材料からなるベース部分と、当該ベース部分に固定された電極とを含む。電極は、内部電極11aと、外部電極11bとを含む。内部電極11aは、ワイヤ13により、第2部材3bまたは半導体素子5aと電気的に接続されている。またワイヤ13は、互いに間隔をあけて並ぶ半導体素子5aと半導体素子5bとを電気的に接続するとともに、第2部材3bと半導体素子5bとを電気的に接続する。半導体素子5a、5b、第2部材3bおよび内部電極11aに対するワイヤ13の接続は、たとえば超音波接合によりなされる。ワイヤ13はたとえばアルミニウムなどの金属により形成された線状の部材である。ワイヤ13の断面はたとえば直径が0.40mmの円形状である。
半導体装置では、ケース7と放熱板1とにより容器状の筐体が形成される。当該容器状の筐体の内側部分には、封止材15が充填されている。封止材15は、放熱板1の表面から見てワイヤ13の最上部より高い位置まで到達するように充填されている。封止材15はケース7内の電気回路の保護を目的としている。封止材15を構成する材料としては、例えば、絶縁性の高いシリコーンゲルや、エポキシ樹脂などを用いることができる。また、蓋17はケース7内を上方から塞ぐように取り付けられている。
<半導体装置の製造方法>
図1〜図3に示した半導体装置は、たとえば以下のような工程により製造することができる。すなわち、まず放熱板1、ケース7、配線基板3、半導体素子5a、5bを含む第1部材5などの半導体装置の部品を準備する。その後、当該準備された部品を組み立てる。部品を組み立てる工程においては、基本的に従来周知の工程を採用できる。以下では、本実施の形態の特徴に関わるはんだ付け工程について説明する。図4は、図1に示した半導体装置の製造方法を説明するためのフローチャートである。
図1〜図3に示した半導体装置は、たとえば以下のような工程により製造することができる。すなわち、まず放熱板1、ケース7、配線基板3、半導体素子5a、5bを含む第1部材5などの半導体装置の部品を準備する。その後、当該準備された部品を組み立てる。部品を組み立てる工程においては、基本的に従来周知の工程を採用できる。以下では、本実施の形態の特徴に関わるはんだ付け工程について説明する。図4は、図1に示した半導体装置の製造方法を説明するためのフローチャートである。
まず、図4に示すように準備工程(S10)を実施する。この工程(S10)では、半導体装置を構成する部品を準備する。さらに、第1部材5を配線基板3の金属パターンである第2部材3bに固定するはんだ付けを行うため、第2部材3b上にはんだを配置すると共に、はんだ上に第1部材5を配置する。このとき、金属膜6がはんだに面するように第1部材5を配置する。また、はんだの平面形状は、金属膜6の平面形状と同等である。はんだの平面形状は金属膜6の平面形状より大きくてもよい。
なお、はんだ付けには、接合対象となる部材表面の酸化物を還元するためのフラックスが通常では用いられるが、近年では、当該フラックスの揮発成分がボイドの原因となる。そのため、フラックスを使用しないはんだ付けプロセスが普及しつつある。ここでは、フラックスを用いないはんだ付けプロセスについて説明する。まず、第2部材3b上にフラックスを含まないはんだ9を供給する。はんだ9としては、たとえば事前に成形された板状のはんだ9を用いる。はんだ9の供給にはマウンタなどの従来周知の装置を用いることができる。次に、第1部材5をはんだ9上に供給する。同じくマウンタで供給する。
次に、前処理工程(S20)を実施する。この工程(S20)では、はんだが溶融しない温度にまで配線基板3、はんだ9および第1部材5をホットプレートなどを用いて加熱する。このとき、還元性のガスを雰囲気ガスとして供給することで、配線基板3の第2部材3b表面および第1部材5の金属膜6表面の酸化物が還元される。雰囲気ガスとしては水素などのはんだ付け温度で還元性を示すガスが用いられる。
次に、はんだ付け工程(S30)を実施する。この工程(S30)では、はんだ9が溶融する温度まではんだ9を加熱する。この結果、第1部材5の金属膜6と第2部材3bとがはんだ9により接続される。そして、本実施の形態では、第2部材3bに対するはんだ9の接触角は、第1部材5の金属膜6に対するはんだ9の接触角以下となっているので、はんだ9が溶融しぬれ広がる際に雰囲気ガスを巻き込み形成されるはんだ9中のボイド量が低減される。これにより、はんだ9中のボイド21を抑制することが出来る。
次に、後処理工程(S40)を実施する。当該工程(S40)では、上記工程(S30)で第1部材5を接続した配線基板3および他の部品の組み立てることで、図1〜図3に示した半導体装置を得ることができる。
なお、ここでは、配線基板3のはんだ付けについて説明したが、上述した工程(S30)において、放熱板1上にはんだ9を介して配線基板3を配置しておくことで、放熱板1と配線基板3と半導体素子を含む第1部材5とを同時にはんだ付けしてもよい。また、第1部材5の位置決めのために、開口部が形成された枠状の位置決め用治具を使用してもよい。
<作用効果>
本実施の形態の半導体装置では、第1部材5において半導体素子5a、5bに形成された金属膜6に貴金属が使用されておらず、金属パターンである第2部材3bに対するはんだ9のぬれ性が、第1部材5に形成された金属膜6に対するはんだ9のぬれ性に比べ優れる。すなわち、はんだ9のぬれ性の評価指標として用いられるはんだ9の接触角について、金属膜6を構成する材料(Ni)に対するはんだの接触角より、第2部材3bを構成する材料(Cu)に対するはんだ9の接触角が小さい。ここで、接触角が小さいことは、ぬれ性が良好であることを意味する。はんだ9の接触角の測定方法としては、たとえばJIS C 0053で規定されるメニスコグラフ法が用いられる。
本実施の形態の半導体装置では、第1部材5において半導体素子5a、5bに形成された金属膜6に貴金属が使用されておらず、金属パターンである第2部材3bに対するはんだ9のぬれ性が、第1部材5に形成された金属膜6に対するはんだ9のぬれ性に比べ優れる。すなわち、はんだ9のぬれ性の評価指標として用いられるはんだ9の接触角について、金属膜6を構成する材料(Ni)に対するはんだの接触角より、第2部材3bを構成する材料(Cu)に対するはんだ9の接触角が小さい。ここで、接触角が小さいことは、ぬれ性が良好であることを意味する。はんだ9の接触角の測定方法としては、たとえばJIS C 0053で規定されるメニスコグラフ法が用いられる。
なお、金属膜6および第2部材3bは、はんだ付け後にははんだ9の主成分であるSnとの合金層を含む形で残存する。また、金属膜6が薄い金(Au)膜の場合には、金属膜6の最表面層ははんだ9中に溶け込むことにより、はんだ付け後に消失する。この場合には、はんだ9中に含まれる金(Au)の濃度が例えば100ppmを上回るかどうか分析することで、金属膜6の材質を推測することが可能である。
ここで、本開示に従った半導体装置の特徴的な構成を要約すれば、本開示に従った半導体装置は、第1部材5と、金属製の第2部材3bと、はんだ9とを備える。はんだ9は、第1部材5と第2部材3bとを接続する。第1部材5ははんだ9と接触する金属膜6を含む。第2部材3bに対するはんだ9の接触角は、金属膜6に対するはんだ9の接触角以下である。
このようにすれば、第1部材5と第2部材3bとをはんだ9により接合するときに、第2部材3bの表面にぬれ広がる溶融はんだのぬれ性が相対的に良好であるため、当該溶融はんだへの雰囲気ガスの巻き込みを抑制できる。この結果、はんだ9における当該雰囲気ガスの巻き込みに起因するボイド21の発生を抑制でき、信頼性の高い半導体装置を得ることができる。
また、後述するようにはんだ9による接合時にボイド21(図5参照)の発生を抑制するため、半導体装置の雰囲気について減圧処理をするといった工程が不要である。このため、半導体装置の製造に要する時間を短縮できる。
上記半導体装置において、第1部材5は半導体素子5a、5bを含む。第2部材3bは配線基板3の主表面上に形成された金属パターンである。第2部材3bは、はんだ9の接触角が金属膜6に対するはんだ9の接触角以下となる材質からなる金属膜が表面に形成されていてもよい。
この場合、半導体装置における発熱源である半導体素子5a、5b直下に位置するはんだ9においてボイド21(図5参照)の発生を抑制できる。この結果、半導体装置の信頼性をより向上させることができる。
上記半導体装置では、半導体素子5a、5bにおいて金属膜6が形成される面の面積は40mm2以上である。この場合、半導体素子5a、5bの上記面積が相対的に大きいため、はんだ接合時に溶融はんだ中からガスが排出されにくく、ボイド21(図5参照)が発生しやすい。したがって、本実施の形態の構成を採用することが特に有効である。
上記半導体装置において、金属膜6は貴金属以外の金属により構成される。この場合、金属膜6を構成する材料として貴金属を用いる場合より半導体装置の製造コストを低減できる。
上記半導体装置において、はんだ9はアンチモン(Sb)を含んでいてもよい。この場合、はんだ9がアンチモンを含むことで高強度化する。一方、アンチモンを含むはんだ9はぬれ性が悪化することから、本実施の形態の構成を採用することが特に有効である。
上記半導体装置において、図3に示すように第2部材3bにおけるはんだ9との接触面積は、第1部材5の金属膜6におけるはんだ9との接触面積より大きくてもよい。
上記半導体装置において、第2部材3bに対するはんだ9の接触角と、金属膜6に対するはんだ9の接触角との差は0°以上15°以下であってもよい。この場合、はんだ9における雰囲気ガスの巻き込みに起因するボイド21(図5参照)の発生を十分低いレベルに抑制でき、信頼性の高い半導体装置を得ることができる。
本開示に従った半導体装置の製造方法は、金属膜6を含む第1部材5と、金属製の第2部材3bとを準備する工程(S10)と、第1部材5の金属膜6と第2部材3bとをはんだ9により接合する工程(S10〜S30)とを備える。接合する工程は、第2部材3b上に、事前に成型されフラックスを含まないはんだ9を配置するとともに、はんだ9に金属膜6が面するように第1部材5を配置する工程(S10)と、はんだ9を加熱する工程(S20、S30)とを含む。第2部材3bに対するはんだ9の接触角は、金属膜6に対するはんだ9の接触角以下である。なお、はんだ9は当該はんだ9の高強度化のためアンチモン(Sb)を含んでいてもよい。
ここで、フラックスを含まないはんだ9を用いたはんだ接合では、溶融はんだ9a(図5参照)がぬれ広がる際に巻き込まれる雰囲気ガスがボイド21の主原因となる。しかし、本開示に係る半導体装置の製造方法では、第2部材3bの表面にぬれ広がる溶融はんだのぬれ性が相対的に良好であるため、当該溶融はんだへの雰囲気ガスの巻き込みを抑制できる。そのため、はんだ9におけるボイド21の発生を抑制した、信頼性の高い半導体装置を得ることができる。以下、図5を用いてより詳しく説明する。
図5は、はんだ付け工程におけるボイドの発生状況を説明するための模式図である。図5では、第1部材5と第2部材3bとをはんだ9によりはんだ付けする工程を示している。なお、図5では、フラックスを用いないはんだ付け工程を示している。まず、図5(A)に示すように配線基板3(図2参照)の第2部材3b上にフラックスを含まない板状のはんだを供給する。次に、第1部材5をはんだ上に供給する。
次に、前処理工程(S20)として、配線基板3がたとえばホットプレートにより加熱される。このとき還元性のガスが配線基板3、はんだおよび第1部材5の雰囲気ガスとして供給される。この結果、はんだが溶融しない温度で還元性のガスにより、配線基板3の第2部材3b表面および第1部材5の金属膜6の表面に存在していた酸化物が還元される。この際、板状のはんだと金属膜6および第2部材3bの間には図5(A)に示すように微小な隙間が存在して居る。当該隙間に還元性のガスが導入されることにより、第2部材3bおよび金属膜6の表面が還元される。
次に、はんだ付け工程(S30)として、はんだが溶融する温度まで温度を上昇させはんだを溶融させる。はんだが溶融すると、図5(A)の矢印で示すように溶融はんだ9aが接合界面へぬれ広がっていく。このとき、金属膜6の表面における溶融はんだ9aの濡れ広がり方が、第2部材3bの表面における溶融はんだ9aのぬれ広がり方より速やかである場合、図5(B)および図5(C)に示すように、溶融はんだ9aがぬれ広がっていく過程で雰囲気ガスを取り込む。この結果、図5(C)に示すように溶融はんだ9a中にボイド21が形成される。
はんだが溶融した状態で雰囲気を減圧した場合、このボイド21は膨張し、溶融はんだ9aの外へ排出される。一方、はんだが凝固した後もはんだ9中にボイド21が残存することで、はんだ接合部にボイド21が形成された状態となる。発明者は、フラックスを用いないはんだ付け工程において、溶融はんだ9aがぬれ広がる際に雰囲気ガスを巻き込み形成されるボイド21が、はんだ接合部の欠陥(ボイド21)の主原因であることを見出した 。
本実施の形態の半導体装置によれば、第2部材3bの表面にぬれ広がる溶融はんだ9aのぬれ性が相対的に良好であるため、溶融はんだ9aがぬれ広がる際に雰囲気ガスを巻き込み形成されるはんだ中のボイド21の量を低減できる。これにより、はんだ接合部中のボイド21の発生を抑制できる。あるいは、許容されるボイド21の量に応じて、ボイド低減のために必要となるはんだ付け工程での雰囲気に関する減圧の到達圧力を高くすることができる。あるいは、雰囲気の減圧自体を無くすことができる。この場合、半導体装置の製造工程の処理時間を短縮することが可能である。また、上述のように金属膜6に貴金属を用いないことで、安価な半導体装置を提供することが出来る。
上記半導体装置の製造方法において、第1部材5は半導体素子5a、5bを含み、第2部材3bは配線基板3の主表面上に形成された金属パターンである。
この場合、半導体装置における発熱源である半導体素子5a、5b直下に位置するはんだ9においてボイド21の発生を抑制できる。この結果、より信頼性の高い半導体装置を得ることができる。
上記半導体装置の製造方法において、配置する工程(S10)では図5(A)に示すように第2部材3b上にはんだ9が積層され、はんだ9上に第1部材5が積層されていてもよい。
<半導体装置の製造方法の変形例>
図6は、半導体装置の製造方法の変形例を説明するための模式図である。図6を参照して、半導体装置の製造方法の変形例を説明する。以下説明する半導体装置の製造方法の変形例は、基本的に図4に示した半導体装置の製造方法と同様の工程を備えるが、準備工程(S10)において第2部材3b上に配置されるはんだ9の形状が異なる。具体的には、図6に示すようにはんだ9の厚さを厚くする一方、第1部材5の金属膜6の平面形状にくらべてはんだ9の平面形状を小さくする。はんだ9の厚さはたとえば数百μmとしてもよい。
図6は、半導体装置の製造方法の変形例を説明するための模式図である。図6を参照して、半導体装置の製造方法の変形例を説明する。以下説明する半導体装置の製造方法の変形例は、基本的に図4に示した半導体装置の製造方法と同様の工程を備えるが、準備工程(S10)において第2部材3b上に配置されるはんだ9の形状が異なる。具体的には、図6に示すようにはんだ9の厚さを厚くする一方、第1部材5の金属膜6の平面形状にくらべてはんだ9の平面形状を小さくする。はんだ9の厚さはたとえば数百μmとしてもよい。
例えば、半導体素子5a、5bまたは金属膜6の専有面積の半分の面積を有するはんだ9を用いた場合を考える。この場合、はんだ9により覆われる金属膜6および第2部材3bの表面積(被表面積)が図4を用いて説明した場合の約半分になる。このため、はんだ9と金属膜6および第2部材3bとの界面へ還元性のガスが到達しやすくなる。この結果、金属膜6および第2部材3bの表面において酸化物の還元が効率的に行われる。その結果、金属膜6および第2部材3bの酸化に起因したボイド21の形成を抑制できる。本実施の形態では、金属膜6および第2部材3bの材料として貴金属を用いない構成のため、酸化物の還元の促進によるボイド低減はより効果的である。
また、例えば直径1mmのワイヤ状のはんだを所定の長さにカットしはんだ9として供給してもよい。その場合には、板状のはんだ9に比べて金属膜6および第2部材3bの被表面積がより小さくなるため、酸化物の還元が効率的に行われる。
上述した半導体装置の製造方法の特徴的な構成を要約すれば、上記半導体装置の製造方法では、配置する工程(S10)において、第1部材5側から見てはんだ9の専有面積が金属膜6の面積の50%以下であってもよい。ここで、はんだ9を加熱する工程(S20、S30)では、はんだ9を溶融させるよう加熱する前に、金属膜6および第2部材3bの表面に形成されている酸化膜を還元する処理を実施する場合がある。この場合、はんだ9の必要な体積を確保した上で、当該はんだ9の専有面積を上記のように相対的に小さくしておけば、はんだ9を金属膜6の面積と同じ面積となるように配置する場合よりはんだ9の表面積を小さくできる。このため、はんだ9により覆われる金属膜6および第2部材3bの表面積を小さくできるので、当該金属膜6および第2部材3bの表面における酸化膜を還元する処理を効率的に実施できる。この結果、酸化膜が残存することにより溶融はんだ9aでの雰囲気ガスの巻き込みが誘発されるといった問題の発生を抑制できる。
実施の形態2.
<半導体装置の構成>
図7は、本発明の実施の形態2に係る半導体装置の拡大断面模式図である。なお、図7は図3と同様に、図1の領域IIIの範囲を示している。図7に示した半導体装置は、基本的には図1〜図3に示した半導体装置と同様の構成を備えるが、図7に示すように金属パターンである第2部材3bの表面が粗化処理された面となっている点が図1〜図3に示した半導体装置と異なっている。具体的には、図7に示した半導体装置では、第2部材3bの表面上に粗化処理がされた金属膜4が形成されている。金属膜4の材料としては、たとえばニッケル(Ni)を用いることができる。粗化処理された金属膜4は、たとえば粗化めっきや、エッチング処理などの手法を用いて形成できる。なお、粗化めっきとは、めっき膜の表面が大きな凹凸を有するように粗化されためっき膜を形成するめっき法を意味する。また、エッチング処理により金属膜4を形成する場合、まず金属膜4となるべき膜を形成した後、当該膜の表面をエッチングにより粗化する、といった手法を用いることができる。
<半導体装置の構成>
図7は、本発明の実施の形態2に係る半導体装置の拡大断面模式図である。なお、図7は図3と同様に、図1の領域IIIの範囲を示している。図7に示した半導体装置は、基本的には図1〜図3に示した半導体装置と同様の構成を備えるが、図7に示すように金属パターンである第2部材3bの表面が粗化処理された面となっている点が図1〜図3に示した半導体装置と異なっている。具体的には、図7に示した半導体装置では、第2部材3bの表面上に粗化処理がされた金属膜4が形成されている。金属膜4の材料としては、たとえばニッケル(Ni)を用いることができる。粗化処理された金属膜4は、たとえば粗化めっきや、エッチング処理などの手法を用いて形成できる。なお、粗化めっきとは、めっき膜の表面が大きな凹凸を有するように粗化されためっき膜を形成するめっき法を意味する。また、エッチング処理により金属膜4を形成する場合、まず金属膜4となるべき膜を形成した後、当該膜の表面をエッチングにより粗化する、といった手法を用いることができる。
本実施の形態では、粗化処理をすることで第2部材3bに対するはんだ9のぬれ性を向上させている。このようにして、金属膜6に対するはんだ9の接触角より第2部材3bに対するはんだ9の接触角を小さくしている。
なお、第2部材3b上に粗化処理がされた金属膜4が形成した構造について説明したが、例えば表面が粗化処理されたCu製の第2部材3bを配線基板3に形成しても良い。その場合には、第2部材3bに対するはんだの接触角が金属膜6の接触角より小さくなるよう、適切な金属膜6の材質を選択すれば良い。たとえば金属膜6としてAuめっき膜を用いてもよい。この場合も、ボイド21の少ないはんだ接合部を得ることが出来る。
また、第2部材3bの表面が粗化処理をされることで、封止材15(図2参照)と第2部材3bとの間の密着性が向上する。このため、第2部材3bからの封止材15の剥離を防ぎ、より信頼性の高い半導体装置を得ることができる。
<半導体装置の製造方法>
図7に示した半導体装置の製造方法は、基本的に図4に示した半導体装置の製造方法と同様の工程を備えるが、準備工程(S10)において準備される配線基板3の第2部材3bの表面状態が図4に示した半導体装置の製造方法と異なる。工程(S10)において準備される配線基板3の第2部材3bの表面上には、上述のように表面が粗化処理された金属膜4が形成されている。金属膜4の形成方法は、上述した粗化めっきやエッチング処理を用いることができる。その他の工程については図4に示した半導体装置の製造方法と同様の工程を実施することで、図7に示した半導体装置を得ることができる。
図7に示した半導体装置の製造方法は、基本的に図4に示した半導体装置の製造方法と同様の工程を備えるが、準備工程(S10)において準備される配線基板3の第2部材3bの表面状態が図4に示した半導体装置の製造方法と異なる。工程(S10)において準備される配線基板3の第2部材3bの表面上には、上述のように表面が粗化処理された金属膜4が形成されている。金属膜4の形成方法は、上述した粗化めっきやエッチング処理を用いることができる。その他の工程については図4に示した半導体装置の製造方法と同様の工程を実施することで、図7に示した半導体装置を得ることができる。
<作用効果>
上記半導体装置では、図7に示すように第2部材3bにおいてはんだ9と接触する表面は粗化処理された面である。この場合も、実施の形態1と同様の効果を得ることが出来る。すなわち、第2部材3bにおける上記面でのはんだ9のぬれ性が向上する。このため、はんだ接合時に溶融はんだ8aにおける雰囲気ガスの巻き込みを抑制できる。この結果、はんだ9における当該雰囲気ガスの巻き込みに起因するボイド21の発生を抑制でき、信頼性の高い半導体装置を得ることができる。
上記半導体装置では、図7に示すように第2部材3bにおいてはんだ9と接触する表面は粗化処理された面である。この場合も、実施の形態1と同様の効果を得ることが出来る。すなわち、第2部材3bにおける上記面でのはんだ9のぬれ性が向上する。このため、はんだ接合時に溶融はんだ8aにおける雰囲気ガスの巻き込みを抑制できる。この結果、はんだ9における当該雰囲気ガスの巻き込みに起因するボイド21の発生を抑制でき、信頼性の高い半導体装置を得ることができる。
実施の形態3.
本実施の形態は、上述した実施の形態1または実施の形態2にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本発明を適用した場合について説明する。
本実施の形態は、上述した実施の形態1または実施の形態2にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本発明を適用した場合について説明する。
図8は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図8に示す電力変換システムは、電源100、電力変換装置200、負荷300から構成される。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図8に示すように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上述した実施の形態1または実施の形態2にかかる半導体装置を適用する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体モジュール202に内蔵されていてもよいし、半導体モジュール202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして実施の形態1または実施の形態2にかかる半導体装置を適用するため、信頼性の高い電力変換装置を実現することができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
(実施例)
本実施の形態の効果を確認するため、以下のような実験を行った。すなわち、図3に示すように、配線基板3の表面に金属パターンとしての第2部材3bを配置し、当該第2部材3b上にはんだを介して第1部材5を接続した試料を作成し、各試料についてはんだ9でのボイド(気泡)の面積率を測定した。
本実施の形態の効果を確認するため、以下のような実験を行った。すなわち、図3に示すように、配線基板3の表面に金属パターンとしての第2部材3bを配置し、当該第2部材3b上にはんだを介して第1部材5を接続した試料を作成し、各試料についてはんだ9でのボイド(気泡)の面積率を測定した。
<試料>
第2部材3bの表面の材質をAu、Cu、Niと3種類変えるとともに、第1部材の金属膜6の材質もAu、Cu、Niと3種類変えた試料(合計9種類の試料)を準備した。はんだについてはSn、Ag、Cuを含むはんだを用いた。
第2部材3bの表面の材質をAu、Cu、Niと3種類変えるとともに、第1部材の金属膜6の材質もAu、Cu、Niと3種類変えた試料(合計9種類の試料)を準備した。はんだについてはSn、Ag、Cuを含むはんだを用いた。
なお、各試料の形状は同様とした。具体的には、第2部材3bの平面形状は60mm×40mmの長方形の形状とし、厚さを0.5mmとした。また、第1部材5の平面形状は12mm×10mmの四角形状とした。第1部材5の金属膜6の平面形状は12mm×10mmの四角形状とした。はんだ付け工程のために第1部材5と第2部材3bとの間に配置される板状のはんだの平面形状は第1部材5の平面形状と同様とし、その厚みは0.1mmとした。各試料のはんだ付け工程としては、加熱温度を260℃としたはんだ付けを行った。
<測定>
各試料について、はんだでのボイド(気泡)の面積率をX線検査装置を用いて測定した。
各試料について、はんだでのボイド(気泡)の面積率をX線検査装置を用いて測定した。
<結果>
図9は、はんだの接触角とボイドの面積率との関係を示すグラフである。図9では、上側に測定結果を示すグラフを記載し、下側にグラフ中の凡例を説明するための表を記載している。図9の上側のグラフにおいて、横軸は各試料でのはんだの金属膜への接触角(θA)からはんだの第2部材への接触角(θB)を引いた値(接触角の差)(単位:°)を示している。図9の上側のグラフにおいて、縦軸は各試料のはんだの面積に対するボイド(気泡)の面積率(%)を示している。グラフでは、図9の下側に示す各試料をそれぞれ異なる凡例で示している。
図9は、はんだの接触角とボイドの面積率との関係を示すグラフである。図9では、上側に測定結果を示すグラフを記載し、下側にグラフ中の凡例を説明するための表を記載している。図9の上側のグラフにおいて、横軸は各試料でのはんだの金属膜への接触角(θA)からはんだの第2部材への接触角(θB)を引いた値(接触角の差)(単位:°)を示している。図9の上側のグラフにおいて、縦軸は各試料のはんだの面積に対するボイド(気泡)の面積率(%)を示している。グラフでは、図9の下側に示す各試料をそれぞれ異なる凡例で示している。
図9の下側に示す表からもわかるように、金属膜6の材質が金(Au)の試料については凡例の外形が三角形であり、金属膜6の材質が銅(Cu)の試料については凡例の外形が菱形であり、金属膜6の材質がニッケル(Ni)の試料については凡例の外形が四角形である。また、第2部材の材質に関して、金の場合凡例の内側が黒色であり、銅の場合凡例の内側に斜線が記載され、ニッケルの場合凡例の内側が白色である。
図9からわかるように、金属膜6の材質がぬれ性に優れ接触角が小さいAuやCuの場合、第2部材3bの材質がAuの場合ボイドの形成量が最も少なく、第2部材3bの材質がNiの場合ボイドの形成量が最も多い。つまり、第2部材3bの材質がNi、Cu、Auと変わっていくにつれて、ボイドの形成量が減少している。これは、第2部材3bのぬれ性が良く、はんだ9の接触角が小さいほどボイドが少なくなる結果である。
これに対し、金属膜6の材質として、ぬれ性が悪く接触角の大きいNiを用いた場合、第2部材3bがCuの場合に最もボイドの形成量が少なく、第2部材3bがAuの場合に最もボイドの形成量が多くなっている。
図9からわかるように、グラフの横軸に示される接触角の差が0°以上15°以下となる範囲で良好な結果が得られている。このため、金属膜6と第2部材3bのぬれ性を同等、もしくは金属膜6に比べ第2部材3bのぬれ性をやや良くすることが、ボイドの形成量を低減するために望ましいことが分かった。
なお、金属膜6に比べ第2部材3bのぬれ性が悪い場合には、図5で示したように上面の金属膜6側へはんだが先にぬれる。このため、はんだ中に蓋がされボイドとなる空間をはんだが取り込むような形となり、ボイド21の形成量が増えることになる。また、金属膜6に比べ第2部材3bのぬれ性が非常に良い場合にも、金属膜6と第2部材3bとのぬれ性のアンバランスにより、はんだがぬれ広がる際に取り込まれる空間が増え、ボイド21の形成量が増えてしまうと考えられる。
なお、前述の通り、溶融はんだ9a中に形成されたボイド21は、減圧されることではんだの外へ排出される。上述した実施の形態では、半導体素子5aのチップサイズが10mm×10mmの場合について説明したが、チップサイズが大きいほどボイド21を溶融はんだ9aの外へ排出するために必要な距離が長くなる。このため、半導体素子5a、5bの面積が例えば40mm2以上の場合に本発明は特に有効である。
以上のように本発明の実施の形態および実施例について説明を行なったが、今回開示した実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 放熱板、3 配線基板、3a 絶縁層、3b 第2部材、3c 金属パターン、4,6 金属膜、5 第1部材、5a,5b 半導体素子、7 ケース、8 接着剤、9 はんだ、11a 内部電極、11b 外部電極、13 ワイヤ、15 封止材、17 蓋、21 ボイド、100 電源、200 電力変換装置、201 主変換回路、202 半導体モジュール、203 制御回路、300 負荷。
Claims (11)
- 第1部材と、
金属製の第2部材と、
前記第1部材と前記第2部材とを接続するはんだとを備え、
前記第1部材は前記はんだと接触する金属膜を含み、
前記第2部材に対する前記はんだの接触角は、前記金属膜に対する前記はんだの接触角以下である、半導体装置。 - 前記第1部材は半導体素子を含み、
前記第2部材は配線基板の主表面上に形成された金属パターンである、請求項1に記載の半導体装置。 - 前記半導体素子において前記金属膜が形成される面の面積は40mm2以上である、請求項2に記載の半導体装置。
- 前記金属膜は貴金属以外の金属により構成される、請求項1〜請求項3のいずれか1項に記載の半導体装置。
- 前記はんだはアンチモンを含む、請求項1〜請求項4のいずれか1項に記載の半導体装置。
- 前記第2部材において前記はんだと接触する表面は粗化処理された面である、請求項1〜請求項5のいずれか1項に記載の半導体装置。
- 前記第2部材に対する前記はんだの接触角と、前記金属膜に対する前記はんだの接触角との差は0°以上15°以下である、請求項1〜請求項6のいずれか1項に記載の半導体装置。
- 金属膜を含む第1部材と、金属製の第2部材とを準備する工程と、
前記第1部材の前記金属膜と前記第2部材とをはんだにより接合する工程とを備え、
前記接合する工程は、
前記第2部材上に、事前に成型されフラックスを含まないはんだを配置するとともに、前記はんだに前記金属膜が面するように前記第1部材を配置する工程と、
前記はんだを加熱する工程とを含み、
前記第2部材に対する前記はんだの接触角は、前記金属膜に対する前記はんだの接触角以下である、半導体装置の製造方法。 - 前記第1部材は半導体素子を含み、
前記第2部材は配線基板の主表面上に形成された金属パターンである、請求項8に記載の半導体装置の製造方法。 - 前記配置する工程において、前記第1部材側から見て前記はんだの専有面積が前記金属膜の面積の50%以下である、請求項8または請求項9に記載の半導体装置の製造方法。
- 請求項1に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019010248A JP2020120006A (ja) | 2019-01-24 | 2019-01-24 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019010248A JP2020120006A (ja) | 2019-01-24 | 2019-01-24 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020120006A true JP2020120006A (ja) | 2020-08-06 |
Family
ID=71891223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019010248A Pending JP2020120006A (ja) | 2019-01-24 | 2019-01-24 | 半導体装置、電力変換装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020120006A (ja) |
-
2019
- 2019-01-24 JP JP2019010248A patent/JP2020120006A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7705443B2 (en) | Semiconductor device with lead frame including conductor plates arranged three-dimensionally | |
JP4438489B2 (ja) | 半導体装置 | |
US9363894B2 (en) | Circuit device | |
JP6399272B1 (ja) | パワーモジュール及びその製造方法並びに電力変換装置 | |
US9362205B2 (en) | Circuit device | |
US10566316B2 (en) | Semiconductor device and power conversion apparatus | |
US9935074B2 (en) | Semiconductor device and method for manufacturing same | |
US20220028794A1 (en) | Semiconductor device, power converter, method for manufacturing semiconductor device, and method for manufacturing power converter | |
JP6685470B2 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
US10236230B2 (en) | Electronic device and method for manufacturing the same | |
CN115101498A (zh) | 功率模块、电源系统、车辆及光伏系统 | |
JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
JP6818500B2 (ja) | 半導体装置および電力変換装置 | |
JP6787118B2 (ja) | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 | |
JP6667737B1 (ja) | 半導体モジュールおよび電力変換装置 | |
KR102100859B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP2020120006A (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
JP7487614B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP7088421B1 (ja) | 半導体装置および電力変換装置 | |
US11264348B2 (en) | Semiconductor device having an ultrasonic bonding portion provided between a substrate and a semiconductor chip | |
JP7237192B2 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
JP7086204B2 (ja) | 半導体装置、電力変換装置、及び半導体装置の製造方法 | |
CN117321763A (zh) | 功率半导体装置以及电力转换装置 | |
JP5151837B2 (ja) | 半導体装置の製造方法 | |
JP2021082621A (ja) | 半導体装置、半導体装置を搭載した回路基板、半導体装置を搭載した回路基板の製造方法および電力変換装置 |