JP2020113656A - Electronic device and manufacturing method thereof - Google Patents
Electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2020113656A JP2020113656A JP2019003822A JP2019003822A JP2020113656A JP 2020113656 A JP2020113656 A JP 2020113656A JP 2019003822 A JP2019003822 A JP 2019003822A JP 2019003822 A JP2019003822 A JP 2019003822A JP 2020113656 A JP2020113656 A JP 2020113656A
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- inductor
- circuit chip
- electronic device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、スイッチング部が形成された回路チップとインダクタとがモールド樹脂によって一体化された電子装置およびその製造方法に関するものである。 The present invention relates to an electronic device in which a circuit chip having a switching portion and an inductor are integrated by a molding resin, and a manufacturing method thereof.
従来より、リードフレーム上にスイッチング部が形成された回路チップとインダクタとが搭載され、これらがモールド樹脂によって一体化された電子装置が提案されている（例えば、特許文献１参照）。 Conventionally, there has been proposed an electronic device in which a circuit chip having a switching part formed on a lead frame and an inductor are mounted, and these are integrated by a molding resin (for example, refer to Patent Document 1).
具体的には、この電子装置では、リードフレームは、互いに分離された複数の端子部を有している。そして、回路チップおよびインダクタは、各端子部に搭載されて各端子部と電気的に接続されている。なお、回路チップおよびインダクタは、共通の端子部に搭載されることにより、当該端子部を介して電気的に接続されている。そして、モールド樹脂は、回路チップおよびインダクタを封止しつつ、リードフレームの一部を露出させるように形成されている。 Specifically, in this electronic device, the lead frame has a plurality of terminal portions separated from each other. The circuit chip and the inductor are mounted on each terminal portion and electrically connected to each terminal portion. The circuit chip and the inductor are mounted on a common terminal portion, and are electrically connected through the terminal portion. The molding resin is formed so as to expose a part of the lead frame while sealing the circuit chip and the inductor.
なお、この電子装置は、モールド樹脂における一面が被実装部材と対向するように配置される。そして、上記電子装置は、後述するように製造されるため、リードフレームにおける各端子部の一部が少なくともモールド樹脂のうちの被実装部材と対向する一面と異なる面から露出している。 The electronic device is arranged so that one surface of the mold resin faces the mounted member. Since the electronic device is manufactured as described later, at least a part of each terminal portion of the lead frame is exposed from at least one surface of the mold resin facing the mounted member.
上記電子装置は、次のように製造される。まず、複数の端子部を有するリードフレームを用意する。なお、この状態では、リードフレームは、各端子部が吊りリード等によって一体的に保持されている。次に、回路チップおよびインダクタを所定の端子部上に搭載し、モールド樹脂によってこれらを封止する。この際、モールド樹脂は、吊りリードが露出するように形成される。このため、吊りリードに保持される各端子部は、一部がモールド樹脂のうちの被実装部材と対向する一面と異なる面から露出した状態となる。その後、吊りリードを分離して各端子部を分離することにより、上記電子装置が製造される。 The electronic device is manufactured as follows. First, a lead frame having a plurality of terminal portions is prepared. In this state, in the lead frame, each terminal portion is integrally held by a suspension lead or the like. Next, the circuit chip and the inductor are mounted on a predetermined terminal portion, and these are sealed with a molding resin. At this time, the mold resin is formed so that the suspension leads are exposed. Therefore, a part of each terminal portion held by the suspension lead is exposed from a surface of the mold resin different from the surface facing the mounted member. After that, the suspension leads are separated to separate the terminal portions, so that the electronic device is manufactured.
しかしながら、上記電子装置では、スイッチング部とインダクタとを接続する端子部には、スイッチング部のスイッチング動作によるリンギングノイズ等のスイッチングノイズが伝搬され易い。そして、上記電子装置では、スイッチング部とインダクタとを接続する端子部もモールド樹脂のうちの被実装部材と対向する一面と異なる面から露出している。 However, in the above electronic device, switching noise such as ringing noise due to the switching operation of the switching unit is easily propagated to the terminal unit that connects the switching unit and the inductor. Further, in the above electronic device, the terminal portion connecting the switching portion and the inductor is also exposed from a surface of the molding resin different from the surface facing the mounted member.
このため、被実装部材に上記電子装置が他の電子部品等と共に実装されて用いられる場合、電子装置から他の電子部品にスイッチングノイズが放射され、他の電子部品が誤作動してしまう可能性がある。 Therefore, when the electronic device is mounted on a mounted member together with other electronic components and used, switching noise may be radiated from the electronic device to the other electronic components, and the other electronic components may malfunction. There is.
本発明は上記点に鑑み、被実装部材に搭載された際にスイッチングノイズを放射することを抑制できる電子装置およびその製造方法を提供することを目的とする。 In view of the above points, an object of the present invention is to provide an electronic device capable of suppressing emission of switching noise when mounted on a mounted member, and a manufacturing method thereof.
上記目的を達成するための請求項１の電子装置は、スイッチング部が形成された回路チップと、回路チップと電気的に接続されるインダクタと、回路チップおよびインダクタが配置されるリードフレームと、回路チップおよびインダクタを封止すると共にリードフレームにおける回路チップおよびインダクタが配置される側の部分を封止し、被実装部材（６０）に実装される際に被実装部材と対向する一面（５０ａ）を有するモールド樹脂と、を備え、リードフレームは、回路チップおよびインダクタが共に配置され、スイッチング部とインダクタとを電気的に接続する接続端子部（１１）を有し、接続端子部は、一面と異なる面から露出しないようにしている。
The electronic device according to
これによれば、接続端子部がモールド樹脂の一面と異なる面から露出しないため、接続端子部からスイッチングノイズが放射されることを抑制できる。したがって、被実装部材に実装された際、被実装部材に実装される他の電子部品が誤作動してしまうことを抑制できる。 According to this, since the connection terminal portion is not exposed from the surface different from the one surface of the mold resin, it is possible to suppress the emission of switching noise from the connection terminal portion. Therefore, it is possible to prevent the other electronic components mounted on the mounted member from malfunctioning when mounted on the mounted member.
また、請求項５の電子装置の製造方法は、回路チップおよびインダクタが共に配置されることでスイッチング部とインダクタとを接続する接続端子部（１１）が補助端子部（１２）に囲まれつつ補助端子部と一体化され、一面（１０ａ）および他面（１０ｂ）を有するリードフレームを用意することと、接続端子部を構成する部分の一面側に、回路チップおよびインダクタを共に配置することと、回路チップおよびインダクタを封止すると共にリードフレームの一面側の部分を封止し、被実装部材（６０）に実装される際に被実装部材と対向する一面（５０ａ）を有するモールド樹脂を形成することと、を行う。そして、この製造方法は、配置することの前に、リードフレームの一面側から接続端子部と補助端子部とを区画する部分に凹部（１００ａ）を形成することを行い、モールド樹脂を形成することの後、リードフレームの他面側から凹部と連通する凹部（１００ｂ）を形成して接続端子部と補助端子部とを分離することにより、接続端子部がモールド樹脂の一面と異なる面から露出しないようにする。 Further, in the method of manufacturing an electronic device according to claim 5, the circuit chip and the inductor are arranged together, so that the connection terminal portion (11) for connecting the switching portion and the inductor is surrounded by the auxiliary terminal portion (12). Preparing a lead frame integrated with the terminal portion and having one surface (10a) and the other surface (10b), and arranging the circuit chip and the inductor together on one surface side of the portion constituting the connection terminal portion; The circuit chip and the inductor are sealed, and a part of the lead frame on one surface side is sealed to form a molding resin having one surface (50a) facing the mounted member when mounted on the mounted member (60). Do things and things. In addition, in this manufacturing method, before disposing, a recess (100a) is formed in a portion that separates the connection terminal portion and the auxiliary terminal portion from one surface side of the lead frame to form a mold resin. After that, by forming a recess (100b) communicating with the recess from the other surface side of the lead frame to separate the connection terminal portion and the auxiliary terminal portion, the connection terminal portion is not exposed from a surface different from the one surface of the molding resin. To do so.
これによれば、接続端子部がモールド樹脂の一面と異なる面から露出しない電子装置を容易に製造できる。 According to this, it is possible to easily manufacture the electronic device in which the connection terminal portion is not exposed from the surface different from the one surface of the mold resin.
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference numerals in parentheses that are given to the respective components and the like indicate an example of the correspondence relationship between the components and the like and specific components and the like described in the embodiments described later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the same or equivalent portions will be denoted by the same reference numerals for description.
（第１実施形態）
第１実施形態の電子装置１について、図１〜図３を参照しつつ説明する。本実施形態の電子装置１は、リードフレーム１０に回路チップ３０およびインダクタ４０が搭載され、これらがモールド樹脂５０によって一体化されることで構成されている。
(First embodiment)
The
リードフレーム１０は、例えば、Ｃｕ（銅）やＦｅ（鉄）等の金属材料で構成された板状とされており、複数の端子部１１〜１５、２１を有する構成とされている。本実施形態では、リードフレーム１０は、第１〜第５端子部１１〜１５および複数の制御端子部２１を有する構成とされている。なお、リードフレーム１０は、例えば、１枚の金属板がプレス打ち抜き等されることによって複数の端子部１１〜１５、２１を有する構成とされ、各端子部１１〜１５、２１が分離した状態となっている。
The
第１端子部１１は、一方向を長手方向とする長方形状の第１領域１１ａと、一方向と直交する方向を長手方向とし、第１領域１１ａにおける長辺の中央部に備えられている第２領域１１ｂとを有する形状とされている。つまり、本実施形態の第１端子部１１は、略Ｔ字状とされている。なお、本実施形態では、第１端子部１１が接続端子部に相当する。
The first
第２端子部１２は、第１端子部１１の外形に沿った開口部１２ｄが形成された枠状とされ、当該開口部１２ｄ内に第１端子部１１が配置される構成とされている。つまり、第２端子部１２は、第１端子部１１を囲むように配置されている。本実施形態では、第２端子部１２は、第１領域１１ａを囲む第１部位１２ａ、第２領域１１ｂを囲む第２部位１２ｂ、第２部位１２ｂにおける第１部位１２ａと反対側に備えられ、一方向に沿って延びる第３部位１２ｃとを有する形状とされている。なお、第２端子部１２は、後述するように、被実装部材６０に実装された際にグランドに接続される。つまり、本実施形態では、第１端子部１１は、グランド電位に維持された第２端子部１２で囲まれるように配置されている。また、本実施形態では、第２端子部１２がグランド端子部に相当する。
The
第３端子部１３および第４端子部１４は、第２端子部１２の第２部位１２ｂを挟んで対称となるように配置されている。第５端子部１５は、第２端子部１２の第１部位１２ａを挟んで当該第２端子部１２の第２部位１２ｂと反対側に配置されている。制御端子部２１は、複数備えられており、第２端子部１２の第３部位１２ｃを挟んで当該第２端子部１２の第２部位１２ｂと反対側にそれぞれ配置されている。
The third
なお、第３端子部１３は、後述するように、被実装部材６０に実装された際に入力端子と接続されて所定の入力電圧Ｖｉｎが入力される。第４端子部１４は、後述するように、被実装部材６０に実装された際にグランドに接続される。第５端子部１５は、後述するように、被実装部材６０に実装された際に出力端子と接続されて出力電圧Ｖｏｕｔを出力する。制御端子部２１は、被実装部材６０に実装された際に後述する所定の信号回路等と接続される。また、本実施形態では、第５端子部１５が出力端子部に相当する。
As will be described later, the third
回路チップ３０は、図３に示されるように、スイッチング部３１および処理部３２を有する構成とされている。本実施形態では、スイッチング部３１は、ゲート電極を有するｐチャネル型のＭＯＳＦＥＴ素子で構成される第１素子３１ａと、ゲート電極を有するｎチャネル型のＭＯＳＦＥＴ素子で構成される第２素子３１ｂとが直列に接続されて構成される同期整流型とされている。なお、ＭＯＳＦＥＴは、metal oxide semiconductor field effect transistorの略である。
As shown in FIG. 3, the
処理部３２は、ゲート駆動回路、信号処理回路、増幅回路等を有する構成とされている。なお、図３では省略しているが、処理部３２は、実際には第１素子３１ａおよび第２素子３１ｂのゲート電極と接続されている。そして、処理部３２は、第１素子３１ａおよび第２素子３１ｂのゲート電極に印加するゲート電圧を調整したり、各種信号を処理、増幅したりする。
The
そして、このような回路チップ３０は、図１に示されるように、リードフレーム１０上に配置されている。具体的には、回路チップ３０は、板状とされており、第１端子部１１における第２領域１１ｂ、第３端子部１３、第４端子部１４、制御端子部２１と電気的、機械的に接続されるように、図示しないはんだ等の接合部材を介して配置されている。
Then, such a
なお、本実施形態では、回路チップ３０は、第１端子部１１、第３端子部１３、第４端子部１４と接続される部分側にスイッチング部３１が形成されており、制御端子部２１と接続される側に処理部３２が形成されている。言い換えると、回路チップ３０は、スイッチング部３１が第１端子部１１、第３端子部１３、第４端子部１４と接続される部分側に位置し、処理部３２が制御端子部２１と接続される側に位置するように配置されている。また、本実施形態では、回路チップ３０は、第２端子部１２とは電気的、機械的に接続されていない。
In addition, in the present embodiment, the
インダクタ４０は、第１端子部１１における第１領域１１ａおよび第５端子部１５と電気的、機械的に接続されるように、図示しないはんだ等の接合部材を介して配置されている。つまり、回路チップ３０およびインダクタ４０は、共通の第１端子部１１に搭載されており、図３に示されるように、第１端子部１１を介して電気的に接続されている。
The
モールド樹脂５０は、エポキシ樹脂等で構成され、図１に示されるように、回路チップ３０およびインダクタ４０を封止しつつ、リードフレーム１０における回路チップ３０およびインダクタ４０が配置される側と反対側の面が露露出するように配置されている。つまり、本実施形態では、電子装置１は、いわゆるハーフモールド構造とされている。
The
本実施形態では、モールド樹脂５０は、略直方体形状に構成されており、リードフレーム１０側の一面５０ａ、一面５０ａと反対側の他面５０ｂ、一面５０ａと他面５０ｂとを繋ぐ四つの側面５０ｃを有する構成とされている。なお、電子装置１は、後述するように、モールド樹脂５０の一面５０ａが被実装部材６０と対向するように、被実装部材６０に実装される。
In the present embodiment, the
そして、第２〜第５端子部１２〜１５および制御端子部２１は、一部がモールド樹脂５０の側面５０ｃからも露出している。言い換えると、第２〜第５端子部１２〜１５および制御端子部２１は、一部が一面５０ａと異なる面からも露出している。但し、第１端子部１１は、一面５０ａと異なる面から露出していない。つまり、第１端子部１１は、一面５０ａと異なる面においてはモールド樹脂５０に封止されている。
Then, a part of the second to fifth
以上が本実施形態における電子装置１の構成である。そして、このような電子装置１は、図４に示されるように、プリント基板等の被実装部材６０に実装される。具体的には、被実装部材６０は、ランド６１が形成されていると共にランド６１を露出させるように保護膜６２が形成されている。なお、図４は、図２中のIV−IV線に沿った断面に相当している。また、保護膜６２は、例えば、ソルダーレジスト等で構成される。
The above is the configuration of the
電子装置１は、モールド樹脂５０の一面５０ａ側が被実装部材６０側に向けられて配置される。そして、電子装置１は、第２〜第５端子部１２〜１５、制御端子部２１におけるモールド樹脂５０から露出する部分が、被実装部材６０に形成されているランド６１にはんだ等の接合部材７０を介して実装される。この際、図３に示されるように、第２端子部１２は、被実装部材６０のグランドに接続される。第３端子部１３は、入力電圧Ｖｉｎが入力されるように被実装部材６０に接続される。第４端子部１４は、被実装部材６０のグランドに接続される。第５端子部１５は、出力電圧Ｖｏｕｔを出力できるように被実装部材６０に実装される。
The
また、本実施形態では、図３に示されるように、被実装部材６０には、入力電圧Ｖｉｎを平滑化できるように、第３端子部１３と接続される信号線とグランドとの間に入力用の第１コンデンサ８１が配置されている。また、被実装部材６０には、出力電圧Ｖｏｕｔを平滑化できるように、第５端子部１５と接続される信号線とグランドとの間に出力用の第２コンデンサ８２が配置されている。そして、第１端子部１１は、回路チップ３０とインダクタ４０とを接続する端子部であり、被実装部材６０に形成されたランド６１とは接続されない。
Further, in the present embodiment, as shown in FIG. 3, the mounted
そして、被実装部材６０には、電子装置１や各コンデンサ８１、８２の他にも各種電子部品が搭載される。この際、本実施形態では、第１端子部１１が一面５０ａと異なる面から露出していない。さらに、第１端子部１１は、グランド電位に維持された第２端子部１２によって囲まれている。このため、第１端子部１１からスイッチングノイズが放射されることを抑制でき、他の電子部品が誤作動してしまうことを抑制できる。
Then, various electronic components are mounted on the mounted
次に、上記電子装置１の製造方法について、図５Ａ〜図５Ｅを参照しつつ説明する。なお、図５Ａ〜図５Ｅは、図２中のIV−IV線に沿った断面に相当しており、以下では、第１端子部１１と第２端子部１２との分離方法について主に説明する。
Next, a method for manufacturing the
まず、図５Ａに示されるように、一面１０ａおよび他面１０ｂを有し、第１端子部１１を構成する部分が第２端子部１２を構成する部分に囲まれつつ第２端子部１２に一体化されたリードフレーム１０を用意する。なお、図５Ａとは別断面では、第１端子部１１および第２端子部１２を構成する部分と、第３〜第５端子部１３〜１５および制御端子部２１とは既に分離されているが、これらは図示しない吊りリード等によって一体化されている。また、本実施形態では、第２端子部１２が補助端子部に相当する。
First, as shown in FIG. 5A, it has one
次に、図５Ｂに示されるように、第１端子部１１と第２端子部１２とを区画する部分に対し、一面１０ａ側から凹部１００ａを形成する。但し、凹部１００ａは、リードフレーム１０を貫通しないように形成される。すなわち、図５Ｂの工程を終了した後では、第１端子部１１および第２端子部１２はまだ分離されていない。
Next, as shown in FIG. 5B, a
なお、凹部１００ａは、図示しないマスクを形成し、一面１０ａ側からドライエッチングを行うことによって形成される。この際、マスクは、例えば、はんだ付け用の表面処理としてのＰｄ（パラジウム）メッキ膜等を用いることにより、製造工程の簡略化を図ることができる。
The
続いて、図５Ｃに示されるように、リードフレーム１０上に、図示しない接合部材を介してインダクタ４０を配置する。なお、図５Ｃとは別断面において、リードフレーム１０上に回路チップ３０も配置する。
Subsequently, as shown in FIG. 5C, the
次に、図５Ｄに示されるように、リードフレーム１０における回路チップ３０およびインダクタ４０が配置される一面１０ａ側と反対側の他面１０ｂが露出するように、モールド樹脂５０を成形する。なお、モールド樹脂５０は、例えば、トランスファーモールド成形等によって形成される。この際、リードフレーム１０は、吊りリード等が金型に挟持されることによって金型内に保持されている。
Next, as shown in FIG. 5D, the
その後、図５Ｅに示されるように、リードフレーム１０に対し、他面１０ｂから凹部１００ａと連通する凹部１００ｂを形成することにより、開口部１２ｄを形成する。これにより、第１端子部１１と第２端子部１２とが分離された状態となる。その後、第２〜第５端子部１２〜１５および制御端子部２１を保持する吊りリードをカットする。このため、第２〜第５端子部１２〜１５および制御端子部２１は、モールド樹脂５０の側面５０ｃからも露出した構成となる。但し、第１端子部１１は、上記のようにモールド樹脂５０を形成した後に第２端子部１２から分離されるため、モールド樹脂５０の側面５０ｃからは露出しない。つまり、本実施形態の製造方法では、第１端子部１１をモールド樹脂５０の一面５０ａと異なる面から露出させずに電子装置１を製造できる。
Thereafter, as shown in FIG. 5E, an
以上説明したように、本実施形態では、第１端子部１１がモールド樹脂５０の側面５０ｃから露出していない。このため、第１端子部１１からスイッチングノイズが放射されることを抑制でき、被実装部材６０に実装された際に他の電子部品が誤作動してしまうことを抑制できる。
As described above, in the present embodiment, the first
また、本実施形態では、第１端子部１１がグランド電位に維持された第２端子部１２によって囲まれている。このため、第１端子部１１からスイッチングノイズが放射されることをさらに抑制できる。
In addition, in the present embodiment, the first
そして、本実施形態では、モールド樹脂５０を形成した後に第２端子部１２から第１端子部１１を分離するようにしている。このため、第１端子部１１がモールド樹脂５０の側面５０ｃから露出しない電子装置１を容易に製造できる。
In this embodiment, the first
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、第１、第２コンデンサ８１、８２を備えるようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Second embodiment)
The second embodiment will be described. The present embodiment is different from the first embodiment in that first and
本実施形態では、図６および図７に示されるように、リードフレーム１０は、第１〜第５端子部１１〜１５に加えて第６端子部１６を有している。そして、第６端子部１６は、本実施形態では、第４端子部１４を挟んで第３端子部１３と反対側であって、第４端子部１４と第５端子部１５との間に配置されている。なお、第６端子部１６は、電子装置１が被実装部材６０に実装された際、グランドに接続される。
In this embodiment, as shown in FIGS. 6 and 7, the
そして、第１コンデンサ８１は、第３端子部１３と第４端子部１４とを接続するように配置されている。また、第２コンデンサ８２は、第５端子部１５と第６端子部１６とを接続するように配置されている。このため、本実施形態の回路構成は、図８に示されるようになる。
Then, the
そして、図６に示されるように、モールド樹脂５０は、回路チップ３０およびインダクタ４０と共に、第１コンデンサ８１および第２コンデンサ８２も封止するように形成されている。つまり、本実施形態の電子装置１は、上記第１実施形態で説明した電子装置１に対し、第１コンデンサ８１および第２コンデンサ８２も備えるようにしたものである。
Then, as shown in FIG. 6, the
以上説明したように、本実施形態では、第１コンデンサ８１および第２コンデンサ８２を含む電子装置１としている。このため、第１コンデンサ８１および第２コンデンサ８２が被実装部材６０に配置されている場合と比較して、第１コンデンサ８１を含む電流ループの経路、および第２コンデンサ８２を含む電流ループの経路を小さくできる。したがって、当該電流ループの経路に電流が流れることによって発生する磁界を小さくでき、被実装部材６０に実装された際、電子装置１に電流が流れることによって発生する磁界が他の電子部品に影響することを抑制できる。
As described above, in this embodiment, the
（第３実施形態）
第３実施形態について説明する。本実施形態は、第２実施形態に対し、第１端子部１１を基準として対称となる構成としたものである。その他に関しては、第２実施形態と同様であるため、ここでは説明を省略する。
(Third Embodiment)
A third embodiment will be described. The present embodiment is configured to be symmetrical with respect to the second embodiment with respect to the first
本実施形態では、図９および図１０に示されるように、リードフレーム１０は、第１〜第６端子部１１〜１６に加え、第７〜第９端子部１７〜１９を有している。本実施形態では、第１端子部１１を挟み、第７端子部１７が第３端子部１３と対称となるように配置され、第８端子部１８が第４端子部１４と対称となるように配置され、第９端子部１９が第６端子部１６と対称となるように配置されている。
In the present embodiment, as shown in FIGS. 9 and 10, the
そして、第７端子部１７は、第３端子部１３と同様に、被実装部材６０に実装された際に入力端子と接続されて所定の入力電圧Ｖｉｎが入力される。第８端子部１８は、第４端子部１４と同様に、被実装部材６０に実装された際にグランドに接続される。第９端子部１９は、第６端子部１６と同様に、被実装部材６０に実装された際にグランドに接続される。なお、本実施形態では、第３端子部１３および第７端子部１７が入力端子部に相当し、第４端子部１４、第６端子部１６、第８端子部１８および第９端子部１９がグランド端子部に相当する。
Then, like the third
また、リードフレーム１０上には、回路チップ３０、インダクタ４０、第１、第２コンデンサ８１、８２に加え、第３、第４コンデンサ８３、８４も配置されている。具体的には、第３コンデンサ８３は、第７端子部１７と第８端子部１８とを接続すると共に、第１端子部１１を挟んで第１コンデンサ８１と対称となるように配置されている。また、第４コンデンサ８４は、第９端子部１９と第５端子部１５とを接続すると共に、第１端子部１１を挟んで第２コンデンサ８２と対称となるように配置されている。このため、本実施形態の回路構成は、図１１に示されるようになる。
In addition to the
そして、図９に示されるように、モールド樹脂５０は、回路チップ３０、インダクタ４０、第１、第２コンデンサ８１、８２と共に、第３コンデンサ８３および第４コンデンサ８４も封止するように形成されている。
Then, as shown in FIG. 9, the
以上説明したように、本実施形態では、第３〜第９端子部１７〜１９および第１〜４コンデンサ８１〜８４は、第１端子部１１を基準としてそれぞれ対称となるように配置されている。このため、第１コンデンサ８１を含む電流ループの経路と、第３コンデンサ８３を含む電流ループの経路が第１端子部１１を基準として対称に形成されるため、各電流ループに電流が流れることによって形成される磁界が相殺され易くなる。同様に、第２コンデンサ８２を含む電流ループの経路と、第４コンデンサ８４を含む電流ループの経路が第１端子部１１を基準として対称に形成されるため、各電流ループに電流が流れることによって形成される磁界を相殺し易くできる。したがって、被実装部材６０に実装された際、電子装置１に電流が流れることによって発生する磁界が他の電子部品に影響することをさらに抑制できる。
As described above, in the present embodiment, the third to ninth
（第４実施形態）
第４実施形態について説明する。本実施形態は、第３実施形態に対し、第２端子部１２の構成を変更したものである。その他に関しては、第３実施形態と同様であるため、ここでは説明を省略する。
(Fourth Embodiment)
A fourth embodiment will be described. In this embodiment, the configuration of the
本実施形態では、図１２に示されるように、第２端子部１２は、第２部位１２ｂを備えない構成とされており、第１部位１２ａと第３部位１２ｃとが分離された状態となっている。なお、本実施形態では、第１部位１２ａは、第５端子部１５側の部分のみを有する構成とされている。
In the present embodiment, as shown in FIG. 12, the
すなわち、本実施形態では、第１端子部１１は、第２端子部１２に完全に囲まれていない構成となっている。但し、本実施形態では、第４端子部１４、第６端子部１６、第８端子部１８および第９端子部１９がグランドに接続されている。このため、第１端子部１１は、グランド電位に維持されている端子部によって略囲まれているともいえる。
That is, in this embodiment, the first
以上説明したように、本実施形態では、第１端子部１１は、第２端子部１２によって完全に囲まれていないが、モールド樹脂５０の一面５０ａと異なる面から露出していないため、スイッチングノイズを放射することを抑制できる。
As described above, in the present embodiment, the first
また、本実施形態の第１端子部１１は、グランド電位に維持されている端子部によって略囲まれるため、さらにスイッチングノイズを放射することを抑制できる。
Moreover, since the first
（第５実施形態）
第５実施形態について説明する。本実施形態は、第１実施形態に対し、スイッチング部３１の形状を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Fifth Embodiment)
A fifth embodiment will be described. In this embodiment, the shape of the switching
本実施形態では、図１３に示されるように、スイッチング部３１は、第１素子３１ａおよび第２素子３１ｂがｎチャネル型のＭＯＳＦＥＴ素子で構成されている。そして、スイッチング部３１には、第１素子３１ａのゲート電極と接続されるブートストラップコンデンサ９１およびダイオード９２が備えられている。
In the present embodiment, as shown in FIG. 13, in the
以上説明したように、スイッチング部３１の構成を変更しても、上記第１実施形態と同様の効果を得ることができる。
As described above, even if the configuration of the switching
（第５実施形態の変形例）
上記第５実施形態の変形例について説明する。上記第５実施形態において、例えば、図１４に示されるように、スイッチング部３１は、第１素子３１ａがｐチャネル型のスイッチング素子で構成され、第２素子３１ｂがダイオードで構成される非同期整流型とされていてもよい。なお、特に図示しないが、第１素子３１ａは、ｎチャネル型のスイッチング素子で構成されていてもよい。また、特に図示しないが、スイッチング部３１は、第１素子３１ａおよび第２素子３１ｂがｐチャネル型のスイッチング素子で構成されていてもよい。この場合は、第２素子３１ｂのゲート電極と接続されるようにブートストラップコンデンサ９１およびダイオード９２を備えるようにすればよい。
(Modification of the fifth embodiment)
A modified example of the fifth embodiment will be described. In the fifth embodiment, for example, as shown in FIG. 14, in the
（第６実施形態）
第６実施形態について説明する。本実施形態は、第５実施形態に対し、ブートストラップコンデンサ９１もリードフレーム１０上に搭載するようにしたものである。その他に関しては、第５実施形態と同様であるため、ここでは説明を省略する。
(Sixth Embodiment)
A sixth embodiment will be described. This embodiment is different from the fifth embodiment in that the
本実施形態では、図１５および図１６に示されるように、第１端子部１１は、第２領域１１ｂのうちの第１領域１１ａと反対側の端部に、一方向に沿って延びる第３領域１１ｃを有している。但し、第３領域１１ｃは、モールド樹脂５０内で終端するように構成されている。すなわち、本実施形態においても、第１端子部１１は、モールド樹脂５０の一面５０ａと異なる面から露出しないように構成されている。
In the present embodiment, as shown in FIGS. 15 and 16, the first
また、リードフレーム１０は、第１〜第９端子部１１〜１９に加え、第１０端子部２０を有している。そして、第１０端子部２０は、第１端子部１１における第３領域１１ｃを挟み、第７端子部１７と反対側に配置されている。
The
リードフレーム１０上には、回路チップ３０、インダクタ４０、第１〜第４コンデンサ８１〜８４に加え、ブートストラップコンデンサ９１も配置されている。具体的には、ブートストラップコンデンサ９１は、第１端子部１１と第１０端子部２０とを接続するように配置されている。
A
以上説明したように、ブートストラップコンデンサ９１をリードフレーム１０上に配置するようにしても、上記第５実施形態と同様の効果を得ることができる。
As described above, even if the
（第７実施形態）
第７実施形態について説明する。本実施形態は、第１実施形態に対し、電子装置１の製造方法を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Seventh embodiment)
The seventh embodiment will be described. In this embodiment, the manufacturing method of the
本実施形態では、図５Ａの工程にてリードフレーム１０を用意した後、図１７Ａに示されるように、ドライエッチング等によって開口部１２ｄを形成することにより、第１端子部１１と第２端子部１２とを分離する。その後、図１７Ｂに示されるように、開口部１２ｄ内に樹脂部材５００を注入することにより、第１端子部１１と第２端子部１２とを機械的に接続する。
In the present embodiment, after the
その後は、図１７Ｃおよび図１７Ｄに示されるように、図５Ｄおよび図５Ｅと同様の工程を行う。これにより、上記第１実施形態と同様の電子装置１が製造される。
After that, as shown in FIGS. 17C and 17D, steps similar to those in FIGS. 5D and 5E are performed. As a result, the
以上説明したように、回路チップ３０やインダクタ４０をリードフレーム１０上に配置する前に第１端子部１１と第２端子部１２とを分離し、その後に樹脂部材５００によって第１端子部１１と第２端子部１２とを機械的に接続するようにしてもよい。このようなリードフレーム１０を用意して電子装置１を製造しても、第１端子部１１が第２端子部１２に固定されるため、容易に電子装置１を製造できる。
As described above, the first
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiments, but can be appropriately modified within the scope of the claims.
例えば、上記各実施形態において、スイッチング部３１を構成するスイッチング素子は、ＭＯＳＦＥＴ素子ではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistorの略）素子等であってもよい。
For example, in each of the above embodiments, the switching element forming the switching
また、上記各実施形態において、回路チップ３０の構成は適宜変更可能であり、処理部３２は、スイッチング部３１が形成される回路チップ３０とは別の回路チップや被実装部材６０に形成されるようにしてもよい。
Further, in each of the above-described embodiments, the configuration of the
さらに、上記第３実施形態では、第１、第２コンデンサ８１、８２を備えない電子装置１としてもよい。同様に、上記第３実施形態では、第３、第４コンデンサ８３、８４を備えない電子装置としてもよい。
Furthermore, in the third embodiment described above, the
また、上記各実施形態を適宜組み合わせた電子装置１としてもよい。例えば、上記第５〜第７実施形態は、適宜第２〜第４実施形態に組み合わせることができる。また、上記各実施形態を組み合わせたもの同士をさらに組み合わせるようにしてもよい。
Further, the
１０ リードフレーム
１１ 接続端子部（第１端子部）
３０ 回路チップ
４０ インダクタ
５０ モールド樹脂
５０ａ 一面
10
30
Claims (5)
前記スイッチング部が形成された前記回路チップと、
前記回路チップと電気的に接続される前記インダクタと、
前記回路チップおよび前記インダクタが配置される前記リードフレームと、
前記回路チップおよび前記インダクタを封止すると共に前記リードフレームにおける前記回路チップおよび前記インダクタが配置される側の部分を封止し、被実装部材（６０）に実装される際に前記被実装部材と対向する一面（５０ａ）を有する前記モールド樹脂と、を備え、
前記リードフレームは、前記回路チップおよび前記インダクタが共に配置され、前記スイッチング部と前記インダクタとを電気的に接続する接続端子部（１１）を有し、
前記接続端子部は、前記一面と異なる面から露出しない電子装置。 An electronic device in which a circuit chip (30) having a switching part (31) and an inductor (40) are arranged on a lead frame (10), and the switching part and the inductor are sealed with a mold resin (50). There
The circuit chip in which the switching unit is formed,
The inductor electrically connected to the circuit chip,
The lead frame on which the circuit chip and the inductor are arranged,
It seals the circuit chip and the inductor and also seals a portion of the lead frame on the side where the circuit chip and the inductor are arranged. And a molding resin having one surface (50a) facing each other,
The lead frame has a connection terminal portion (11) on which the circuit chip and the inductor are arranged together and which electrically connects the switching portion and the inductor,
An electronic device in which the connection terminal portion is not exposed from a surface different from the one surface.
前記一対の入力端子部の一方と前記一対のグランド端子部の一方とを接続するコンデンサ（８１）と、前記一対の入力端子部の他方と前記一対のグランド端子部の他方とを接続し、前記コンデンサと対称に配置されたコンデンサ（８３）と、を有する請求項１または２に記載の電子装置。 The lead frames are arranged symmetrically with the connection terminal portion interposed therebetween, and are arranged symmetrically with the pair of input terminal portions (13, 17) for inputting an input voltage to the switching portion with the connection terminal portion interposed therebetween. And a pair of ground terminal portions (14, 18),
A capacitor (81) that connects one of the pair of input terminal portions and one of the pair of ground terminal portions, and the other of the pair of input terminal portions and the other of the pair of ground terminal portions, Electronic device according to claim 1 or 2, comprising a capacitor (83) arranged symmetrically with the capacitor.
前記出力端子部と当該一対のグランド端子部の一方とを接続するコンデンサ（８２）と、前記出力端子部と当該一対のグランド端子部の他方とを接続し、前記コンデンサと対称に配置されたコンデンサ（８４）と、を有する請求項１ないし３のいずれか１つに記載の電子装置。 The lead frame has an output terminal portion (15) connected to the inductor, and a pair of ground terminal portions (16, 19) symmetrically arranged with the connection terminal portion interposed therebetween,
A capacitor (82) that connects the output terminal section and one of the pair of ground terminal sections, and a capacitor that connects the output terminal section and the other of the pair of ground terminal sections and is arranged symmetrically with the capacitor. The electronic device according to claim 1, further comprising (84).
前記回路チップおよび前記インダクタが共に配置されることで前記スイッチング部と前記インダクタとを接続する接続端子部（１１）が補助端子部（１２）に囲まれつつ前記補助端子部と一体化され、一面（１０ａ）および他面（１０ｂ）を有する前記リードフレームを用意することと、
前記接続端子部を構成する部分の前記一面側に、前記回路チップおよび前記インダクタを共に配置することと、
前記回路チップおよび前記インダクタを封止すると共に前記リードフレームの一面側の部分を封止し、被実装部材（６０）に実装される際に前記被実装部材と対向する一面（５０ａ）を有する前記モールド樹脂を形成することと、を行い、
前記配置することの前に、前記リードフレームの一面側から前記接続端子部と前記補助端子部とを区画する部分に凹部（１００ａ）を形成することを行い、
前記モールド樹脂を形成することの後、前記リードフレームの他面側から前記凹部と連通する凹部（１００ｂ）を形成して前記接続端子部と前記補助端子部とを分離することにより、前記接続端子部が前記モールド樹脂の一面と異なる面から露出しないようにする電子装置の製造方法。 A circuit chip (30) having a switching part (31) and an inductor (40) are arranged on a lead frame (10), and the switching part and the inductor are sealed with a molding resin (50). A manufacturing method,
By arranging the circuit chip and the inductor together, the connection terminal part (11) for connecting the switching part and the inductor is surrounded by the auxiliary terminal part (12) and integrated with the auxiliary terminal part. Providing the lead frame having (10a) and the other surface (10b);
Arranging the circuit chip and the inductor together on the one surface side of a portion forming the connection terminal portion,
The circuit chip and the inductor are sealed, a part of the lead frame on one side is sealed, and the one side (50a) facing the mounted member when mounted on the mounted member (60) is provided. Forming the molding resin,
Prior to the disposing, a recess (100a) is formed in a portion that separates the connection terminal portion and the auxiliary terminal portion from one surface side of the lead frame,
After forming the molding resin, a recess (100b) communicating with the recess is formed from the other surface side of the lead frame to separate the connection terminal portion and the auxiliary terminal portion, thereby connecting the connection terminal. A method of manufacturing an electronic device, wherein a part is not exposed from a surface different from one surface of the mold resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019003822A JP7172617B2 (en) | 2019-01-11 | 2019-01-11 | Electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019003822A JP7172617B2 (en) | 2019-01-11 | 2019-01-11 | Electronic device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020113656A true JP2020113656A (en) | 2020-07-27 |
| JP7172617B2 JP7172617B2 (en) | 2022-11-16 |
Family
ID=71667247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019003822A Active JP7172617B2 (en) | 2019-01-11 | 2019-01-11 | Electronic device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7172617B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113451A (en) * | 1983-11-24 | 1985-06-19 | Mitsubishi Electric Corp | Semiconductor device package |
| JP2001024135A (en) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | Manufacture of semiconductor device |
| JP2005347369A (en) * | 2004-06-01 | 2005-12-15 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
| JP2007173712A (en) * | 2005-12-26 | 2007-07-05 | Hitachi Metals Ltd | Dc-dc converter |
| US20140097529A1 (en) * | 2012-10-07 | 2014-04-10 | Intersil Americas LLC | Solder flow-impeding plug on a lead frame |
| US20150137134A1 (en) * | 2013-11-18 | 2015-05-21 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
| WO2016076162A1 (en) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | Composite electronic component, circuit module, and dc-dc converter module |
-
2019
- 2019-01-11 JP JP2019003822A patent/JP7172617B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113451A (en) * | 1983-11-24 | 1985-06-19 | Mitsubishi Electric Corp | Semiconductor device package |
| JP2001024135A (en) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | Manufacture of semiconductor device |
| JP2005347369A (en) * | 2004-06-01 | 2005-12-15 | Renesas Technology Corp | Semiconductor device and manufacturing method therefor |
| JP2007173712A (en) * | 2005-12-26 | 2007-07-05 | Hitachi Metals Ltd | Dc-dc converter |
| US20140097529A1 (en) * | 2012-10-07 | 2014-04-10 | Intersil Americas LLC | Solder flow-impeding plug on a lead frame |
| US20150137134A1 (en) * | 2013-11-18 | 2015-05-21 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
| WO2016076162A1 (en) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | Composite electronic component, circuit module, and dc-dc converter module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7172617B2 (en) | 2022-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200035660A1 (en) | Multi-Cavity Package Having Single Metal Flange | |
| CN110226226B (en) | Integrated circuit formed by two stacked chips connected in series | |
| JP2004266096A (en) | Semiconductor device and method for manufacturing it, and electronic device | |
| JP2008160163A (en) | Semiconductor device and method for manufacturing it, and electronic device | |
| WO2019138904A1 (en) | Switch module | |
| JP7172617B2 (en) | Electronic device and manufacturing method thereof | |
| US10903795B2 (en) | Semiconductor amplifier | |
| JP2014103183A (en) | Electronic circuit, manufacturing method of the same, and electronic component | |
| JP6466625B1 (en) | Semiconductor device | |
| JP2015035554A (en) | Semiconductor device | |
| JP7131933B2 (en) | Packages for semiconductor devices and semiconductor devices | |
| JP2010183100A (en) | Semiconductor amplifier | |
| US8933343B2 (en) | Electronic structure and electronic package component for increasing the bonding strength between inside and outside electrodes | |
| US11205611B1 (en) | Leadframe capacitors | |
| JP2013187266A (en) | Lead frame and semiconductor module | |
| WO2016174908A1 (en) | Power module | |
| WO2020080215A1 (en) | Semiconductor device | |
| WO2022158256A1 (en) | Semiconductor device | |
| JP2007103391A (en) | Semiconductor amplifier | |
| JP2020167233A (en) | Module and manufacturing method therefor | |
| JP6206798B2 (en) | Semiconductor device | |
| JP2021061379A (en) | Semiconductor device | |
| JP2021044290A (en) | Semiconductor device and manufacturing method thereof | |
| JP2011187662A (en) | Semiconductor package, substrate, electronic component, and method for mounting semiconductor package | |
| JP2010153966A (en) | Surface mount crystal oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7172617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |