JP2020098969A - ９０゜ハイブリッドカプラを用いたフィルタ回路 - Google Patents

Abstract

【課題】通過特性にリップルが生じにくいフィルタ回路を提供する。【解決手段】通過帯域が第１周波数帯域であり減衰帯域が第２周波数帯域であるフィルタ回路２は、９０°ハイブリッドカプラ１０と、９０°ハイブリッドカプラ１０に接続され第１周波数帯域を通過帯域とする第１フィルタ２０と、９０°ハイブリッドカプラ１０に接続され第２周波数帯域を通過帯域とする第２フィルタ３１と、を備える。第２フィルタ３１は、この順に直列に接続された第１インダクタ４１、共振回路４０、および第２インダクタ４４と、第１インダクタ４１と共振回路４０とを結ぶ信号経路上のノードとグランド電極との間に接続された第１容量性素子５１と、第２インダクタ４４と共振回路４０とを結ぶ信号経路上のノードとグランド電極との間に接続された第２容量性素子５３と、を有する。【選択図】図５

Description

本発明は、フィルタ回路に関し、特には９０゜ハイブリッドカプラを用いたフィルタ回路に関する。

従来、９０°ハイブリッドカプラを用いたフィルタ回路がある（例えば、特許文献１）。９０°ハイブリッドカプラは、複数の端子を有し、１つの端子に印加された入力信号を、９０°の位相差を持つ２つの信号として他の２つの端子に分配する素子である。特許文献１のフィルタ回路では、入力信号が分配される２つの端子に、フィルタ回路の減衰帯域を通過帯域とするフィルタを接続することで、減衰帯域における減衰量の大きいフィルタ回路を実現している。

米国特許出願公開第２０１７／００９９６５２号明細書

しかしながら、特許文献１のフィルタ回路では、通過特性にリップルが生じることがある。

そこで、本発明は、９０°ハイブリッドカプラを用いたフィルタ回路であって、通過特性にリップルが生じにくいフィルタ回路を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係るフィルタ回路は、通過帯域が第１周波数帯域であり減衰帯域が第２周波数帯域であるフィルタ回路において、９０°ハイブリッドカプラと、前記９０°ハイブリッドカプラに接続され、前記第１周波数帯域を通過帯域とする第１フィルタと、前記９０°ハイブリッドカプラに接続され、前記第２周波数帯域を通過帯域とする第２フィルタと、を備え、前記第２フィルタは、この順に直列に接続された第１インダクタ、共振回路、および第２インダクタと、前記第１インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第１容量性素子と、前記第２インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第２容量性素子と、を有する。

このような構成によれば、共振回路の不要スプリアスの見かけの大きさを低減できる第２フィルタによってフィルタ回路の減衰帯域を形成するので、通過特性にリップルが生じにくいフィルタ回路が得られる。

従来のフィルタ回路の構成および動作の一例を示すブロック図 従来のフィルタ回路の原理的な通過特性の一例を示す模式図 弾性波フィルタの反射特性の典型的な一例を示すグラフ 第２フィルタに弾性波フィルタを使用したフィルタ回路の通過特性一例を示す模式図 実施の形態１に係るフィルタ回路の構成の一例を示す回路図 比較例に係るフィルタ回路の構成の一例を示す回路図 実施の形態１における第２フィルタの反射特性の一例を示すグラフ 実施の形態１における第２フィルタの効果を説明するためのスミスチャート 実施の形態１の変形例に係るフィルタ回路の構成の一例を示す回路図 実施の形態２に係るフィルタ回路の構成の一例を示す回路図 実施の形態２に係るフィルタ回路の通過特性一例を示す模式図

本発明の実施の形態について説明する前に、本発明者が見出した問題について、従来のフィルタ回路の構成と動作とに基づいて詳細に説明する。

図１は、特許文献１に開示されるフィルタ回路の構成および動作の一例を示すブロック図である。図１に示されるように、フィルタ回路１は、９０°ハイブリッドカプラ１０と、第１フィルタ２０と、第２フィルタ３０と、を備える。第１フィルタ２０は第１周波数帯域ｆ１を通過帯域とし、第２フィルタ３０は第２周波数帯域ｆ２を通過帯域とする。第１周波数帯域ｆ１はフィルタ回路１の通過帯域であり、第２周波数帯域ｆ２はフィルタ回路１の減衰帯域である。

９０°ハイブリッドカプラ１０は、第１端子Ｌ１、第２端子Ｌ２、第３端子Ｌ３、および第４端子Ｌ４を有する。

９０°ハイブリッドカプラ１０の端子間での位相の遅れは、第１周波数帯域ｆ１と第２周波数帯域ｆ２とを含む周波数帯域の信号に対し、次のように設計される。すなわち、第２端子Ｌ２と第３端子Ｌ３の間での位相の遅れは４５度である。第２端子Ｌ２と第４端子Ｌ４との間での位相の遅れは１３５度である。第３端子Ｌ３と第１端子Ｌ１との間での位相の遅れは１３５度である。第４端子Ｌ４と第１端子Ｌ１との間での位相の遅れは４５度である。

フィルタ回路１は、第１入出力端子Ｐ１および第２入出力端子Ｐ２を有する。第１フィルタ２０の一端および他端は、第１入出力端子Ｐ１および第１端子Ｌ１にそれぞれ接続される。第２フィルタ３０の一端および他端は、第３端子Ｌ３および第４端子Ｌ４にそれぞれ接続される。第２入出力端子Ｐ２は、第２端子Ｌ２に接続される。

このように構成されたフィルタ回路１の動作について、第２入出力端子Ｐ２に、第１周波数帯域ｆ１の信号Ｆ１と第２周波数帯域ｆ２の信号Ｆ２とを含む入力信号が印加された場合の例を挙げて説明する。

図１に示されるように、第２入出力端子Ｐ２に印加された入力信号は、第３端子Ｌ３および第４端子Ｌ４からそれぞれ出力される。このとき、第３端子Ｌ３および第４端子Ｌ４から出力される信号の位相は、入力信号に対してそれぞれ４５度および１３５度遅れる。つまり、第３端子Ｌ３および第４端子Ｌ４から、位相が略９０度ずれた信号が出力される。

信号Ｆ１は、第２フィルタ３０の通過帯域外にある。そのため、第３端子Ｌ３および第４端子Ｌ４から出力された信号Ｆ１の大部分は、第２フィルタ３０で反射され、再び第３端子Ｌ３および第４端子Ｌ４に印加される。

これに対し、信号Ｆ２は、第２フィルタ３０の通過帯域内にある。そのため、第３端子Ｌ３および第４端子Ｌ４から出力された信号Ｆ２は、第２フィルタ３０の内部で出会い、位相が略９０度ずれていることで互いの一部を打ち消しあう。これにより、減衰された信号Ｆ２が、再び第３端子Ｌ３および第４端子Ｌ４に印加される。

第３端子Ｌ３に印加された信号は、位相が１３５度および４５度遅れて、第１端子Ｌ１および第２端子Ｌ２へそれぞれ伝達される。第４端子Ｌ４に印加された信号は、位相が４５度および１３５度遅れて、第１端子Ｌ１および第２端子Ｌ２へそれぞれ伝達される。

第２端子Ｌ２から第１端子Ｌ１へ伝達される信号は、第３端子Ｌ３を経由する信号も第４端子Ｌ４を経由する信号も、いずれも入力信号に対して位相が１８０度遅れた同相の信号となるので、互いに足し合わされて第１端子Ｌ１から出力される。他方、第２端子Ｌ２へ戻される信号は、第３端子Ｌ３を経由する信号と第４端子Ｌ４を経由した信号とが逆相の信号となるので、互いに打ち消しあい、第２端子Ｌ２には現れない。

このように、第２入出力端子Ｐ２に印加された入力信号は、９０°ハイブリッドカプラ１０において、第２フィルタ３０による反射および減衰に基づいて第１端子Ｌ１へ伝達され、第１フィルタ２０によって処理された後、第１入出力端子Ｐ１から出力される。

図２は、フィルタ回路１の原理的な通過特性の一例を示す模式図である。信号Ｆ２を第２フィルタ３０で減衰させることにより、第１周波数帯域ｆ１および第２周波数帯域ｆ２をそれぞれ通過帯域および減衰帯域とし、かつ第２周波数帯域ｆ２における減衰を第２フィルタ３０で大きくしたフィルタ回路が得られる。

フィルタ回路１において、第２フィルタ３０に、弾性表面波共振子やバルク弾性波共振子などの弾性波共振子を用いたフィルタ（以下、弾性波フィルタと言う）を使用すると、特定の狭い周波数帯域だけを減衰させることができる。しかしながら、弾性波フィルタには、弾性波共振子の素子構造に起因する不要スプリアスが発生することが多い。

図３は、弾性波フィルタの反射特性の一例を示すグラフである。図３では、弾性波フィルタにおいて発生する不要スプリアスの典型的な一例として、第１周波数帯域ｆ１におけるリターンロスの増加および位相の変動を示している。このような不要スプリアスを有する弾性波フィルタをフィルタ回路１の第２フィルタ３０として使用した場合、第２フィルタ３０によって第１周波数帯域ｆ１の信号Ｆ１に対する非所望の減衰が生じ、フィルタ回路１の通過特性が損なわれる懸念がある。

図４は、図３の反射特性を有する弾性波フィルタを第２フィルタ３０として使用したフィルタ回路１の通過特性の一例を示す模式図である。図４は、第２フィルタ３０の不要スプリアス（信号Ｆ１に対する非所望の減衰）によって、フィルタ回路１の通過特性に大きなリップル（通過帯域における通過損失の増大）が生じることを、模式的に表している。

そこで、このような問題を解決すべく、以下に開示するフィルタ回路を提案する。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

（実施の形態１）
図５は、実施の形態１に係るフィルタ回路の構成の一例を示す回路図である。図５に示されるように、フィルタ回路２は、図１のフィルタ回路１と比べて、全体的な構成において同様であり、第２フィルタ３１の細部が規定される点で相違する。以下、フィルタ回路１と同様の事項については適宜説明を省略し、主としてフィルタ回路１との相違点について説明する。

フィルタ回路２は、９０°ハイブリッドカプラ１０と、第１フィルタ２０と、第２フィルタ３１と、を備える。第１フィルタ２０は、フィルタ回路２の通過帯域である第１周波数帯域ｆ１を通過帯域とし、第２フィルタ３１は、フィルタ回路２の減衰帯域である第２周波数帯域ｆ２を通過帯域とする。

フィルタ回路２の全体的な動作は、フィルタ回路１と同様である。すなわち、第２入出力端子Ｐ２に印加された入力信号は、９０°ハイブリッドカプラ１０において、第２フィルタ３１による反射および減衰に基づいて第１端子Ｌ１へ伝達され、第１フィルタ２０によって処理された後、第１入出力端子Ｐ１から出力される。

その際、フィルタ回路２では、第２フィルタ３１の構成に基づいて、第２フィルタ３１で生じる不要スプリアスのフィルタ回路２の通過特性への影響が低減される。以下、第２フィルタ３１の構成とその効果について詳細に説明する。

第２フィルタ３１は、第１インダクタ５１、共振回路４０、第２インダクタ５２、第１容量性素子６１、および第２容量性素子６２、を有する。第１インダクタ５１、共振回路４０、および第２インダクタ５２は、この順に直列に接続されている。

第１容量性素子６１は、第１インダクタ５１と共振回路４０とを結ぶ信号経路上のノードＮ１とグランド電極との間に接続されている。第２容量性素子６２は、第２インダクタ５２と共振回路４０とを結ぶ信号経路上のノードＮ２とグランド電極との間に接続されている。第１容量性素子６１および第２容量性素子６２は、一例として、弾性表面波共振子で構成される。

共振回路４０は、一例として、ラダー型に接続された弾性波共振子４１、４２、４３で構成された弾性波フィルタである。弾性波共振子４１、４２、４３は、弾性表面波共振子およびバルク弾性波共振子のいずれであってもよい。また、この例には限られず、共振回路４０は、縦結合型フィルタやトランスバーサル型フィルタなどの弾性波フィルタで構成されてもよい（図示せず）。

このように構成されるフィルタ回路２によれば、共振回路４０の不要スプリアスのフィルタ回路２の通過特性への影響が、共振回路４０の両端に接続された第１、第２インダクタ５１、５２および第１、第２容量性素子６１、６２によって低減される。

この効果を、比較例との対比に基づいて説明する。

図６は、比較例に係るフィルタ回路の構成の一例を示す回路図である。図６に示されるように、フィルタ回路９は、図５のフィルタ回路２の第２フィルタ３１における第１、第２インダクタ５１、５２が、第２フィルタ３９における弾性波共振子５３、５４で置き換えられている点で相違する。

図７は、第２フィルタ３１および第２フィルタ３９の各々の反射特性の一例を示すグラフである。図７の破線囲み内に見られるように、第２フィルタ３１では、第２フィルタ３９と比べて、２．３ＧＨｚ付近のリターンロスが改善していることが分かる。つまり、第２フィルタ３１では、共振回路４０の不要スプリアスの見かけの大きさが小さくなっている。

したがって、第２フィルタ３１を用いたフィルタ回路２では、共振回路４０を不要スプリアスの大きい弾性波フィルタで構成した場合でも、フィルタ回路２の通過特性に生じるリップル（通過帯域における通過損失の増大）を小さくすることができる。

このような効果が得られる原理について、第２フィルタ３１の一方の端部の構成に着目して説明する。

図８は、第２フィルタ３１の効果を説明するためのスミスチャートである。図８では、第２フィルタ３１の部分回路である回路Ａ、Ｂ、Ｃについて、各回路の端部Ｐから回路内を見たときの第１周波数帯域ｆ１および第２周波数帯域ｆ２におけるインピーダンス（以下、単にインピーダンスと言う）の大まかな位置が示されている。ここで、回路Ａは、共振回路４０のみで構成された回路であり、回路Ｂは、回路Ａに第１容量性素子６１を追加した回路であり、回路Ｃは、回路Ｂに第１インダクタ５１を追加した回路である。各回路のインピーダンスは、回路を表す符号と周波数帯域を表す添え字とを組み合わせた符号で参照される。

図８から、回路Ａに第１容量性素子６１を追加して回路Ｂを構成するとき、第２周波数帯域ｆ２における回路Ａおよび回路Ｂの各インピーダンスＡ_ｆ２、Ｂ_ｆ２はほとんど同じ位置にある。これは、ラダー型フィルタである共振回路４０においては並列共振子の反共振点、つまり特性インピーダンスとほぼ同じインピーダンスを持つ点をフィルタ特性の通過帯域内に配置するためである。

他方、第１周波数帯域ｆ１における回路Ａおよび回路Ｂの各インピーダンスＡ_ｆ１、Ｂ_ｆ１は大きく異なる。第１容量性素子６１を追加すると、インピーダンスは等コンダクタンス円に沿って時計回りに移動するため、インピーダンスＢ_ｆ１は、インピーダンスＡ_ｆ１と比べてスミスチャートの外側、つまり、リターンロスが小さくなる方向に移動する。これによって第１容量性素子６１を追加する前の回路Ａで見えていた不要スプリアスのレベルを、回路Ｂにおいて小さくすることができる。

しかし、回路Ｂでは、追加した第１容量性素子６１の不要スプリアスが見えてしまう。そこで、回路Ｂに第１インダクタ５１を追加して回路Ｃを構成する。これにより、回路Ｃにおいて第１容量性素子６１の不要スプリアスを見えにくくすることができる。また、回路Ｃの第２周波数帯域ｆ２のインピーダンスＣ_ｆ２を特性インピーダンスに近づけることができる。

このようなインピーダンスの移動を考慮して、回路Ａの当初のインピーダンスＡ_ｆ１、Ａ_ｆ２は設計される。

同様のことは、第２フィルタ３１の反対側の端部においても成り立つ。したがって、第２フィルタ３１の他端に第２容量性素子６２および第２インダクタ５２をさらに接続することによって、第２フィルタ３１をいずれの端部から見た場合も、共振回路４０の不要スプリアスの見かけの大きさを低減できる。

上述した原理において、第１容量性素子６１および第２容量性素子６２は、共振回路４０の本来のインピーダンスを、スミスチャートの外側へ移動させるために用いられる。したがって、第１容量性素子６１および第２容量性素子６２は、弾性波共振子には限られず、容量素子によって構成されてもよい。

図９は、実施の形態１の変形例に係るフィルタ回路の構成の一例を示す回路図である。図９に示されるように、フィルタ回路３は、図５のフィルタ回路２と比べて、第２フィルタ３２における第１、第２容量性素子６３、６４が、容量素子で構成されている点で相違する。フィルタ回路３の第２フィルタ３２によっても、フィルタ回路２の第２フィルタ３１と同様、第２フィルタ３２の一端および他端から見える共振回路４０の不要スプリアスの見かけの大きさを低減できる。

したがって、フィルタ回路２、３によれば、不要スプリアスの見かけの大きさを低減した第２フィルタ３１、３２を用いて、フィルタ回路２、３の減衰帯域を形成するので、フィルタ回路２、３の通過特性に生じるリップルを小さくすることができる。

（実施の形態２）
図１０は、実施の形態２に係るフィルタ回路の構成の一例を示す回路図である。図１０に示されるように、フィルタ回路４は、図５のフィルタ回路２と比べて、第１フィルタ２１の細部が規定される点で相違する。

第１フィルタ２１は、インダクタ７１、７２、７３およびキャパシタ８１、８２がラダー型に接続されたＬＣフィルタである。

図１１は、フィルタ回路４の通過特性一例を示す模式図である。図１１に見られるように、フィルタ回路４では、減衰帯域における減衰量のみを大きくした、広帯域の通過特性を得ることができる。

本発明の態様に係る９０゜ハイブリッドカプラを用いたフィルタ回路について、実施の形態に基づいて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の１つまたは複数の態様の範囲内に含まれてもよい。

（まとめ）
以上説明したように、本発明の一態様に係るフィルタ回路は、通過帯域が第１周波数帯域であり減衰帯域が第２周波数帯域であるフィルタ回路において、９０°ハイブリッドカプラと、前記９０°ハイブリッドカプラに接続され、前記第１周波数帯域を通過帯域とする第１フィルタと、前記９０°ハイブリッドカプラに接続され、前記第２周波数帯域を通過帯域とする第２フィルタと、を備え、前記第２フィルタは、この順に直列に接続された第１インダクタ、共振回路、および第２インダクタと、前記第１インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第１容量性素子と、前記第２インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第２容量性素子と、を有する。

具体的に、前記フィルタ回路は、第１入出力端子および第２入出力端子を有し、前記９０゜ハイブリッドカプラは、第１端子、第２端子、第３端子、および第４端子を有し、前記第１周波数帯域と前記第２周波数帯域とを含む周波数帯域の信号に対し、前記第２端子と前記第３端子との間での位相の遅れが４５度であり、前記第２端子と前記第４端子との間での位相の遅れが１３５度であり、前記第３端子と前記第１端子との間での位相の遅れが１３５度であり、前記第４端子と前記第１端子との間での位相の遅れが４５度であり、前記第１フィルタの一端および他端は、前記第１入出力端子および前記第１端子にそれぞれ接続され、前記第２フィルタの一端および他端は、前記第３端子および前記第４端子にそれぞれ接続され、前記第２入出力端子は、前記第２端子に接続されていてもよい。

これにより、共振回路の不要スプリアスの見かけの大きさを低減できる第２フィルタによってフィルタ回路の減衰帯域を形成するので、通過特性にリップルが生じにくいフィルタ回路が得られる。

また、前記第１フィルタは、ＬＣフィルタで構成されていてもよい。

これにより、通過特性にリップルが生じにくいことに加えて、ＬＣフィルタの広帯域性に基づいて、通過帯域が広いフィルタ回路が得られる。

また、前記第２フィルタの前記共振回路は、１以上の弾性波共振子で構成されていてもよい。

これにより、通過特性にリップルが生じにくいことに加えて、弾性波共振子の急峻な共振特性に基づいて、特定の狭い周波数帯域だけを減衰させることができるフィルタ回路が得られる。

本発明は、フィルタ回路として、携帯電話などの通信機器に広く利用できる。

１、２、３、４、９ フィルタ回路
１０ ９０°ハイブリッドカプラ
２０、２１ 第１フィルタ
３０、３１、３２、３９ 第２フィルタ
４１、４２、４３、５３、５４ 弾性波共振子
５１ 第１インダクタ
５２ 第２インダクタ
６１、６３ 第１容量性素子
６２、６４ 第２容量性素子
７１、７２、７３ インダクタ
８１、８２ キャパシタ

Claims (4)

1. 通過帯域が第１周波数帯域であり減衰帯域が第２周波数帯域であるフィルタ回路において、
   ９０°ハイブリッドカプラと、
   前記９０°ハイブリッドカプラに接続され、前記第１周波数帯域を通過帯域とする第１フィルタと、
   前記９０°ハイブリッドカプラに接続され、前記第２周波数帯域を通過帯域とする第２フィルタと、を備え、
   前記第２フィルタは、
   この順に直列に接続された第１インダクタ、共振回路、および第２インダクタと、
   前記第１インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第１容量性素子と、
   前記第２インダクタと前記共振回路とを結ぶ信号経路上のノードとグランド電極との間に接続された第２容量性素子と、を有する、
   フィルタ回路。
2. 前記第１フィルタは、ＬＣフィルタで構成されている、
   請求項１に記載のフィルタ回路。
3. 前記第２フィルタの前記共振回路は、１以上の弾性波共振子で構成されている、
   請求項１または２に記載のフィルタ回路。
4. 前記フィルタ回路は、第１入出力端子および第２入出力端子を有し、
   前記９０゜ハイブリッドカプラは、第１端子、第２端子、第３端子、および第４端子を有し、
   前記第１周波数帯域と前記第２周波数帯域とを含む周波数帯域の信号に対し、
   前記第２端子と前記第３端子との間での位相の遅れが４５度であり、
   前記第２端子と前記第４端子との間での位相の遅れが１３５度であり、
   前記第３端子と前記第１端子との間での位相の遅れが１３５度であり、
   前記第４端子と前記第１端子との間での位相の遅れが４５度であり、
   前記第１フィルタの一端および他端は、前記第１入出力端子および前記第１端子にそれぞれ接続され、
   前記第２フィルタの一端および他端は、前記第３端子および前記第４端子にそれぞれ接続され、
   前記第２入出力端子は、前記第２端子に接続されている、
   請求項１から３のいずれか１項に記載のフィルタ回路。

Images