JP2020092210A - Printed wiring board and manufacturing method of the same - Google Patents

Printed wiring board and manufacturing method of the same Download PDF

Info

Publication number
JP2020092210A
JP2020092210A JP2018229427A JP2018229427A JP2020092210A JP 2020092210 A JP2020092210 A JP 2020092210A JP 2018229427 A JP2018229427 A JP 2018229427A JP 2018229427 A JP2018229427 A JP 2018229427A JP 2020092210 A JP2020092210 A JP 2020092210A
Authority
JP
Japan
Prior art keywords
protective layer
metal protective
layer
recess
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018229427A
Other languages
Japanese (ja)
Inventor
翔太 立花
Shota Tachibana
翔太 立花
成充 國兼
Shigemitsu Kunikane
成充 國兼
清大 石川
Kiyohiro Ishikawa
清大 石川
康晴 坂口
Yasuharu Sakaguchi
康晴 坂口
大介 池田
Daisuke Ikeda
大介 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2018229427A priority Critical patent/JP2020092210A/en
Publication of JP2020092210A publication Critical patent/JP2020092210A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

To provide a method of manufacturing a printed wiring board having a recess.SOLUTION: The manufacturing method includes: forming a metal protective layer on a first insulating layer 10; forming a buildup layer 3 on the metal protective layer; forming a recess 2 for exposing the metal protective layer by removing a part of the buildup layer 3; and removing a portion of the metal protective layer exposed in the recess 2. Forming the metal protective layer includes: forming a first metal protective layer; and forming a second metal protective layer of a material different from a material of the first metal protective layer. Removing the portion of the metal protective layer includes etching away the second metal protective layer to expose the first metal protective layer.SELECTED DRAWING: Figure 1

Description

本発明は凹部を備えるプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board having a recess.

特許文献1には、両面銅張積層板を加工して形成されたコア基板上に第1のビルドアップ層が形成され、第1のビルドアップ層に形成されたキャビティに電子部品が搭載された電子部品内蔵基板が開示されている。キャビティの底面は銅からなるストッパー層で構成され、そのストッパー層に電子部品が接着剤を介して固定されている。 In Patent Document 1, a first buildup layer is formed on a core substrate formed by processing a double-sided copper-clad laminate, and an electronic component is mounted in a cavity formed in the first buildup layer. A substrate with a built-in electronic component is disclosed. The bottom surface of the cavity is composed of a stopper layer made of copper, and electronic components are fixed to the stopper layer with an adhesive.

特開2006−19441号公報JP 2006-19441 A

特許文献1の電子部品内蔵基板では、キャビティは、レーザー光による加工速度が樹脂よりなる絶縁層に比べて遅いストッパー層を用いてレーザー加工を行うことによって形成されている。キャビティの底面を平坦に形成することは困難であると考えられる。 In the electronic component-embedded substrate of Patent Document 1, the cavity is formed by performing laser processing using a stopper layer whose processing speed by laser light is slower than that of an insulating layer made of resin. It is considered difficult to form the bottom surface of the cavity flat.

本発明の凹部を備えるプリント配線板の製造方法は、第1面を有する絶縁層を準備することと、前記第1面上に金属保護層を形成することと、前記金属保護層上に、導体層と絶縁層とが交互に積層されたビルドアップ層を形成することと、前記ビルドアップ層の一部を除去することにより前記金属保護層を露出する凹部を形成することと、前記凹部に露出された前記金属保護層の一部を除去することと、を含む。そして、前記金属保護層を形成することは、第1金属保護層を形成することと、前記第1金属保護層上に平面視で重なるように前記第1金属保護層の材料とは異なる材料からなる第2金属保護層を形成することを含み、前記金属保護層の一部を除去することは、前記第2金属保護層をエッチング液を用いて除去することによって前記第1金属保護層を露出させることと、を含んでいる。 A method of manufacturing a printed wiring board having a recess according to the present invention comprises: preparing an insulating layer having a first surface; forming a metal protective layer on the first surface; and forming a conductor on the metal protective layer. Forming a build-up layer in which layers and insulating layers are alternately laminated, forming a recess for exposing the metal protective layer by removing a part of the build-up layer, and exposing the recess Removing a portion of the metal protective layer that has been removed. Then, forming the metal protective layer includes forming a first metal protective layer and forming a metal protective layer from a material different from the material of the first metal protective layer so as to overlap the first metal protective layer in a plan view. Removing a portion of the metal protective layer comprises exposing the first metal protective layer by removing the second metal protective layer with an etchant. It includes making things happen.

本発明の実施形態によれば、底面の平坦性に優れた凹部をプリント配線板のビルドアップ層中の任意の位置に形成することができる。 According to the embodiment of the present invention, it is possible to form the recess having excellent flatness on the bottom surface at an arbitrary position in the buildup layer of the printed wiring board.

本発明の一実施形態に製造されるプリント配線板の一例を示す断面図。Sectional drawing which shows an example of the printed wiring board manufactured in one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の一実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of one Embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 参考例のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of a reference example. 参考例のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of a reference example. 参考例のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of a reference example. 参考例のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of a reference example. 参考例のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of a reference example. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention. 本発明の他の実施形態のプリント配線板の製造方法の一例を示す図。The figure which shows an example of the manufacturing method of the printed wiring board of other embodiment of this invention.

本発明のプリント配線板の製造方法の一実施形態が、図面を参照して説明される。図1には、本発明の一実施形態のプリント配線板の製造方法により製造されるプリント配線板の一例であるプリント配線板1の一部の断面図が示されている。一実施形態の製造方法は、図2A〜2Hに示されている。図1に示されるように、プリント配線板1は、第1面10Fを備える第1絶縁層10と、第1絶縁層10の第1面10F上に設けられている第1導体層11と、第1絶縁層10および第1導体層11の上に積層されている少なくとも一組の絶縁層10aおよび導体層11aと、第1導体層11を底面に露出させる凹部2と、を備えている。図1の例では、第1絶縁層10の第1面10F上および第1導体層11の上に、全部で5つの絶縁層10aと全部で5つの導体層11aとが交互に積層されており、5組の絶縁層10aおよび導体層11aが積層されている。凹部2は、この少なくとも一組の絶縁層10aおよび導体層11aを貫通している。 An embodiment of a method for manufacturing a printed wiring board of the present invention will be described with reference to the drawings. FIG. 1 shows a partial cross-sectional view of a printed wiring board 1 which is an example of a printed wiring board manufactured by a method for manufacturing a printed wiring board according to an embodiment of the present invention. The manufacturing method of one embodiment is illustrated in Figures 2A-2H. As shown in FIG. 1, the printed wiring board 1 includes a first insulating layer 10 having a first surface 10F, and a first conductor layer 11 provided on the first surface 10F of the first insulating layer 10. At least one set of the insulating layer 10a and the conductor layer 11a laminated on the first insulating layer 10 and the first conductor layer 11 and the recess 2 exposing the first conductor layer 11 on the bottom surface are provided. In the example of FIG. 1, a total of five insulating layers 10a and a total of five conductive layers 11a are alternately stacked on the first surface 10F of the first insulating layer 10 and on the first conductor layer 11. Five sets of insulating layers 10a and conductor layers 11a are laminated. The recess 2 penetrates the at least one set of the insulating layer 10a and the conductor layer 11a.

凹部2の底面は、第1導体層11における第1絶縁層10と反対側の表面の露出部によって構成されている。凹部2の内部には、プリント配線板1に実装される半導体装置等の電子部品が、凹部2の底部に露出する第1導体層11に導電性接着剤等により接着されることで搭載される。凹部2の内部には、複数の電子部品が搭載されてもよい。任意の数の電子部品が搭載され得る。また、プリント配線板1には、複数の凹部2が所望の位置に設けられていてもよい。 The bottom surface of the recess 2 is formed by an exposed portion of the surface of the first conductor layer 11 opposite to the first insulating layer 10. An electronic component such as a semiconductor device mounted on the printed wiring board 1 is mounted inside the recess 2 by being bonded to the first conductor layer 11 exposed at the bottom of the recess 2 with a conductive adhesive or the like. .. A plurality of electronic components may be mounted inside the recess 2. Any number of electronic components can be mounted. Moreover, the printed wiring board 1 may be provided with a plurality of recesses 2 at desired positions.

本実施形態において、凹部2の底面は平坦性に優れた、かつ、清浄な表面をもつ金属層で構成されている。プリント配線板1の使用時に、凹部2の内部に電子部品が、安定して信頼性高く搭載され得る。後述する実施形態のプリント配線板1の製造方法では、このような底面をもつことを特徴とする凹部2をプリント配線板内の任意の位置に形成する方法が説明される。 In the present embodiment, the bottom surface of the recess 2 is formed of a metal layer having excellent flatness and a clean surface. When the printed wiring board 1 is used, electronic components can be stably and reliably mounted inside the recess 2. In a method for manufacturing a printed wiring board 1 according to an embodiment to be described later, a method for forming the recess 2 having such a bottom surface at an arbitrary position in the printed wiring board will be described.

第1絶縁層10および絶縁層10aと第1導体層11および導体層11aとは、いわゆるビルドアップ層3を構成している。図1に示される例では、ビルドアップ層3は、6つの導体層(第1導体層11および導体層11a)と、各導体層間に介在する絶縁層(第1絶縁層10および絶縁層10a)との積層体によって構成されている。導体層(第1導体層11および導体層11a)のそれぞれは、所望の導体パッドおよび/または配線パターンを有するように適宜パターニングされている。そして、各絶縁層(第1絶縁層10および絶縁層10a)は、それぞれの絶縁層における上下両側の導体層同士を接続する複数のビア導体12を含んでいる。 The first insulating layer 10 and the insulating layer 10a and the first conductor layer 11 and the conductor layer 11a constitute a so-called build-up layer 3. In the example shown in FIG. 1, the buildup layer 3 includes six conductor layers (first conductor layer 11 and conductor layer 11a) and insulating layers (first insulating layer 10 and insulating layer 10a) interposed between the conductor layers. And a laminate. Each of the conductor layers (first conductor layer 11 and conductor layer 11a) is appropriately patterned so as to have a desired conductor pad and/or wiring pattern. Each insulating layer (first insulating layer 10 and insulating layer 10a) includes a plurality of via conductors 12 that connect the upper and lower conductor layers of each insulating layer.

図1に示される例では、プリント配線板1はビルドアップ層3の最外層の絶縁層10aおよび導体層11a上にソルダーレジスト層5を備えている。ソルダーレジスト層5は、ビルドアップ層3の最外層の導体層11aが有する導体パッドを露出させる開口5cを備えている。 In the example shown in FIG. 1, the printed wiring board 1 includes a solder resist layer 5 on the outermost insulating layer 10a and the conductor layer 11a of the buildup layer 3. The solder resist layer 5 has an opening 5c that exposes a conductor pad of the outermost conductor layer 11a of the buildup layer 3.

各導体層(第1導体層11および各導体層11a)ならびに各ビア導体12は、好ましくは金属製の導電体、例えば、銅箔などの金属箔、および/または、銅の電解もしくは無電解めっき膜によって構成される。図示されていないが、例えば、図1のプリント配線板1のビルドアップ層3の第1導体層11および各導体層11aは、それぞれ、無電解めっき膜および電解めっき膜を含む2層構造で形成され得る。 Each conductor layer (first conductor layer 11 and each conductor layer 11a) and each via conductor 12 is preferably a metal conductor, for example, a metal foil such as a copper foil, and/or electrolytic or electroless plating of copper. Composed of a membrane. Although not shown, for example, the first conductor layer 11 and each conductor layer 11a of the buildup layer 3 of the printed wiring board 1 of FIG. 1 are formed in a two-layer structure including an electroless plating film and an electrolytic plating film, respectively. Can be done.

第1絶縁層10および絶縁層10aは、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)またはフェノール樹脂などの有機樹脂材料によって形成される。有機樹脂材料は、補強材などを含まないエポキシ樹脂などでもよいが、ガラス繊維のような補強材にエポキシまたは他の樹脂組成物を含浸させた材料であってもよい。エポキシなどの樹脂組成物には、シリカなどの無機フィラーが含有されていてもよい。また、実装時に凹部2内に載置される電子部品は、特に限定されない。マイコン、ゲートアレイおよびメモリなどの半導体集積回路装置が主に例示される。 The first insulating layer 10 and the insulating layer 10a are formed of an organic resin material such as an epoxy resin, a bismaleimide triazine resin (BT resin), or a phenol resin. The organic resin material may be an epoxy resin or the like containing no reinforcing material, or may be a material obtained by impregnating a reinforcing material such as glass fiber with epoxy or another resin composition. The resin composition such as epoxy may contain an inorganic filler such as silica. Further, the electronic component placed in the recess 2 at the time of mounting is not particularly limited. Semiconductor integrated circuit devices such as a microcomputer, a gate array, and a memory are mainly exemplified.

凹部2は上述のように、ビルドアップ層3内の少なくとも一組の絶縁層10aおよび導体層11aを貫通して形成されている。図1の例では、凹部2は5組の絶縁層10aおよび導体層11aを貫通している。凹部2の底面を構成する第1導体層11の導体パターンの平面視における大きさは、凹部2の開口面積よりも大きく、この導体パターンの平面視における外縁は、凹部2の内壁よりも凹部2の外周側に位置している。また、凹部2の内壁は、凹部2の底面付近において凹部2の外側に向って凹む窪みを有している。 As described above, the recess 2 is formed so as to penetrate at least one set of the insulating layer 10a and the conductor layer 11a in the buildup layer 3. In the example of FIG. 1, the recess 2 penetrates five sets of the insulating layer 10a and the conductor layer 11a. The size of the conductor pattern of the first conductor layer 11 forming the bottom surface of the recess 2 in plan view is larger than the opening area of the recess 2, and the outer edge of this conductor pattern in plan view is larger than the inner wall of the recess 2 It is located on the outer peripheral side of. Further, the inner wall of the recess 2 has a recess that is recessed toward the outside of the recess 2 near the bottom surface of the recess 2.

凹部2の大きさは、搭載される電子部品のサイズに合わせて設計され得る。例えば凹部2の深さD、すなわち、ビルドアップ層3の最外層(図1の例では、ソルダーレジスト層5)の表面と第1導体層11の凹部2内への露出面との、ビルドアップ層3の積層方向における高さの差は、図1の例に限定される訳ではない。凹部2の深さDは、内部に載置される電子部品の高さにあわせて貫通させる絶縁層10aおよび導体層11aの組数を適宜選択することによって、簡便に調整され得る。 The size of the recess 2 can be designed according to the size of the electronic component to be mounted. For example, the depth D of the recess 2, that is, the buildup of the surface of the outermost layer of the buildup layer 3 (the solder resist layer 5 in the example of FIG. 1) and the exposed surface of the first conductor layer 11 in the recess 2 The difference in height of the layers 3 in the stacking direction is not limited to the example of FIG. The depth D of the recess 2 can be easily adjusted by appropriately selecting the number of sets of the insulating layer 10a and the conductor layer 11a to be penetrated according to the height of the electronic component placed inside.

このような凹部2をプリント配線板1に形成することを含む、実施形態(第1実施形態)のプリント配線板の製造方法の一例が、図1に示されるプリント配線板1を例に、図2A〜2Hを参照して具体的に説明される。なお、添付の図面においてプリント配線板の各構成要素のサイズや形状の正確な比率を示すことは意図されていない。 An example of the method for manufacturing the printed wiring board of the embodiment (first embodiment) including forming such recesses 2 in the printed wiring board 1 will be described with reference to the printed wiring board 1 shown in FIG. 2A to 2H will be specifically described. It should be noted that the attached drawings are not intended to show the exact ratios of the sizes and shapes of the respective components of the printed wiring board.

まず、例えばコア基板などの一面上にビルドアップ層3が形成される。コア基板としては、例えばコア部となる絶縁層を含む両面銅張積層板が使用され得る。そして、両面銅張積層板にサブトラクティブ法を用いて導体層が形成されたものなどが使用され得る。しかし、両面銅張積層板を用いずに、絶縁層の一面上にアディティブ法によって、導体層が形成されていてもよい。次いで、コア部となる絶縁層上および導体層上に、ビルドアップ層3の絶縁層と導体層とが交互に積層される。 First, the buildup layer 3 is formed on one surface of, for example, a core substrate. As the core substrate, for example, a double-sided copper-clad laminate including an insulating layer serving as a core portion can be used. Then, a double-sided copper-clad laminate having a conductor layer formed by a subtractive method may be used. However, the conductor layer may be formed on one surface of the insulating layer by an additive method without using the double-sided copper-clad laminate. Next, the insulating layers and the conductor layers of the buildup layer 3 are alternately laminated on the insulating layer and the conductor layer which will be the core portion.

図2Aは、ビルドアップ層3を形成する絶縁層および導体層のうち、所定の数の絶縁層と導体層とが交互に積層された後、凹部2の底面となる第1導体層11が形成される工程を示している。第1導体層11はビルドアップ層3の任意の位置に形成することができる。したがって、所望される凹部2の深さDに合わせて、第1導体層11を形成する位置は適宜選択される。 FIG. 2A shows that, after a predetermined number of insulating layers and conductive layers among the insulating layers and the conductive layers forming the build-up layer 3 are alternately laminated, the first conductive layer 11 serving as the bottom surface of the recess 2 is formed. The process shown is shown. The first conductor layer 11 can be formed at any position on the buildup layer 3. Therefore, the position where the first conductor layer 11 is formed is appropriately selected according to the desired depth D of the recess 2.

まず、図2Aに示されるように、第1導体層11よりコア基板側に一層内側である導体層11cを被覆する第1絶縁層10がフィルム状のエポキシ樹脂等を熱圧着することにより形成される。次いで、ビア導体12の形成場所に第1絶縁層10を貫通する貫通孔101が例えば炭酸ガスレーザー光を所定の位置に照射することで形成される。そして、例えばセミアディティブ法を用いて、例えば銅の無電解めっき膜(図示せず)および銅の電解めっき膜(図示せず)を含み、所望の導体パターンを有する第1導体層11が形成される。同時に、銅の無電解めっき膜(図示せず)および電解めっき膜(図示せず)を含むビア導体12が形成される。 First, as shown in FIG. 2A, the first insulating layer 10 that covers the conductor layer 11c, which is one layer inside from the first conductor layer 11 on the core substrate side, is formed by thermocompression-bonding a film-shaped epoxy resin or the like. It Next, a through hole 101 that penetrates the first insulating layer 10 is formed at the formation location of the via conductor 12 by irradiating a predetermined position with, for example, carbon dioxide laser light. Then, the first conductor layer 11 having a desired conductor pattern is formed by using, for example, a semi-additive method, which includes, for example, an electroless plating film of copper (not shown) and an electrolytic plating film of copper (not shown). It At the same time, the via conductor 12 including an electroless plating film (not shown) of copper and an electrolytic plating film (not shown) is formed.

第1導体層11は、所望の導体パターンを有するように形成される。特に図1に例示されるプリント配線板1が製造される場合は、図2Aに示されるように、第1導体層11は、導体パターンの一部として、凹部2が形成される所定の領域に、第1金属保護層21である第1パターン11pを含むように形成される。この第1金属保護層21の第1絶縁層10と反対側の表面が、図1に示されるように、凹部2の底面を形成する。 The first conductor layer 11 is formed to have a desired conductor pattern. Particularly when the printed wiring board 1 illustrated in FIG. 1 is manufactured, as shown in FIG. 2A, the first conductor layer 11 is formed in a predetermined region where the recess 2 is formed as a part of the conductor pattern. , The first pattern 11p, which is the first metal protective layer 21, is formed. The surface of the first metal protective layer 21 opposite to the first insulating layer 10 forms the bottom surface of the recess 2 as shown in FIG.

図2Bに示されるように、続いて、第1金属保護層21の上に平面視で重なるように第2金属保護層22が、例えばパターンめっき法により積層される。第1金属保護層21と第2金属保護層22とは、異なる材料で形成されることが好ましい。例えば第1金属保護層21は銅からなり、例えば第2金属保護層22はニッケルからなる。図2A〜2Hで示されているプリント配線板1の製造方法の実施形態では、第1金属保護層21と第2金属保護層22とで金属保護層20が形成されている。なお、第1金属保護層21上に2以上の金属保護層が形成されて金属保護層20が形成されていてもよい。すなわち、図2Bにおいて二点鎖線で示されるように、第2金属保護層22上にさらに平面視で重なるように第3金属保護層23が形成され、第1〜第3の金属保護層21〜23で金属保護層20が構成されていてもよい。この場合、第3金属層23は、第2金属保護層22の材料とは異なる材料、例えば銅で形成される。 As shown in FIG. 2B, subsequently, the second metal protective layer 22 is laminated on the first metal protective layer 21 so as to overlap with the first metal protective layer 21 in a plan view, for example, by a pattern plating method. The first metal protective layer 21 and the second metal protective layer 22 are preferably made of different materials. For example, the first metal protective layer 21 is made of copper, and the second metal protective layer 22 is made of nickel, for example. In the embodiment of the method for manufacturing the printed wiring board 1 shown in FIGS. 2A to 2H, the metal protective layer 20 is formed by the first metal protective layer 21 and the second metal protective layer 22. The metal protective layer 20 may be formed by forming two or more metal protective layers on the first metal protective layer 21. That is, as shown by the chain double-dashed line in FIG. 2B, the third metal protective layer 23 is formed on the second metal protective layer 22 so as to further overlap in a plan view, and the first to third metal protective layers 21 to 21. The metal protective layer 20 may be composed of 23. In this case, the third metal layer 23 is formed of a material different from the material of the second metal protective layer 22, for example, copper.

次いで、図2Cに示されるように、第1絶縁層10、第1導体層11および金属保護層20の上に、例えばフィルム状のエポキシ樹脂またはプリプレグを積層することによって絶縁層10aが形成される。 Next, as shown in FIG. 2C, the insulating layer 10a is formed by laminating, for example, a film-shaped epoxy resin or prepreg on the first insulating layer 10, the first conductor layer 11 and the metal protective layer 20. ..

続いて、図2Dに示されるように、絶縁層10aに、ビア導体12(図1参照)用の貫通孔101がレーザー加工またはドリル加工などによって形成される。 Subsequently, as shown in FIG. 2D, a through hole 101 for the via conductor 12 (see FIG. 1) is formed in the insulating layer 10a by laser processing or drill processing.

そして図2Eに示されるように、例えばセミアディティブ法を用いて、所望の導体パターンを有する導体層11aおよびビア導体12が、それぞれ形成される。同様の工程を所望の回数(図2Eの例では4回)繰り返すことによって、ビルドアップ層3が完成される。なお、図2Eの例では形成されていないが、凹部2の形成領域内の各導体層11aに、ダミーパターンが設けられていてもよい。 Then, as shown in FIG. 2E, the conductor layer 11a and the via conductor 12 having a desired conductor pattern are respectively formed by using, for example, a semi-additive method. The build-up layer 3 is completed by repeating the same process a desired number of times (four times in the example of FIG. 2E). Although not formed in the example of FIG. 2E, a dummy pattern may be provided in each conductor layer 11a in the formation region of the recess 2.

図1に例示のプリント配線板1の製造では、図2Fに示されるように、ビルドアップ層3上にソルダーレジスト層5が形成される。ソルダーレジスト層5は、例えば、感光性のエポキシ樹脂またはポリイミド樹脂などを用いて形成される。ソルダーレジスト層5には、露光および現像によって開口5cが形成される。 In the manufacture of the printed wiring board 1 illustrated in FIG. 1, the solder resist layer 5 is formed on the buildup layer 3 as shown in FIG. 2F. The solder resist layer 5 is formed using, for example, a photosensitive epoxy resin or polyimide resin. An opening 5c is formed in the solder resist layer 5 by exposure and development.

その後、図2Gに示されるように、ビルドアップ層3の一部に凹部2が形成される。凹部2の形成は、ビルドアップ層3の所定の領域をソルダーレジスト5側からのドリル加工等の機械加工で掘削することによって行われ得る。凹部2が形成される領域に対応する、ビルドアップ層3内の絶縁層10aおよび導体層11aならびにソルダーレジスト層5の一部が除去される。除去は、金属保護層20の第1絶縁層10と反対側の表面(図2Gの例では、第2金属保護層22の第1金属保護層21と反対側の表面)の全面が露出するように掘削することにより行われる。金属保護層20が底部に露出する凹部2が形成される。 After that, as shown in FIG. 2G, the recess 2 is formed in a part of the buildup layer 3. The recess 2 can be formed by excavating a predetermined region of the buildup layer 3 by mechanical processing such as drilling from the solder resist 5 side. Part of the insulating layer 10a, the conductor layer 11a, and the solder resist layer 5 in the buildup layer 3 corresponding to the region where the recess 2 is formed are removed. The removal is performed so that the entire surface of the metal protection layer 20 opposite to the first insulating layer 10 (in the example of FIG. 2G, the surface of the second metal protection layer 22 opposite to the first metal protection layer 21) is exposed. It is done by excavating. The concave portion 2 is formed so that the metal protective layer 20 is exposed at the bottom.

次いで、図2Hに示されるように、金属保護層20の凹部2の底部に露出している部分である第2金属保護層22が、エッチング液を用いたエッチングによって除去され、第1金属保護層21が凹部2の底部に露出する。エッチング液としては、例えば、第2金属保護層22に対するエッチング速度が、第1金属保護層21に対するエッチング速度よりも速いエッチング液が用いられる。これにより、第2金属保護層22のみを除去することができる。この結果、凹部2の底部に第1金属保護層21が露出する。 Next, as shown in FIG. 2H, the second metal protective layer 22 which is the portion exposed at the bottom of the recess 2 of the metal protective layer 20 is removed by etching using an etching solution, and the first metal protective layer is removed. 21 is exposed at the bottom of the recess 2. As the etching liquid, for example, an etching liquid having an etching rate with respect to the second metal protective layer 22 higher than that with respect to the first metal protective layer 21 is used. Thereby, only the second metal protective layer 22 can be removed. As a result, the first metal protective layer 21 is exposed at the bottom of the recess 2.

上述のように、掘削をドリル加工により行って凹部2が形成される場合、掘削後に凹部2の底部に露出する金属保護層20の表面は、ドリルによる切削痕により粗面にされている。また、露出した金属保護層20の表面上には、ドリル加工で生じた残渣等が残ってしまう場合があり、このような場合には、残渣を凹部2内から除去する必要がある。上述の図2A〜2Hに例示された製造方法によれば、金属保護層20のドリル加工による切削痕が形成されている部分は、第2金属保護層22内に含まれており、この部分は、第2金属保護層22がエッチングにより除去されることによって除去されることになる。エッチングにより、第2金属保護層22と第1金属保護層21との界面が露出する。すなわち、凹部2の底面として清浄かつ平坦な第1金属保護層21の表面が露出することになる。エッチングの際には、ドリル加工等によって発生した残渣も併せて除去されるので、凹部2の底面の平坦性はより向上される。凹部2の内部に搭載される電子部品は安定して信頼性高く搭載され得る。 As described above, when excavation is performed by drilling to form the recessed portion 2, the surface of the metal protective layer 20 exposed at the bottom of the recessed portion 2 after excavation is roughened by cutting marks by the drill. In addition, a residue or the like generated by drilling may remain on the exposed surface of the metal protective layer 20, and in such a case, the residue needs to be removed from the recess 2. According to the manufacturing method illustrated in FIGS. 2A to 2H described above, the portion of the metal protective layer 20 in which the cutting traces formed by the drilling are formed is included in the second metal protective layer 22, and this portion is , The second metal protective layer 22 is removed by etching. The etching exposes the interface between the second metal protective layer 22 and the first metal protective layer 21. That is, the clean and flat surface of the first metal protective layer 21 is exposed as the bottom surface of the recess 2. At the time of etching, the residue generated by drilling or the like is also removed, so that the flatness of the bottom surface of the recess 2 is further improved. The electronic components mounted inside the recess 2 can be mounted stably and with high reliability.

金属保護層20が3以上の金属保護層から構成されている場合、例えば、第2金属保護層22の上に第3金属保護層23が形成されて、第1〜第3の金属保護層21、22、23で金属保護層20が形成されている場合、例えば、第3金属保護層23を銅で形成し、第2金属保護層22をニッケルで形成し、第1金属保護層21を第1導体層11の一部として銅で形成することができる。このような場合、まず、銅に対するエッチング速度がニッケルに対するエッチング速度と比較して速い、例えば硫酸と過酸化水素を混合した酸性のエッチング液により、第3金属保護層23がエッチングされる。その結果、第2金属保護層22が露出される。続いて、ニッケルに対するエッチング速度が銅に対するエッチング速度と比較して速い、例えば硝酸および硫酸を主成分とした水溶液からなるエッチング液を使用して、第2金属保護層22がエッチングされる。第3金属保護層23がレーザー光のストッパーとして用いられるが、第3金属保護層23は銅で形成されているため、ストッパーとして良好に機能すると考えられる。また、第1および第3の金属保護層21、23と比べて、第2金属保護層22に対して強力なエッチング液が使用できるため、第2金属保護層22のエッチング後に露出する第1金属保護層21表面がより清浄な表面となり得る。 When the metal protective layer 20 is composed of three or more metal protective layers, for example, the third metal protective layer 23 is formed on the second metal protective layer 22, and the first to third metal protective layers 21 are formed. , 22, 23 when the metal protective layer 20 is formed, for example, the third metal protective layer 23 is formed of copper, the second metal protective layer 22 is formed of nickel, and the first metal protective layer 21 is formed of the first metal protective layer 21. It can be formed of copper as a part of the one conductor layer 11. In such a case, first, the third metal protective layer 23 is etched by an acidic etching solution in which the etching rate for copper is higher than the etching rate for nickel, for example, a mixture of sulfuric acid and hydrogen peroxide. As a result, the second metal protective layer 22 is exposed. Then, the second metal protective layer 22 is etched using an etching solution having a higher etching rate for nickel than that for copper, for example, an aqueous solution containing nitric acid and sulfuric acid as main components. The third metal protective layer 23 is used as a stopper for laser light, but since the third metal protective layer 23 is made of copper, it is considered that it functions well as a stopper. In addition, since a stronger etchant can be used for the second metal protective layer 22 than the first and third metal protective layers 21 and 23, the first metal exposed after the etching of the second metal protective layer 22 is performed. The surface of the protective layer 21 can be a cleaner surface.

図2A〜2Hに例示された製造方法によれば、ビルドアップ層3の任意の位置に、底面の平坦性に優れた凹部2を形成することができる。しかしながら、例えば、金属保護層20がその上に設けられる第1絶縁層10は、コア基板の絶縁層であってもよい。この場合、凹部2をコア基板上に設けることができる。 According to the manufacturing method illustrated in FIGS. 2A to 2H, it is possible to form the recess 2 having excellent flatness of the bottom surface at an arbitrary position of the buildup layer 3. However, for example, the first insulating layer 10 on which the metal protective layer 20 is provided may be the insulating layer of the core substrate. In this case, the recess 2 can be provided on the core substrate.

図3A〜3Gを参照して、凹部2をコア基板上に設ける実施形態(第2実施形態)が、以下に説明される。まず、図3Aに示されるように、コア部となる絶縁層として絶縁層30aを有する両面銅張積層板が用意される。両面銅張積層板は、絶縁層30aの第1面30Fに第1導体層11となる銅箔301を備えると共に、絶縁層30aの第2面30Sに第2導体層32となる銅箔302を備えている。 An embodiment (second embodiment) in which the concave portion 2 is provided on the core substrate will be described below with reference to FIGS. First, as shown in FIG. 3A, a double-sided copper-clad laminate having an insulating layer 30a as an insulating layer serving as a core is prepared. The double-sided copper-clad laminate has a copper foil 301 serving as the first conductor layer 11 on the first surface 30F of the insulating layer 30a and a copper foil 302 serving as the second conductor layer 32 on the second surface 30S of the insulating layer 30a. I have it.

図3Bに示されるように、絶縁層30aへのドリル加工またはレーザー加工などによって、スルーホール導体35の形成位置に貫通孔が形成される。そして、例えばサブトラクティブ法を用いて、例えば銅箔(図示せず)、銅の無電解めっき膜(図示せず)および銅の電解めっき膜(図示せず)を含み、所望の導体パターンを有する第1導体層11および第2導体層32が形成される。同時に、銅の無電解めっき膜および電解めっき膜を含むスルーホール導体35が形成される。なお、第1および第2の導体層11、32ならびにスルーホール導体35の形成には、アディティブ法が用いられてもよい。 As shown in FIG. 3B, a through hole is formed at the position where the through-hole conductor 35 is formed by drilling or laser processing the insulating layer 30a. Then, using a subtractive method, for example, a copper foil (not shown), a copper electroless plating film (not shown), and a copper electrolytic plating film (not shown) are included and have a desired conductor pattern. The first conductor layer 11 and the second conductor layer 32 are formed. At the same time, a through-hole conductor 35 including a copper electroless plating film and an electrolytic plating film is formed. An additive method may be used to form the first and second conductor layers 11 and 32 and the through-hole conductor 35.

第1および第2の導体層11、32は、所望の導体パターンを有するように形成される。図2A〜2Hに例示された製造方法と同様に、第1導体層11は、導体パターンの一部として、凹部2が形成される所定の領域に、第1金属保護層21である第1パターン11pを含むように形成される。 The first and second conductor layers 11 and 32 are formed so as to have a desired conductor pattern. Similar to the manufacturing method illustrated in FIGS. 2A to 2H, the first conductor layer 11 is a first pattern that is the first metal protective layer 21 in a predetermined region where the recess 2 is formed as a part of the conductor pattern. 11p is formed.

続いて、図3Cに示されるように、例えば図2Bに示される工程と同様の方法で、第1金属保護層21の上に平面視で重なるように第2金属保護層22が積層されて、金属保護層20が形成される。 Subsequently, as shown in FIG. 3C, the second metal protective layer 22 is laminated on the first metal protective layer 21 so as to overlap with the first metal protective layer 21 in a plan view, for example, by the same method as the step shown in FIG. 2B. The metal protective layer 20 is formed.

次いで、図3Dおよび図3Eに示されるように、例えば図2C〜2Eに示される工程と同様の方法で、絶縁層30aの第1面30F、第1導体層11および金属保護層20の上にそれぞれ複数の絶縁層10aおよび導体層11aを交互に積層することによって、ビルドアップ層3が形成される。さらに、ビルドアップ層3の上にソルダーレジスト層5が形成される。好ましくはビルドアップ層3の形成と同時に、絶縁層30aの第2面30Sおよび第2導体層32の上に、それぞれ複数の絶縁層10aおよび導体層11aが積層されてビルドアップ層33が形成される。 Then, as shown in FIGS. 3D and 3E, for example, in the same manner as the steps shown in FIGS. 2C to 2E, the first surface 30F of the insulating layer 30a, the first conductor layer 11, and the metal protective layer 20 are formed. The buildup layer 3 is formed by alternately stacking a plurality of insulating layers 10a and conductor layers 11a. Further, the solder resist layer 5 is formed on the buildup layer 3. Preferably, at the same time when the buildup layer 3 is formed, a plurality of insulation layers 10a and conductor layers 11a are laminated on the second surface 30S of the insulation layer 30a and the second conductor layer 32 to form the buildup layer 33. It

その後、図3Fに示されるように、例えば図2F〜2Hに示される工程と同様の方法で、ビルドアップ層3内に凹部2が形成される。金属保護層20の第1絶縁層10と反対側の表面が露出するまで、図3Fに示されるソルダーレジスト5側からビルドアップ層3が掘削され、凹部2が形成される領域のビルドアップ層3が除去される。 After that, as shown in FIG. 3F, the recess 2 is formed in the build-up layer 3 by a method similar to the steps shown in FIGS. 2F to 2H, for example. The buildup layer 3 is excavated from the solder resist 5 side shown in FIG. 3F until the surface of the metal protective layer 20 opposite to the first insulating layer 10 is exposed, and the buildup layer 3 in the region where the recess 2 is formed. Are removed.

その後、図3Gに示されるように、凹部2の底部に露出した第2金属保護層22が、エッチング液を用いたエッチングによって除去される。清浄かつ平坦な第1金属保護層21の表面が露出する。本実施形態のプリント配線板1aでは、コア基板30上の第1導体層11が第1金属保護層21を構成しており、凹部2の底面に露出している。プリント配線板1aは、凹部2内に搭載される電子部品から発生した熱を、コア基板30の第1導体層11およびスルーホール導体35を利用してビルドアップ層33を通じて、コア基板30の凹部2が形成されている側と反対側へと、効率よく放熱させることができる。 Then, as shown in FIG. 3G, the second metal protective layer 22 exposed at the bottom of the recess 2 is removed by etching using an etchant. The clean and flat surface of the first metal protective layer 21 is exposed. In the printed wiring board 1 a of the present embodiment, the first conductor layer 11 on the core substrate 30 constitutes the first metal protective layer 21 and is exposed on the bottom surface of the recess 2. In the printed wiring board 1a, heat generated from the electronic component mounted in the recess 2 is passed through the buildup layer 33 using the first conductor layer 11 of the core substrate 30 and the through-hole conductor 35, and the recess of the core substrate 30 is formed. Heat can be efficiently radiated to the side opposite to the side where 2 is formed.

図4A〜4Eを参照して、コア基板30を貫通するように凹部2が形成される参考例が説明される。本参考例では、金属保護層20は、コア基板30の下側、すなわちコア基板30において凹部2が形成される側(第1面30F)とは反対側の面である第2面30S上に設けられる。図4A〜4Eの例では、金属保護層20は第1〜第3の金属保護層21〜23で構成される。 A reference example in which the recess 2 is formed so as to penetrate the core substrate 30 will be described with reference to FIGS. In this reference example, the metal protective layer 20 is provided on the lower surface of the core substrate 30, that is, on the second surface 30S that is the surface opposite to the side (first surface 30F) where the recess 2 is formed in the core substrate 30. It is provided. In the example of FIGS. 4A to 4E, the metal protective layer 20 is composed of the first to third metal protective layers 21 to 23.

図4Aに示されるように、まず、コア基板30の絶縁層30aの第2面30Sに、金属保護層20を構成する第1〜第3の金属保護層21〜23のうち、第3金属保護層23が、絶縁層30aと接するように凹部2が形成される所定の領域に形成される。 As shown in FIG. 4A, first, on the second surface 30S of the insulating layer 30a of the core substrate 30, among the first to third metal protective layers 21 to 23 forming the metal protective layer 20, the third metal protective layer is formed. The layer 23 is formed in a predetermined region where the recess 2 is formed so as to contact the insulating layer 30a.

次いで、図4Bに示されるように、第3金属保護層23の上に平面視で重なるように第2金属保護層22が積層され、さらに第2金属保護層22の上に平面視で重なるように第1金属保護層21が積層される。第2および第1の金属保護層22、21は、例えばパターンめっき法により積層される。その結果、3層構造の金属保護層20が形成される。第3金属保護層23および第1金属保護層21は、例えば銅で形成され、第2金属保護層22は、例えばニッケルで形成される。 Next, as shown in FIG. 4B, the second metal protective layer 22 is laminated on the third metal protective layer 23 so as to be overlapped in a plan view, and further, the second metal protective layer 22 is further overlapped on the second metal protective layer 22 in a plan view. The first metal protection layer 21 is laminated on the. The second and first metal protective layers 22 and 21 are laminated by, for example, a pattern plating method. As a result, the metal protective layer 20 having a three-layer structure is formed. The third metal protective layer 23 and the first metal protective layer 21 are made of, for example, copper, and the second metal protective layer 22 is made of, for example, nickel.

その後、図4Cに示されるように、絶縁層30aの第1面30F上、ならびに、第2面30Sおよび金属保護層20上に、それぞれ、任意の方法で、少なくとも一組の絶縁層10aおよび導体層11aを含むビルドアップ層3および33が形成される。さらにソルダーレジスト層5が形成される。 Thereafter, as shown in FIG. 4C, at least one set of insulating layer 10a and conductor is provided on the first surface 30F of the insulating layer 30a, and on the second surface 30S and the metal protective layer 20, respectively, by an arbitrary method. Build-up layers 3 and 33 including layer 11a are formed. Further, the solder resist layer 5 is formed.

その後、図4Dに示されるように、例えばドリル加工によるビルドアップ層3の掘削によって凹部2が形成される。本参考例においては、凹部2を形成するための掘削は、コア基板30の金属保護層20が設けられている側と反対側に形成されているビルドアップ層3の表面から(図4Dに示されている例では、ビルドアップ層3の表面に設けられているソルダーレジスト層5の側から)、コア基板30を貫通するように行われる。
掘削後、図4Dに示されるように、凹部2の底面には、第3金属保護層23の表面が露出している。
Then, as shown in FIG. 4D, the recess 2 is formed by excavating the buildup layer 3 by, for example, drilling. In the present reference example, the excavation for forming the recess 2 is performed from the surface of the buildup layer 3 formed on the side of the core substrate 30 opposite to the side on which the metal protective layer 20 is provided (see FIG. 4D). In this example, it is performed so as to penetrate the core substrate 30) (from the side of the solder resist layer 5 provided on the surface of the build-up layer 3).
After excavation, as shown in FIG. 4D, the surface of the third metal protective layer 23 is exposed at the bottom surface of the recess 2.

図4Eに示されるように、第3金属保護層23がエッチングによって除去され、さらに第2金属保護層22がエッチングによって除去される。第3および第2の金属保護層23、22のエッチングによる除去により、凹部2の底面は清浄かつ平坦な第1金属保護層21の表面が露出する。本参考例においては、凹部2がコア基板30を貫通して形成されるため、より深さの深い凹部2をプリント配線板内に簡便に形成することができる。 As shown in FIG. 4E, the third metal protective layer 23 is removed by etching, and the second metal protective layer 22 is further removed by etching. By removing the third and second metal protective layers 23 and 22 by etching, the bottom surface of the concave portion 2 exposes a clean and flat surface of the first metal protective layer 21. In the present reference example, since the recess 2 is formed so as to penetrate the core substrate 30, the recess 2 having a deeper depth can be easily formed in the printed wiring board.

図5A〜5Fを参照して、凹部2がレーザー加工によって形成される実施形態(第3実施形態)が説明される。本実施形態のように、凹部2の形成のためのビルドアップ層3の除去は、ドリル加工でなくレーザー加工によって行われてもよい。 An embodiment (third embodiment) in which the recess 2 is formed by laser processing will be described with reference to FIGS. As in the present embodiment, the removal of the buildup layer 3 for forming the recess 2 may be performed by laser processing instead of drilling.

図5Aに示されるように、まず、図2Bと同様に、第1絶縁層10上に、第1金属保護層21となる第1パターン11pを含む第1導体層11が形成される。そして、第1金属保護層21上に第2金属保護層22が積層されて、第1金属保護層21および第2金属保護層2とからなる金属保護層20が形成される。 As shown in FIG. 5A, first, similarly to FIG. 2B, the first conductor layer 11 including the first pattern 11p serving as the first metal protective layer 21 is formed on the first insulating layer 10. Then, the second metal protective layer 22 is laminated on the first metal protective layer 21 to form the metal protective layer 20 including the first metal protective layer 21 and the second metal protective layer 2.

続いて、図5Bに示されるように、金属保護層20上の金属保護層20と平面視で重なる位置にすなわち凹部2の形成領域に、金属保護層20(図5Bの場合では、第2金属保護層22)と強固には接着せず剥離が容易であるがビルドアップ層3の絶縁層10aとは強固に接着する剥離膜25が設けられる。 Subsequently, as shown in FIG. 5B, the metal protective layer 20 (in the case of FIG. 5B, the second metal is formed) at a position overlapping with the metal protective layer 20 on the metal protective layer 20 in a plan view, that is, in the formation region of the recess 2. A peeling film 25 is provided that does not adhere firmly to the protective layer 22) and is easily peeled off, but firmly adheres to the insulating layer 10a of the buildup layer 3.

次いで、図5Cに示されるように、第1絶縁層10、第1導体層11および剥離膜25上に、任意の方法でビルドアップ層3が形成される。 Next, as shown in FIG. 5C, the buildup layer 3 is formed on the first insulating layer 10, the first conductor layer 11 and the peeling film 25 by an arbitrary method.

さらに、図5Dに示されるように、凹部2が形成される領域の周縁全周に、炭酸ガスレーザーまたはYAGレーザー等のレーザー光の照射によって、金属保護層20(図5Dの場合では、第2金属保護層22)を底部とする枠状の溝が形成される。第2金属保護層22はこの際、レーザー光のストッパーとして機能し得る。 Further, as shown in FIG. 5D, the metal protective layer 20 (in the case of FIG. 5D, the second protective layer 20 is formed by irradiating a laser beam such as a carbon dioxide gas laser or a YAG laser to the entire periphery of the region where the recess 2 is formed. A frame-shaped groove having the bottom of the metal protective layer 22) is formed. At this time, the second metal protective layer 22 can function as a stopper for laser light.

図5Eに示されるように、ビルドアップ層3のうち溝で囲まれている領域が、例えば治工具などに固定されてこの治工具などを引き上げることにより除去される。第2金属保護層22と剥離膜25との接着はビルドアップ層3の絶縁層10aと剥離膜25との接着と比較して強固でないため、第2金属保護層22と剥離膜25とは比較的容易に剥離され得る。ビルドアップ層3のうち溝で囲まれている領域が剥離膜25と共に除去される。これにより第2金属保護層22の表面が露出される。 As shown in FIG. 5E, a region of the buildup layer 3 surrounded by the groove is fixed to, for example, a jig and removed by pulling the jig and the like. Since the adhesion between the second metal protective layer 22 and the release film 25 is not as strong as the adhesion between the insulating layer 10a of the buildup layer 3 and the release film 25, the second metal protection layer 22 and the release film 25 are compared. Can be easily peeled off. A region of the buildup layer 3 surrounded by the groove is removed together with the peeling film 25. As a result, the surface of the second metal protective layer 22 is exposed.

その後、図5Fに示されるように、ビルドアップ層3における凹部2の形成領域がドリル加工によって除去された場合と同様に、第2金属保護層22がエッチングにより除去される。その結果、図5Fに示されるプリント配線板1cが完成される。本実施形態では、剥離膜25が直接貼り付けられていた第2金属保護層22はエッチングによって除去される。このため、凹部2の形成時に剥離膜25が剥離される際に、たとえ第2金属保護層22上に剥離膜25の残渣が残っていた場合でも、第2金属保護層22がエッチングによって除去される際に、剥離膜25の残渣も第2金属保護層22とともに除去されると考えられる。清浄な金属保護層20(図5Fの場合では、第1金属保護層21)の表面が凹部2の底面に露出するため、電子部品が良好に搭載されると考えられる。 Then, as shown in FIG. 5F, the second metal protective layer 22 is removed by etching, as in the case where the formation region of the recess 2 in the buildup layer 3 is removed by drilling. As a result, the printed wiring board 1c shown in FIG. 5F is completed. In the present embodiment, the second metal protective layer 22 to which the peeling film 25 is directly attached is removed by etching. Therefore, when the peeling film 25 is peeled off when the recess 2 is formed, even if the residue of the peeling film 25 remains on the second metal protective layer 22, the second metal protective layer 22 is removed by etching. It is considered that the residue of the peeling film 25 is also removed together with the second metal protective layer 22 during the removal. Since the surface of the clean metal protective layer 20 (in the case of FIG. 5F, the first metal protective layer 21) is exposed at the bottom surface of the concave portion 2, it is considered that the electronic component can be mounted well.

各実施形態のプリント配線板は、各図面に例示される構造や、本明細書において例示された構造や材料を備えるものに限定されない。また、プリント配線板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序等は適宜変更されてよい。現に製造されるプリント配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。 The printed wiring board of each embodiment is not limited to the structure illustrated in each drawing or the structure or material illustrated in this specification. The method for manufacturing the printed wiring board is not limited to the method described with reference to the drawings, and the conditions, order, etc. may be changed as appropriate. Some steps may be omitted or another step may be added depending on the structure of the printed wiring board actually manufactured.

1、1a、1b、1c プリント配線板
2 凹部
3 ビルドアップ層
5 ソルダーレジスト層
10F 第1面
10S 第2面
10 第1絶縁層
10a 絶縁層
11 第1導体層
11a 導体層
12 ビア導体
20 金属保護層
21 第1金属保護層
22 第2金属保護層
23 第3金属保護層
25 剥離膜
30 コア基板
30a コア基板の絶縁層
32 第2導体層
35 スルーホール導体
1, 1a, 1b, 1c Printed wiring board 2 Recess 3 Buildup layer 5 Solder resist layer 10F First surface 10S Second surface 10 First insulating layer 10a Insulating layer 11 First conductor layer 11a Conductor layer 12 Via conductor 20 Metal protection Layer 21 First metal protective layer 22 Second metal protective layer 23 Third metal protective layer 25 Release film 30 Core substrate 30a Core substrate insulating layer 32 Second conductor layer 35 Through-hole conductor

Claims (5)

第1面を有する絶縁層を準備することと、
前記第1面上に金属保護層を形成することと、
前記金属保護層上に、導体層と絶縁層とが交互に積層されたビルドアップ層を形成することと、
前記ビルドアップ層の一部を除去することにより前記金属保護層を露出する凹部を形成することと、
前記凹部に露出された前記金属保護層の一部を除去することと、
を含む凹部を備えるプリント配線板の製造方法であって、
前記金属保護層を形成することは、第1金属保護層を形成することと、前記第1金属保護層上に平面視で重なるように前記第1金属保護層の材料とは異なる材料からなる第2金属保護層を形成することを含み、
前記金属保護層の一部を除去することは、前記第2金属保護層をエッチング液を用いて除去することによって前記第1金属保護層を露出させることとを含んでいる。
Providing an insulating layer having a first surface;
Forming a metal protective layer on the first surface;
On the metal protective layer, forming a buildup layer in which conductive layers and insulating layers are alternately laminated,
Forming a recess exposing the metal protective layer by removing a portion of the buildup layer;
Removing a portion of the metal protective layer exposed in the recess,
A method of manufacturing a printed wiring board having a recess including:
Forming the metal protective layer includes forming a first metal protective layer and forming a first metal protective layer from a material different from the material of the first metal protective layer so as to overlap the first metal protective layer in a plan view. Forming a two metal protective layer,
Removing a part of the metal protective layer includes exposing the first metal protective layer by removing the second metal protective layer with an etchant.
請求項1記載のプリント配線板の製造方法であって、
前記第1金属保護層を露出させることは、前記第2金属保護層に対するエッチング速度が前記第1金属保護層に対するエッチング速度よりも速いエッチング液を利用して前記第2金属保護層を除去することを含んでいる。
The method for manufacturing a printed wiring board according to claim 1, wherein
Exposing the first metal protective layer may include removing the second metal protective layer using an etchant having an etching rate with respect to the second metal protective layer higher than that with respect to the first metal protective layer. Is included.
請求項1記載のプリント配線板の製造方法であって、
前記金属保護層を形成することは、さらに、前記第2金属保護層上に平面視で重なるように前記第2金属保護層の材料とは異なる材料からなる第3金属保護層を形成することを含み、
前記金属保護層の一部を除去することは、さらに、前記第3金属保護層をエッチング液を用いて除去することによって前記第2金属保護層を露出させることを含んでいる。
The method for manufacturing a printed wiring board according to claim 1, wherein
Forming the metal protective layer may further include forming a third metal protective layer made of a material different from the material of the second metal protective layer so as to overlap the second metal protective layer in a plan view. Including,
Removing a portion of the metal protective layer further comprises exposing the second metal protective layer by removing the third metal protective layer with an etchant.
請求項3記載のプリント配線板の製造方法であって、
前記第2金属保護層を露出させることは、前記第3金属保護層に対するエッチング速度が前記第2金属保護層に対するエッチング速度よりも速いエッチング液を利用して前記第3金属保護層を除去することを含んでいる。
The method of manufacturing a printed wiring board according to claim 3,
Exposing the second metal protection layer may include removing the third metal protection layer using an etchant having an etching rate with respect to the third metal protection layer higher than that with respect to the second metal protection layer. Is included.
請求項1記載のプリント配線板の製造方法であって、
前記金属保護層を露出する凹部を形成することは、前記ビルドアップ層に対してレーザー加工またはドリル加工を行うことを含む。
The method for manufacturing a printed wiring board according to claim 1, wherein
Forming the recess that exposes the metal protective layer includes performing laser processing or drill processing on the buildup layer.
JP2018229427A 2018-12-06 2018-12-06 Printed wiring board and manufacturing method of the same Pending JP2020092210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018229427A JP2020092210A (en) 2018-12-06 2018-12-06 Printed wiring board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018229427A JP2020092210A (en) 2018-12-06 2018-12-06 Printed wiring board and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2020092210A true JP2020092210A (en) 2020-06-11

Family

ID=71013275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018229427A Pending JP2020092210A (en) 2018-12-06 2018-12-06 Printed wiring board and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2020092210A (en)

Similar Documents

Publication Publication Date Title
JP5826532B2 (en) Semiconductor device and manufacturing method thereof
JP5855905B2 (en) Multilayer wiring board and manufacturing method thereof
KR101015704B1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
JP6907442B2 (en) Printed circuit board and manufacturing method of printed circuit board
TWI481318B (en) Laminated multilayer printed wiring board and method of manufacturing the same
JP2007123902A (en) Method of manufacturing rigid flexible printed circuit board
JP2015095654A (en) Printed circuit board and method of manufacturing the same
JP2015195305A (en) Manufacturing method of printed wiring board with conductor post, and printed wiring board with conductor post
JP2014197596A (en) Multilayer wiring board and manufacturing method of the same
KR101874992B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing the same
JP5555368B1 (en) Wiring board manufacturing method
KR100861619B1 (en) Radiant heat printed circuit board and fabricating method of the same
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
TWI500366B (en) Multilayer printed wiring board and manufacturing method thereof
JP2015185828A (en) Electronic component built-in multilayer wiring board and method for manufacturing the same
KR100861620B1 (en) Fabricating method of printed circuit board
JP2019047063A (en) Printed circuit board and manufacturing method thereof
JP4319917B2 (en) Manufacturing method of component built-in wiring board
JP2019121766A (en) Printed wiring board and manufacturing method thereof
JP2014067975A (en) Method for manufacturing multilayer wiring board
JP2020092210A (en) Printed wiring board and manufacturing method of the same
JP2004087697A (en) Method for manufacturing wiring board
JP6725099B2 (en) Printed circuit board and manufacturing method thereof
JP2016096281A (en) Wiring board with cavity and method of manufacturing the same