JP2020092103A

JP2020092103A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2020092103A
Application number: JP2018226231A
Authority: JP
Inventors: 雅和濱田; Masakazu Hamada; 貴行中尾; Takayuki Nakao; 孝信梶原; Takanobu Kajiwara; 充紀藤田; Mitsunori Fujita; 亮佑竹下; Ryosuke Takeshita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-12-03
Filing date: 2018-12-03
Publication date: 2020-06-11

Abstract

【課題】放熱面側成形部の絶縁性能を向上させることができる半導体装置を得る。【解決手段】実装面及び放熱面が形成されたリードフレームと、実装面に実装された半導体素子と、実装面側成形部と、放熱面側成形部とを備え、放熱面側成形部は、薄肉部と、薄肉部の外周部に設けられたスカート部とを有し、スカート部の厚さは、薄肉部の厚さよりも厚くなっており、スカート部は、ゲートブレイク跡が形成された第１側壁と、第１側壁の一端部から薄肉部の外周部に沿って延びる第２側壁と、第１側壁の他端部から薄肉部の外周部に沿って延びる第３側壁とを有しており、第２側壁と第３側壁との間の距離は、第１側壁から遠ざかるほど小さくなっている。【選択図】図２

Description

本発明は、半導体素子が成形部によって覆われている半導体装置及び半導体装置の製造方法に関する。

従来、リードフレームに実装された半導体素子を保護するために、リードフレーム及び半導体素子を樹脂製のハウジングで覆った半導体装置が知られている。このような従来の半導体装置は、半導体素子で発生した熱をハウジングの外部へ放散するために、アルミニウム製のヒートシンクにハウジングを接触させた状態で設置される。

このような従来の半導体装置が製造されるときには、リードフレームに実装された半導体素子が型内のキャビティに配置される。この後、流動性のあるモールド樹脂材がキャビティに注入される。この後、キャビティ内でモールド樹脂材が硬化してハウジングが形成される。このようにして、従来の半導体装置が製造される（例えば、特許文献１参照）。

特許第５４１３７７８号

特許文献１に示されている従来の半導体装置では、ハウジングのうち、リードフレームの放熱面を覆う放熱面側成形部がヒートシンクに接触する。従って、従来の半導体装置では、放熱面側成形部の厚さが薄いほど、リードフレームからヒートシンクへ熱を効率良く放散することができる。しかし、放熱面側成形部の厚さが薄いほど、半導体装置の製造時にキャビティの内面とリードフレームとの間の隙間にモールド樹脂材が流れにくくなり、キャビティの全体にモールド樹脂材が行き渡りにくくなる。この場合、放熱面側成形部にボイドが形成されるおそれがあり、放熱面側成形部において絶縁破壊が発生しやすくなるおそれがある。

本発明は、上記のような課題を解決するためになされたものであり、放熱面側成形部の絶縁性能を向上させることができる半導体装置を得ることを目的とする。

本発明に係る半導体装置は、実装面及び放熱面が形成されているリードフレームと、実装面に実装されている半導体素子と、半導体素子及び実装面を覆っている実装面側成形部と、放熱面を覆っている放熱面側成形部とを備え、放熱面側成形部は、放熱面に設けられた薄肉部と、薄肉部の外周部に設けられたスカート部とを有しており、スカート部の厚さは、薄肉部の厚さよりも厚くなっており、スカート部は、ゲートブレイク跡が形成された第１側壁と、第１側壁の一端部から薄肉部の外周部に沿って延びる第２側壁と、第１側壁の他端部から薄肉部の外周部に沿って延びる第３側壁とを有しており、第２側壁と第３側壁との間の距離は、第１側壁から遠ざかるほど小さくなっている。

本発明の半導体装置によれば、放熱面側成形部の絶縁性能を向上させることができる。

本発明の実施の形態１における半導体装置の縦断面図である。図１の半導体装置を底面側からみた平面図である。１回目のトランスファー成形工程を説明する縦断面図である。１回目のトランスファー成形工程で形成された本体成形物を底面側からみた平面図である。２回目のトランスファー成形工程を説明する縦断面図である。図５のＶＩ−ＶＩ線に沿う縦断面図である。図５のＶＩＩ−ＶＩＩ線に沿う断面における放熱面側流動材の流動状態を示す断面図である。比較例の放熱面側流動材の流動状態を示す断面図である。本発明の実施の形態１における半導体装置をインバータに配置した例を示す図である。本発明の実施の形態１における半導体装置の本体成形物におけるプラズマが照射される範囲を示す平面図である。本発明の実施の形態２における半導体装置を底面側からみた平面図である。本発明の実施の形態２における半導体装置の第１変形例を底面側からみた平面図である。本発明の実施の形態２における半導体装置の第２変形例を底面側からみた平面図である。本発明の実施の形態３における半導体装置を底面側からみた平面図である。本発明の実施の形態３における半導体装置をインバータに配置した例を示す図である。本発明の実施の形態３における半導体装置の変形例を底面側からみた平面図である。本発明の実施の形態３における半導体装置の本体成形物におけるプラズマが照射される範囲を示す平面図である。

以下、この発明を実施するための形態について、図面を参照して説明する。

実施の形態１．
図１は、本発明の実施の形態１による半導体装置１００を示す縦断面図である。また、図２は、図１の半導体装置１００を底面側からみた平面図である。図において、半導体装置１００は、半導体装置本体１０１と、半導体装置本体１０１を覆うハウジング１０２とを有している。半導体装置本体１０１は、半導体素子１０、複数のリードフレーム２０、複数の外部端子４０、ワイヤ５０及びインナーリード６０を有している。ハウジング１０２は、実装面側成形部７２及び放熱面側成形部８２を有している。

各リードフレーム２０は、導電性を持つ板である。各リードフレーム２０の材料としては、銅、銅合金などが用いられている。各リードフレーム２０の表面は、金、銀、ニッケル、スズなどの金属めっきによって被膜されている。なお、リードフレーム２０の被膜は、なくてもよい。

各リードフレーム２０には、実装面２０ａと放熱面２０ｂとがそれぞれ形成されている。各リードフレーム２０では、リードフレーム２０の厚さ方向において放熱面２０ｂと実装面２０ａとが互いに対向している。

複数のリードフレーム２０は、互いに離して配置されている。複数のリードフレーム２０のうち、２以上のリードフレーム２０には、外部端子４０が個別に形成されている。また、複数のリードフレーム２０の少なくともいずれかには、半導体素子１０が実装されている。この例では、第１のリードフレーム２０１、第２のリードフレーム２０２及び第３のリードフレーム２０３が複数のリードフレーム２０とされている。また、この例では、半導体素子１０が第３のリードフレーム２０３に実装されている。さらに、この例では、外部端子４０が第１のリードフレーム２０１、第２のリードフレーム２０２及び第３のリードフレーム２０３のそれぞれに形成されている。各リードフレーム２０のそれぞれの放熱面２０ｂは、同一の仮想平面に位置している。

半導体素子１０は、はんだなどの接合部材３０を介して第３のリードフレーム２０３の実装面２０ａに実装されている。なお、接合部材３０の材料を銀としてもよい。半導体素子１０としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＣ（Integrated Circuit）チップ、ＬＳＩ（large scale integration）チップなどが用いられている。

半導体素子１０には、第１の電極パッド及び第２の電極パッドが形成されている。ワイヤ５０は、半導体素子１０の第１の電極パッドを第１のリードフレーム２０１に電気的に接続している。また、ワイヤ５０は、金、銀、アルミ、銅などによって形成されている。ワイヤ５０の線径は、２０μｍから５００μｍ程度である。

インナーリード６０は、半導体素子１０の第２の電極パッドを第２のリードフレーム２０２に電気的に接続している。インナーリード６０は、導電性を持つ板である。インナーリード６０の材料としては、銅、銅合金などが用いられている。インナーリード６０は、半導体素子１０の第２の電極パッド及び第２のリードフレーム２０２のそれぞれに、はんだなどの接合部材３１を介して電気的に接続されている。なお、接合部材３１の材料として銀を用いてもよい。

各外部端子４０のそれぞれは、ハウジング１０２から外部に突出している。半導体素子１０と外部機器との間での送受信は、複数の外部端子４０を介して行われる。

実装面側成形部７２は、各リードフレーム２０のそれぞれの放熱面２０ｂと、各外部端子４０のそれぞれとを除いて、半導体装置本体１０１を覆っている。これにより、実装面側成形部７２は、各リードフレーム２０のそれぞれの実装面２０ａ、半導体素子１０、ワイヤ５０及びインナーリード６０を覆っている。実装面側成形部７２を構成する材料は、実装面側樹脂とされている。また、実装面側成形部７２の一部は、複数のリードフレーム２０の間に充填部７３として充填されている。実装面側成形部７２及び半導体装置本体１０１は、本体成形物１０４として一体になっている。

本体成形物１０４には、放熱面側成形部８２に密着する成形部境界面１０３が形成されている。成形部境界面１０３は、各リードフレーム２０のそれぞれの放熱面２０ｂと、各充填部７３のそれぞれの露出面とによって構成されている。実装面側成形部７２の一部は、成形部境界面１０３を囲む周壁部７４になっている。周壁部７４は、成形部境界面１０３から放熱面側成形部８２に向けて突出している。

周壁部７４は、第１外壁７４１と、第１外壁７４１の一端部から成形部境界面１０３の外周部に沿って延びる第２外壁７４２と、第１外壁７４１の他端部から成形部境界面１０３の外周部に沿って延びる第３外壁７４３と、第２外壁７４２及び第３外壁７４３のそれぞれの端部同士を繋いでいる第４外壁７４４とを有している。第２外壁７４２と第３外壁７４３との間の距離は、第１外壁７４１から遠ざかるほど小さくなっている。

この例では、第１外壁７４１と第４外壁７４４とが平行になっている。また、この例では、第４外壁７４４の長さが第１外壁７４１の長さよりも短くなっている。従って、この例では、周壁部７４の形状が台形になっている。

複数の外部端子４０は、実装面側成形部７２の複数の側面から突出している。実装面側成形部７２の複数の側面は、成形部境界面１０３に直交している。実装面側成形部７２の複数の側面のうち、第１外壁７４１の外面を含む特定の側面には、ゲートブレイク跡７８が形成されている。ゲートブレイク跡７８は、後述する半導体装置１００の製造工程で実装面側成形部７２にできた跡である。

放熱面側成形部８２は、成形部境界面１０３を覆っている。即ち、放熱面側成形部８２は、各リードフレーム２０のそれぞれの放熱面２０ｂと、各充填部７３のそれぞれの露出面とを覆っている。放熱面側成形部８２を構成する材料は、実装面側樹脂と異なる実装面側樹脂とされている。放熱面側樹脂の熱伝導率は、実装面側樹脂の熱伝導率よりも大きくなっている。放熱面側樹脂の熱伝導率は、４Ｗ／ｍ・Ｋ〜１２Ｗ／ｍ・Ｋである。放熱面側成形部８２は、成形部境界面１０３に設けられた薄肉部８３と、薄肉部８３の外周部に設けられたスカート部８４とを有している。薄肉部８３は、銅又はアルミニウムで形成された図示しないヒートシンクと接触する。

薄肉部８３は、成形部境界面１０３に沿って均一な厚さで形成されている。薄肉部８３の厚さは、例えば０．０２ｍｍ〜０．３ｍｍの範囲に設定される。薄肉部８３は、各リードフレーム２０のそれぞれの放熱面２０ｂ及び各充填部７３のそれぞれの露出面に接合されている。

スカート部８４の厚さは、薄肉部８３の厚さよりも厚くなっている。スカート部８４の厚さは、例えば０．３ｍｍ〜２ｍｍの範囲に設定される。

スカート部８４は、図２に示すように、薄肉部８３の外周部に沿って設けられている。また、スカート部８４は、図１に示すように、薄肉部８３の外周部から、実装面側成形部７２側とは反対側へ突出している。さらに、スカート部８４は、実装面側成形部７２の周壁部７４の内周面及び端面を覆っている。スカート部８４は、周壁部７４の内周面及び端面のそれぞれに接合されている。

スカート部８４には、ゲートブレイク跡８８が形成されている。ゲートブレイク跡８８は、後述する半導体装置１００の製造工程で放熱面側成形部８２にできた跡である。

スカート部８４は、図２に示すように、ゲートブレイク跡８８が形成された第１側壁８４１と、第１側壁８４１の一端部から薄肉部８３の外周部に沿って延びる第２側壁８４２と、第１側壁８４１の他端部から薄肉部８３の外周部に沿って延びる第３側壁８４３と、第２側壁８４２及び第３側壁８４３のそれぞれの端部同士を繋いでいる第４側壁８４４とを有している。第２側壁８４２と第３側壁８４３との間の距離は、第１側壁８４１から遠ざかるほど小さくなっている。

この例では、第１側壁８４１と第４側壁８４４とが平行になっている。また、この例では、第４側壁８４４の長さが第１側壁８４１の長さよりも短くなっている。従って、この例では、スカート部８４の形状が台形になっている。

第２側壁８４２と第１側壁８４１とのなす角度は、鋭角になっている。第３側壁８４３は、第１側壁８４１に対して垂直に形成されている。このため、第２側壁８４２の長さは、第３側壁８４３よりも長くなっている。

次に、半導体装置１００の製造方法について説明する。半導体装置１００を製造するときには、まず半導体装置本体１０１に実装面側成形部７２を成形する１回目のトランスファー成形工程を第１の成形工程として実行する。１回目のトランスファー成形工程を実行すると、半導体装置本体１０１及び実装面側成形部７２が一体になった本体成形物１０４が作製される。１回目のトランスファー成形工程の後、本体成形物１０４に放熱面側成形部８２を成形する２回目のトランスファー成形工程を第２の成形工程として実行する。このようにして、半導体装置１００を製造する。

次に、１回目のトランスファー成形工程について説明する。図３は、１回目のトランスファー成形工程を実行するときの半導体装置本体及び第１の金型を示す縦断面図である。１回目のトランスファー成形工程では、第１の金型２００を用いて実装面側成形部７２を成形する。第１の金型２００は、第１の上型２１０と第１の下型２２０とを有している。

第１の上型２１０には、実装面側成形部７２を成形するキャビティ２１２が形成されている。キャビティ２１２には、各リードフレーム２０及び各外部端子４０を除く半導体装置本体１０１、即ち半導体素子１０、ワイヤ５０、インナーリード６０が収容される。第１の上型２１０には、ゲート２１４が設けられている。ゲート２１４は、流動性を持つ実装面側流動材７０をキャビティ２１２に注入する注入路である。実装面側流動材７０は、実装面側樹脂を溶融することにより作製される。

第１の下型２２０には、各リードフレーム２０及び各外部端子４０を収容する凹部が形成されている。また、第１の下型２２０には、周壁部７４を成形する周壁部用空間部２２２が形成されている。

１回目のトランスファー成形工程では、まず、実装面側樹脂を加熱して溶融することにより実装面側流動材７０を作製する。実装面側流動材７０は、ゲート２１４からキャビティ２１２に注入される。キャビティ２１２に注入された実装面側流動材７０は、キャビティ２１２内を流れてリードフレーム２０の実装面２０ａ側を覆う。これにより、実装面側流動材７０は、キャビティ２１２に充填される。また、キャビティ２１２内を流れる実装面側流動材７０は、複数のリードフレーム２０の間の隙間及び周壁部用空間部２２２のそれぞれにも充填される。

キャビティ２１２への実装面側流動材７０の注入が完了したら、第１の金型２００を冷却して実装面側流動材７０を実装面側成形部７２として硬化させる。これにより、半導体装置本体１０１及び実装面側成形部７２が一体になった本体成形物１０４が形成される。本体成形物１０４には、成形部境界面１０３が形成されている。

１回目のトランスファー成形工程の後、第１の金型２００から本体成形物１０４を取り出す。本体成形物１０４に形成された実装面側成形部７２には、ゲート２１４の内部に残った実装面側流動材７０が硬化したランナーが繋がっている。ランナーは半導体装置１００にとって不要な部分である。ランナーは、ゲートブレイク工程によって取り除かれる。これにより、実装面側成形部７２には、ランナーとの接続部分の痕跡がゲートブレイク跡７８として形成される。

図４は、図１の成形部境界面１０３側から見たときの本体成形物１０４を示す平面図である。成形部境界面１０３側から本体成形物１０４を見たとき、本体成形物１０４の形状は、図４に示すように台形である。本体成形物１０４には、成形部境界面１０３を囲む周壁部７４が形成されている。

ランナーを実装面側成形部７２から取り除くゲートブレイク工程では、本体成形物１０４に周壁部７４が形成されていることから、各リードフレーム２０の実装面２０ａから実装面側成形部７２が剥離することを抑制することができる。

次に、２回目のトランスファー成形工程について説明する。図５は、２回目のトランスファー成形工程を実行するときの半導体装置本体及び第２の金型を示す縦断面図である。２回目のトランスファー成形工程では、第２の金型３００を用いて放熱面側成形部８２を成形する。第２の金型３００は、第２の上型３１０と第２の下型３２０とを有している。

第２の下型３２０には、放熱面側成形部８２を成形するキャビティ３２２が形成されている。キャビティ３２２は、薄肉部８３が成形される薄肉部用空間部３２３と、スカート部８４が成形されるスカート部用空間部３２４とを有している。スカート部用空間部３２４は、薄肉部用空間部３２３の外周部に沿って形成されている。

第２の下型３２０には、ゲート３２６が設けられている。ゲート３２６は、放熱面側流動材８０をキャビティ３２２に注入する注入路である。放熱面側流動材８０は、放熱面側樹脂を溶融することにより作製される。

第２の下型３２０には、実装面側成形部７２から突出する外部端子４０部分を収容する溝が形成されている。

２回目のトランスファー成形工程では、まず、第２の下型３２０に本体成形物１０４がセットされる。このとき、成形部境界面１０３をキャビティ３２２に向けて本体成形物１０４を第２の下型３２０にセットする。また、実装面側成形部７２から突出する外部端子４０を第２の下型３２０の溝に配置する。次に、第２の下型３２０にセットされた本体成形物１０４の、第２の下型３２０から露出する部分を第２の上型３１０で覆う。第２の上型３１０には、第２の下型３２０にセットされた本体成形物１０４の、第２の下型３２０から露出する部分の形状に合せて形成された凹部が形成されている。

次に、放熱面側樹脂を加熱して溶融することにより放熱面側流動材８０を作製する。放熱面側流動材８０は、ゲート３２６からキャビティ３２２に注入される。キャビティ３２２に注入された放熱面側流動材８０は、スカート部用空間部３２４及び薄肉部用空間部３２３に充填される。薄肉部用空間部３２３に充填された放熱面側流動材８０は、リードフレーム２０の放熱面２０ｂ側を覆う。

キャビティ３２２への放熱面側流動材８０の注入が完了したら、第２の金型３００を冷却して放熱面側流動材８０を放熱面側成形部８２として硬化させる。これにより、本体成形物１０４の成形部境界面１０３に放熱面側成形部８２が形成される。

２回目のトランスファー成形工程の後、第２の金型３００から本体成形物１０４を取り出す。本体成形物１０４に形成された放熱面側成形部８２には、ゲート３２６の内部に残った放熱面側流動材８０が硬化したランナーが繋がっている。ランナーは半導体装置１００にとって不要な部分である。ランナーは、ゲートブレイク工程によって取り除かれる。これにより、放熱面側成形部８２には、ランナーとの接続部分の痕跡がゲートブレイク跡８８として形成される。

以上により、半導体装置１００では、図２に示すような薄肉部８３及びスカート部８４が形成される。半導体装置１００では、スカート部８４が形成されていることによって、高圧がかかるリードフレーム２０の外周端部の変形が抑制される。また、半導体装置１００では、スカート部８４によって、リードフレーム２０と図示しないヒートシンクとの間の沿面距離が長くなる。これにより、リードフレーム２０のヒートシンクに対する絶縁性能が向上する。このため、スカート部８４を形成することは、半導体素子１０としてＩＧＢＴを使用する高圧モジュールの絶縁に特に有効である。

また、ランナーを放熱面側成形部８２から取り除くゲートブレイク工程では、本体成形物１０４にスカート部８４が形成されていることから、各リードフレーム２０の放熱面２０ｂから放熱面側成形部８２が剥離することを抑制することができる。

ここで、２回目のトランスファー成形工程で用いられる第２の金型３００における放熱面側流動材８０の流動について説明する。

図６は、図５のＶＩ−ＶＩ線に沿う断面図である。図６に示すように、２回目のトランスファー成形工程で用いられる第２の下型３２０に形成された薄肉部用空間部３２３の厚さ方向の隙間Ｄ１は、薄肉部用空間部３２３の周囲に形成されたスカート部用空間部３２４の厚さ方向の隙間Ｄ２よりも小さくなっている。この例では、隙間Ｄ１は、隙間Ｄ２の半分以下である。このため、薄肉部用空間部３２３内を流動する放熱面側流動材８０の流動抵抗は、スカート部用空間部３２４内を流動する放熱面側流動材８０の流動抵抗よりも大きくなっている。

図７は、図５のＶＩＩ−ＶＩＩ線に沿う断面における放熱面側流動材の流動状態を示す断面図である。

スカート部用空間部３２４は、第１側壁用空間部３２４ａと、第２側壁用空間部３２４ｂと、第３側壁用空間部３２４ｃと、第４側壁用空間部３２４ｄとによって構成されている。

第２側壁用空間部３２４ｂ、第３側壁用空間部３２４ｃ及び第４側壁用空間部３２４ｄには、キャビティ３２２内の空気を外部に排出する図示しないエアベントが形成されている。

ゲート３２６からキャビティ３２２に注入された放熱面側流動材８０は、第１側壁用空間部３２４ａに流動する。放熱面側流動材８０は、第１側壁用空間部３２４ａから第２側壁用空間部３２４ｂ、第３側壁用空間部３２４ｃ及び薄肉部用空間部３２３に流動し、矢印Ａの方向に流動する。

ここで、放熱面側流動材８０が薄肉部用空間部３２３を流動するときの流動抵抗は、放熱面側流動材８０が第２側壁用空間部３２４ｂ及び第３側壁用空間部３２４ｃを流動するときの流動抵抗よりも大きい。このため、薄肉部用空間部３２３を流動する放熱面側流動材８０の流速は、第２側壁用空間部３２４ｂ及び第３側壁用空間部３２４ｃを流動する放熱面側流動材８０の流速よりも遅くなる。

キャビティ３２２は、図７に示すように、上方から見た形状が台形になっている。すなわち、スカート部用空間部３２４の第２側壁用空間部３２４ｂと第３側壁用空間部３２４ｃとの間の距離は、ゲート３２６が繋がる第１側壁用空間部３２４ａから遠ざかるほど小さくなっている。このため、薄肉部用空間部３２３の断面積は、第１側壁用空間部３２４ａから遠ざかるほど小さくなっている。言い換えると、薄肉部用空間部３２３の断面積は、第４側壁用空間部３２４ｄに近づくほど小さくなっている。

ゲート３２６から注入される放熱面側流動材８０の流量が一定の場合には、キャビティ３２２を流動する放熱面側流動材８０の流速は、キャビティ３２２の断面積が小さくなるほど速くなる。従って、キャビティ３２２を流動する放熱面側流動材８０の流速は、第４側壁用空間部３２４ｄに近づくほど速くなる。

このとき、第４側壁用空間部３２４ｄに近づくほど断面積が小さくなる薄肉部用空間部３２３を流動する放熱面側流動材８０の流速も、第４側壁用空間部３２４ｄに近づくほど速くなる。これにより、薄肉部用空間部３２３において放熱面側流動材８０が淀み、薄肉部用空間部３２３の全域に放熱面側流動材８０が行き渡らなくなることを抑制することができる。よって、薄肉部８３にボイドが形成されにくくすることができる。

また、スカート部８４を成形するスカート部用空間部３２４は、第２側壁用空間部３２４ｂの長さが、第３側壁用空間部３２４ｃの長さよりも長くなっている。このため、第２側壁用空間部３２４ｂの全域に放熱面側流動材８０が充填されるまでにかかる時間は、第３側壁用空間部３２４ｃの全域に放熱面側流動材８０が充填されるまでにかかる時間よりも長くなる。このため、第２側壁用空間部３２４ｂを流動する放熱面側流動材８０は、第３側壁用空間部３２４ｃを流動する放熱面側流動材８０よりも遅れて第４側壁用空間部３２４ｄに到達する。

これにより、第２側壁用空間部３２４ｂの全域に放熱面側流動材８０が充填されるまでにかかる時間と、薄肉部用空間部３２３の全域に放熱面側流動材８０が充填されるまでにかかる時間との差が小さくなる。よって、キャビティ３２２を流動する放熱面側流動材８０の先端部分の形状は、図７に示すように直線に近い形状になる。

放熱面側流動材８０の先端部分を直線に近い形状で流動させることによって、薄肉部用空間部３２３の全域に放熱面側流動材８０が行き渡る前にスカート部用空間部３２４の全域に放熱面側流動材８０が充填されることを抑制することができる。これにより、薄肉部用空間部３２３に放熱面側流動材８０が行きわたらない部分が発生することを抑制することができる。よって、さらに薄肉部８３にボイドが形成されにくくすることができる。

ここで、実施の形態１における半導体装置１００と比較するための比較例について説明する。図８は、比較例で用いられる第２の金型３００における放熱面側流動材８０の流動状態を示す断面図である。図８は、図７に対応する図である。比較例では、第２側壁用空間部３２４ｂと第３側壁用空間部３２４ｃとが平行になっている。他の構成は、実施の形態１で用いられる下型３２０と同様である。

比較例では、図８に示すように、キャビティ３２２を流動する放熱面側流動材８０の先端部分は、ゲート３２６側に凸になる弓なりの形状になる。このような形状で放熱面側流動材８０が流動すると、薄肉部用空間部３２３の全域に放熱面側流動材８０が行き渡る前にスカート部用空間部３２４の全域に放熱面側流動材８０が充填される場合がある。すると、図８に示す領域Ｂの付近に放熱面側流動材８０が行きわたらない部分が発生し、薄肉部８３にボイドが形成されやすくなる。

以上のように、実施の形態１における半導体装置１００では、放熱面側成形部８２を薄肉部８３と薄肉部８３の外周部に設けられたスカート部８４とによって構成している。また、スカート部８４の第２側壁８４２と第３側壁８４３との間の距離が、ゲートブレイク跡８８が形成された第１側壁８４１から遠ざかるほど小さくなっている。

これにより、薄肉部用空間部３２３を流動する放熱面側流動材８０の流速と、第２側壁用空間部３２４ｂ及び第３側壁用空間部３２４ｃを流動する放熱面側流動材８０の流速との差が、第１側壁８４１から遠ざかるほど小さくなっている。これにより、薄肉部用空間部３２３の全域に放熱面側流動材８０が行き渡る前にスカート部用空間部３２４の全域に放熱面側流動材８０が充填されて、薄肉部８３にボイドが形成されることを抑制することができる。

また、実施の形態１における半導体装置１００では、スカート部８４の第２側壁８４２の長さが、第３側壁８４３の長さよりも長くなっている。このため、２回目のトランスファー成形工程において、第２側壁用空間部３２４ｂの全域に放熱面側流動材８０が充填されるまでにかかる時間と、薄肉部用空間部３２３の全域に放熱面側流動材８０が充填されるまでにかかる時間との差が小さくなっている。これにより、薄肉部用空間部３２３に、放熱面側流動材８０が行きわたらない部分が発生しにくくすることができる。よって、薄肉部８３にボイドが形成されることをさらに抑制することができる。

また、実施の形態１における半導体装置１００では、半導体装置１００を底面側からみたときの放熱面側成形部８２の形状が台形状に形成されている。このため、例えば、複数の半導体装置１００をインバータ４００に配置する場合には、図９に示すように配置するとよい。すなわち、インバータ４００の筐体を円筒状に形成し、各半導体装置１００のスカート部８４における第４側壁８４４を中心軸側に向けると共に、第２側壁８４２を同一方向に揃えて中心軸周りに放射状に配置する。これにより、隣り合う半導体装置１００同士の間隔を小さくして、実装面積を小さくすることができる。よって、インバータ４００の小型化を図ることができる。なお、図９の半導体装置１００の形状、外部端子４０の数及び配置は、図２の半導体装置１００とは異なっている。

また、例えば複数の半導体装置１００の放熱面側成形部８２を同時に成形する第２の金型３００において、隣接するキャビティ３２２の第２側壁用空間部３２４ｂを対向させて配置する。これにより、隣接するキャビティ３２２の配置間隔を小さくすることができる。よって、第２の金型３００の小型化を図ることができる。また、キャビティ３２２の数を増やす場合に、第２の金型３００が大型化することを抑制することができる。なお、第１の金型２００についても同様に実施することができる。

また、１回目のトランスファー成形工程の後であって、２回目のトランスファー成形工程の前に、プラズマ照射工程を追加してもよい。プラズマ照射工程では、１回目のトランスファー成形工程によって実装面側成形部７２が形成された本体成形物１０４の成形部境界面１０３の少なくとも一部にプラズマを照射する。プラズマを照射することにより、放熱面側流動材８０の流動性を向上させることができる。

図１０は、本体成形物１０４におけるプラズマが照射される範囲を示す平面図である。この例では、プラズマが照射される範囲であるプラズマ照射部５００は、本体成形物１０４の成形部境界面１０３の一部に設定されている。プラズマ照射部５００の範囲は、成形部境界面１０３の全部であってもよい。なお、スカート部８４の第２側壁８４２及び第３側壁８４３が形成される範囲には、プラズマを照射しない。

プラズマ照射部５００にプラズマを照射することにより、２回目のトランスファー成形工程において、プラズマ照射部５００に対する放熱面側流動材８０の濡れ性が向上する。これにより、薄肉部用空間部３２３を流動する放熱面側流動材８０の流動抵抗が小さくなり、流動性が向上する。この結果、薄肉部用空間部３２３を流動する放熱面側流動材８０の流速と、第２側壁用空間部３２４ｂ及び第３側壁用空間部３２４ｃを流動する放熱面側流動材８０の流速との差が小さくなる。よって、薄肉部８３にボイドが形成されにくくすることができる。なお、プラズマは、大気圧プラズマが好ましいが、プラズマ照射部５００に対する放熱面側流動材８０の濡れ性が向上するものであれば、どのようなプラズマであってもよい。

実施の形態２．
図１１は、本発明の実施の形態２における半導体装置１１０を底面側からみた平面図である。半導体装置１１０は、スカート部８４の形状が実施の形態１における半導体装置１００とは異なる。他の構成は、実施の形態１と同様である。

図１１に示すように、実施の形態２における半導体装置１１０は、スカート部８４の第２側壁８４２に複数の凸部８４ａが設けられている。

第２側壁８４２に複数の凸部８４ａを設けることによって、第２側壁８４２が成形される第２側壁用空間部３２４ｂでは放熱面側流動材８０の流動抵抗が大きくなる。このため、第２側壁用空間部３２４ｂを流動する放熱面側流動材８０の流速が遅くなる。すると、薄肉部用空間部３２３を流動する放熱面側流動材８０の流速と、第２側壁用空間部３２４ｂを流動する放熱面側流動材８０の流速との差が小さくなる。

これにより、キャビティ３２２を流動する放熱面側流動材８０の先端部分の形状が、ゲート３２６側に凸になる弓なりの形状になることを抑制することができる。よって、薄肉部８３にボイドが形成されることを抑制することができる。

なお、複数の凸部８４ａは、第３側壁８４３に設けてもよいし、第２側壁８４２と第３側壁８４３の両方に設けてもよい。さらに、複数の凸部８４ａに代えて複数の凹部を設けてもよい。複数の凸部８４ａに加えて複数の凹部を設けてもよい。凸部８４ａの数は、１つであってもよい。また、凹部の数は、１つであってもよい。

また、図１２に示す第１変形例の半導体装置１１０のように、スカート部８４の第２側壁８４２に、第１側壁８４１から薄肉部８３の外周部に沿って連続する波形状の凹凸部を設けてもよい。この場合にも、実施の形態２の半導体装置１１０と同様の効果が得られる。

なお、波形状の凹凸部は、第３側壁８４３に設けてもよいし、第２側壁８４２と第３側壁８４３の両方に設けてもよい。

また、図１３に示す第２変形例の半導体装置１１０のように、スカート部８４の第２側壁８４２に、第１側壁８４１から薄肉部８３の外周部に沿って連続する階段状の凹凸部を設けてもよい。この場合にも、実施の形態２の半導体装置１１０と同様の効果が得られる。

なお、連続する階段状の凹凸部は、第３側壁８４３に設けてもよいし、第２側壁８４２と第３側壁８４３の両方に設けてもよい。

また、第２側壁８４２及び第３側壁８４３の少なくともいずれかの断面積が、第１側壁８４１から遠ざかるほど小さくなるように第２側壁８４２及び第３側壁８４３を形成してもよい。この場合、２回目のトランスファー成形工程において、第２側壁用空間部３２４ｂ又は第３側壁用空間部３２４ｃを流動する放熱面側流動材８０の流動抵抗は、第１側壁用空間部３２４ａから遠ざかるに従って大きくなる。

このため、スカート部用空間部３２４の全域に放熱面側流動材８０が充填されるまでにかかる時間と、薄肉部用空間部３２３の全域に放熱面側流動材８０が充填されるまでにかかる時間との差が小さくなる。この場合にも、実施の形態２の半導体装置１１０と同様の効果が得られる。

実施の形態３．
図１４は、実施の形態３における半導体装置１２０を底面側からみた平面図である。半導体装置１２０は、実施の形態１における半導体装置１００とは形状が異なる。他の構成は、実施の形態１と同様である。

図１４に示すように、半導体装置１２０は、半導体装置１２０を底面側から見た形状が正三角形になっている。この例では、半導体装置１２０のスカート部８４は、ゲートブレイク跡８８が形成された第１側壁８４１と、第１側壁８４１の一端部から薄肉部８３の外周部に沿って延びる第２側壁８４２と、第１側壁８４１の他端部から薄肉部８３の外周部に沿って延びる第３側壁８４３とによって正三角形に形成されている。第２側壁８４２と第３側壁８４３との間の距離は、第１側壁８４１から遠ざかるほど小さくなっている。

実施の形態３における半導体装置１２０によっても、実施の形態１及び２における半導体装置１００及び１１０と同様の効果が得られる。なお、半導体装置１２０のスカート部８４の形状は、正三角形に限るものではない。例えば、スカート部８４の形状は、直角三角形、二等辺三角形などの三角形であってもよい。また、スカート部８４の第１側壁８４１、第２側壁８４２及び第３側壁８４３のうちのいずれか２つが交わる頂点は、円弧状に形成してもよい。

また、複数の半導体装置１２０をインバータ４００に配置する場合には、図１５に示すように配置するとよい。すなわち、インバータ４００の筐体を円筒状に形成し、各半導体装置１２０のスカート部８４における第１側壁８４１を外側に向けて、中心軸周りに放射状に配置する。これにより、隣り合う半導体装置１２０同士の間隔を小さくして、実装面積を小さくすることができる。よって、インバータ４００の小型化を図ることができる。

また、図１６に示す変形例の半導体装置１２０のように、スカート部８４の第２側壁８４２及び第３側壁８４３に、複数の凸部８４ａを設けてもよい。なお、複数の凸部８４ａは、第２側壁８４２及び第３側壁８４３の一方に設けてもよい。さらに、複数の凸部８４ａに代えて複数の凹部を設けてもよい。複数の凸部８４ａに加えて複数の凹部を設けてもよい。凸部８４ａの数は、１つであってもよい。また、凹部の数は、１つであってもよい。

また、第２側壁８４２及び第３側壁８４３の少なくとも一方に、第１側壁８４１から薄肉部８３の外周部に沿って連続する階段状の凹凸部を設けてもよい。

また、第２側壁８４２及び第３側壁８４３の少なくとも一方に、第１側壁８４１から薄肉部８３の外周部に沿って連続する波形状の凹凸部を設けてもよい。

さらに、第２側壁８４２及び第３側壁８４３の少なくともいずれかの断面積が、第１側壁８４１から遠ざかるほど小さくなるように第２側壁８４２及び第３側壁８４３を形成してもよい。

また、１回目のトランスファー成形工程の後であって、２回目のトランスファー成形工程の前に、プラズマ照射工程を追加してもよい。

図１７は、実施の形態３における半導体装置の本体成形物１０４におけるプラズマが照射される範囲を示す平面図である。この例では、プラズマが照射される範囲であるプラズマ照射部５００は、本体成形物１０４の成形部境界面１０３の一部に設定されている。プラズマ照射部５００の範囲は、成形部境界面１０３の全部であってもよい。なお、スカート部８４の第２側壁８４２及び第３側壁８４３が形成される範囲には、プラズマを照射しない。

なお、実施の形態１〜３では、リードフレーム２０の表面を、金、銀、ニッケル、スズ等の金属めっきで被膜していた。しかし、リードフレーム２０の表面は、被膜をしなくてもよい。また、実施の形態１〜３では、リードフレーム２０の厚さは均一であった。しかし、リードフレーム２０の厚さは、均一でなくてもよい。

また、ワイヤ５０は、インナーリード６０にしてもよい。インナーリード６０をワイヤ５０にしてもよい。

また、実施の形態１〜３では、薄肉部８３にグリース等の放熱部材を介してヒートシンクを接合していた。しかし、薄肉部８３には、グリース等の放熱部材を介さないでヒートシンクを接合してもよい。

また、実施の形態１〜３では、放熱面側樹脂の熱伝導率を実装面側樹脂の熱伝導率よりも大きく設定していた。しかし、実装面側樹脂は、放熱面側樹脂の熱伝導率と同様の熱伝導率を持つものにしてもよい。この場合には、実装面側成形部７２の熱伝導率が高くなる。よって、半導体素子１０の発熱を、放熱面側成形部８２を介して放散することに加えて、実装面側成形部７２を介して放散することができる。これにより、半導体素子１０の発熱の放散性を向上させることができる。

１０半導体素子、２０リードフレーム、２０ａ実装面、２０ｂ放熱面、３０接合部材、４０外部端子、５０ワイヤ、６０インナーリード、７０実装面側流動材、７２実装面側成形部、７３充填部、７４周壁部、７８ゲートブレイク跡、８０放熱面側流動材、８２放熱面側成形部、８３薄肉部、８４スカート部、８４ａ凸部、８８ゲートブレイク跡、１００，１１０，１２０半導体装置、１０１半導体装置本体、１０２ハウジング、１０３成形部境界面、１０４本体成形物、２００第１の金型、２１０第１の上型、２１２キャビティ、２１４ゲート、２２０第１の下型、２２２周壁部用空間部、３００第２の金型、３１０第２の上型、３２０第２の下型、３２２キャビティ、３２３薄肉部用空間部、３２４スカート部用空間部、３２４ａ第１側壁用空間部、３２４ｂ第２側壁用空間部、３２４ｃ第３側壁用空間部、３２４ｄ第４側壁用空間部、３２６ゲート、４００インバータ、５００プラズマ照射部、７４１第１外壁、７４２第２外壁、７４３第３外壁、７４４第４外壁、８４１第１側壁、８４２第２側壁、８４３第３側壁、８４４第４側壁。

Claims

実装面及び放熱面が形成されているリードフレームと、
前記実装面に実装されている半導体素子と、
前記半導体素子及び前記実装面を覆っている実装面側成形部と、
前記放熱面を覆っている放熱面側成形部と
を備え、
前記放熱面側成形部は、前記放熱面に設けられた薄肉部と、前記薄肉部の外周部に設けられたスカート部とを有しており、
前記スカート部の厚さは、前記薄肉部の厚さよりも厚くなっており、
前記スカート部は、ゲートブレイク跡が形成された第１側壁と、前記第１側壁の一端部から前記薄肉部の外周部に沿って延びる第２側壁と、前記第１側壁の他端部から前記薄肉部の外周部に沿って延びる第３側壁とを有しており、
前記第２側壁と前記第３側壁との間の距離は、前記第１側壁から遠ざかるほど小さくなっている半導体装置。
前記第２側壁の長さは、前記第３側壁の長さよりも長くなっている請求項１に記載の半導体装置。
前記第２側壁及び前記第３側壁の少なくともいずれかの断面積は、前記第１側壁から遠ざかるほど小さくなっている請求項１又は請求項２に記載の半導体装置。
前記第２側壁及び前記第３側壁の少なくともいずれかには、凸部及び凹部の少なくともいずれかが設けられている請求項１から請求項３のいずれか一項に記載の半導体装置。
前記第２側壁及び前記第３側壁の少なくともいずれかには、前記第１側壁から前記薄肉部の外周部に沿って連続する波形状の凹凸部が設けられている請求項１から請求項３のいずれか一項に記載の半導体装置。
前記第２側壁及び前記第３側壁の少なくともいずれかには、前記第１側壁から前記薄肉部の外周部に沿って連続する階段状の凹凸部が設けられている請求項１から請求項３のいずれか一項に記載の半導体装置。
前記スカート部は、前記第１側壁と、前記第２側壁と、前記第３側壁とによって形成された三角形である請求項１から請求項６のいずれか一項に記載の半導体装置。
前記スカート部は、前記第２側壁及び前記第３側壁のそれぞれの端部同士を繋いでいる第４側壁を有しており、
前記第４側壁は、前記第１側壁と平行に配置されており、
前記スカート部の形状は、前記第１側壁と、前記第２側壁と、前記第３側壁と、前記第４側壁とによって形成された台形である請求項１から請求項６のいずれか一項に記載の半導体装置。
請求項１から請求項８のいずれか一項に記載の半導体装置を製造する半導体装置の製造方法であって、
前記リードフレーム、前記半導体素子及び前記実装面側成形部が一体になった本体成形物を作製し、前記放熱面を含む成形部境界面を前記本体成形物に形成しておく第１の成形工程と、
前記第１の成形工程の後、前記成形部境界面の少なくとも一部にプラズマを照射するプラズマ照射工程と、
前記成形部境界面に前記放熱面側成形部を形成する第２の成形工程と
を備えている半導体装置の製造方法。