JP2020088563A - Ad変換装置及びそれを備えたミリ波レーダシステム - Google Patents
Ad変換装置及びそれを備えたミリ波レーダシステム Download PDFInfo
- Publication number
- JP2020088563A JP2020088563A JP2018219382A JP2018219382A JP2020088563A JP 2020088563 A JP2020088563 A JP 2020088563A JP 2018219382 A JP2018219382 A JP 2018219382A JP 2018219382 A JP2018219382 A JP 2018219382A JP 2020088563 A JP2020088563 A JP 2020088563A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- converter
- analog
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
- G01S7/354—Extracting wanted echo-signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
- G01S7/4004—Means for monitoring or calibrating of parts of a radar system
- G01S7/4021—Means for monitoring or calibrating of parts of a radar system of receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/88—Radar or analogous systems specially adapted for specific applications
- G01S13/93—Radar or analogous systems specially adapted for specific applications for anti-collision purposes
- G01S13/931—Radar or analogous systems specially adapted for specific applications for anti-collision purposes of land vehicles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
≪ミリ波レーダシステムの概略≫
図1は、実施の形態1に係るミリ波レーダシステムSYS1の主要部の構成例を示す概略図である。図1に示すように、ミリ波レーダシステムSYS1は、ベースバンドユニットBBUと、高周波ユニットRFUと、ロウパスフィルタLPFと、送信アンテナANTtと、n個(nは1以上の整数)の受信アンテナANTr_1〜ANTr_nと、を備える。
まず、MASH型シグマデルタAD変換装置の基本構成について説明する。
図27は、MASH型シグマデルタAD変換装置50の基本構成を示すブロック図である。図27に示すように、MASH型シグマデルタAD変換装置50は、外部から入力されたアナログ信号である外部入力信号SIをデジタル信号に変換して外部出力信号SOとして出力する。
図29は、比較例に係るMASH型シグマデルタAD変換装置60の主要部の構成例を示すブロック図である。
図2は、実施の形態1に係るMASH型シグマデルタAD変換装置1の主要部の構成例を示すブロック図である。
図3は、MASH型シグマデルタAD変換装置1に設けられたアナログ積分器ユニットINTU1の構成例を示す図である。
図4は、図3に示すアナログ積分器ユニットINTU1に設けられたアナログ積分器AINT1の第1の構成例をアナログ積分器AINT1aとして示す図である。なお、アナログ積分器AINT2の構成については、アナログ積分器AINT1の場合と同様であるため、その説明を省略する。
図5は、図3に示すアナログ積分器ユニットINTU1に設けられたアナログ積分器AINT1の第2の構成例をアナログ積分器AINT1bとして示す図である。なお、アナログ積分器AINT2の構成については、アナログ積分器AINT1の場合と同様であるため、その説明を省略する。
図6は、図3に示すアナログ積分器ユニットINTU1に設けられたアナログ積分器AINT1の第3の構成例をアナログ積分器AINT1cとして示す図である。なお、アナログ積分器AINT2の構成については、アナログ積分器AINT1の場合と同様であるため、その説明を省略する。
図7は、図2に示すMASH型シグマデルタAD変換装置1に設けられたアナログ加減算器AS11の構成例を示す図である。なお、アナログ加減算器AS12,AS21の構成については、何れもアナログ加減算器AS11の場合と同様であるため、その説明を省略する。
続いて、アナログフィルタFLT1の詳細について説明する。
図8は、アナログフィルタFLT1の第1の具体的な構成例をアナログフィルタFLT1aとして示す図である。
図9は、アナログフィルタFLT1の第2の具体的な構成例をアナログフィルタFLT1bとして示す図である。
図10は、アナログフィルタFLT1の第3の具体的な構成例をアナログフィルタFLT1cとして示す図である。また、図11は、アナログフィルタFLT1cの動作を示すタイミングチャートである。
図12は、アナログフィルタFLT1の第4の具体的な構成例をアナログフィルタFLT1dとして示す図である。また、図13は、アナログフィルタFLT1dの動作を示すタイミングチャートである。
図14及び図15は、それぞれ、MASH型シグマデルタAD変換装置1に設けられた適応フィルタAF1,AF2の動作を説明するための図である。
このように、本実施の形態に係るMASH型シグマデルタAD変換装置1は、キャリブレーション回路CAL1を用いることによって量子化器QT1において発生した量子化誤差Q1をキャンセルすることができるため、精度の高いAD変換を実行することができる。ここで、MASH型シグマデルタAD変換装置1は、図29に示した比較例の場合と異なり、変調器SDM1の出力信号の観測結果に基づいてノイズキャンセルフィルタNCF2の伝達関数の調整を行うとともに、低速AD変換器LC1の出力信号の観測結果に基づいてノイズキャンセルフィルタNCF1の伝達関数の調整を行っている。つまり、MASH型シグマデルタAD変換装置1は、1個の観測結果に基づいて1個のノイズキャンセルフィルタの調整を行っている。それにより、調整処理が簡素化されるため、解を容易に得ることや、解の精度(換言すると、適応フィルタAF1,AF2の探索精度)を高めること等が可能になる。
図16は、MASH型シグマデルタAD変換装置1の変形例をMASH型シグマデルタAD変換装置1eとして示す図である。
図18は、実施の形態2に係るMASH型シグマデルタAD変換装置2の主要部の構成例を示すブロック図である。
図19は、低速AD変換器LC2の構成例を示す図である。なお、図19の例では、並列に設けられた4個の逐次比較型AD変換器のうちの一つの逐次比較型AD変換器及びそれに対応するアナログフィルタが示されている。なお、本例では、各逐次比較型AD変換器が、シングルエンド型である場合について説明しているが、これに限られず、差動増幅型であっても良い。
図22は、実施の形態3に係るMASH型シグマデルタAD変換装置3の主要部の構成例を示すブロック図である。
図23は、逐次比較型AD変換器QT1aの構成例を示す図である。なお、図23の例では、逐次比較型AD変換器QT1aの内部にアナログ加減算器AS12の機能が組み込まれている。なお、本例では、逐次比較型AD変換器QT1aが、シングルエンド型である場合について説明しているが、これに限られず、差動増幅型であっても良い。
図25は、実施の形態4に係るMASH型シグマデルタAD変換装置4の主要部の構成例を示すブロック図である。
図26は、実施の形態5に係るMASH型シグマデルタAD変換装置5の主要部の構成例を示すブロック図である。
1e MASH型シグマデルタAD変換装置
11 CPU
12 RAM
13 DA変換器
14 不揮発性メモリ
50,60MASH型シグマデルタAD変換装置
201,301 DA変換器
202,302 コンパレータ
203,303 比較制御部
ADC_1〜ADC_n AD変換器
AF1 適応フィルタ
AF2 適応フィルタ
AINT1 アナログ積分器
AINT1a〜AINT1c アナログ積分器
AINT2 アナログ積分器
AMP11,AMP12,AMP21 アンプ回路
AMP13 アンプ回路
ANTt 送信アンテナ
ANTr_1〜ANTr_n 受信アンテナ
AS11,AS12,AS21 アナログ加減算器
ASi1,ASi2 アナログ加減算器
BBU ベースバンドユニット
C1a〜C1c 容量素子
C1f,C2f 容量素子
C1g〜C4g 容量素子
C1h〜C7h 容量素子
C1i〜C7i 容量素子
C2c 容量素子
C8h,C8i 容量素子
CAL1 キャリブレーション回路
CAL51 キャリブレーション回路
DAC11〜DAC13,DAC21 DA変換回路
DACi DA変換回路
DM1 タップ係数変換&間引き回路
DM2 間引き回路
DAS31 デジタル加減算器
DAS41 デジタル加減算器
DAS42 デジタル加減算器
FLT1 アナログフィルタ
FLT1a〜FLT1e アナログフィルタ
FLT2 アナログフィルタ
FLT4 フィルタ
IA_1〜IA_n アンプ
INTU1,INTU2 アナログ積分器ユニット
INTU1a アナログ積分器ユニット
LC1,LC2 低速AD変換器
LPF ロウパスフィルタ
MIX_1〜MIX_n ミキサ
MOD 変調器
NCF1,NCF2 ノイズキャンセルフィルタ
NCF51,NCF52 ノイズキャンセルフィルタ
NCU1 ノイズキャンセル回路
NCU51 ノイズキャンセル回路
OSC 発振器
OPA1a,OPA1c,OPA1d,OPA1f オペアンプ
OTA1b 電流アンプ
OTA1g〜OTA4g 電流アンプ
PA パワーアンプ
QT1,QT2 量子化器
QT1a 逐次比較型AD変換器
R1a 抵抗素子
R1d,R2d 入力抵抗
R1f〜R3f 抵抗素子
R3d 帰還抵抗
RFU 高周波ユニット
SDM1 シグマデルタ型変調器
SDM51,SDM52 シグマデルタ型変調器
SW1c〜SW4c スイッチ
SW1h_1〜SW1h_7 スイッチ
SW1i_1〜SW1i_7 スイッチ
SW2h_1〜SW2h_7 スイッチ
SW2i_1〜SW2i_7 スイッチ
SW3h,SW3i スイッチ
SYS1 ミリ波レーダシステム
XG プローブ信号生成回路
Claims (20)
- プローブ信号を生成するプローブ信号生成回路と、
アナログ回路によって構成された第1アナログ積分器と、前記第1アナログ積分器の出力信号と前記プローブ信号との加算信号を量子化する第1量子化器と、を有する第1変調器と、
前記第1量子化器において発生した量子化誤差と、前記プローブ信号と、を抽出した抽出信号のフィルタリングを行うアナログフィルタと、
前記アナログフィルタの出力信号をAD変換する、前記第1変調器よりも動作周波数の低い第1AD変換器と、
前記プローブ信号に応じた前記第1量子化器の出力信号を観測することによって前記第1変調器の伝達関数である第1伝達関数を探索する第1適応フィルタと、
前記プローブ信号に応じた前記第1AD変換器の出力信号を観測することによって、前記第1変調器の出力から前記アナログフィルタを介して前記第1AD変換器にかけての伝達関数である第2伝達関数を探索する第2適応フィルタと、
前記第1適応フィルタによる探索結果と、前記第2適応フィルタによる探索結果と、を用いて、前記第1量子化器の出力信号を、当該第1量子化器の出力信号に含まれる前記量子化誤差及び前記プローブ信号をキャンセルしたうえで出力する、ノイズキャンセル回路と、
を備えた、MASH型かつシグマデルタ型のAD変換装置。 - 前記アナログフィルタは、ロウパスフィルタである、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、オペアンプ帰還型のアクティブフィルタである、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、Gm−Cフィルタである、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、離散時間型のフィルタである、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、並列に設けられた複数の離散時間型のフィルタを有し、
前記複数の離散時間型のフィルタは、それぞれ異なるタイミングでフィルタリングを行うように構成されている、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、前記第2適応フィルタによる探索結果に応じて周波数特性を調整可能に構成されている、
請求項1に記載のAD変換装置。 - 前記アナログフィルタは、
前記第2適応フィルタによる探索結果に応じて、前記周波数特性を決定する容量値を調整可能に構成された容量素子を有する、
請求項7に記載のAD変換装置。 - 前記第1AD変換器は、ナイキスト型AD変換器である、
請求項1に記載のAD変換装置。 - 前記第1AD変換器は、逐次比較型AD変換器であって、
前記アナログフィルタは、前記第1AD変換器に設けられた容量素子を用いて構成されている、
請求項1に記載のAD変換装置。 - 前記第1AD変換器は、並列に設けられた複数の逐次比較型AD変換器を有し、
前記アナログフィルタは、並列に設けられた複数の離散時間型のフィルタを有し、
前記複数の離散時間型のフィルタは、それぞれ、複数の逐次比較型AD変換器に設けられた容量素子を用いて構成され、かつ、異なるタイミングでフィルタリングを行うように構成され、
前記複数の逐次比較型AD変換器は、それぞれ、前記複数の離散時間型のフィルタの出力信号をAD変換するように構成されている、
請求項1に記載のAD変換装置。 - 前記第1量子化器は、逐次比較型のAD変換器であって、
前記第1量子化器において、前記プローブ信号に応じた電圧が保持されたノードの電圧を、前記抽出信号として出力するように構成されている、
請求項1に記載のAD変換装置。 - 前記第1量子化器は、逐次比較型のAD変換器であって、
前記第1アナログ積分器の出力信号をサンプリングしてホールドするサンプルホールド回路と、
前記サンプルホールド回路を用いて構成され、比較制御部から逐次出力されるデジタル信号をアナログ信号に変換するDA変換器と、
前記サンプルホールド回路によってホールドされた前記第1アナログ積分器の出力信号の電圧と、前記DA変換器による変換結果であるアナログ信号の電圧と、を比較するコンパレータと、
前記コンパレータによる比較結果に基づいて、前記デジタル信号の値を切り替える前記比較制御部と、
を備え、
前記サンプルホールド回路は、
並列に設けられた複数の第1容量素子と、
前記複数の第1容量素子に並列に設けられ、前記プローブ信号に応じた電圧をサンプリングしてホールドするための第2容量素子と、
を有し、
前記サンプルホールド回路によってホールドされた前記プローブ信号に応じた電圧が、前記抽出信号として出力される、
請求項1に記載のAD変換装置。 - 前記第1適応フィルタによって探索された前記第1伝達関数を表すのに用いられる複数のタップ係数を、前記第1AD変換器の動作周波数に応じて間引く第1間引き回路と、
前記第2適応フィルタによって探索された前記第2伝達関数を表すのに用いられる複数のタップ係数を、前記第1AD変換器の動作周波数に応じて間引く第2間引き回路と、
をさらに備え、
前記ノイズキャンセル回路は、前記第1間引き回路の出力と、前記第2間引き回路の出力と、を用いて、前記第1量子化器の出力信号を、当該第1量子化器の出力信号に含まれる前記量子化誤差及び前記プローブ信号をキャンセルしたうえで出力するように構成されている、
請求項1に記載のAD変換装置。 - 前記第1量子化器の出力信号のフィルタリングを行うデジタルフィルタをさらに備え、
前記第1間引き回路は、さらに、前記第1適応フィルタによって探索された前記第1伝達関数に対して、前記デジタルフィルタの伝達関数を乗じるように構成され、
前記第1間引き回路は、前記第1適応フィルタによって探索された前記第1伝達関数に前記デジタルフィルタの伝達関数を乗じることによって算出された伝達関数、を表すのに用いられる複数のタップ係数を、前記第1AD変換器の動作周波数に応じて間引くように構成されている、
請求項14に記載のAD変換装置。 - 前記プローブ信号は、1ビットの疑似ランダム信号である、
請求項1に記載のAD変換装置。 - 前記ノイズキャンセル回路は、
前記第1適応フィルタにより探索された前記第1伝達関数が伝達関数として設定される第1ノイズキャンセルフィルタと、
前記第2適応フィルタにより探索された前記第2伝達関数が伝達関数として設定される第2ノイズキャンセルフィルタと、
前記第1ノイズキャンセルフィルタの出力信号と、前記第2ノイズキャンセルフィルタの出力信号と、の差分信号を、前記ノイズキャンセル回路の出力信号として出力するデジタル加減算器と、を有する、
請求項1に記載のAD変換装置。 - 前記第1適応フィルタは、前記プローブ信号に応じた前記第1量子化器の出力信号と、前記第1適応フィルタの出力信号と、の誤差を表す第1誤差信号に基づいて、LMS(Least Mean Square)アルゴリズムを用いて、前記第1伝達関数を表すのに用いられるタップ係数を探索するように構成され、
前記第2適応フィルタは、前記プローブ信号に応じた前記第1AD変換器の出力信号と、前記第2適応フィルタの出力信号と、の誤差を表す第2誤差信号に基づいて、LMSアルゴリズムを用いて、前記第2伝達関数を表すのに用いられるタップ係数を探索するように構成されている、
請求項1に記載のAD変換装置。 - 送信波を空中に放射する送信アンテナと、
前記送信波に対する対象物からの反射波を受信する複数の受信アンテナと、
前記複数の受信アンテナによって受信された前記反射波を、前記送信波を用いてダウンコンバートすることにより複数のビート信号を生成する高周波ユニットと、
前記複数のビート信号のフィルタリングを行うロウパスフィルタと、
前記ロウパスフィルタによってフィルタリングが行われた前記複数のビート信号を処理するベースバンドユニットと、
を備え、
前記ベースバンドユニットは、
前記ロウパスフィルタによってフィルタリングが行われた前記複数のビート信号をそれぞれAD変換する請求項1に記載の複数のAD変換装置を備えた、
ミリ波レーダシステム。 - 送信波を空中に放射する送信アンテナと、
前記送信波に対する対象物からの反射波を受信する複数の受信アンテナと、
前記複数の受信アンテナによって受信された前記反射波を、前記送信波を用いてダウンコンバートすることにより複数のビート信号を生成する高周波ユニットと、
前記複数のビート信号のフィルタリングを行うロウパスフィルタと、
前記ロウパスフィルタによってフィルタリングが行われた前記複数のビート信号を処理するベースバンドユニットと、
を備え、
前記ベースバンドユニットは、
前記ロウパスフィルタによってフィルタリングが行われた前記複数のビート信号をそれぞれAD変換する複数のAD変換装置を備え、
各前記AD変換装置は、MASH型かつシグマデルタ型のAD変換装置であって、
プローブ信号を生成するプローブ信号生成回路と、
アナログ回路によって構成された第1アナログ積分器と、前記第1アナログ積分器の出力信号と前記プローブ信号との加算信号を量子化する第1量子化器と、を有する第1変調器と、
前記第1量子化器において発生した量子化誤差と、前記プローブ信号と、を抽出した抽出信号のフィルタリングを行うアナログフィルタと、
前記アナログフィルタの出力信号をAD変換する、前記第1変調器よりも動作周波数の低い第1AD変換器と、
前記プローブ信号に応じた前記第1量子化器の出力信号を観測することによって前記第1変調器の伝達関数である第1伝達関数を探索する第1適応フィルタと、
前記プローブ信号に応じた前記第1AD変換器の出力信号を観測することによって、前記第1変調器の出力から前記アナログフィルタを介して前記第1AD変換器にかけての伝達関数である第2伝達関数を探索する第2適応フィルタと、
前記第1適応フィルタによる探索結果と、前記第2適応フィルタによる探索結果と、を用いて、前記第1量子化器の出力信号を、当該第1量子化器の出力信号に含まれる前記量子化誤差及び前記プローブ信号をキャンセルしたうえで出力する、ノイズキャンセル回路と、
を有する、ミリ波レーダシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219382A JP7118867B2 (ja) | 2018-11-22 | 2018-11-22 | Ad変換装置及びそれを備えたミリ波レーダシステム |
US16/585,924 US11415666B2 (en) | 2018-11-22 | 2019-09-27 | AD converter device and millimeter wave radar system |
CN201910960498.9A CN111211786A (zh) | 2018-11-22 | 2019-10-10 | Ad转换器设备和毫米波雷达系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219382A JP7118867B2 (ja) | 2018-11-22 | 2018-11-22 | Ad変換装置及びそれを備えたミリ波レーダシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088563A true JP2020088563A (ja) | 2020-06-04 |
JP7118867B2 JP7118867B2 (ja) | 2022-08-16 |
Family
ID=70770669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018219382A Active JP7118867B2 (ja) | 2018-11-22 | 2018-11-22 | Ad変換装置及びそれを備えたミリ波レーダシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US11415666B2 (ja) |
JP (1) | JP7118867B2 (ja) |
CN (1) | CN111211786A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
JP2005217514A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | アクティブフィルタ |
US20100079324A1 (en) * | 2008-09-26 | 2010-04-01 | Hasnain Lakdawala | Sigma-delta converter noise cancellation |
JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 |
JP2017046058A (ja) * | 2015-08-24 | 2017-03-02 | 株式会社東芝 | Ad変換器、アナログフロントエンド、及びセンサシステム |
JP2018182610A (ja) * | 2017-04-18 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | アナログ・ディジタル変換器およびミリ波レーダシステム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6970120B1 (en) | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
US9178529B2 (en) * | 2013-10-18 | 2015-11-03 | Analog Devices Global | Multi-stage noise shaping analog-to-digital converter |
US9231614B2 (en) * | 2014-04-07 | 2016-01-05 | Analog Devices, Inc. | Cancellation of feedback digital-to-analog converter errors in multi-stage delta-sigma analog-to-digital converters |
-
2018
- 2018-11-22 JP JP2018219382A patent/JP7118867B2/ja active Active
-
2019
- 2019-09-27 US US16/585,924 patent/US11415666B2/en active Active
- 2019-10-10 CN CN201910960498.9A patent/CN111211786A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936562A (en) * | 1997-06-06 | 1999-08-10 | Analog Devices, Inc. | High-speed sigma-delta ADCs |
JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
JP2005217514A (ja) * | 2004-01-27 | 2005-08-11 | Sharp Corp | アクティブフィルタ |
US20100079324A1 (en) * | 2008-09-26 | 2010-04-01 | Hasnain Lakdawala | Sigma-delta converter noise cancellation |
JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 |
JP2017046058A (ja) * | 2015-08-24 | 2017-03-02 | 株式会社東芝 | Ad変換器、アナログフロントエンド、及びセンサシステム |
JP2018182610A (ja) * | 2017-04-18 | 2018-11-15 | ルネサスエレクトロニクス株式会社 | アナログ・ディジタル変換器およびミリ波レーダシステム |
Also Published As
Publication number | Publication date |
---|---|
US20200166606A1 (en) | 2020-05-28 |
US11415666B2 (en) | 2022-08-16 |
CN111211786A (zh) | 2020-05-29 |
JP7118867B2 (ja) | 2022-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170179969A1 (en) | Adaptive digital quantization noise cancellation filters for mash adcs | |
JP4745267B2 (ja) | デルタシグマ変調器とそれを備えたda変換装置 | |
US7944378B1 (en) | Circuits and methods for calibrating analog and digital circuits | |
US20160352351A1 (en) | Ad converter including a capacitive dac | |
US20170179975A1 (en) | Dither injection for continuous-time mash adcs | |
US10536161B1 (en) | Noise shaping pipeline analog to digital converters | |
US20090309774A1 (en) | Delta-sigma modulator | |
JP6767715B2 (ja) | Ad変換器 | |
JP5154659B2 (ja) | フィードバックパスにおいてビット数の減少したマルチビットシグマ・デルタ変調器 | |
JP4331188B2 (ja) | デジタル/アナログ変換器および信号のデジタル/アナログ変換方法 | |
US20050068213A1 (en) | Digital compensation of excess delay in continuous time sigma delta modulators | |
US10171102B1 (en) | Oversampled continuous-time pipeline ADC with voltage-mode summation | |
JPH07312555A (ja) | 制御されたポール−ゼロ場所を有するろ過を持つシグマ−デルタ・アナログ・デジタル変換器とその装置 | |
US8223051B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
JP6945331B2 (ja) | アナログ・ディジタル変換器およびミリ波レーダシステム | |
CN111988038A (zh) | 基于vco的连续时间流水线adc | |
WO2017037744A2 (en) | A delta sigma modulator with noise attenuating feedback filters | |
US9793908B2 (en) | Protection circuits for tunable resistor at continuous-time ADC input | |
Wang et al. | Robust continuous-time MASH delta sigma modulator | |
Brewer et al. | A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC | |
KR20180085996A (ko) | 다중 모드를 지원하는 연속시간 델타 시그마 모듈레이터 | |
JP7118867B2 (ja) | Ad変換装置及びそれを備えたミリ波レーダシステム | |
US9742426B2 (en) | Signal transfer function equalization in multi-stage delta-sigma analog-to-digital converters | |
Guni et al. | Comparative study of sigma delta and nonuniform sampling A/D converters | |
WO2019057990A1 (en) | DELTA-SIGMA CONTINUOUS TIME MODULATOR FOR INVERSION-AMPLIFICATION CHAINS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7118867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |