JP2020086389A - 光部品、及びこれを用いた光モジュール - Google Patents

光部品、及びこれを用いた光モジュール Download PDF

Info

Publication number
JP2020086389A
JP2020086389A JP2018225301A JP2018225301A JP2020086389A JP 2020086389 A JP2020086389 A JP 2020086389A JP 2018225301 A JP2018225301 A JP 2018225301A JP 2018225301 A JP2018225301 A JP 2018225301A JP 2020086389 A JP2020086389 A JP 2020086389A
Authority
JP
Japan
Prior art keywords
optical
wiring board
optical component
cavity
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018225301A
Other languages
English (en)
Other versions
JP7147517B2 (ja
Inventor
輝洋 久保
Teruhiro Kubo
輝洋 久保
康平 柴田
Kohei Shibata
康平 柴田
小林　弘
Hiroshi Kobayashi
弘 小林
石川　直樹
Naoki Ishikawa
直樹 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Optical Components Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Optical Components Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Optical Components Ltd filed Critical Fujitsu Ltd
Priority to JP2018225301A priority Critical patent/JP7147517B2/ja
Priority to US16/695,720 priority patent/US20200174205A1/en
Publication of JP2020086389A publication Critical patent/JP2020086389A/ja
Application granted granted Critical
Publication of JP7147517B2 publication Critical patent/JP7147517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4238—Soldering
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0004—Casings, cabinets or drawers for electric apparatus comprising several parts forming a closed casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/069—Other details of the casing, e.g. wall structure, passage for a connector, a cable, a shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光部品を基板に接続する接続部にかかる応力を緩和して、接続の信頼性を向上する。【解決手段】配線基板２７に実装される光部品１０は、キャビティ１２を有する絶縁性セラミックスの筐体１１と、キャビティ１２の中に収容される光回路素子１０５と、キャビティ１２を覆う蓋１５と、筐体１１のキャビティ１２の外周に配置される突起電極１８と、を有し、筐体１１の線膨張係数は配線基板２７の線膨張係数よりも小さく、蓋１５の線膨張係数は配線基板２７の線膨張係数よりも大きい。【選択図】図３

Description

本発明は、光部品、及びこれを用いた光モジュールに関する。
近年、光デバイスが実装された光モジュールでは、小型化と高速化の要請に加えて、プラガブルな形態が求められている。データセンタ内の短距離光通信だけではなく、メトロネットワーク用のインタフェースとしても、プラガブルな光トランシーバモジュールが主流になりつつある。小型化と高速化のために、光デバイスと制御回路を同一のパッケージ内に組み込む構成も採用されつつある。
ＬＳＩ等の電子デバイスでは、微小なはんだボールを狭ピッチで配置したＢＧＡ（Ball Grid Array）によるフリップチップ実装が一般的である。半導体ＩＣチップをキャビティ内に配置してカバーを設ける構成が知られている（たとえば、特許文献１及び特許文献２参照）。
米国特許第５０３２８９７号公報 国際公開第９７／０４６２９号（特表平１１−５０９３７２号）
光部品をパッケージ化する場合、光通信の高速特性と整合するように設定されたインピーダンスで接合電極（はんだボール等）のサイズが決まる。このため、応力に対するマージンが厳しく、外部応力によって接合箇所にクラック等が入りやすい。光部品と基板をピラー等の突起電極で接合する場合にも同様の問題が生じる。
電子デバイスをボールグリッドアレイ（ＢＧＡ）でフリップチップ実装する場合は、はんだボールによる接続強度の弱さを補うために、一般的にアンダーフィル剤による樹脂封止が行われている。しかし、光部品の場合、高速の信号伝送を担う接合部には、誘電率の影響を排除するためにアンダーフィル剤を使用できない箇所がある。
本発明は、光部品を基板に接続する接続部にかかる応力を緩和して接続の信頼性を高めることを目的とする。
配線基板に実装される光部品は、
キャビティを有する絶縁性セラミックスの筐体と、
前記キャビティの中に収容される光回路素子と、
前記キャビティを覆う蓋と、
前記筐体の前記キャビティの外周に配置される突起電極と、
を有し、前記筐体の線膨張係数は前記配線基板の線膨張係数よりも小さく、前記蓋の線膨張係数は前記配線基板の線膨張係数よりも大きい。
光部品を基板に接続する接続部にかかる応力を緩和して、接続の信頼性を高めることができる。
実施形態の光部品が適用される光モジュールの構成例を示す図である。 図１で用いられる光部品の概略断面図である。 図１のＸ−Ｘ’ラインに沿った実装構造の断面図である。 蓋の材料の違いによる応力の分布を示す図である。 図４の計算に用いたモデルの図である。 はんだボールにかかる最大応力のボール径依存性を示す図である。 はんだボールの構成例を示す図である。 光部品の変形例を示す図である。 図８の光部品が実装される配線基板の概略図である。 図８の光部品の実装構造である。 光部品のさらに別の変形例を示す図である。 図１１の光部品が実装される配線基板の概略図である。 図１１の光部品の実装構造である。 光部品を用いた光モジュールの別の例を示す図である。
図１は、実施形態の光部品１０を用いた光モジュール１の概略図である。光モジュール１は、たとえばプラガブル光トランシーバであり、光伝送装置２に対して挿抜可能な構成となっている。
光モジュール１は、パッケージ２１内にモジュール基板としての配線基板２７を有し、配線基板２７に光部品１０、光源ユニット２２、電気回路部品２４、ＤＳＰ（デジタル信号プロセッサ）２５が実装されている。この例では、光モジュール１に光源ユニット２２とＤＳＰ２５が内蔵されているが、光源ユニット２２とＤＳＰ２５の少なくとも一方をパッケージ２１の外部に配置してもよい。
光モジュール１は、光伝送装置２との接続側にプラガブルな電気コネクタ２６を有し、光伝送路側に、光ファイバ３１ａ、３１ｂに接続される光コネクタ２３を有する。光コネクタ２３は、光ファイバ３１ａ、３１ｂ付きのプラガブルなコネクタであってもよい。
光部品１０は、後述するように、筐体内に収容された光回路素子１０５を有し、配線基板２７にフリップチップ実装されている。光部品１０は、光送受信のフロントエンド回路として機能し、光電気（Ｏ／Ｅ）変換回路１０１と、電気光（Ｅ／Ｏ）変換回路１０２を有する。
Ｏ／Ｅ変換回路１０１は、たとえば、シリコンフォトニクス技術で形成された光導波路の回路と、受光素子を有する。光導波路で形成される回路要素は、たとえば、偏波ビームスプリッタ、９０°ハイブリッド光ミキサ等を含む。受光素子としてゲルマニウム（Ｇｅ）フォトダイオードを用いる場合は、他の回路要素とともに受光素子もシリコン基板に作り込まれていてもよい。化合物半導体の受光素子を用いる場合は、シリコン基板に外付けで配置されてもよい。
Ｅ／Ｏ変換回路１０２は、たとえばシリコンフォトニクス技術で形成された電界吸収型の半導体光変調器を有する。
光モジュール１が電気コネクタ２６によって光伝送装置２に接続されている状態で、光ファイバ３１ａから受信された光信号は、光コネクタ２３を介して光部品１０のＯ／Ｅ変換回路１０１に入力される。Ｏ／Ｅ変換回路１０１は、たとえば光信号を偏波分離し、光源ユニット２２からの局発光を用いて、９０°ハイブリッド光ミキサで偏波ごとに同相（Ｉ）成分と直交（Ｑ）成分を検波する。各偏波の各位相成分は対応する受光素子で検出され、光電流が出力される。
光部品１０から出力される光電流は、配線基板２７を介して電気回路部品２４に入力される。光電流は、電気回路部品２４のアンプ２４１で電圧信号に変換され、増幅されて、ＤＳＰ２５に入力される。ＤＳＰ２５で、Ａ／Ｄ変換と波形ひずみの補償を行って電気コネクタ２６から光伝送装置２に送られる。
送信側では、光伝送装置２から供給されるデータ信号は、ＤＳＰ２５によって誤り訂正符号化、データの論理値に応じた電界情報（位相／振幅）へのマッピング、波形処理等を受けて、電気回路部品２４のドライバ２４２に入力される。ドライバ２４２は、入力されたデジタル信号から高速のアナログ駆動信号を生成する。生成されたアナログ駆動信号は配線基板２７を介して光部品１０のＥ／Ｏ変換回路１０２に入力される。
Ｅ／Ｏ変換回路１０２の光変調器は、光源ユニット２２から入力される光をアナログ駆動信号で変調し、変調光信号を光ファイバ３１ｂに出力する。
このような光モジュール１に用いられる光部品１０は、他の部品とともに配線基板２７に実装され、配線基板２７を介して電気回路部品２４との間で高速の電気信号のやり取りを行う。そのため、光部品１０と配線基板２７との接続部には信頼性の高い接続強度が求められる。
図２は、図１で用いられる光部品１０の概略断面図である。光部品１０は、絶縁性のセラミックの筐体１１と、筐体１１に形成されたキャビティ１２内に配置される光回路素子１０５と、キャビティを覆う蓋１５を有する。筐体１１のキャビティ１２の外周には、配線基板２７への実装用の突起電極が多数形成されている。この例で、突起電極ははんだボール１８である。
はんだ材料としては、光部品１０の接続に用いるため、低温から中温系の材料が望ましく、ＳｎＡｇＣｕ（ＳＡＣ）のほか、Ｓｎ−Ｉｎ−Ａｇ−Ｂｉ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ、Ｓｎ−Ａｎ−ＢＶｉ、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ等で形成する。
筐体１１には、電気配線１６が形成され、はんだボール１８の少なくとも一部は電気配線１６と接続されている。図２の例では、筐体１１に３層の電気配線１６ａ〜１６ｃが形成され、電気配線１６ｃに接続される電極パッド１９にはんだボール１８が搭載されているが、この例に限定されず、必要な総数の多層配線が形成されていてもよい。
筐体１１は、多層配線の形成が可能、かつ蓋１５による封止に耐え得る強度を有していることが望ましい。一例として、筐体１１を絶縁性のセラミックスで形成する。絶縁性セラミックスとして、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）、ステアタイト（ＭｇＯ・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）等を用いることができる。
アルミナ、窒化アルミ、ステアタイトの線膨張係数は７ｐｐｍ／℃前後、ムライトの線膨張係数は約４ｐｐｍ／℃、フォルステライトの線膨張係数は１０．５ｐｐｍ／℃程度であり、配線基板２７との間で線膨張係数の差が大きい。配線基板２７にＦＲ−４等の樹脂基材を用いる場合、その線膨張係数は１３ｐｐｍ／℃、樹脂基材に設けられる配線を銅（Ｃｕ）配線とする場合、配線の線膨張係数は１７ｐｐｍ／℃である。光部品１０に使用される主な材料のおよその線膨張係数をリストすると以下のようになる。
シリコン（光回路素子） ６ｐｐｍ／℃
アルミナ（筐体） ７ｐｐｍ／℃
ＳＡＣはんだ（突起電極） ２０ｐｐｍ／℃
ＦＲ−４（配線基板） １３ｐｐｍ／℃
Ｃｕ（配線基板の配線層） １７ｐｐｍ／℃
実施形態では、筐体１１と配線基板２７との間の線膨張係数の差を吸収するために、蓋１５を線膨張係数の大きな材料で形成する。蓋１５の線膨張係数は、配線基板２７の線膨張係数よりも大きく、一方、筐体１１の線膨張係数は、配線基板の線膨張係数よりも小さい。筐体１１の線膨張係数をＣＴＥCASE、配線基板２７の線膨張係数をＣＴＥPCB、蓋１５の線膨張係数をＣＴＥLIDとすると、一例として
ＣＴＥCASE ＜ ＣＴＥPCB ＜ ＣＴＥLID
を満たす材料で光部品１０を形成する。良好な構成例では、蓋１５と筐体１１を合わせた全体の線膨張係数が、配線基板２７の線膨張係数とほぼ等しくなるように設計する。このような条件を満たす蓋１５の材料として、Ｃｕ，Ａｌ、ＳＵＳ（ステンレス鋼）等を用いることができる。
光回路素子１０５は、光導波路で形成された光回路１０６を有する。光回路１０６のうち、光電気変換と電気光変換を担う部分は、ボンディングワイヤ１７等の接続手段によって、筐体１１に形成された配線１６に接続されている。配線１６は、ボンディングワイヤ１７によって、たとえば光変調器に高速駆動信号を印加するＲＦ電極、ＤＣバイアスを印加するＤＣ電極、フォトダイオードから光電流を出力する出力電極等に接続されている。
図２の例では、光回路素子１０５は、キャビティ１２の底面に設けられたマウント１３に配置されている。光回路素子１０５が半導体材料で形成される場合は厳密な温度制御は必要ないが、たとえば光変調器が電気光学結晶材料で形成される場合は、マウント１３に替えて温度制御素子を配置してもよい。
筐体１１は蓋１５によって密封され、キャビティ１２内への水分等の侵入を防止している。気密密閉とすることで、光回路１０６と光ファイバとの間の光学的な結合にレンズ等の光学素子が使用される場合でも、光学素子への悪影響を防止することができる。
筐体１１の底面は、放熱面１４となっている。放熱面１４とマウント１３を熱伝導率の高い同じ材料、たとえばＡｌＮで形成してもよい。放熱面１４を、はんだボール１８による接合面と反対側に設けることで、電気的な接合部と光回路素子１０５から発生する熱を筐体１１の外部に逃がすことができる。
光部品１０の作製では、たとえば、筐体１１のキャビティ１２内に光回路素子１０５を配置し、筐体１１の配線１６と光回路素子１０５をワイヤボンディングで接続する。キャビティ１２を蓋１５で覆い、蓋１５の周囲にはんだボール１８を配置してリフローで形を整えることで光部品１０が得られる。
図３は、光部品１０を配線基板２７に実装した実装構造２０を、図１のＸ−Ｘ’ラインに沿った概略断面図で示している。光部品１０は、配線基板２７にフリップチップ実装されている。光部品１０を、フリップチップボンダ等を用いて配線基板２７に位置合わせして搭載し、はんだボール１８と配線基板２７に形成された接続電極２７３をリフローにて接合する。
接続電極２７３は、たとえば配線基板２７に近い側の第１導電層２７１と、第１導電層２７１の上に配置される第２導電層２７２を含む。第１導電層２７１は、一例としＣｕ／Ａｕめっき層であり、第２導電層２７２ははんだ層である。はんだ層として、ＳｎＡｇＣｕ（ＳＡＣ）の他に、Ｓｎ−Ｉｎ−Ａｇ−Ｂｉ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ、Ｓｎ−Ａｎ−ＢＶｉ、Ｓｎ−Ｂｉ、Ｓｎ−Ｉｎ等の低温〜中温度系の材料を用いてもよい。
光部品１０のはんだボール１８はキャビティ１２の外周に設けられているので、接続面積が限られ、応力に対する強度が不十分になりやすい。はんだボール１８の径を大きくすることで接合強度を上げることはできるが、高速伝送におけるインピーダンス整合の要請から、はんだボール１８のピッチとサイズが決まってしまう。光部品１０の全体をアンダーフィル剤で封止する場合は、接合部にかかる応力を吸収することができるが、高速伝送における誘電率の影響を排除するために、アンダーフィル剤を適用できない箇所がある。
実施形態では、光部品１０の全体としての熱膨張率と、配線基板２７の熱膨張率を釣り合わせることで、熱膨張率の差による応力の影響を緩和する。光部品１０の蓋１５を配線基板２７の熱膨張率よりも大きな熱膨張率の材料で形成し、接合部の近傍で筐体１１と配線基板２７との間の熱膨張率の差を吸収する。配線基板２７の樹脂基材と金属配線を含む全体の線熱膨張係数が１４〜１５ｐｐｍ／℃とすると、蓋１５の熱膨張係数は１７〜３０ｐｐｍ／℃であるのが望ましい。より好ましくは、筐体１１と蓋１５を合わせた全体の線膨張係数が、配線基板２７の熱膨張係数と略等しくなるのが望ましい。
図４は、蓋１５の材料の違いによる応力の分布を示す図である。横軸は材料の線膨張係数（ｐｐｍ／℃）、縦軸ははんだボール１８にかかるミーゼス応力（ＭＰａ）である。蓋１５の材料名の後ろに記載されているカッコ内の表記は、はんだボール１８の材料である。白丸が−４０℃での応力、ハッチ付きのマル印は１００℃での応力である。
図５は、図４の計算のためのモデル図である。筐体１１として、底面のサイズ（Ｌ×Ｗ）が１４ｍｍ×１０ｍｍ、高さ（ｈ）が３．５ｍｍのアルミナケースを用いる。アルミナケースの外周に沿って配置されるはんだボールの総数は１５３個、直径は２００μｍである。ハンダボールキャビティを密封する蓋１５の材料と、キャビティの外周に配置されるはんだボール１８の材料を、様々に変更する。
図４に戻って、蓋１５の材料として、配線基板２７よりも大きな線膨張係数を有するものが望ましい。金属配線が形成された樹脂基材の配線基板の線膨張係数を１３〜１５ｐｐｍ／℃とすると、これよりも線膨張係数の大きいＣｕ、Ａｌ、Ｚｎ、ＳＵＳ等で蓋１５を形成するのが望ましい。図中の「Ｉｎｖ」はＮｉ−Ｆｅ合金材料である。この材料は線膨張係数が小さく、筐体１１と配線基板２７の応力の差を十分に吸収することができない。
亜鉛（Ｚｎ）は、線膨張係数は大きいが、蓋１５をＺｎで形成したときにＳＡＣのはんだボール１８にかかる応力が大きくなる。
図４の計算結果から、線膨張係数の関数としての応力をフィッティングすると、２０ｐｐｍ／℃前後ではんだボール１８にかかる応力が最小となり、蓋１５の材料として、線膨張係数が１８〜３０ｐｐｍ／℃の材料を用いるのが望ましい。この場合、はんだボールの材料はＳｎ-Ｂｉ、Ｓｎ−Ｉｎのような低温系材料でもよいし、ＳＡＣのような中温系の材料を用いることも可能である。
図６は、はんだボール１８の径の関数としてはんだボールにかかる最大応力を示す図である。はんだボール１８として、Ｓｎ95.5Ａｇ3.5Ｃｕ0.7を使用する。
はんだボール１８の径が小さくなるほど、１個当たりのはんだボール１８にかかる応力は大きくなる。光部品１０と配線基板２７の間の接続の信頼性を確保するためには、図５のモデルでは、はんだボール１８の径は２００μｍ以上であるのが望ましい。一方、高速伝送特性を維持する観点からは、はんだボール１８の径は２５０μｍ以下であることが望ましい。
図４〜図６のシミュレーションの傾向は、はんだボールだけではなく、ピラー電極、カラム電極等の突起電極全般に当てはまる。
図７は、はんだボール１８の材料の別の例を示す。上述した低温〜中温系のはんだ材料の他に、Ｃｕコア、または耐熱性の樹脂コアのはんだボールを用いることができる。この例では、はんだボール１８Ａは、樹脂コア１８１をＮｉ膜１８２、及びＳｕ／Ａｇ膜１８４の順にめっき被膜して得られる。
樹脂コア１８１とすることで、はんだボール１８Ａにかかる応力を緩和することができる。Ｃｕコアの場合も、応力緩和効果を有し、また導電性に優れる。樹脂コアあるいはＣｕコアのはんだボールは、めっき層の種類と厚さを制御することで、はんだボールのサイズと融点の制御が容易になる。めっきとして、Ｓｕ／Ａｇ膜１８４に替えて、ＳＡＣめっきを用いることによっても、耐衝撃性と温度サイクル性を向上することができる。
＜変形例１＞
図８は、光部品１０の変形例である光部品１０Ａの概略図である。光部品１０Ａでは、蓋１５Ａの外側の表面に表面処理層１５１が形成されている。表面処理層１５１は、たとえばはんだ付けが可能なめっき層である。蓋１５Ａのキャビティ１２に対向する面と反対側の面に表面処理層１５１を設けることで、蓋１５Ａを光部品１０Ａの接合に利用することができる。
図９は、図８の光部品１０Ａが実装される配線基板２７Ａの構成例である。配線基板２７Ａの表面には、光部品１０Ａのはんだボール１８を受け取る位置に、接続電極２７３がたとえば矩形を描いて配置されている。接続電極２７３は、第１導電層２７１と第２導電層２７２の積層で形成されていてもよい。
接続電極２７３の配列の内側に、アイランド状の接合層２７６が配置されている。接合層２７６は、たとえば第１導電層２７５と、第１導電層２７５の上に形成された第２導電層２７４の積層構造となっている。接合層２７６の第１導電層２７５は、接続電極２７３の第１導電層２７１と同じ工程で形成されてもよい。接合層２７６は、接続電極２７３よりも厚く、接合層２７６の第２導電層２７４は、たとえば、はんだペーストを印刷法、スプレー法等で塗布して形成される。第２導電層２７４の厚さは、光部品１０Ａのはんだボール１８の高さとほぼ同じである。
図１０は、図９の配線基板２７Ａに図８の光部品１０Ａを実装した実装構造２０Ａの概略図である。光部品１０Ａのはんだボール１８をリフローで接続電極２７３に接合するときに、光部品１０Ａの蓋１５Ａに設けられた表面処理層１５１と、配線基板２７Ａの接合層２７６が溶融して互いに固定される。
蓋１５Ａを配線基板２７Ａとの接合に利用することで、光部品１０Ａと配線基板２７Ａとの接合強度が向上し、はんだボール１８への応力集中を緩和することができる。これによって、光部品１０Ａと光モジュール１の動作の信頼性が向上する。
＜変形例２＞
図１１は、光部品１０の別の変形例として、光部品１０Ｂを示す。光部品１０Ｂでは、蓋１５Ｂの外側表面の高さ位置と、はんだボール１８の高さ位置を合わせる。別の言い方をすると、蓋１５Ｂの外側表面の位置を、はんだボール１８を搭載する筐体１１の上端面の位置よりも高くする。
蓋１５Ｂの外側表面には、表面処理層１５１が形成されている。表面処理層１５１は、たとえばはんだ付けが可能なめっき層である。蓋１５Ｂのキャビティ１２に対向する面と反対側の面に表面処理層１５１を設けることで、蓋１５Ｂを光部品１０Ｂの接合に利用することができる。
図１２は、図１１の光部品１０Ｂが実装される配線基板２７Ｂの構成例である。配線基板２７Ｂの表面には、光部品１０Ｂのはんだボール１８を受け取る位置に、接続電極２７３がたとえば矩形を描いて配置されている。接続電極２７３は、第１導電層２７１と第２導電層２７２の積層で形成されていてもよい。
接続電極２７３の配列の内側に、パッド状の接合層２７８が配置されている。接合層２７８は、たとえば第１導電層２７５と、第１導電層２７５の上に形成された第２導電層２７７の積層構造となっている。接合層２７８の第１導電層２７５は、接続電極２７３の第１導電層２７１と同じ工程で形成されてもよい。接合層２７８の第２導電層２７７は、接続電極２７３の第２導電層２７２と同じ工程で形成されてもよい。
図１３は、図１２の配線基板２７Ｂに図１１の光部品１０Ｂを実装した実装構造２０Ｂの概略図である。光部品１０Ｂのはんだボール１８をリフローで接続電極２７３に接合するときに、光部品１０Ｂの蓋１５Ｂに設けられた表面処理層１５１と、配線基板２７Ｂの接合層２７８が溶融して互いに固定される。
蓋１５Ｂを配線基板２７Ｂとの接合に利用することで、光部品１０Ｂと配線基板２７Ｂとの接合強度が向上し、はんだボール１８への応力集中を緩和することができる。これによって、光部品１０Ａと光モジュール１の動作の信頼性が向上する。
＜その他の変形例＞
図１４は、光部品１０を搭載した別の光モジュール１Ａの概略図である。光モジュール１Ａは、光フロントエンドの機能を有し、たとえば、デジタルコヒーレントトランシーバの構成部品として用いられる。光部品１０に替えて、光部品１０Ａ、１０Ｂも適用可能である。
光モジュール１は、パッケージ２１Ａ内にモジュール基板としての配線基板２７を有する。配線基板２７に、光部品１０と電気回路部品２４が実装されている。受信光を入力する光ファイバ３１ａと、送信光を出力する光ファイバ３１ｂと、光源ユニット２２からの光を入力する光ファイバ３１ｃが、光コネクタ２３によって光モジュール１に接続され、光部品１０との間で光の入出力を行う。
光部品１０は、配線基板２７にフリップチップ実装されて、電気回路部品２４と電気的に接続されている。電気回路部品２４は、たとえば、フレキシブルプリント回路（ＦＰＣ）基板３６によって外部の信号処理回路（ＤＳＰ等）と接続され、高速の電気信号の入出力が行われる。ＦＰＣ基板３６の他に、光モジュール１Ａに制御用の入出力端子が設けられていてもよい。
光部品１０の光回路素子１０５と、電気回路部品２４の動作は、図１を参照して説明したとおりであり、重複する説明を省略する。
光回路素子１０５は、光部品１０のキャビティ１２内に配置され、蓋１５によって密封されている。蓋１５と筐体１１を組み合わせた構成の熱膨張率と、配線基板２７の熱膨張率が釣り合うように設計されているので、接続用のはんだボール１８にかかる応力が緩和されている。変形例のように、蓋１５Ａまたは１５Ｂの外側表面にはんだ付けが可能な材料で表面処理層１５１を設ける場合は、光部品１０と配線基板２７との接続面積が増大して、接続信頼性を向上することができる。
光部品とこれを適用した光モジュールは、上述した構成例に限定されない。たとえば、光モジュールを、光送信モジュール、または光受信モジュールとしてもよい。光部品１０を光送信モジュールに適用する場合は、絶縁性セラミックスの筐体１１のキャビティ１２内にリチウムナイオベート（ＬｉＮｂＯ3）の光変調器を収容してもよい。この場合も、絶縁性のセラミックスと蓋１５で水分の侵入を防止した気密パッケージを形成することができる。また、マウント１３に替えて温度制御素子を配置してもよい。
光部品１０を光受信モジュールに適用する場合は、たとえば、光回路素子１０５をＩｎＰ等の化合物半導体で形成して、９０°ハイブリット光ミキサとＰＤを含む／集積回路としてもよい。
いずれの場合も、光回路素子１０５を収容する筐体１１と蓋１５を、配線基板２７と釣り合う熱膨張率となるように設計することで、光部品１０の接続部にかかる応力を緩和して、接続の信頼性を向上することができる。
以上の説明に対し、以下の付記を呈示する。
（付記１）
配線基板に実装される光部品であって、
キャビティを有する絶縁性セラミックスの筐体と、
前記キャビティの中に収容される光回路素子と、
前記キャビティを覆う蓋と、
前記筐体の前記キャビティの外周に配置される突起電極と、
を有し、前記筐体の線膨張係数は前記配線基板の線膨張係数よりも小さく、前記蓋の線膨張係数は前記配線基板の線膨張係数よりも大きいことを特徴とする光部品。
（付記２）
前記筐体と前記蓋を合わせた全体の線膨張係数は、前記配線基板の線膨張係数と釣り合っていることを特徴とする付記１に記載の光部品。
（付記３）
前記蓋の前記キャビティと反対側の面の高さ位置は、前記突起電極の高さ位置とそろっていることを特徴とする付記１または２に記載の光部品。
（付記４）
前記蓋の前記キャビティと反対側の面の高さ位置は、前記突起電極の高さ位置よりも低いことを特徴とする付記１または２に記載の光部品。
（付記５）
前記蓋の前記キャビティと反対側の面は、はんだ付けを可能にする表面処理が施されていることを特徴とする付記１〜４のいずれかに記載の光部品。
（付記６）
前記筐体の面であって前記蓋と反対側の面は、放熱面であることを特徴とする付記１〜５のいずれかに記載の光部品。
（付記７）
前記突起電極は樹脂コアまたは銅コアのはんだボールであることを特徴とする付記１〜６のいずれかに記載の光部品。
（付記８）
前記突起電極の径は２００μｍ〜２５０μｍであることを特徴とする付記１〜６のいずれかに記載の光部品。
（付記９）
前記筐体には電気配線が形成されており、前記突起電極の少なくとも一部は前記電気配線を介して前記光回路素子に接続されていることを特徴とする付記１〜８のいずれかに記載の光部品。
（付記１０）
前記筐体には電気配線が形成されており、前記光回路素子はワイヤボンディングで前記電気配線に接続されていることを特徴とする付記１〜９のいずれかに記載の光部品。
（付記１１）
配線基板と、
前記配線基板にフリップチップ実装される光部品と、
を有し、
前記光部品は、
キャビティを有する絶縁性セラミックスの筐体と、
前記キャビティの中に収容される光回路素子と、
前記キャビティを覆う蓋と、
前記筐体の前記キャビティの外周に配置される突起電極と、
を有し、前記筐体の線膨張係数は前記配線基板の線膨張係数よりも小さく、前記蓋の線膨張係数は前記配線基板の線膨張係数よりも大きいことを特徴とする光モジュール。
（付記１２）
前記配線基板は、前記突起電極と接合される接続電極の配列と、前記接続電極の配列の内側に配置される接合層とを有し、
前記蓋は、前記接合層に固定されていることを特徴とする付記１１に記載の光モジュール。
（付記１３）
前記接合層は前記接続電極よりも厚く、
前記接合層の厚さと、前記突起電極の高さはほぼ同じであることを特徴とする付記１２に記載の光モジュール。
（付記１４）
前記接合層と前記接続電極の厚さは同じであり、
前記光部品の前記蓋の外側表面の高さ位置と前記突起電極の高さ位置がそろっていることを特徴とする付記１２に記載の光モジュール。
（付記１５）
前記光回路素子は、光電気変換回路と電気光変換回路の少なくとも一方を有し、
前記光部品は、電気回路部品とともに前記配線基板に実装されていることを特徴とする付記１１〜１４のいずれかに記載の光モジュール。
（付記１６）
前記光部品を外部の光配線に接続する光コネクタと、前記電気回路部品を外部の装置に接続する電気コネクタを有することを特徴とする付記１５に記載の光モジュール。
１、１Ａ 光モジュール
２ 光伝送装置
１０、１０Ａ，１０Ｂ 光部品
１１ 筐体
１２ キャビティ
１３ マウント
１４ 放熱面
１５、１５Ａ、１５Ｂ 蓋
１５１ 表面処理層
１６、１６ａ〜１６ｃ 電気配線
１７ ボンディングワイヤ
１８、１８Ａ はんだボール（突起電極）
２０、２０Ａ、２０Ｂ 実装構造
２１ パッケージ
２２ 光源ユニット
２３ 光コネクタ
２４ 電気回路部品
２５ ＤＳＰ
１０５ 光回路素子
２７、２７Ａ，２７Ｂ 配線基板
２７３ 接続電極
２７６，２７８ 接合層

Claims (7)

  1. 配線基板に実装される光部品であって、
    キャビティを有する絶縁性セラミックスの筐体と、
    前記キャビティの中に収容される光回路素子と、
    前記キャビティを覆う蓋と、
    前記筐体の前記キャビティの外周に配置される突起電極と、
    を有し、前記筐体の線膨張係数は前記配線基板の線膨張係数よりも小さく、前記蓋の線膨張係数は前記配線基板の線膨張係数よりも大きいことを特徴とする光部品。
  2. 前記筐体と前記蓋を合わせた全体の線膨張係数は、前記配線基板の線膨張係数と釣り合っていることを特徴とする請求項１に記載の光部品。
  3. 前記蓋の前記キャビティと反対側の面の高さ位置は、前記突起電極の高さ位置とそろっていることを特徴とする請求項１または２に記載の光部品。
  4. 前記蓋の前記キャビティと反対側の面の高さ位置は、前記突起電極の高さ位置よりも低いことを特徴とする請求項１または２に記載の光部品。
  5. 前記蓋の前記キャビティと反対側の面は、はんだ付けを可能にする表面処理が施されていることを特徴とする請求項１〜４のいずれか１項に記載の光部品。
  6. 配線基板と、
    前記配線基板にフリップチップ実装される光部品と、
    を有し、
    前記光部品は、
    キャビティを有する絶縁性セラミックスの筐体と、
    前記キャビティの中に収容される光回路素子と、
    前記キャビティを覆う蓋と、
    前記筐体の前記キャビティの外周に配置される突起電極と、
    を有し、前記筐体の線膨張係数は前記配線基板の線膨張係数よりも小さく、前記蓋の線膨張係数は前記配線基板の線膨張係数よりも大きいことを特徴とする光モジュール。
  7. 前記配線基板は、前記突起電極と接合される接続パッドの配列と、前記接続パッドの配列の内側に配置される接合層とを有し、
    前記蓋は、前記接合層に固定されていることを特徴とする請求項６に記載の光モジュール。
JP2018225301A 2018-11-30 2018-11-30 光部品、及びこれを用いた光モジュール Active JP7147517B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018225301A JP7147517B2 (ja) 2018-11-30 2018-11-30 光部品、及びこれを用いた光モジュール
US16/695,720 US20200174205A1 (en) 2018-11-30 2019-11-26 Optical component and optical module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018225301A JP7147517B2 (ja) 2018-11-30 2018-11-30 光部品、及びこれを用いた光モジュール

Publications (2)

Publication Number Publication Date
JP2020086389A true JP2020086389A (ja) 2020-06-04
JP7147517B2 JP7147517B2 (ja) 2022-10-05

Family

ID=70850046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018225301A Active JP7147517B2 (ja) 2018-11-30 2018-11-30 光部品、及びこれを用いた光モジュール

Country Status (2)

Country Link
US (1) US20200174205A1 (ja)
JP (1) JP7147517B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7013879B2 (ja) * 2018-01-12 2022-02-01 住友大阪セメント株式会社 光変調器、及びそれを用いた光送信装置
WO2022164926A1 (en) * 2021-01-26 2022-08-04 Nortech Systems, Inc. Active optical cables
US20220254750A1 (en) * 2021-02-05 2022-08-11 Raytheon Company Ball bond impedance matching
US20220352099A1 (en) * 2021-05-03 2022-11-03 Nvidia Corporation Integrated circuit physical security device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032897A (en) * 1990-02-28 1991-07-16 International Business Machines Corp. Integrated thermoelectric cooling
JPH11509372A (ja) * 1995-07-14 1999-08-17 オリン コーポレイション 金属ボール・グリッド電子パッケージ
JPH11284097A (ja) * 1998-03-30 1999-10-15 Fujitsu Ltd 半導体装置
US6014317A (en) * 1996-11-08 2000-01-11 W. L. Gore & Associates, Inc. Chip package mounting structure for controlling warp of electronic assemblies due to thermal expansion effects
JP2002299486A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 光半導体素子収納用パッケージ
JP4245924B2 (ja) * 2001-03-27 2009-04-02 株式会社Ｎｅｏｍａｘマテリアル 電子部品用パッケージおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US20160315040A1 (en) * 2015-04-23 2016-10-27 Mk Electron Co., Ltd. Core for reverse reflow, semiconductor package, and method of fabricating semiconductor package
WO2019060817A2 (en) * 2017-09-24 2019-03-28 Samtec Inc. OPTICAL TRANSMITTER-RECEIVER WITH VERSATILE POSITIONING

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032897A (en) * 1990-02-28 1991-07-16 International Business Machines Corp. Integrated thermoelectric cooling
JPH11509372A (ja) * 1995-07-14 1999-08-17 オリン コーポレイション 金属ボール・グリッド電子パッケージ
US6014317A (en) * 1996-11-08 2000-01-11 W. L. Gore & Associates, Inc. Chip package mounting structure for controlling warp of electronic assemblies due to thermal expansion effects
JPH11284097A (ja) * 1998-03-30 1999-10-15 Fujitsu Ltd 半導体装置
JP4245924B2 (ja) * 2001-03-27 2009-04-02 株式会社Ｎｅｏｍａｘマテリアル 電子部品用パッケージおよびその製造方法
JP2002299486A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 光半導体素子収納用パッケージ

Also Published As

Publication number Publication date
US20200174205A1 (en) 2020-06-04
JP7147517B2 (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
JP7147517B2 (ja) 光部品、及びこれを用いた光モジュール
JP4697077B2 (ja) 光モジュール
US7275937B2 (en) Optoelectronic module with components mounted on a flexible circuit
US7650693B2 (en) Method of assembling electronic components of an electronic system, and system thus obtained
JP4662986B2 (ja) 光−電気インターフェース、フレキシブルオプトエレクトロニクス相互接続、光トランスポンダ
JP4015440B2 (ja) 光通信モジュール
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
US20160377823A1 (en) Optical module and optical module package incorporating a high-thermal-expansion ceramic substrate
JP2003273278A (ja) パッケージ型半導体装置
JP4159778B2 (ja) Ｉｃパッケージ、光送信器及び光受信器
JPWO2009113156A1 (ja) 接続装置および光デバイス
US6950314B2 (en) Arrangement for the electrical connection of an optoelectronic component to an electrical component
JP2005311371A (ja) 半導体チップパッケージ
JP4923712B2 (ja) 光モジュール及びその製造方法
JP2007287767A (ja) 光サブアセンブリ
JP7156549B2 (ja) 光通信部品
JP2019186379A (ja) 光モジュール
JP2019046883A (ja) 半導体装置およびその製造方法
JP2012003108A (ja) 光トランシーバ
US20230194905A1 (en) Optical module and manufacturing method of optical module for optical communication
US20230194903A1 (en) Optical module and manufacturing method of optical module for optical communication
WO2022071355A1 (ja) 光変調器とそれを用いた光送信装置
JP7265460B2 (ja) 光モジュール
JP7074012B2 (ja) 光モジュール
JP2019086767A (ja) 光モジュール構造体

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150