JP2020076151A - マイクロラフ処理された電解銅箔及びこれを用いた銅張基板 - Google Patents

マイクロラフ処理された電解銅箔及びこれを用いた銅張基板 Download PDF

Info

Publication number
JP2020076151A
JP2020076151A JP2019194236A JP2019194236A JP2020076151A JP 2020076151 A JP2020076151 A JP 2020076151A JP 2019194236 A JP2019194236 A JP 2019194236A JP 2019194236 A JP2019194236 A JP 2019194236A JP 2020076151 A JP2020076151 A JP 2020076151A
Authority
JP
Japan
Prior art keywords
substrate
copper
microrough
copper foil
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019194236A
Other languages
English (en)
Other versions
JP6896298B2 (ja
Inventor
雲興 宋
Yun Xing Song
雲興 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Co Tech Development Corp
Original Assignee
Co Tech Development Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=70458033&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2020076151(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Co Tech Development Corp filed Critical Co Tech Development Corp
Publication of JP2020076151A publication Critical patent/JP2020076151A/ja
Application granted granted Critical
Publication of JP6896298B2 publication Critical patent/JP6896298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/12—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of paper or cardboard
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/02—Composition of the impregnated, bonded or embedded layer
    • B32B2260/021—Fibrous or filamentary layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
    • B32B2260/04—Impregnation, embedding, or binder material
    • B32B2260/046—Synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
    • B32B2262/10—Inorganic fibres
    • B32B2262/101—Glass fibres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】マイクロラフ処理された電解銅箔、及び、該電解銅箔を用いた銅張基板を提供する。【解決手段】電解銅箔はマイクロラフな表面１０を有し、且つマイクロラフな表面に複数の山形状構造１１、及び、山形状構造に対して複数の凹み構造１２を有する。国際規格であるＩＳＯ２５１７８に準拠して測定された、前記複数の山形状構造の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、且つ日本工業規格であるＪＩＳＢ０６０１−２００１に準拠して測定された、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下である。これにより、接合強度と電気性能を両立させた電解銅箔を提供することができる。【選択図】図２

Description

本発明は電解銅箔及びその利用に関し、特に、マイクロラフ処理された電解銅箔及びこれを用いた銅張基板に関するものである。
情報・電子産業の発展に伴って、高周波で高速度の信号伝送が既に現世代の回路の設計と製造の一部をになう。電子製品は、高周波で高速度の信号伝送の需要に応じ、高周波信号が伝達される時に過度な損失が生じることを防ぐために、使用される銅箔基板に高周波での良好な挿入損失（ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）が求められる。銅箔基板での挿入損失がその表面粗さに大きく関連している。表面粗さが低下すると、望ましい挿入損失になり、逆はそうでない。しかしながら、表面粗さが低下したことに伴い、銅箔と基材の間の剥離強度も低下してしまい、その後の製品の歩留まりに影響しかねない。従って、如何に剥離強度を業界のレベルに維持した上で良好な挿入損失を提供するかは、当該技術分野において解決しようとする課題になっている。
本発明が解決しようとする技術的課題は、従来の技術的欠陥に対しマイクロラフ処理された電解銅箔を提供することである。また、このマイクロラフ処理された電解銅箔を用いた銅張基板を提供することを課題としている。
上述した技術的課題を解決するために、本発明による１つの技術手段としては、マイクロラフ処理された電解銅箔を提供する。前記電解銅箔はマイクロラフな表面を有し、且つ前記マイクロラフな表面に複数の山形状構造と、前記山形状構造に対して、複数の凹み構造を有する。国際規格であるＩＳＯ２５１７８に準拠して測定された、前記複数の山形状構造の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、且つ日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下である。
上述した技術的課題を解決するために、本発明による他の技術手段としては、基板と、マイクロラフ処理された電解銅箔を備える銅張基板を提供する。前記マイクロラフ処理された電解銅箔は、前記基板の一方の表面に貼り付けるためのマイクロラフな表面を有し、前記マイクロラフな表面に複数の山形状構造と、前記山形状構造に対して、複数の凹み構造を有する。国際規格であるＩＳＯ２５１７８に準拠して測定された、前記複数の山形状構造の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、且つ日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下である。
本発明の一つの実施の形態において、前記複数の山形状構造のＳａ×Ｓｐｄが２４００００μｍ／ｍｍ２を超過し且つ３５００００μｍ／ｍｍ２未満である。
本発明の一つの実施の形態において、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．１μｍを超過し且つ１．５μｍ未満である。
本発明の一つの実施の形態において、前記凹み構造ごとに、Ｕ字形の断面輪郭及び／又はＶ字形の断面輪郭を有する。
本発明の一つの実施の形態において、前記マイクロラフな表面の表面粗さ（Ｒｚ）が２．３μｍ以下である。
本発明の１つの有益な効果は、本発明により提供されたマイクロラフ処理された電解銅箔によれば、マイクロラフな表面の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）、そして算術平均うねり（Ｗａ）を特定の範囲に制御することにより、信号の伝送損失を有効に低減するとともに、銅箔と基材の間の接合力の低減を抑止することができ、銅箔と基材の接合力の維持と、信号の伝送損失の低減を両立させることができる。
本発明の特徴及び技術的内容をより明瞭に理解するために、以下に示す本発明に関する詳細な説明、図面を参酌されたい。ただし、これらの図面はあくまでも参考の説明に過ぎず、本発明はこれらにより制限されるものではない。
本発明のマイクロラフ処理された電解銅箔の構造模式図である。 図１のＩＩ部分の拡大模式図である。 本発明の銅張基板の１つの構造模式図である。 本発明の銅張基板のもう１つの構造模式図である。 本発明のマイクロラフ処理された電解銅箔の製造に用いられた電解装置の模式図である。 実施例１のマイクロラフな電解銅箔の表面形態を説明するための走査型電子顕微鏡写真である。 実施例１のマイクロラフな電解銅箔の断面形態を説明するための走査型電子顕微鏡写真である。 比較例１の銅箔表面形態を説明するための走査型電子顕微鏡写真である。 比較例１の銅箔断面形態を説明するための走査型電子顕微鏡写真である。
電子製品が小型化、高速化、多機能化及び高信頼度へ発展し続けることを踏まえ、本発明は、微小な線幅・線間のある精細なラインの形成に寄与するだけではなく、基材に対する接合強度も確保でき、より重要なのは、形成されたラインでの信号の伝送損失を有効に低減させることのできる、マイクロラフ処理された電解銅箔を提供することを目的とする。
以下は特定の具体的実施例により本発明に開示された"マイクロラフ処理された電解銅箔及びこれを用いた銅張基板"に関する実施形態を説明し、当業者であれば本明細書に開示された内容から、本発明の利点と効果を理解できる。本発明は、その他の異なる具体的実施例に基づいて実施・適用することができ、本明細書の細部技術に対しては、異なる観点と適用により、本発明の要旨を逸脱しない限り係る修正・変更をすることができる。又、前もって説明する必要があるのは、本発明の図面はあくまでも本発明を概略的に説明するためのものに過ぎず、実際の寸法に基づいて描かれたものではない。以下の実施形態においては、本発明の関連する技術的内容をより詳細に説明するが、本発明の請求範囲を制限するためのものではない。
また、理解すべきことは、本明細書において"第１の"、"第２の"、"第３の"との記述により係る部材を特定しているが、これらの記述が単に部材同士を区別するためのものに過ぎない。又、本明細書における"又は"については、実際の状況によりその前後に列挙された項目のいずれか一つのみか、複数の項目の組み合わせを意味する場合がある。
本明細書において、算術平均高さ（Ｓａ）とは、国際規格であるＩＳＯ２５１７８に準拠して測定された、表面の平均面に対する各点の高度差による絶対値の平均を示すものであり、Ｒａ（線の算術平均高さ）を面に拡大したパラメーターに相当するものである。また、頂点密度（Ｓｐｄ）とは、国際規格であるＩＳＯ２５１７８に準拠して測定された、単位面積あたりの山頂点の数を示すものであり、Ｓｐｄ値が大きいほど、他の物体との接触点の数が多くなる。Ｓａ値とＳｐｄ値については、レーザー顕微鏡で粗化処理面の所定面積における表面輪郭（ｐｒｏｆｉｌｅ）を測定して算出することができる。算術平均うねり（Ｗａ）とは、日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、表面輪郭における曲線の勾配を示すものである。
また、粗化処理された電解銅箔に対する測定において、測定装置としては形状測定レーザー顕微鏡(メーカー：Ｋｅｙｅｎｃｅ、型番：ＶＫ−Ｘ１００）が用いられる。具体的には、粗化処理された電解銅箔における、粗化処理面のうちの２２５００μｍ２の区域（１５０μｍｘ１５０μｍ）の表面に対し、前記レーザー顕微鏡により倍率１０００倍にて測定を行った。得られた粗化処理面の外形に対し斜面補償を行った後、フィルター処理にて寸法５×５に平滑化した。Ｗａについては表面粗さ解析によりうねり測定が実施された。フィルターとしてメディアン（ｍｅｄｉａｎ）フィルタータイプが採用され、また、各輪郭曲線に対するフィルターのカットオフ値λｓが０．２５μｍであり、λｃが０．０８ｕｍであり、λｆが８０ｍｍであった。Ｓａ、Ｓｐｄの測定は、Ｓタイプフィルターによるカットオフ波長が０．８μｍとなり、Ｌタイプフィルターによるカットオフ波長が０．１ｍｍとなるように行われた。
図１を参照すると、本発明のマイクロラフ処理された電解銅箔１には、少なくとも１つのマイクロラフな表面１０を有し、マイクロラフな表面１０には、複数の山形状構造１１と、複数の山形状構造１１に対して成された凹み構造１２を有する。注意すべきことは、マイクロラフな表面１０について、国際規格であるＩＳＯ２５１７８に準拠して測定された、山形状構造１１の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、好ましくは２４００００μｍ／ｍｍ２を超過し、３５００００μｍ／ｍｍ２未満であり、更に、日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、山形状構造１１の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下であり、好ましくは０．１μｍを超過し且つ１．５μｍ未満である。これによって、本発明のマイクロラフ処理された電解銅箔１により良好な電気性能、例えば最適化された挿入損失（Ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）を達成することができる。この他、マイクロラフな表面１０の表面粗さ（Ｒｚ）が２．３ミクロンメートル以下であり、この表面粗さ（Ｒｚ）は日本工業規格であるＪＩＳ ９４に準拠して測定されたものであり、線幅・線間の微縮小に寄与する。
図２に照らして説明すると、マイクロラフな表面１０において、山形状構造１１ごとに微結晶クラスター１３が形成され、微結晶クラスター１３には少なくとも１つのウィスカーＷを有し、ウィスカーＷは、複数の微結晶Ｃが積み重なってなるものである。微結晶クラスター１３の配列方式に特別な制限がなく、規律正しく配列し、要するにほぼ同一方向に沿って配列することができるが、これにより制限されない。微結晶クラスター１３の平均高さが２ミクロンメートル未満であり、好ましくは１．８ミクロンメートル未満であり、より好ましくは１．６ミクロンメートル未満である。本明細書において、微結晶クラスター１３の平均高さとは、微結晶クラスター１３の頂部表面から山形状構造１１の頂部表面までの垂直距離を意味する。
本実施形態では、図２に示すように、微結晶クラスター１３には、異なる方向に延出して分岐状となった複数のウィスカーＷを有している。ウィスカーＷごとに、その高さ方向に沿って微結晶Ｃが１５個以下になるように積み重なり、好ましくは微結晶Ｃが１３個以下になるように積み重なり、より好ましくは微結晶Ｃが１０個以下になるように積み重なり、更に好ましくは微結晶Ｃが８個以下になるように積み重なっている。微結晶Ｃの平均外径が０．５ミクロンメートル未満であり、好ましくは０．０５〜０．５ミクロンメートルであり、より好ましくは０．１〜０．４ミクロンメートルである。
又、図２に示すように、マイクロラフな表面１０においての山形状構造１１のＷａ値が上述した数値範囲に収まると、凹み構造１２ごとにＵ字形の断面輪郭及び／又はＶ字形の断面輪郭を有することになる。これによって、各凹み構造１２に対しより大量の接着剤を充填したことにより、銅箔と基材の間の接合力を向上し、高い剥離強度（Ｐｅｅｌ ｓｔｒｅｎｇｔｈ）と電気性能（Ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）を両立することができる。凹み構造１２の平均深さが１．５ミクロンメートル未満であり、好ましくは１．３ミクロンメートル未満であり、より好ましくは１ミクロンメートル未満である。凹み構造１２の平均幅が０．５〜４ミクロンメートルであり、好ましくは０．６〜３．８ミクロンメートルである。
本実施形態において、マイクロラフ処理された電解銅箔１としては、原箔の一方の表面（例えば光沢面）に対し電解粗化処理を行うことにより作製されたものである。その一例としては、例えば、リバース処理済銅箔（ＲＴＦ）、高温伸長銅箔（ＨＴＥ）又は粗さの極小さい銅箔（ＶＬＰ）を原箔とし、既存の電解装置（例えば連続式電解装置又はバッチ式電解装置）を用いて原箔の表面に対し電解粗化処理を行うことが挙げられる。好ましくは、電解装置として複数の電解槽と、複数の電解ロールを組み立ててなり、各電解槽に夫々組成の異なる銅含有電解液を入れることができ、且つ電解槽に定電流を印加することができる連続式電解装置を用いる。電解装置による生産速度が５〜２０ｍ／ｍｉｎに制御されてよく、また、生産温度が２０〜６０ｏＣに制御される。
更に言えば、電解粗化処理においては銅含有電解液を使用することができ、前記銅含有電解液の組成には、銅イオン源、金属添加剤及び非金属添加剤を含むことができる。銅イオン源としては、硫酸銅及び硝酸銅が挙げられる。金属添加剤としては、コバルト、鉄、亜鉛及びそれらの酸化物・塩類が挙げられる。非金属添加剤としては、ゼラチン、有機窒化物、ヒドロキシエチルセルロース（ｈｙｄｒｏｘｙｅｔｈｙｌ ｃｅｌｌｕｌｏｓｅ；ＨＥＣ）、ポリエチルグリコール（Ｐｏｌｙ（ｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ）、ＰＥＧ）、３−メルカプト−１−プロパンスルホン酸ナトリウム（Ｓｏｄｉｕｍ ３−ｍｅｒｃａｐｔｏｐｒｏｐａｎｅｓｕｌｐｈｏｎａｔｅ、ＭＰＳ）、ビス（ナトリウムスルホプロピル）ジスルフィド（Ｂｉｓ−（ｓｏｄｉｕｍ ｓｕｌｆｏｐｒｏｐｙｌ）−ｄｉｓｕｌｆｉｄｅ、ＳＰＳ）及びチオウレイド化合物が挙げられる。
一つ目の実施形態において、電解粗化処理が二段階のみから構成され、且つ各段階で使用された銅含有電解液の組成が同一であってもよく異なってもよい。例えば、組成が異なる二種類の銅含有電解液を用い、順次に原箔の表面を処理することができる。その際、第１の銅含有電解液において、濃度が１０〜３０ｇ／Ｌの銅イオン、濃度が７０〜１００ｇ／Ｌの酸、及び濃度が１５０〜３００ｍｇ／Ｌの金属添加剤を含有しており、また、第２の銅含有電解液において、濃度が７０〜１００ｇ／Ｌの銅イオン、濃度が３０〜６０ｇ／Ｌの酸、及び濃度が１５〜１００ｍｇ／Ｌの金属添加剤を含有している。
電解粗化処理の過程において、定電圧・定電流を印加することができる。上記一つ目の実施形態において、電解粗化処理の第１段階で２５〜４０Ａ／ｄｍ２の定電流を印加し、電解粗化処理の第２段階で２０〜３０Ａ／ｄｍ２の定電流を印加することができ、若しくは、電解粗化処理の第１段階で３０〜５６Ａ／ｄｍ２の定電流を印加し、電解粗化処理の第２段階で２３〜２６Ａ／ｄｍ２の定電流を印加することができる。ちなみに、処理過程において電解電流としてパルス型波形又は鋸歯状波形で出力することができる。この他、定電圧を印加するとき、電解粗化処理の各段階に印加される定電流を前述した範囲に収まる必要がある。
二つ目の実施形態において、電解粗化処理が二段階以上にて構成されてもよく、処理過程において、上述した二種類の銅含有電解液を交互に使用し、電解電流を１〜６０Ａ／ｄｍ２に制御してもよい。例えば、電解粗化処理が四段階に分けられた場合、その第１段階、第２段階の操作条件を夫々上記一つ目の実施形態にて説明した第１段階、第２段階の操作条件と同一にし、更に、第３段階において第１の銅含有電解液を使用し、且つ４０〜６０Ａ／ｄｍ２の定電流を印加すると共に、第４段階において第２の銅含有電解液を使用し、且つ１〜８Ａ／ｄｍ２の定電流を印加することができる。電解粗化処理として五段階以上にした場合、第５段階以降において、電解電流を５Ａ／ｄｍ２未満に制御してもよい。また、処理過程において電解電流についてパルス型波形又は鋸歯波形として出力することができる。この他、定電圧を印加した場合、電解粗化処理の各段階に印加される定電流を上述した範囲に収まる必要がある。
特筆すべき点は、マイクロラフな表面１０における微結晶クラスター１３と凹み構造１２の配列方式・延伸方向を銅含有電解液の流動場により制御することができる。具体的には、流動場を形成せず又は乱流を形成させたことにより、形成された微結晶クラスター１３がランダムな配列になることができ、一方、銅含有電解液を原箔の表面に特定の方向に沿って流動する流動場を形成させたことにより、形成された微結晶クラスター１３の少なくとも一部が規則正しい配列になり、即ち微結晶クラスター１３がほぼ同一方向に沿って配列されている。しかし、上述した例示はあくまでも１つの実施形態に過ぎず、これにより本発明が限定されることはない。その他の実施形態において、物理的方式でマイクロラフな表面１０上の微細構造を形成し、例えば鋼ブラシで原箔の表面にスクラッチを形成してもよい。
図３及び図４を参照すると、本発明によれば、基板２と、少なくとも１つのマイクロラフ処理された電解銅箔１を備える銅張基板Ｌを提供することもできる。具体的には、図３に示すように、基板２の一方の表面に、１枚のマイクロラフ処理された電解銅箔１が貼り付けられることがあれば、図４に示すように、マイクロラフ処理された電解銅箔１を２枚用意し、夫々を基板２の対向する両方の表面に貼り付けることもある。また、マイクロラフ処理された電解銅箔１を基板２の表面に貼り付ける際、そのマイクロラフ処理された表面１０を接合面とする。
基板２としては、中損失（Ｍｉｄ−ｌｏｓｓ）及び低損失（Ｌｏｗ−ｌｏｓｓ）材料を使用することができ、低損失材料を用いた場合、銅箔での電気的特性の差異をより具現することができる。ここに、"中損失材料"とは、１０ＧＨｚでのＤｋ値（誘電率）が３．５〜４．０であると共に、Ｄｆ値（誘電損失）が０．０１０を超過し且つ０．０１５以下である誘電材料を意味し、一方、"低損失材料"とは、１０ＧＨｚでのＤｋ値が３．２〜３．８であると共に、Ｄｆ値が０．００５を超過し且つ０．０１０以下である誘電材料を意味する。
基板２としては、合成樹脂の含浸したプリプレグを再硬化してなる複合材料を使用することができる。プリプレグとしては、例えばノボラックコットン紙、コットン紙、樹脂製繊維クロス、樹脂製繊維不織布、ガラス板、ガラスクロス、又はガラス不織布が挙げられる。合成樹脂としては、例えばエポキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンオキサイド樹脂、又はフェノール樹脂が挙げられる。合成樹脂層は、単層であってもよく多層であってもよいが、これにより制限されない。基板２としては、ＥＭ８９１、ＩＴ９５８Ｇ、ＩＴ１５０ＤＡ、Ｓ７０４０Ｇ、Ｓ７４３９Ｇ、ＭＥＧＴＲＯＮ４、ＭＥＧＴＲＯＮ６、及びＭＥＧＴＲＯＮ７から選ばれるものを用いることができるが、これらにより制限されない。
基板２が低損失（Ｌｏｗ ｌｏｓｓ）のプリプレグ材料で形成され、銅張基板の、４ＧＨｚでの挿入損失が−０．３５ｄＢ／ｉｎ〜−０．３７１ｄＢ／ｉｎとなり、及び／または、基板２が中損失プリプレグ材料で形成され、銅張基板の、４ＧＨｚでの挿入損失が−０．４４３ｄＢ／ｉｎ〜−０．４６８ｄＢ／ｉｎとなることが好ましい。
基板２が低損失プリプレグ材料で形成され、銅張基板の、８ＧＨｚでの挿入損失が−０．６０１ｄＢ／ｉｎ〜−０．６３５ｄＢ／ｉｎとなり、及び／または、基板２が中損失プリプレグ材料で形成され、銅張基板の、８ＧＨｚでの挿入損失が−０．７８０ｄＢ／ｉｎ〜−０．８２３ｄＢ／ｉｎとなることが好ましい。
基板２が低損失プリプレグ材料で形成され、銅張基板の、１２．８９ＧＨｚでの挿入損失が−０．８８５ｄＢ／ｉｎ〜−０．９５６ｄＢ／ｉｎとなり、及び／または、基板２が中損失プリプレグ材料で形成され、銅張基板の、１２．８９ＧＨｚでの挿入損失が−１．１７７ｄＢ／ｉｎ〜−１．２６５ｄＢ／ｉｎとなることが好ましい。
基板２が低損失プリプレグ材料で形成され、銅張基板の、１６ＧＨｚでの挿入損失が−１．０６５ｄＢ／ｉｎ〜−１．１０５ｄＢ／ｉｎとなり、及び／または、基板２が中損失プリプレグ材料で形成され、銅張基板の、１６ＧＨｚでの挿入損失が−１．４２２ｄＢ／ｉｎ〜−１．４７５ｄＢ／ｉｎとなることが好ましい。
以下では、実施例１〜５を例示した上、比較例１との対比により、本発明の利点を説明する。
［実施例１］
図４、図５を参照しながら説明すると、マイクロラフ処理された電解銅箔１におけるマイクロラフな表面１０は連続式電解装置３で形成されたものである。連続式電解装置３には、１本の巻き出しロール３１と、１本の巻き入れロール３２と、巻き出しロール３１と巻き入れロール３２の間に設けられた複数の電解槽３３と、複数の電解槽３３の上方に夫々設けられた電解ロールセット３４と、複数の電解槽３３の内部に夫々設けられた補助ロールセット３５を備える。その中で、電解槽３３ごとに一対の電極３３１（例えば白金電極）が設けられ、電解ロールセット３４ごとに２本の電解ロール３４１を有している。また、補助ロールセット３５ごとに２本の補助ロール３５１を有している。各電解槽３３における電極２３１、それに対応する電解ロールセット３４が夫々外部電源サプライヤーに電気的に接続される。
実施例１では、原箔としてリバース処理済銅箔（ＲＴＦ）である金居開発株式会社の製品（型番ＲＧ３１１）が使用された。原箔が巻き出しロール３１に巻きつけられ、その後、電解ロールセット３４、補助ロールセット３５の順で巻かれ、最後に巻き入れロール３２に巻き戻される。各電解槽３３に使用された銅含有電解液の組成成分と操作条件を表１に示す。原箔を１０ｍ／ｍｉｎの生産速度で順次に複数の電解槽３３を通過させたことにより電解粗化処理がされ、ＪＩＳ９４に準拠して測定された表面粗さＲｚが２．３ミクロンメートル以下である、マイクロラフ処理された電解銅箔１が製造された。その表面構造、断面構造が夫々図６、図７に示される。
マイクロラフ処理された電解銅箔１におけるマイクロラフな表面１０の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）が、レーザー顕微鏡で直接にマイクロラフな表面１０の凹凸輪郭を測定して得られたものである。好ましい方式としては、まずマイクロラフ処理された電解銅箔１をＰＰ基材と貼り合わせ、マイクロラフな表面１０の凹凸輪郭をＰＰ基材に転写させた後、エッチングにより銅箔を選択的に除去し、そしてＰＰ基材の表面の凹凸輪郭を測定してＳａ値とＳｐｄ値を得る。
マイクロラフ処理された電解銅箔１の挿入損失については、ｓｔｒｉｐ ｌｉｎｅの方法で測定し得たものであり、その結果を表２に示す。実施例１においては、周波数として４ＧＨｚ、８ＧＨｚ、１２．８９ＧＨｚ及び１６ＧＨｚ等において測定が行われる。
１枚の基板２（低損失プリプレグ材料、型番Ｓ７４３９Ｇ）に、マイクロラフな表面１０に銅シランカップリング剤が塗布された電解銅箔１を２枚貼り合わせ、硬化後、ＩＰＣ−ＴＭ−６５０４．６．８の試験方法で銅張基板Ｌの剥離強度を測定した。その結果を表２に示す。
［実施例２〜３］
原箔、電解装置及び銅含有電解液の組成については実施例１と同様であり、表１に示す操作条件のように、１０ｍ／ｍｉｎの生産速度で原箔に対し電解粗化処理を行った。マイクロラフ処理された電解銅箔１を１枚取って、実施例１と同様な方法でそのＳａ値とＳｐｄ値を測定した。その結果を表２に示す。又、２枚のマイクロラフ処理された電解銅箔１と１枚の基板２（低損失プリプレグ材料、型番Ｓ７４３９Ｇ）を貼り合わせて銅張基板Ｌを形成し、その後、実施例１と同様な方法でその剥離強度を測定した。その結果を表２に示す。
［実際例４〜５］
原箔、電解装置及び銅含有電解液の組成については実施例１と同様であり、表１に示す操作条件のように、１０ｍ／ｍｉｎの生産速度で原箔に対し電解粗化処理を行った。マイクロラフ処理された電解銅箔１を１枚取って、実施例１と同様な方法でそのＳａ値とＳｐｄ値を測定した。その結果を表２に示す。２枚のマイクロラフ処理された電解銅箔１と１枚の基板２（低損失プリプレグ材料、型番Ｓ７４３９Ｇ）を貼り合わせて銅張基板Ｌを形成すると共に、更に２枚のマイクロラフ処理された電解銅箔１と他の１枚の基板（中損失プリプレグ材料、型番Ｓ７０４０Ｇ）を貼り合わせて他の銅張基板Ｌを形成した。その後、実施例１と同様な方法でこれらの銅張基板Ｌの剥離強度を測定した。その結果を表２に示す。
［比較例１］
原箔については図８及び図９に示された表面・断面構造を有するリバース処理済銅箔（型番ＲＴＦ３、以下、"ＲＴＦ３銅箔"と称する）を使用した。１枚のＲＴＦ３銅箔を取って、実施例１と同様な方法でそのＳａ値とＳｐｄ値を測定した。その結果を表２に示す。２枚のマイクロラフ処理された電解銅箔１と、１枚の基板２（低損失プリプレグ材料、型番Ｓ７４３９Ｇ）を貼り合わせて銅張基板Ｌを形成すると共に、更に２枚のマイクロラフ処理された電解銅箔１と、他の１枚の基板２（中損失プリプレグ材料、型番Ｓ７０４０Ｇ）を貼り合わせて他の銅張基板Ｌを形成した。その後、実施例１と同様な方法でこれらの銅張基板Ｌの剥離強度を測定した。その結果を表２に示す。
図２、図６及び図７を参照しながら説明すると、実施例１のマイクロラフな表面１０にはほぼ同一方向に沿って延伸した複数の凹み構造１２（例えば凹溝）が形成され、凹み構造１２の幅が約０．１ミクロンメートル〜４ミクロンメートルであり、且つ深さが０．８ミクロンメートル以下であった。凹み構造１２に隣り合う山形状構造１１に顕著な微結晶クラスター１３が形成され、微結晶クラスター１３の高さが２ミクロンメートル以下であり、且つ微結晶クラスター１３ごとに存在するウィスカーＷは、複数の微結晶Ｃが積み重なってなるものであり、微結晶Ｃの平均外径が約０．５ミクロンメートル未満であった。
再び図８及び図９を参照すると、ＲＴＦ３銅箔の表面には粒径が約１ミクロンメートルの微結晶が複数形成され、これらの微結晶がＲＴＦ３銅箔の表面に均一に分布しており、即ち少数の微結晶が集積しているように見えるが、特定の位置に大量集積することがまずない。
表２及び表３に示すように、実施例１〜３の銅張基板Ｌにおいて基板２として低損失のプリプレグ材料（型番Ｓ７４３９Ｇ）を使用した場合、その剥離強度が最低でも４．１０ｌｂ／ｉｎとなり、これは、業界規格の４ｌｂ／ｉｎよりも高い数値になっている。また、実施例１〜３の銅張基板Ｌにおいて基板２として中損失プリプレグ材料（型番Ｓ７０４０Ｇ）を使用した場合、その剥離強度が最低でも４．１２ｌｂ／ｉｎとなり、これは、業界規格の４ｌｂ／ｉｎよりも高い数値になっている。このことから分かるように、本発明の銅張基板Ｌは業界規格よりも高い剥離強度を有するだけではなく、良好な電気性能も有するので、後続のＰＣＢプロセスの進行に有利となり、且つ端末製品の電気的品質の安定を維持できる。
表３に示すように、実施例１〜３、そして実施例４、５において低損失プリプレグ材料や中損失プリプレグ材料を使用した場合、周波数４ＧＨｚ〜１６ＧＨｚでの挿入損失が共に比較例１よりも優れている。特筆すべき点は、Ｓａ×Ｓｐｄ値、Ｗａ値を所定の範囲に収めるようにマイクロラフな表面１０の表面凹凸の形態を制御することで、高周波信号の伝送損失を有効に低減できる。
なお、マイクロラフな表面１０のＳａ×Ｓｐｄ値が３９０００μｍ／ｍｍ２未満であり且つＷａが０．０８を超過する銅張基板Ｌ（低損失プリプレグ材料である型番Ｓ７４３９Ｇのもの）を使用すると、優れた挿入損失を達成できる。詳しく説明すると、銅張基板Ｌにおいて、４ＧＨｚでの挿入損失が−０．３５０ｄＢ／ｉｎ〜−０．３７１ｄＢ／ｉｎであり、所要な剥離強度も考慮すれば、４ＧＨｚでの挿入損失が−０．３５２ｄＢ／ｉｎ〜−０．３６９ｄＢ／ｉｎであるのが好ましい。また、銅張基板Ｌにおいて、８ＧＨｚでの挿入損失が−０．６０１ｄＢ／ｉｎ〜−０．６３５ｄＢ／ｉｎであり、所要な剥離強度も考慮すれば、８ＧＨｚでの挿入損失が−０．６１９ｄＢ／ｉｎ〜−０．６２８ｄＢ／ｉｎであるのが好ましい。また、銅張基板Ｌにおいて、１２．８９ＧＨｚでの挿入損失が−０．８８５ｄＢ／ｉｎ〜−０．９５６ｄＢ／ｉｎであり、剥離強度も考慮すれば、１２．８９ＧＨｚでの挿入損失が−０．９１９ｄＢ／ｉｎ〜−０．９２２ｄＢ／ｉｎであるのが好ましい。更に、銅張基板Ｌにおいて、１６ＧＨｚでの挿入損失が−１．０６５ｄＢ／ｉｎ〜−１．１０５ｄＢ／ｉｎであり、剥離強度も考慮すれば、１６ＧＨｚでの挿入損失が−１．０８３ｄＢ／ｉｎ〜−１．０９９ｄＢ／ｉｎであるのが好ましい。このように、本発明のマイクロラフ処理された電解銅箔１によれば、周波数４ＧＨｚ〜１６ＧＨｚの間で信号の伝送損失を有効に低減できる。
上述したように、本発明のマイクロラフ処理された電解銅箔１によれば、良好な剥離強度を維持すると共に、挿入損失を最適化し、信号損失を有効に抑制できる。
上記開示内容は、本発明の好適な実施例に過ぎず、本発明の特許請求の範囲を制限するものではないため、本発明の明細書及び図面の内容に等価的な技術的変形を加えて得られたものも、本発明の特許請求の範囲に含まれる。
Ｌ 銅箔基板
１ マイクロラフ処理された電解銅箔
１０ マイクロラフな表面
１１ 山形状構造
１２ 凹み構造
１３ 微結晶クラスター
Ｗ ウィスカー
Ｃ 微結晶
２ 基板
３ 連続式電解設備
３１ 巻き出しロール
３２ 巻き入れロール
３３ 電解槽
３３１ 電極
３４ 電解ロールセット
３４１ 電解ロール
３５ 補助ロールセット
３５１ 補助ロール

Claims (19)

  1. マイクロラフな表面を有し、且つ前記マイクロラフな表面に複数の山形状構造と、前記山形状構造に対して、複数の凹み構造を有する、マイクロラフ処理された電解銅箔であって、
    国際規格であるＩＳＯ２５１７８に準拠して測定された、前記複数の山形状構造の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、且つ日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下であることを特徴とする、マイクロラフ処理された電解銅箔。
  2. 前記複数の山形状構造のＳａ×Ｓｐｄが２４００００μｍ／ｍｍ２を超過し且つ３５００００μｍ／ｍｍ２未満である、請求項１に記載のマイクロラフ処理された電解銅箔。
  3. 前記複数の山形状構造の算術平均うねり（Ｗａ）が０．１μｍを超過し且つ１．５μｍ未満である、請求項１に記載のマイクロラフ処理された電解銅箔。
  4. 前記凹み構造ごとに、Ｕ字形の断面輪郭及び／又はＶ字形の断面輪郭を有する、請求項１に記載のマイクロラフ処理された電解銅箔。
  5. 日本工業規格であるＪＩＳ ９４に準拠して測定された、前記マイクロラフな表面の表面粗さ（Ｒｚ）が２．３μｍ以下である、請求項１に記載のマイクロラフ処理された電解銅箔。
  6. 基板と、前記基板の一方の表面に貼り付けられるためのマイクロラフな表面を有する、マイクロラフ処理された電解銅箔を備える銅張基板であって、
    前記マイクロラフ処理された電解銅箔における、前記マイクロラフな表面に複数の山形状構造と、前記山形状構造に対して、複数の凹み構造を有しており、国際規格であるＩＳＯ２５１７８に準拠して測定された、前記複数の山形状構造の算術平均高さ（Ｓａ）と頂点密度（Ｓｐｄ）の積（Ｓａ×Ｓｐｄ）が１５００００〜４０００００ミクロンメートル／平方ミリメートルであり、且つ日本工業規格であるＪＩＳ Ｂ０６０１−２００１に準拠して測定された、前記複数の山形状構造の算術平均うねり（Ｗａ）が０．０６μｍを超過し且つ１．５μｍ以下である、銅張基板。
  7. 前記複数の山形状構造のＳａ×Ｓｐｄが２４００００μｍ／ｍｍ２を超過し且つ３５００００μｍ／ｍｍ２未満である、請求項６に記載の銅張基板。
  8. 前記複数の山形状構造の算術平均うねり（Ｗａ）が０．１μｍを超過し且つ１．５μｍ未満である、請求項６に記載の銅張基板。
  9. 前記凹み構造ごとに、Ｕ字形の断面輪郭及び／又はＶ字形の断面輪郭を有する、請求項６に記載の銅張基板。
  10. 日本工業規格であるＪＩＳ ９４に準拠して測定された、前記マイクロラフな表面の表面粗さ（Ｒｚ）が２．３μｍ以下である、請求項６に記載の銅張基板。
  11. 前記基板が低損失（Ｌｏｗ ｌｏｓｓ）のプリプレグ材料で形成され、前記銅張基板の、４ＧＨｚでの挿入損失が−０．３５ｄＢ／ｉｎ〜−０．３７１ｄＢ／ｉｎである、請求項６に記載の銅張基板。
  12. 前記基板が低損失プリプレグ材料で形成され、前記銅張基板の、８ＧＨｚでの挿入損失が−０．６０１ｄＢ／ｉｎ〜−０．６３５ｄＢ／ｉｎである、請求項６に記載の銅張基板。
  13. 前記基板が低損失プリプレグ材料で形成され、前記銅張基板の、１２．８９ＧＨｚでの挿入損失が−０．８８５ｄＢ／ｉｎ〜−０．９５６ｄＢ／ｉｎである、請求項６に記載の銅張基板。
  14. 前記基板が低損失プリプレグ材料で形成され、前記銅張基板の、１６ＧＨｚでの挿入損失が−１．０６５ｄＢ／ｉｎ〜−１．１０５ｄＢ／ｉｎである、請求項６に記載の銅張基板。
  15. 前記基板が中損失プリプレグ材料で形成され、前記銅張基板の、４ＧＨｚでの挿入損失が−０．４４３ｄＢ／ｉｎ〜−０．４６８ｄＢ／ｉｎである、請求項６又は１１に記載の銅張基板。
  16. 前記基板が中損失プリプレグ材料で形成され、前記銅張基板の、８ＧＨｚでの挿入損失が−０．７８０ｄＢ／ｉｎ〜−０．８２３ｄＢ／ｉｎである、請求項６又は１２に記載の銅張基板。
  17. 前記基板が中損失プリプレグ材料で形成され、前記銅張基板の、１２．８９ＧＨｚでの挿入損失が−１．１７７ｄＢ／ｉｎ〜−１．２６５ｄＢ／ｉｎである、請求項６又は１３に記載の銅張基板。
  18. 前記基板が中損失プリプレグ材料で形成され、前記銅張基板の、１６ＧＨｚでの挿入損失が−１．４２２ｄＢ／ｉｎ〜−１．４７５ｄＢ／ｉｎである、請求項６又は１４に記載の銅張基板。
  19. 前記基板が低損失プリプレグ材料で形成された場合、前記基板の、１０ＧＨｚでのＤｋ値が３．２以上３．８以下となり、且つＤｆ値が０．００５を超過し０．０１０以下となり、また、前記基板が中損失プリプレグ材料で形成された場合、前記基板の、１０ＧＨｚでのＤｋ値が３．５以上４．０以下となり、且つＤｆ値が０．０１０を超過し０．０１５以下となる、請求項６に記載の銅張基板。
JP2019194236A 2018-11-05 2019-10-25 マイクロラフ処理された電解銅箔及びこれを用いた銅張基板 Active JP6896298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107139174 2018-11-05
TW107139174A TWI695898B (zh) 2018-11-05 2018-11-05 經微細粗糙化處理的電解銅箔以及使用其的覆銅基板

Publications (2)

Publication Number Publication Date
JP2020076151A true JP2020076151A (ja) 2020-05-21
JP6896298B2 JP6896298B2 (ja) 2021-06-30

Family

ID=70458033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019194236A Active JP6896298B2 (ja) 2018-11-05 2019-10-25 マイクロラフ処理された電解銅箔及びこれを用いた銅張基板

Country Status (3)

Country Link
US (1) US11186918B2 (ja)
JP (1) JP6896298B2 (ja)
TW (1) TWI695898B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7421208B2 (ja) * 2019-12-24 2024-01-24 日本電解株式会社 表面処理銅箔及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004263300A (ja) * 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JP2008285751A (ja) * 2007-04-19 2008-11-27 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
WO2015033917A1 (ja) * 2013-09-05 2015-03-12 三井金属鉱業株式会社 表面処理銅箔、その表面処理銅箔を用いて得られる銅張積層板及びプリント配線板
WO2017006739A1 (ja) * 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP2018172785A (ja) * 2017-03-31 2018-11-08 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237078A (ja) 1993-02-09 1994-08-23 Nikko Guurudo Foil Kk 印刷回路用銅箔の製造方法
JP4698957B2 (ja) 2004-02-27 2011-06-08 Ｊｘ日鉱日石金属株式会社 電解銅箔及び電解銅箔光沢面の電解研磨方法
CN105722303B (zh) * 2014-12-04 2019-01-25 中山台光电子材料有限公司 多层印刷电路板
CN206721376U (zh) 2017-02-15 2017-12-08 金居开发股份有限公司 电解铜箔的生产设备及其电流调整控制装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004263300A (ja) * 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JP2008285751A (ja) * 2007-04-19 2008-11-27 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
WO2015033917A1 (ja) * 2013-09-05 2015-03-12 三井金属鉱業株式会社 表面処理銅箔、その表面処理銅箔を用いて得られる銅張積層板及びプリント配線板
WO2017006739A1 (ja) * 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP2018172785A (ja) * 2017-03-31 2018-11-08 Ｊｘ金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
JP6896298B2 (ja) 2021-06-30
US20200141017A1 (en) 2020-05-07
TW202018096A (zh) 2020-05-16
TWI695898B (zh) 2020-06-11
US11186918B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
JP4344714B2 (ja) 高強度を有する低粗度銅箔及びその製造方法
JP6587701B2 (ja) リチウム二次電池用の電解銅箔及びこれを含むリチウム二次電池
US5431803A (en) Electrodeposited copper foil and process for making same
JP2018141228A (ja) 絨毛状様銅粒子を有する電解銅箔及び回路基板部品の製造方法
JP2015183294A (ja) 電解銅箔
JP5351461B2 (ja) 銅箔及び銅箔製造方法
TWI598005B (zh) 厚銅層與其形成方法
JP2006135036A (ja) キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR100454270B1 (ko) 저조도 전해동박의 제조방법 및 전해동박
JP6896298B2 (ja) マイクロラフ処理された電解銅箔及びこれを用いた銅張基板
CN112118669B (zh) 进阶反转电解铜箔及应用其的铜箔基板
JP7146274B2 (ja) 微小粗面化電解銅箔及び銅箔基板
KR20060114588A (ko) 고강도를 갖는 저조도 전해동박의 제조방법, 이 방법에의해 제조된 전해동박, 및 이 전해동박을 사용하여 제작한전자 부품
CN112087873B (zh) 进阶反转电解铜箔及其铜箔基板
JP2013053362A (ja) エッチング性に優れた回路形成用銅箔、この銅箔を使用した銅張積層板及びプリント配線板
CN111194134B (zh) 经微细粗糙化处理的电解铜箔以及使用其的覆铜基板
JP7142925B2 (ja) マイクロラフな電解銅箔及び銅箔基板
CN110952117B (zh) 微粗糙电解铜箔及铜箔基板
JP7392996B2 (ja) アドバンスド電解銅箔及びそれを適用した銅張積層板
CN111031663B (zh) 铜箔基板
JP2021021137A (ja) 長尺島状の微細構造を有するアドバンスト電解銅箔及びそれを適用した銅張積層板
JP2017061749A (ja) 表面処理銅箔及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210602

R150 Certificate of patent or registration of utility model

Ref document number: 6896298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250