JP2020075440A - 電源制御装置、画像形成装置、方法およびプログラム - Google Patents

電源制御装置、画像形成装置、方法およびプログラム Download PDF

Info

Publication number
JP2020075440A
JP2020075440A JP2018211259A JP2018211259A JP2020075440A JP 2020075440 A JP2020075440 A JP 2020075440A JP 2018211259 A JP2018211259 A JP 2018211259A JP 2018211259 A JP2018211259 A JP 2018211259A JP 2020075440 A JP2020075440 A JP 2020075440A
Authority
JP
Japan
Prior art keywords
voltage
power supply
saving mode
control device
supply control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018211259A
Other languages
English (en)
Other versions
JP7139899B2 (ja
Inventor
展也 立川
Nobuya Tachikawa
展也 立川
太介 尾美
Tasuke Omi
太介 尾美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2018211259A priority Critical patent/JP7139899B2/ja
Publication of JP2020075440A publication Critical patent/JP2020075440A/ja
Application granted granted Critical
Publication of JP7139899B2 publication Critical patent/JP7139899B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)

Abstract

【課題】本発明は、復帰時間が早く、処理の実行を妨げない省電力モードを実現する電源制御装置を提供することを目的とする。【解決手段】本発明によれば、省電力モードを有する装置に電源を供給する電源制御装置であって、電源電圧を設定された電圧に変換して負荷に出力する1以上の電圧変換回路と、前記電圧変換回路の出力電圧を設定する制御手段とを含み、前記制御手段は、前記省電力モードにおいて、前記電圧変換回路の出力電圧を対応する負荷の規格電圧の下限値に設定することを特徴とする電源制御装置が提供される。【選択図】図1

Description

本発明は、電源制御装置、画像形成装置、方法およびプログラムに関する。
一般に、複合機、プリンターといった画像形成装置は、CPU,SoC、ASIC、MCU、RAM、ROMといった多様なデバイスを搭載しており、各デバイスが異なる電源電圧を必要とする。
また、多くの画像形成装置は、待機モード、通常動作モード、省電力モードといった複数の消費電力モードを有している(例えば、特許文献1)。
従来、省電力モードにおいて消費電力を低減する方法として、デバイスの電源を選択的にOFFする方法(ハイバネーション、STR:Suspend to RAM)や、デバイスの動作周波数を下げる方法が知られている。
しかし、上述した従来の方法では、省電力モードからの復帰時間が遅くなり、省電力モード中に実行できる処理が限定されるという問題があった。
本発明は、上記に鑑みてなされたものであり、復帰時間が早く、処理の実行を妨げない省電力モードを実現する電源制御装置を提供することを目的とする。
本発明者は、復帰時間が早く、処理の実行を妨げない省電力モードを実現する電源制御装置につき鋭意検討した結果、以下の構成に想到し、本発明に至ったのである。
すなわち、本発明によれば、省電力モードを有する装置に電源を供給する電源制御装置であって、電源電圧を設定された電圧に変換して負荷に出力する1以上の電圧変換回路と、前記電圧変換回路の出力電圧を設定する制御手段とを含み、前記制御手段は、前記省電力モードにおいて、前記電圧変換回路の出力電圧を対応する負荷の規格電圧の下限値に設定することを特徴とする電源制御装置が提供される。
上述したように、本発明によれば、復帰時間が早く、処理の実行を妨げない省電力モードを実現する電源制御装置が提供される。
本実施形態の電源制御装置の構成図。 設定電圧管理テーブルを示す図。 本実施形態の電源制御装置が実行する処理を示すフローチャート。 規格電圧管理テーブルを示す図。 本実施形態の電源制御装置が実行する処理を示すフローチャート。
以下、本発明を、実施形態をもって説明するが、本発明は後述する実施形態に限定されるものではない。なお、以下に参照する各図においては、共通する要素について同じ符号を用い、適宜、その説明を省略するものとする。
(第1実施形態)
図1は、本発明の第1実施形態である電源制御装置100の構成を模式的に示す。本実施形態の電源制御装置100は、消費電力モードとして、省電力モードを有する任意の装置に電源を供給するための装置である。ここでいう任意の装置としては、MFP(Multi-Function Peripheral)に代表される画像形成装置を例示することができる。
図1に示すように、本実施形態の電源制御装置100は、複数のDC−DCコンバータ20と、CPU10と、後述する処理を実行するためのプログラムやデータなどを格納するROM12と、プログラムの実行空間を提供するRAM14とを含んで構成されている。
CPU10は、電源制御装置100全体の制御を行う制御手段である。CPU10は、ROM12に格納される所定のプログラを実行することにより、後述するDC−DCコンバータ20の出力電圧を設定する処理を実行する。ここで、CPU10は、電源制御装置100に固有の制御手段として観念することもできるし、電源制御装置100が搭載される本体装置全体を制御する制御手段として観念することもできる。また、制御手段は、CPUに限定されず、SoCやASICであってもよい。
DC−DCコンバータ20は、フィードバック抵抗(分圧抵抗)を有し、出力電圧を外部から調整できるように構成された出力電圧可変式の電圧変換回路であり、直流電源30の電圧を、CPU10が設定する所定の電圧に変換して、接続先の負荷に出力する。なお、ここでいう負荷とは、直流電圧の供給を受けて駆動する任意のデバイスを意味し、Soc、ASIC、MCUなどを例示することができる。
本実施形態では、CPU10が、アナログ出力ポートから出力電圧の設定値(以下、設定電圧という)を各DC−DCコンバータ20のフィードバック端子に出力することにより出力電圧が設定される。
ここで、図1に示す模式図では、DC−DCコンバータ1が定格入力電圧5Vの負荷1に接続され、DC−DCコンバータ2が定格入力電圧3.3Vの負荷2に接続され、DC−DCコンバータ3が定格入力電圧1.8Vの負荷3に接続され、DC−DCコンバータ4が定格入力電圧1.05Vの負荷4に接続されている。なお、図1においては、単純化のため、CPU10、ROM12およびRAM14のそれぞれに直流電圧を供給するDC−DCコンバータの図示を省略している。
本実施形態では、消費電力モードとして、5種類のモード(電源ONモード、通常動作モード、待機モード、省エネモード、電源OFFモード)が用意されており、各DC−DCコンバータ20の設定電圧が消費電力モード毎に用意されている。5種類のモードのうち、待機モードおよび省エネモードは、負荷に定格入力電圧よりも低い電圧を供給することによって消費電力を抑制するモードであり、以下では、これらをまとめて、「省電力モード」という場合がある。
本実施形態では、各DC−DCコンバータ20の消費電力モード毎の設定電圧をまとめた3つのテーブルがROM12に格納されている。図2は、ROM12に格納される3つのテーブル(テーブル[1]、テーブル[2]、テーブル[3])を示す。これら3つのテーブルは、CPU10が各DC−DCコンバータ20に設定電圧を設定する際に参照される。
図2(a)に示すテーブル[1]は、電源ONモードおよび電源OFFモードの設定電圧として、接続先の負荷の定格入力電圧の値を格納し、通常動作モードの設定電圧として、接続先の負荷の定格入力電圧よりも0.1V高い値を格納する。この点は、図2(b)に示すテーブル[2]、および、図2(c)に示すテーブル[3]も同様である。
一方、図2(a)に示すテーブル[1]は、省エネモードの設定電圧として、接続先の負荷の規格電圧(すなわち、許容電圧)の下限値(4.6V、2.9V、1.65V、0.95V)を格納しているのに対し、図2(b)に示すテーブル[2]は、省エネモードの設定電圧として、テーブル[1]のそれより若干高い値(4.7V、3.0V、1.7V、1V)を格納し、図2(c)に示すテーブル[3]は、省エネモードの設定電圧として、テーブル[2]のそれより若干高い値(4.75V、3.05V、1.75V、1.02V)を格納する。
すなわち、3つのテーブル(テーブル[1]、テーブル[2]、テーブル[3])に格納される省エネモードの設定電圧の値は、テーブルの番号(以下、テーブル番号という)が大きくなるにつれて、段階的に大きくなるようになっている。なお、以下では、便宜的に、3つのテーブルが用意される場合を例とって説明を行うが、テーブルの数は3つに限定されず、2以上の任意の数のテーブルを用意してもよい。
以上、本実施形態の電源制御装置100の構成について説明してきたが、続いて、電源制御装置100のCPU10が実行する処理を図3に示すフローチャートに基づいて説明する。
主電源がONされると、電源制御装置100のCPU10が処理を開始する。
ステップ101では、テーブル番号を表す[k]を初期値[1]にセットする。
続くステップ102では、テーブル[k](この場合、テーブル[1])に格納される現在の消費電力モード(この場合、電源ONモード)に対応する設定電圧を各DC−DCコンバータ20に設定する。
その後、消費電力モードが他のモードに移行するまでの間(ステップ103、No)、動作異常の有無を監視する(ステップ104、No)。仮に、その間に消費電力モードが他のモードに移行した場合は(ステップ103、Yes)、処理はステップ102に戻る。なお、CPU10は、外部モジュールから入力される制御信号(例えば、操作パネルのボタン押下)やタイマーのタイムアウト信号などに基づいて消費電力モードの移行を検知することができる。
一方、消費電力モードが他のモードに移行する前に動作異常を検知した場合は(ステップ104、Yes)、続くステップ105で、[k]の値を1増分し、続くステップ106で、増分後の[k]の値がテーブル番号の最大値n(この場合、n=3)を超えているか否かを判断する。
その結果、増分後の[k]の値が最大値nを超えていない場合は、処理はステップ102に戻る。一方、増分後の[k]の値が最大値nを超えている場合は、続くステップ107で、処理を強制終了する。
以上、説明したように、本実施形態では、省電力モードにおいて、デバイスの電源をOFFにしたり、動作周波数を下げたりする代わりに、各DC−DCコンバータ20の出力電圧を、接続先の負荷の規格電圧の下限値を限度として、負荷の定格入力電圧よりも低い電圧値に設定することで消費電力を抑制する。そのため、省電力モードからの復帰時間が早く、省電力モード中に実行できる処理が限定されない。
加えて、本実施形態では、省エネモードへの移行に伴って、使用するデバイスのばらつきや環境に起因する動作異常が発生した場合には、動作異常が解消するまで、各DC−DCコンバータ20の出力電圧が段階的により高い電圧値に設定し直されるので、正常動作が保証される。
加えて、本実施形態では、通常動作モードにおいて、各DC−DCコンバータ20の出力電圧を、接続先の負荷の規格電圧の上限値を限度として、負荷の定格入力電圧よりも高い電圧値に設定する。一般に、通常動作モードでは、駆動するデバイスの数が増えるため負荷電流が増加し、これに伴って電源電圧の降下が発生することが知られているが、本実施形態によれば、定格入力電圧よりも若干高い電圧値が設定されるので、デバイスの安定動作が保証される。
以上、本発明の第1実施形態を説明してきたが、続いて、本発明の第2実施形態を説明する。なお、以下では、第1実施形態の内容と共通する部分の説明を省略し、専ら、第1実施形態との相違点のみを説明するものとする。
(第2実施形態)
第2実施形態は、各DC−DCコンバータ20の接続先の負荷の規格電圧(許容電圧)の下限値と上限値をまとめた規格電圧管理テーブルがROM12に格納され、CPU10が当該テーブルに基づいて出力電圧を設定する点において第1実施形態と異なる。
図4は、本実施形態においてROM12に格納される規格電圧管理テーブルを示す。図4に示すように、規格電圧管理テーブルは、DC−DCコンバータ1に対応付けて、その接続先である負荷1の規格電圧の下限値[4.6V]と上限値[5.3V]を格納し、DC−DCコンバータ2に対応付けて、その接続先である負荷2の規格電圧の下限値[2.9V]と上限値[3.6V]を格納し、DC−DCコンバータ3に対応付けて、その接続先である負荷3の規格電圧の下限値[1.65V]と上限値[2.1V]を格納し、DC−DCコンバータ4に対応付けて、その接続先である負荷4の規格電圧の下限値[0.95V]と上限値[1.25V]を格納する。
以下、第2実施形態において、電源制御装置100のCPU10が実行する処理を図5に示すフローチャートに基づいて説明する。
主電源がONされると、電源制御装置100のCPU10が処理を開始する
ステップ201では、省エネモードへの移行を監視し(ステップ201、No)。消費電力モードが省エネモードへ移行した場合は(ステップ201、Yes)、続くステップ202で、前回の設定電圧VがROM12に保存されているか否かを判断する。
前回の設定電圧Vが保存されていない場合は(ステップ202、No)、処理はステップ203に進み、各DC−DCコンバータ20に、規格電圧管理テーブルに格納された負荷の規格電圧の下限値Vを設定する。
その後、省エネモードから他の消費電力モードに移行するまでの間(ステップ204、No)、動作異常の有無を監視する(ステップ205、No)。その結果、省エネモード中に動作異常を検知した場合は(ステップ205、Yes)、続くステップ206で、各DC−DCコンバータ20に設定されている現在の設定電圧Vの値を0.1V増分する。その後、続くステップ207で、増分後の設定電圧Vの値が、規格電圧管理テーブルから読み出した、対応する負荷の規格電圧の上限値Vを超えているか否かを判断する。
その結果、増分後の設定電圧Vの値が上限値Vを超えていない場合は、処理はステップ209に進み、各DC−DCコンバータ20に、増分後の設定電圧Vを設定する。その後、処理はステップ204に戻り、省エネモードから他の消費電力モードに移行するまでの間(ステップ204、No)、動作異常の有無を監視する(ステップ205、No)。
動作異常の有無を監視する間に、省エネモードから他の消費電力モードに移行した場合は(ステップ204、Yes)、続くステップ210で、各DC−DCコンバータ20に設定されている現在の設定電圧VをROM12に保存して、処理はステップ201に戻る。
続くステップ201では、再び、省エネモードへの移行を監視し(ステップ201、No)、消費電力モードが省エネモードへ移行した場合は(ステップ201、Yes)、続くステップ202で、前回の設定電圧VがROM12に保存されているか否かを判断する。この時点では、前回の設定電圧VがROM12に保存されているので(ステップ202、Yes)、処理は、ステップ211に進み、各DC−DCコンバータ20に前回の設定電圧Vを設定する。
一方、ステップ207の判断において、増分後の設定電圧Vの値が上限値Vを超えていた場合は、ステップ208に進み、処理を強制終了する。
以上、説明したように、本実施形態によれば、省エネモードへの移行に伴って動作異常が発生した場合に、各DC−DCコンバータ20の出力電圧が0.1V刻みで段階的により高い電圧値に設定し直されるので、正常動作を保証する最小電圧の探索が可能になり、結果として、消費電力効果が最大化される。
また、本実施形態によれば、前回の省エネモードで設定した設定電圧Vを次回の省エネモードで使用することができるので、省エネモード移行時の動作異常を未然に防止することが可能になる。
以上、本発明について実施形態をもって説明してきたが、本発明は上述した実施形態に限定されるものではなく、当業者が推考しうる実施態様の範囲内において、本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
10…CPU
12…ROM
14…RAM
20…DC−DCコンバータ
30…直流電源
100…電源制御装置
特開2012−114973号公報

Claims (7)

  1. 省電力モードを有する装置に電源を供給する電源制御装置であって、
    電源電圧を設定された電圧に変換して負荷に出力する1以上の電圧変換回路と、
    前記電圧変換回路の出力電圧を設定する制御手段と
    を含み、
    前記制御手段は、
    前記省電力モードにおいて、前記電圧変換回路の出力電圧を対応する負荷の規格電圧の下限値に設定することを特徴とする電源制御装置。
  2. 前記制御手段は、
    前記省電力モードにおいて、前記電圧変換回路の出力電圧を前記下限値を設定した後に動作異常を検知した場合に、該動作異常が解消するまで、該出力電圧を段階的により高い値に設定し直すことを特徴とする、
    請求項1に記載の電源制御装置。
  3. 前記制御手段は、
    前記動作異常が解消するまで、前記出力電圧を0.1V刻みでより高い値に設定し直すことを特徴とする、
    請求項2に記載の電源制御装置。
  4. 前記制御手段は、
    省電力モードから移行するときに、前記電圧変換回路に設定された出力電圧の設定値を保存し、次に省電力モードに移行したときに、該電圧変換回路の出力電圧として、前回に保存した設定値を設定することを特徴とする、
    請求項2または3に記載の電源制御装置。
  5. 請求項1〜4のいずれか一項に記載の電源制御装置を搭載する画像形成装置。
  6. 電源電圧を設定された電圧に変換して負荷に出力する1以上の電圧変換回路を備える電源制御装置が実行する方法であって、
    省電力モードにおいて、前記電圧変換回路の出力電圧を対応する負荷の規格電圧の下限値に設定することを特徴とする方法。
  7. 電源電圧を設定された電圧に変換して負荷に出力する1以上の電圧変換回路を備える電源制御装置を制御するコンピュータに、
    省電力モードにおいて、前記電圧変換回路の出力電圧を対応する負荷の規格電圧の下限値に設定するステップを実行させるためのプログラム。
JP2018211259A 2018-11-09 2018-11-09 電源制御装置、画像形成装置、方法およびプログラム Active JP7139899B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018211259A JP7139899B2 (ja) 2018-11-09 2018-11-09 電源制御装置、画像形成装置、方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018211259A JP7139899B2 (ja) 2018-11-09 2018-11-09 電源制御装置、画像形成装置、方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2020075440A true JP2020075440A (ja) 2020-05-21
JP7139899B2 JP7139899B2 (ja) 2022-09-21

Family

ID=70723264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211259A Active JP7139899B2 (ja) 2018-11-09 2018-11-09 電源制御装置、画像形成装置、方法およびプログラム

Country Status (1)

Country Link
JP (1) JP7139899B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004034520A (ja) * 2002-07-03 2004-02-05 Ricoh Co Ltd 画像形成装置
JP2004114319A (ja) * 2002-09-24 2004-04-15 Ricoh Co Ltd 電源供給装置
JP2009205216A (ja) * 2008-02-26 2009-09-10 Fujitsu Microelectronics Ltd 電子装置及び揮発性メモリの待機電圧制御方法
JP2012114973A (ja) * 2010-11-19 2012-06-14 Konica Minolta Business Technologies Inc 電源装置および画像形成装置
JP2013078187A (ja) * 2011-09-30 2013-04-25 Kyocera Document Solutions Inc 電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004034520A (ja) * 2002-07-03 2004-02-05 Ricoh Co Ltd 画像形成装置
JP2004114319A (ja) * 2002-09-24 2004-04-15 Ricoh Co Ltd 電源供給装置
JP2009205216A (ja) * 2008-02-26 2009-09-10 Fujitsu Microelectronics Ltd 電子装置及び揮発性メモリの待機電圧制御方法
JP2012114973A (ja) * 2010-11-19 2012-06-14 Konica Minolta Business Technologies Inc 電源装置および画像形成装置
JP2013078187A (ja) * 2011-09-30 2013-04-25 Kyocera Document Solutions Inc 電子機器

Also Published As

Publication number Publication date
JP7139899B2 (ja) 2022-09-21

Similar Documents

Publication Publication Date Title
US9811139B2 (en) Apparatus and method for power supply
US8085013B2 (en) DC power converter and mode-switching method
KR101653619B1 (ko) 화상형성장치 및 그의 전원 제어 방법
JP5129788B2 (ja) 電源装置および電源制御方法
JP2007135373A (ja) コンバータ装置およびその出力制御方法
JP2001359273A (ja) 電源装置及びこの電源装置を有する情報処理装置
JP2013149093A (ja) 制御装置、制御方法、プログラムおよび電子機器
JP2007068282A (ja) 電源回路
JP4406931B2 (ja) 電源システム
TW201541235A (zh) 電源供應裝置及其電源供應方法
JP2010186224A (ja) 高可用電源システム、高可用電源制御装置、高可用電源制御方法及び高可用電源制御プログラム
JP2012173744A (ja) 処理装置
JP2001119956A (ja) 力率調整装置及び力率調整方法
US9520745B2 (en) Low standby consumption power supply system having multi-channels for power supply
JP2020075440A (ja) 電源制御装置、画像形成装置、方法およびプログラム
JP4388117B2 (ja) 情報処理装置および電源制御方法
JP5272317B2 (ja) 電源制御装置、画像処理装置及び電源制御装置の制御方法
JP2011045176A (ja) 無停電電源装置、アプリケーションプログラム、コンピュータシステム、バックアップ処理方法およびプログラム
JP2008258377A (ja) 半導体集積回路
US9335774B1 (en) Non-isolated intermediate bus converter
JP2017063537A (ja) 電源装置及びこれを備えた画像形成装置
CN110971775A (zh) 信息处理设备、信息处理设备的控制方法和打印设备
JP3987681B2 (ja) 消費電力低減回路
JPH0543787U (ja) 電子機器の電源装置
JP6274950B2 (ja) テレビジョン受信機

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190829

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220822

R151 Written notification of patent or utility model registration

Ref document number: 7139899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151