JP2020068282A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020068282A
JP2020068282A JP2018199937A JP2018199937A JP2020068282A JP 2020068282 A JP2020068282 A JP 2020068282A JP 2018199937 A JP2018199937 A JP 2018199937A JP 2018199937 A JP2018199937 A JP 2018199937A JP 2020068282 A JP2020068282 A JP 2020068282A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018199937A
Other languages
English (en)
Other versions
JP7061949B2 (ja
Inventor
土屋　恵太
Keita Tsuchiya
恵太 土屋
修一 仮屋崎
Shuichi Kariyazaki
修一 仮屋崎
卓 菊池
Taku Kikuchi
卓 菊池
道昭 杉山
Michiaki Sugiyama
道昭 杉山
祐輔 田沼
Yusuke Tanuma
祐輔 田沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018199937A priority Critical patent/JP7061949B2/ja
Priority to US16/575,045 priority patent/US11049786B2/en
Publication of JP2020068282A publication Critical patent/JP2020068282A/ja
Application granted granted Critical
Publication of JP7061949B2 publication Critical patent/JP7061949B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】配線基板の反りを抑制しつつ、第１半導体チップから放熱板への放熱効率を高めることができる半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、配線基板と、第１半導体チップ及び第２半導体チップと、放熱板とを備えている。配線基板は、第１面を有している。第１半導体チップ及び第２半導体チップは、第１面上に配置されている。放熱板は、第１半導体チップを覆うように第１面上に配置されている。放熱板は、第２面と、第３面とを有している。第２面は、第１面に対向している。第３面は、第２面の反対面である。放熱板は、第１切り欠き部を有している。第１切り欠き部は、平面視において第２半導体チップと重なる位置に形成されており、かつ、第３面から第２面に向かう方向に放熱板を貫通している。第２面は、少なくとも第１面の四隅に接合されている。【選択図】図１

Description

本発明は、半導体装置に関する。
従来から、特開２００７−９５８６０号公報（特許文献１）に記載の半導体装置が知られている。特許文献１に記載の半導体装置は、基板と、第１の半導体チップと、第２の半導体チップと、放熱板とを有している。
第１の半導体チップ及び第２の半導体チップは、基板上に配置されている。第１の半導体チップは、平面視において基板の中央に配置されており、第２の半導体チップは、平面視において、基板の四隅に配置されている。第２の半導体チップの上面は、第１の半導体チップの上面よりも基板の表面から離れた位置にある。
放熱板は、平面視において、十字型の形状を有している。すなわち、放熱板は、第１の半導体チップを覆っているが、第２の半導体チップを覆っていない。第１の半導体チップ及び放熱板は、接着材で互いに接合されている。
特開２００７−９５８６０号公報
特許文献１に記載の半導体装置においては、放熱板が第１の半導体チップを覆っているが、第２の半導体チップを覆っていないため、接着材の厚さが第２の半導体チップの高さの影響を受けない。そのため、特許文献１に記載の半導体装置においては、接着材の厚さを相対的に薄くすることが可能になり、第１の半導体チップから放熱板への放熱効率を高めることができる。
しかしながら、特許文献１に記載の半導体装置においては、放熱板が第１の半導体チップのみに接合されているため、基板の反りに改善の余地がある。
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施形態に係る半導体装置は、配線基板と、第１半導体チップ及び第２半導体チップと、放熱板とを備えている。配線基板は、第１面を有している。第１半導体チップ及び第２半導体チップは、第１面上に配置されている。放熱板は、第１半導体チップを覆うように第１面上に配置されている。放熱板は、第２面と、第３面とを有している。第２面は、第１面に対向している。第３面は、第２面の反対面である。放熱板は、第１切り欠き部を有している。第１切り欠き部は、平面視において第２半導体チップと重なる位置に形成され、かつ、第３面から第２面に向かう方向に放熱板を貫通している。第２面は、少なくとも第１面の四隅に接合されている。
一実施形態に係る半導体装置によると、配線基板の反りを抑制しつつ、第１半導体チップから放熱板への放熱効率を高めることができる。
第１実施形態に係る半導体装置の平面図である。 図１のＩＩ−ＩＩにおける断面図である。 図１のＩＩＩ−ＩＩＩにおける断面図である。 第１実施形態に係る半導体装置の配線層ＷＬ１の上面図である。 第１実施形態に係る半導体装置の配線層ＷＬ２の上面図である。 第１実施形態の第１変形例に係る半導体装置の上面図である。 第１実施形態の第２変形例に係る半導体装置の上面図である。 第１実施形態の第３変形例に係る半導体装置の上面図である。 第１比較例に係る半導体装置の上面図である。 図９のＸ−Ｘにおける断面図である。 第２比較例に係る半導体装置の上面図である。 図１１のＸＩＩ−ＸＩＩにおける断面図である。 第２実施形態に係る半導体装置の上面図である。 第３実施形態に係る半導体装置の断面図である。 第３実施形態の変形例に係る半導体装置の断面図である。 第４実施形態に係る半導体装置の上面図である。 第４実施形態の変形例に係る半導体装置の上面図である。
実施形態の詳細を、図面を参照しながら説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さない。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（第１実施形態）
以下に、第１実施形態に係る半導体装置の構成を説明する。
図１、図２及び図３に示されるように、第１実施形態に係る半導体装置は、配線基板ＰＷＢと、半導体チップＣＨＰ１と、半導体チップＣＨＰ２〜半導体チップＣＨＰ５と、放熱板ＨＳとを有している。
＜配線基板ＰＷＢの構成＞
配線基板ＰＷＢは、表面ＦＳ１（第１面）と、裏面ＢＳ１とを有している。裏面ＢＳ１は、表面ＦＳ１の反対面である。裏面ＢＳ１には、外部接続電極ＥＬが形成されている。外部接続電極ＥＬは、例えば、はんだボールで形成されている。配線基板ＰＷＢは、例えば、プリント配線板である。表面ＦＳ１は、平面視において（表面ＦＳ１に直交する方向からみて）、矩形形状を有している。
表面ＦＳ１は、第１辺ＦＳ１ａと、第２辺ＦＳ１ｂと、第３辺ＦＳ１ｃと、第４辺ＦＳ１ｄとを有している。第１辺ＦＳ１ａ〜第４辺ＦＳ１ｄは、表面ＦＳ１の外周を構成している。第１辺ＦＳ１ａは、第１方向ＤＲ１に延在している。第２辺ＦＳ１ｂは、第２方向ＤＲ２に延在している。第２辺ＦＳ１ｂは、一方端において第１辺ＦＳ１ａに連なっている。第２辺ＦＳ１ｂは、他方端において第３辺ＦＳ１ｃに連なっている。
第３辺ＦＳ１ｃは、第１方向ＤＲ１に延在している。第１辺ＦＳ１ａ及び第３辺ＦＳ１ｃは、互いに対向している。第４辺ＦＳ１ｄは、第２方向ＤＲ２に延在している。第２辺ＦＳ１ｂ及び第４辺ＦＳ１ｄは、互いに対向している。第４辺ＦＳ１ｄは、一方端において第３辺ＦＳ１ｃに連なっている。第４辺ＦＳ１ｄは、他方端において第１辺ＦＳ１ａに連なっている。
第１方向ＤＲ１及び第２方向ＤＲ２は、互いに交差している。好ましくは、第１方向ＤＲ１及び第２方向ＤＲ２は、互いに直交している。なお、第１辺ＦＳ１ａの中央、第２辺ＦＳ１ｂの中央、第３辺ＦＳ１ｃの中央及び第４辺ＦＳ１ｄの中央を、それぞれ、中央Ｃ１、中央Ｃ２、中央Ｃ３及び中央Ｃ４という。
＜半導体チップＣＨＰ１の構成＞
半導体チップＣＨＰ１は、表面ＦＳ１上に配置されている。より具体的には、半導体チップＣＨＰ１は、電極ＥＬ１を有している。電極ＥＬ１は、例えば、はんだボールで形成されている。電極ＥＬ１は、半導体チップＣＨＰ１の回路形成面側に形成されている。
半導体チップＣＨＰ１は、平面視において、矩形形状を有している。半導体チップＣＨＰ１は、平面視において、配線基板ＰＷＢの中央部に配置されている。より具体的には、平面視において、半導体チップＣＨＰ１の中央は、中央Ｃ１及び中央Ｃ３を結んだ直線と中央Ｃ２及び中央Ｃ４を結んだ直線との交点と一致している。
半導体チップＣＨＰ１は、電極ＥＬ１により、配線基板ＰＷＢに接続されている。半導体チップＣＨＰ１は、ベアチップである。すなわち、半導体チップＣＨＰ１は、フリップチップ実装されている。半導体チップＣＨＰ１は、例えば、ロジック回路を含んでいる。
半導体チップＣＨＰ１は、上面ＵＳ１（第１上面）を有している。半導体チップＣＨＰ１と配線基板ＰＷＢとの間には、アンダーフィルＵＦ１が充填されている。これにより、半導体チップＣＨＰ１と配線基板ＰＷＢとの接続の補強が行われている。アンダーフィルＵＦ１は、例えば、絶縁性の樹脂材料で形成されている。
＜半導体チップＣＨＰ２の構成＞
半導体チップＣＨＰ２は、表面ＦＳ１上に配置されている。より具体的には、半導体チップＣＨＰ２は、電極ＥＬ２を有している。電極ＥＬ２は、例えば、はんだボールで形成されている。
半導体チップＣＨＰ２は、電極ＥＬ２により、配線基板ＰＷＢに接続されている。半導体チップＣＨＰ２は、電極ＥＬ２がマトリクス状に配置されたＢＧＡ（Ball Grid Array）であり、樹脂封止されている。半導体チップＣＨＰ２は、メモリ回路（フラッシュメモリ、ＤＲＡＭ（Dynamic Random Access Memory）等）を含んでいる。半導体チップＣＨＰ２の消費電力（発熱量）は、半導体チップＣＨＰ１の消費電力（発熱量）よりも少ない。
半導体チップＣＨＰ２と配線基板ＰＷＢの間には、アンダーフィルＵＦ２が充填されている。これにより、半導体チップＣＨＰ２と配線基板ＰＷＢとの接続の補強が行われている。アンダーフィルＵＦ２は、例えば、絶縁性の樹脂材料で形成されている。
半導体チップＣＨＰ２は、上面ＵＳ２（第２上面）を有している。上面ＵＳ２は、上面ＵＳ１よりも配線基板ＰＷＢから（表面ＦＳ１から）離れた位置にある。
半導体チップＣＨＰ２は、平面視において、矩形形状を有している。半導体チップＣＨＰ２は、平面視において、半導体チップＣＨＰ１の周囲に配置されている。より具体的には、半導体チップＣＨＰ２は、平面視において、第１辺ＦＳ１ａと半導体チップＣＨＰ１との間に配置されている。平面視において、半導体チップＣＨＰ２の中央の第１方向ＤＲ１における位置は、中央Ｃ１の第１方向ＤＲ１における位置と一致している。
＜半導体チップＣＨＰ３〜半導体チップＣＨＰ５の構成＞
半導体チップＣＨＰ３は、平面視において、半導体チップＣＨＰ１の周囲に配置されている。より具体的には、半導体チップＣＨＰ３は、平面視において、第２辺ＦＳ１ｂと半導体チップＣＨＰ１との間に配置されている。平面視において、半導体チップＣＨＰ３の中央の第２方向ＤＲ２における位置は、中央Ｃ２の第２方向ＤＲ２における位置と一致している。
半導体チップＣＨＰ４は、平面視において、半導体チップＣＨＰ１の周囲に配置されている。より具体的には、半導体チップＣＨＰ４は、平面視において、第３辺ＦＳ１ｃと半導体チップＣＨＰ１との間に配置されている。平面視において、半導体チップＣＨＰ４の中央の第１方向ＤＲ１における位置は、中央Ｃ３の第１方向ＤＲ１における位置と一致している。
半導体チップＣＨＰ５は、平面視において、半導体チップＣＨＰ１の周囲に配置されている。より具体的には、半導体チップＣＨＰ５は、平面視において、第４辺ＦＳ１ｄと半導体チップＣＨＰ１との間に配置されている。平面視において、半導体チップＣＨＰ４の中央の第２方向ＤＲ２における位置は、中央Ｃ４の第２方向ＤＲ２における位置と一致している。
半導体チップＣＨＰ３、半導体チップＣＨＰ４及び半導体チップＣＨＰ５のその余の構成は、半導体チップＣＨＰ２の構成と同様であるため、その説明は省略する。なお、半導体チップＣＨＰ３〜半導体チップＣＨＰ５の上面を、それぞれ、上面ＵＳ３〜上面ＵＳ５とする。
＜放熱板ＨＳの構成＞
放熱板ＨＳは、表面ＦＳ２（第３面）と、裏面ＢＳ２（第２面）とを有している。裏面ＢＳ２は、表面ＦＳ１に対向している。表面ＦＳ２は、裏面ＢＳ２の反対面である。放熱板ＨＳは、例えば、銅（Ｃｕ）合金で形成されている。放熱板ＨＳは、アルミニウム（Ａｌ）合金で形成されていてもよい。放熱板ＨＳは、例えば、板状の部材に対して打ち抜きや絞り加工を行うことにより形成されている。
放熱板ＨＳは、平面視において、矩形形状を有している。放熱板ＨＳは、平面視において、第５辺ＨＳａと、第６辺ＨＳｂと、第７辺ＨＳｃと、第８辺ＨＳｄとを有している。第５辺ＨＳａ〜第８辺ＨＳｄは、平面視における放熱板ＨＳの外周を構成している。平面視における放熱板ＨＳの外周は、配線基板ＰＷＢの表面ＦＳ１の外周よりも内側に位置している。
第５辺ＨＳａは、第１方向ＤＲ１に延在している。第６辺ＨＳｂは、第２方向ＤＲ２に延在している。第６辺ＨＳｂは、一方端において第５辺ＨＳａに連なっている。第６辺ＨＳｂは、他方端において第７辺ＨＳｃに連なっている。
第７辺ＨＳｃは、第１方向ＤＲ１に延在している。第７辺ＨＳｃは、第５辺ＨＳａに対向している。第８辺ＨＳｄは、第２方向ＤＲ２に延在している。第８辺ＨＳｄは、第６辺ＨＳｂと対向している。第８辺ＨＳｄは、一方端において第７辺ＨＳｃに連なっている。第８辺ＨＳｄは、他方端において第５辺ＨＳａに連なっている。
放熱板ＨＳは、第５辺ＨＳａ、第６辺ＨＳｂ、第７辺ＨＳｃ及び第８辺ＨＳｄが、それぞれ第１辺ＦＳ１ａ、第２辺ＦＳ１ｂ、第３辺ＦＳ１ｃ及び第４辺ＦＳ１ｄに沿うように配置されている。
放熱板ＨＳは、第１部分ＨＳ１と、第２部分ＨＳ２と、第３部分ＨＳ３とから構成されている。第２部分ＨＳ２は、平面視において第１部分ＨＳ１を取り囲むように形成されている。第３部分ＨＳ３は、平面視において第２部分ＨＳ２を取り囲むように形成されている。第１部分ＨＳ１にある裏面ＢＳ２と表面ＦＳ１との間の距離は、第３部分ＨＳ３にある裏面ＢＳ２と表面ＦＳ１との間の距離よりも大きい。第２部分ＨＳ２にある裏面ＢＳ２と表面ＦＳ１との間の距離は、第３部分ＨＳ３側から第１部分ＨＳ１側に向かうにしたがって大きくなっている。
第１部分ＨＳ１にある裏面ＢＳ２は、上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）よりも表面ＦＳ１に近い位置にある。すなわち、第１部分ＨＳ１にある裏面ＢＳ２と表面ＦＳ１との間の距離は、上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）と表面ＦＳ１との間の距離よりも小さい。
第３部分ＨＳ３にある裏面ＢＳ２は、接着部材ＡＭ１（第１接着部材）により、表面ＦＳ１の周縁部に接合されている。第３部分ＨＳ３にある裏面ＢＳ２は、少なくとも表面ＦＳ１の四隅に接合されていればよい。
第１部分ＨＳ１にある裏面ＢＳ１は、接着部材ＡＭ２（第２接着部材）により、上面ＵＳ１に接合されている。接着部材ＡＭ２の熱伝導率は、接着部材ＡＭ１の熱伝導率よりも大きい。接着部材ＡＭ１は、例えば、エポキシ系の接着剤で形成されている。接着部材ＡＭ２は、例えば、エポキシ系の接着剤にフィラー粒子を混合することにより形成されている。このフィラー粒子は、金属粒子又はセラミック粒子である。
放熱板ＨＳには、切り欠き部ＣＰ１と、切り欠き部ＣＰ２と、切り欠き部ＣＰ３と、切り欠き部ＣＰ４とが形成されている。切り欠き部ＣＰ１〜切り欠き部ＣＰ４は、平面視において、矩形形状を有している。切り欠き部ＣＰ１〜切り欠き部ＣＰ４は、放熱板ＨＳを厚さ方向に（表面ＦＳ２から裏面ＢＳ２に向かう方向に）貫通している。
切り欠き部ＣＰ１は、平面視において、第５辺ＨＳａから第７辺ＨＳｃ側へと延在している。切り欠き部ＣＰ２は、平面視において、第６辺ＨＳｂから第８辺ＨＳｄ側へと延在している。切り欠き部ＣＰ３は、平面視において、第７辺ＨＳｃから第５辺ＨＳａ側へと延在している。切り欠き部ＣＰ４は、平面視において、第８辺ＨＳｄから第６辺ＨＳｂ側へと延在している。
切り欠き部ＣＰ１は、平面視において、半導体チップＣＨＰ２と重なるように形成されている。切り欠き部ＣＰ２は、平面視において、半導体チップＣＨＰ３と重なるように形成されている。切り欠き部ＣＰ３は、平面視において、半導体チップＣＨＰ４と重なるように形成されている。切り欠き部ＣＰ４は、平面視において、半導体チップＣＨＰ５と重なるように形成されている。切り欠き部ＣＰ１〜切り欠き部ＣＰ４は、例えば、放熱板ＨＳに対して打ち抜き加工を行うことにより形成される。
すなわち、放熱板ＨＳは、半導体チップＣＨＰ１を覆っているが、半導体チップＣＨＰ２〜半導体チップＣＨＰ５を覆っていない。その結果、第１部分ＨＳ１にある裏面ＢＳ２が上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）よりも表面ＦＳ１に近い位置にあっても、放熱板ＨＳと上面ＵＳ２とが接触することはない。
切り欠き部ＣＰ１の第７辺ＨＳｃ側の端と半導体チップＣＨＰ２の第３辺ＦＳ１ｃ側の端との間の距離を、距離Ｌ１とする。切り欠き部ＣＰ２の第７辺ＨＳｃ側の端と半導体チップＣＨＰ３の第３辺ＦＳ１ｃ側の端との距離を、距離Ｌ２とする。第１辺ＦＳ１ａと第５辺ＨＳａと間の距離を、距離Ｌ３とする。距離Ｌ１及び距離Ｌ２は、距離Ｌ３よりも大きい。
＜配線基板ＰＷＢの配線構造＞
図４及び図５に示されるように、配線基板ＰＷＢは、配線層ＷＬ１と、配線層ＷＬ２とを含んでいる。すなわち、配線基板ＰＷＢは、多層配線基板である。配線層ＷＬ１は、配線層ＷＬ２よりも表面ＦＳ１に近い側に配置されている。なお、図４中において、半導体チップＣＨＰ１〜半導体チップＣＨＰ５の外形は、点線で示されている。
図４に示されるように、配線層ＷＬ１は、配線ＷＬ１ａと、配線ＷＬ１ｂとを有している。図５に示されるように、配線層ＷＬ２は、配線ＷＬ２ａを有している。
配線ＷＬ１ａは、半導体チップＣＨＰ１と半導体チップＣＨＰ１〜半導体チップＣＨＰ５とを接続している。配線ＷＬ１ｂは、半導体チップＣＨＰ１とビアホールＶＨ１とを接続している。配線ＷＬ１ｂは、平面視において配線ＷＬ１ａと交差しないように形成されている。ビアホールＶＨ１は、配線ＷＬ１ｂと配線ＷＬ２ａとを接続している。配線ＷＬ２ａは、ビアホールＶＨ２に接続されている。ビアホールＶＨ２は、外部接続電極ＥＬに接続されている。
＜第１実施形態の第１変形例に係る半導体装置＞
第１実施形態に係る半導体装置は、半導体チップＣＨＰ２〜半導体チップＣＨＰ５の全てを有している必要はない。例えば、図６に示されるように、第１実施形態に係る半導体装置は、半導体チップＣＨＰ３〜半導体チップＣＨＰ５を有していなくてもよい。なお、この場合には、放熱板ＨＳに切り欠き部ＣＰ２〜切り欠き部ＣＰ４が形成されていなくてもよい。
＜第１実施形態の第２変形例に係る半導体装置＞
図７に示されるように、第１実施形態に係る半導体装置は、半導体チップＣＨＰ３及び半導体チップＣＨＰ５を有していなくてもよい。なお、この場合には、放熱板ＨＳに切り欠き部ＣＰ２及び切り欠き部ＣＰ４が形成されていなくてもよい。すなわち、半導体チップＣＨＰ１の周囲に配置される２つの半導体チップが、半導体チップＣＨＰ１を挟んで互いに対向するように配置されていてもよい。
＜第１実施形態の第３変形例に係る半導体装置＞
図８に示されるように、第１実施形態に係る半導体装置は、半導体チップＣＨＰ５を有していなくてもよい。なお、この場合には、放熱板ＨＳに切り欠き部ＣＰ４が形成されていなくてもよい。
（第１実施形態に係る半導体装置の効果）
以下に、第１実施形態に係る半導体装置の効果を、比較例と対比しながら説明する。
第１比較例に係る半導体装置においては、第３部分ＨＳ３にある裏面ＢＳ２が少なくとも表面ＦＳ１の四隅に接合されている。そのため、第１比較例に係る半導体装置においては、配線基板ＰＷＢの反りは、放熱板ＨＳにより抑制されている。
しかしながら、図９及び図１０に示されるように、第１比較例に係る半導体装置においては、切り欠き部ＣＰ１〜切り欠き部ＣＰ４が形成されていない。すなわち、第１比較例に係る半導体装置においては、放熱板ＨＳ（第１部分ＨＳ１）と上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）とが接触しないように、第１部分ＨＳ１にある裏面ＢＳ２と表面ＦＳ１との間の距離を大きく確保する必要がある。その結果、第１部分ＨＳ１にある裏面ＢＳ２と上面ＵＳ１との間の距離も大きくなり（接着部材ＡＭ２も厚くなり）、半導体チップＣＨＰ１から放熱板ＨＳへの放熱効率が低下する。
図１１及び図１２に示されるように、第２比較例に係る半導体装置においては、放熱板ＨＳが半導体チップＣＨＰ１を覆うが、半導体チップＣＨＰ２〜半導体チップＣＨＰ５を覆わない矩形形状を有している。そのため、第２比較例に係る半導体装置によると、放熱板ＨＳと上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）とが接触することがないため、接着部材ＡＭ２を薄くすることができる。
しかしながら、第２比較例に係る半導体装置においては、放熱板ＨＳが接着部材ＡＭ２によってのみ固定されることになるため、接着部材ＡＭ２に熱伝導率が高い接着部材を用いることが困難である。これは、接着部材の熱伝導率と接着部材の接合強度との間には、トレードオフの関係があるためである。
その結果、第２比較例に係る半導体装置においては、半導体チップＣＨＰ１から放熱板ＨＳへの放熱効率が低下する。さらに、第２比較例に係る半導体装置においては、放熱板ＨＳが表面ＦＳ１の四隅に接合されないため、放熱板ＨＳにより配線基板ＰＷＢの反りを抑制することができない。
第１実施形態に係る半導体装置においては、放熱板ＨＳに切り欠き部ＣＰ１〜切り欠き部ＣＰ４が形成されているため、第１部分ＨＳ１にある裏面ＢＳ２と上面ＵＳ１との間の距離を小さくしても（接着部材ＡＭ２を薄くしても）、放熱板ＨＳ（第１部分ＨＳ１）と上面ＵＳ２（上面ＵＳ３〜上面ＵＳ５）とが接触しない。そのため、第１実施形態に係る半導体装置によると、半導体チップＣＨＰ１から放熱板ＨＳへの放熱効率を改善することができる。
また、第１実施形態に係る半導体装置においては、第３部分ＨＳ３にある裏面ＢＳ２が少なくとも表面ＦＳ１の四隅に接合されているため、放熱板ＨＳにより配線基板ＰＷＢの反りを抑制することができる。このように、第１実施形態に係る半導体装置によると、配線基板ＰＷＢの反りを抑制しつつ、半導体チップＣＨＰ１から放熱板ＨＳへの放熱効率を高めることができる。さらに、第１実施形態に係る半導体装置においては、接着部材ＡＭ２を、接合強度よりも熱伝導率を重視して選択することができるため、半導体チップＣＨＰ１から放熱板ＨＳへの放熱効率を高めることができる。
第１実施形態に係る半導体装置において、距離Ｌ１及び距離Ｌ２が距離Ｌ３よりも大きい場合、放熱板ＨＳが第２方向ＤＲ２において最大限ずれて配置されたとしても、放熱板ＨＳと半導体チップＣＨＰ２〜半導体チップＣＨＰ５とが接触することを抑制することができる。
（第２実施形態）
以下に、第２実施形態に係る半導体装置の構成を説明する。なお、以下においては、第１実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第２実施形態に係る半導体装置は、配線基板ＰＷＢと、半導体チップＣＨＰ１と、半導体チップＣＨＰ２〜半導体チップＣＨＰ５と、放熱板ＨＳと、接着部材ＡＭ１及び接着部材ＡＭ２とを有している。放熱板ＨＳ（第３部分ＨＳ３）は、少なくとも表面ＦＳ１の四隅に接着部材ＡＭ１で接合されている。上面ＵＳ１は、放熱板ＨＳ（第１部分ＨＳ１）に接着部材ＡＭ２で接合されている。放熱板ＨＳには、切り欠き部ＣＰ１〜切り欠き部ＣＰ４が形成されている。これらの点に関して、第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と共通している。
しかしながら、図１３に示されるように、第２実施形態に係る半導体装置の構成は、半導体チップＣＨＰ２〜半導体チップＣＨＰ５の配置に関して、第１実施形態に係る半導体装置の構成と異なっている。
半導体チップＣＨＰ２は、その平面視における中央が、第１方向ＤＲ１において、中央Ｃ１から第４辺ＦＳ１ｄ側にずれるように配置されている。半導体チップＣＨＰ３は、その平面視における中央が、第２方向ＤＲ２において、中央Ｃ２から第３辺ＦＳ１ｃ側にずれるように配置されている。半導体チップＣＨＰ４は、その平面視における中央が、第１方向ＤＲ１において、中央Ｃ３から第２辺ＦＳ１ｂ側にずれるように配置されている。半導体チップＣＨＰ５は、その平面視における中央が、第２方向ＤＲ２において、中央Ｃ４から第１辺ＦＳ１ａ側にずれるように配置されている。半導体チップＣＨＰ１の内部においては、回路ＣＩＲ１(半導体チップＣＨＰ２に対する入出力回路)と回路ＣＩＲ４（半導体チップＣＨＰ５に対する入出力回路）とを近接配置させる。また、半導体チップＣＨＰ１の内部においては、回路ＣＩＲ２（半導体チップＣＨＰ３に対する入出力回路）と回路ＣＩＲ３（半導体チップＣＨＰ４に対する入出力回路）とを近接配置させる。
以下に、第２実施形態の半導体装置の効果を説明する。なお、以下においては、第１実施形態に係る半導体装置の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
半導体チップＣＨＰ１内部において回路ＣＩＲ１と回路ＣＩＲ４とを近接配置させることで、半導体チップＣＨＰ２及び半導体チップＣＨＰ５の同期を取り易くなる。また、回路ＣＩＲ１及び回路ＣＩＲ４の近接配置に対応して半導体チップＣＨＰ２と半導体チップＣＨＰ５とを近接配置させることで、半導体チップＣＨＰ１と外部接続電極ＥＬの間の信号配線を通過させ易くなる。半導体チップＣＨＰ１の内部において回路ＣＩＲ２と回路ＣＩＲ３とを近接配置させることで、半導体チップＣＨＰ３及び半導体チップＣＨＰ４の同期を取り易くなる。また、回路ＣＩＲ２及び回路ＣＩＲ３の近接配置に対応して半導体チップＣＨＰ３と半導体チップＣＨＰ４とを近接配置させることで、半導体チップＣＨＰ１と外部接続電極ＥＬの間の信号配線を通過させ易くなる。
（第３実施形態）
以下に、第３実施形態に係る半導体装置の構成を説明する。なお、以下においては、第１実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第３実施形態に係る半導体装置は、配線基板ＰＷＢと、半導体チップＣＨＰ１と、半導体チップＣＨＰ２〜半導体チップＣＨＰ５と、放熱板ＨＳと、接着部材ＡＭ１及び接着部材ＡＭ２とを有している。放熱板ＨＳ（第３部分ＨＳ３）は、少なくとも表面ＦＳ１の四隅に接着部材ＡＭ１で接合されている。上面ＵＳ１は、放熱板ＨＳ（第１部分ＨＳ１）に接着部材ＡＭ２で接合されている。放熱板ＨＳには、切り欠き部ＣＰ１〜切り欠き部ＣＰ４が形成されている。これらの点に関して、第３実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と共通している。
しかしながら、放熱板ＨＳの詳細に関して、第３実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と異なっている。
図１４に示されるように、放熱板ＨＳは、厚さＴＨ１を有している。半導体チップＣＨＰ１は、厚さＴＨ２を有している。なお、厚さＴＨ１は、表面ＦＳ２と裏面ＢＳ２との間の距離であり、厚さＴＨ１は、半導体チップＣＨＰ１の底面と半導体チップＣＨＰ１の上面ＵＳ１との間の距離である。なお、厚さＴＨ１（厚さＴＨ２）が場所により異なる場合には、厚さＴＨ１（厚さＴＨ２）は、その最大値により決定される。厚さＴＨ１は、厚さＴＨ２よりも大きくなっている。
以下に、第３実施形態に係る半導体装置の効果を説明する。なお、以下においては、第１実施形態に係る半導体装置の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
配線基板ＰＷＢの反りは、配線基板ＰＷＢの熱膨張係数と半導体チップＣＨＰ１の熱膨張係数との差に起因して生じる。また、配線基板ＰＷＢの反りは、半導体チップＣＨＰ１の厚さ（厚さＴＨ２）が大きくなるにしたがって大きくなる。他方で、配線基板ＰＷＢの反りは、放熱板ＨＳの厚さ（厚さＴＨ１）が大きくなるにしたがって、抑制される。これは、放熱板ＨＳの厚さが大きくなるほど放熱板ＨＳの剛性が上昇するためである。そのため、第３実施形態に係る半導体装置によると、配線基板ＰＷＢの反りをさらに抑制することができる。
（第３実施形態に係る半導体装置の変形例）
図１５に示されるように、第３実施形態に係る半導体装置においては、厚さＴＨ１が厚さＴＨ２よりも大きくなっていることに代えて、放熱板ＨＳに突出部ＰＰが形成されていてもよい。
突出部ＰＰは、切り欠き部ＣＰ１〜切り欠き部ＣＰ４側にある放熱板ＨＳの縁部に形成されている。突出部ＰＰは、表面ＦＳ２から裏面ＢＳ２に向かう方向に沿って、裏面ＢＳ２から突出している。突出部ＰＰは、例えば、放熱板ＨＳに対して、半抜き加工又は絞り加工を行うことにより形成される。
突出部ＰＰが形成されている部分においては、裏面ＢＳ２と放熱板ＨＳの中立軸（図１５中の点線参照）との距離が局所的に増加している。放熱板ＨＳの剛性は、当該距離が大きくなるほど上昇するため、突出部ＰＰが形成されることにより、放熱板ＨＳの剛性が改善され、配線基板ＰＷＢの反りがさらに抑制される。
（第４実施形態）
以下に、第４実施形態に係る半導体装置の構成を説明する。なお、以下においては、第１実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第４実施形態に係る半導体装置は、配線基板ＰＷＢと、半導体チップＣＨＰ１と、半導体チップＣＨＰ２及び半導体チップＣＨＰ３と、切り欠き部ＣＰ１及び切り欠き部ＣＰ２を有する放熱板ＨＳと、接着部材ＡＭ１及び接着部材ＡＭ２とを有している。放熱板ＨＳ（第３部分ＨＳ３）は、少なくとも表面ＦＳ１の四隅に、接着部材ＡＭ１で接合されている。上面ＵＳ１は、放熱板ＨＳ（第１部分ＨＳ１）に接着部材ＡＭ２で接合されている。すなわち、第４実施形態に係る半導体装置は、半導体チップＣＨＰ１の周囲に配置される半導体チップの数が２つである点に関して、第１実施形態の第２変形例に係る半導体装置と共通している。
しかしながら、図１６に示されるように、第４実施形態に係る半導体装置においては、半導体チップＣＨＰ１の周囲に配置される２つの半導体チップ（半導体チップＣＨＰ２及び半導体チップＣＨＰ３）は、半導体チップＣＨＰ１を挟んで互いに対向するように配置されていない。この点に関して、第４実施形態に係る半導体装置の構成は、第１実施形態の第２変形例に係る半導体装置の構成と異なっている。
なお、第４実施形態に係る半導体装置において、半導体チップＣＨＰ１には、半導体チップＣＨＰ２に対する入出力回路である回路ＣＩＲ１と、半導体チップＣＨＰ３に対する入出力回路である回路ＣＩＲ２とが形成されている。回路ＣＩＲ１は、平面視において、半導体チップＣＨＰ２側に配置（半導体チップＣＨＰ２に対向して配置）されており、回路ＣＩＲ２は、平面視において、半導体チップＣＨＰ３側に配置（半導体チップＣＨＰ３に対向して配置）されている。
以下に、第４実施形態に係る半導体装置の効果を説明する。なお、以下においては、第１実施形態の第２変形例に係る半導体装置の効果と異なる点を主に説明し、重複する説明は繰り返さないものとする。
第１実施形態の第２変形例に係る半導体装置においては、半導体チップＣＨＰ１に回路ＣＩＲ１（図７参照）及び半導体チップＣＨＰ４に対する入出力回路（回路ＣＩＲ３、図７参照）が形成されている。第１実施形態の第２変形例に係る半導体装置においては、回路ＣＩＲ１を半導体チップＣＨＰ２側に配置し、かつ回路ＣＩＲ３を半導体チップＣＨＰ４側に配置する結果、回路ＣＩＲ１と回路ＣＩＲ３とが相対的に離れて配置されることになる。
第４実施形態に係る半導体装置においては、半導体チップＣＨＰ１の周囲に配置される２つの半導体チップ（半導体チップＣＨＰ２及び半導体チップＣＨＰ３）が上記のように配置される結果、それらに対する入出力回路（回路ＣＩＲ１及び回路ＣＩＲ２）が相対的に近くに配置されることになる。そのため、第４実施形態に係る半導体装置によると、半導体チップＣＨＰ１の周囲に配置される２つの半導体チップを同期させて動作させやすくなる。
＜第４実施形態の変形例に係る半導体装置＞
図１７に示されるように、半導体チップＣＨＰ２及び半導体チップＣＨＰ３は、半導体チップＣＨＰ１と第１辺ＦＳ１ａとの間に配置されていてもよい。放熱板ＨＳには、切り欠き部ＣＰ２が形成されていなくてもよい。その代わりに、放熱板ＨＳには、切り欠き部ＣＰ１が、平面視において、半導体チップＣＨＰ２及び半導体チップＣＨＰ３に重なるように形成されている。
この場合、回路ＣＩＲ１及び回路ＣＩＲ２を半導体チップＣＨＰ１の同一の側に配置することができる（回路ＣＩＲ１及び回路ＣＩＲ２をさらに近くに配置することができる）ため、半導体チップＣＨＰ１の周囲に配置される２つの半導体チップを同期させて動作させやすくなる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＡＭ１，ＡＭ２ 接着部材、ＢＳ１，ＢＳ２ 裏面、Ｃ１，Ｃ２，Ｃ３，Ｃ４ 中央、ＣＨＰ１ 半導体チップ、ＣＨＰ２，ＣＨＰ３，ＣＨＰ４，ＣＨＰ５ 半導体チップ、ＣＩＲ１，ＣＩＲ２，ＣＩＲ３ 回路、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４ 切り欠き部、ＤＲ１ 第１方向、ＤＲ２ 第２方向、ＥＬ 外部接続電極、ＥＬ１，ＥＬ２ 電極、ＦＳ１，ＦＳ２ 表面、ＦＳ１ａ 第１辺、ＦＳ１ｂ 第２辺、ＦＳ１ｃ 第３辺、ＦＳ１ｄ 第４辺、ＨＳ 放熱板、ＨＳ１ 第１部分、ＨＳ２ 第２部分、ＨＳ３ 第３部分、ＨＳａ 第５辺、ＨＳｂ 第６辺、ＨＳｃ 第７辺、ＨＳｄ 第８辺、Ｌ１，Ｌ２，Ｌ３ 距離、ＰＰ 突出部、ＰＷＢ 配線基板、ＴＨ１，ＴＨ２ 厚さ、ＵＦ１，ＵＦ２ アンダーフィル、ＵＳ１，ＵＳ２，ＵＳ３，ＵＳ４，ＵＳ５ 上面、ＶＨ１，ＶＨ２ ビアホール、ＷＬ１ａ，ＷＬ１ｂ，ＷＬ２ａ 配線、ＷＬ１，ＷＬ２ 配線層。

Claims (15)

  1. 第１面を有する配線基板と、
    前記第１面上に配置された第１半導体チップ及び第２半導体チップと、
    前記第１半導体チップを覆うように前記第１面上に配置され、かつ、前記第１面に対向する第２面と、前記第２面の反対面である第３面とを有する放熱板とを備え、
    前記放熱板は、第１切り欠き部を有しており、
    前記第１切り欠き部は、平面視において前記第２半導体チップと重なる位置に形成されており、かつ、前記第３面から前記第２面に向かう方向に前記放熱板を貫通しており、
    前記第２面は、少なくとも前記第１面の四隅に接合されている、半導体装置。
  2. 前記第１半導体チップは、前記第１面とは反対側において第１上面を有しており、
    前記第２半導体チップは、前記第１面とは反対側において第２上面を有しており、
    前記第２上面は、前記第１上面よりも前記第１面から離れた位置にある、請求項１に記載の半導体装置。
  3. 前記第１面と前記第２面とを接合している第１接着部材と、
    前記第１上面と前記第２面とを接合している第２接着部材とをさらに備え、
    前記第２接着部材の熱伝導率は、前記第１接着部材の熱伝導率よりも高い、請求項２に記載の半導体装置。
  4. 前記第２上面は、前記第１上面に接合されている前記第２面よりも前記第１面から離れた位置にある、請求項３に記載の半導体装置。
  5. 前記第１半導体チップは、ベアチップであり、
    前記第２半導体チップは、樹脂封止されている、請求項４に記載の半導体装置。
  6. 前記第１半導体チップには、ロジック回路が形成されており、
    前記第２半導体チップには、メモリ回路が形成されている、請求項５に記載の半導体装置。
  7. 前記第１半導体チップの発熱量は、前記第２半導体チップの発熱量よりも大きい、請求項６に記載の半導体装置。
  8. 前記放熱板の厚さは、前記第１半導体チップの厚さよりも厚い、請求項１に記載の半導体装置。
  9. 前記放熱板の前記第１切り欠き部側の縁部には、前記第３面から前記第２面に向かう方向に沿って前記第２面から突出する突出部が形成されている、請求項１に記載の半導体装置。
  10. 前記第１面上に配置された第３半導体チップをさらに備え、
    前記放熱板は、第２切り欠き部をさらに有しており、
    前記第２切り欠き部は、平面視において前記第３半導体チップと重なる位置に形成されており、かつ、前記第３面から前記第２面に向かう方向に前記放熱板を貫通している、請求項１に記載の半導体装置。
  11. 前記第１面は、第１方向に延在する第１辺と、前記第１方向と交差する第２方向に延在する第２辺とを含んでおり、
    前記第２半導体チップは、平面視において前記第１辺と前記第１半導体チップとの間に配置されており、
    前記第３半導体チップは、平面視において前記第２辺と前記第１半導体チップとの間に配置されている、請求項１０に記載の半導体装置。
  12. 前記第１面は、前記第１方向に延在し、かつ、前記第１辺と対向する第３辺と、前記第２方向に延在し、かつ、前記第２辺と対向する第４辺とをさらに含んでおり、
    前記第２半導体チップは、前記第１方向において、前記第１辺の中央よりも前記第４辺側にずれた位置に配置されており、
    前記第３半導体チップは、前記第２方向において、前記第２辺の中央よりも前記第３辺側にずれた位置に配置されている、請求項１１に記載の半導体装置。
  13. 前記第１面は、前記第１方向に延在し、かつ、前記第１辺と対向する第３辺と、前記第２方向に延在し、かつ、前記第２辺と対向する第４辺とをさらに含んでおり、
    前記放熱板は、平面視において、前記第１辺に沿う第５辺と、前記第２辺に沿う第６辺と、前記第３辺に沿う第７辺と、前記第４辺に沿う第８辺とを有しており、
    前記第２半導体チップの前記第３辺側の端と前記第１切り欠き部の前記第７辺側の端との間の距離は、前記第５辺と前記第１辺との間の距離よりも大きく、
    前記第３半導体チップの前記第３辺側の端と前記第２切り欠き部の前記第７辺側の端との距離は、前記第２半導体チップの前記第１辺側の端と前記第１辺との間の距離よりも大きい、請求項１１に記載の半導体装置。
  14. 前記配線基板上に配置される第４半導体チップをさらに備え、
    前記放熱板は、第３切り欠き部をさらに有しており、
    前記第３切り欠き部は、平面視において前記第４半導体チップと重なる位置に形成されており、かつ、前記第３面から前記第２面に向かう方向に前記放熱板を貫通しており、
    前記第１面は、第１方向に延在する第１辺と、前記第１方向に延在し、かつ、前記第１辺と対向する第３辺とを含んでおり、
    前記第２半導体チップは、平面視において前記第１辺と前記第１半導体チップとの間に配置されており、
    前記第４半導体チップは、平面視において前記第３辺と前記第１半導体チップとの間に配置されている、請求項１に記載の半導体装置。
  15. 前記第１面上に配置された第３半導体チップをさらに備え、
    前記第１面は、第１方向に延在する第１辺を含んでおり、
    前記第１切り欠き部は、平面視において前記第２半導体チップ及び前記第３半導体チップと重なるように形成されている、請求項１に記載の半導体装置。
JP2018199937A 2018-10-24 2018-10-24 半導体装置 Active JP7061949B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018199937A JP7061949B2 (ja) 2018-10-24 2018-10-24 半導体装置
US16/575,045 US11049786B2 (en) 2018-10-24 2019-09-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018199937A JP7061949B2 (ja) 2018-10-24 2018-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2020068282A true JP2020068282A (ja) 2020-04-30
JP7061949B2 JP7061949B2 (ja) 2022-05-02

Family

ID=70325626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018199937A Active JP7061949B2 (ja) 2018-10-24 2018-10-24 半導体装置

Country Status (2)

Country Link
US (1) US11049786B2 (ja)
JP (1) JP7061949B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310411A (ja) * 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
WO2011016157A1 (ja) * 2009-08-07 2011-02-10 パナソニック株式会社 半導体装置および電子装置
US20130043581A1 (en) * 2011-08-18 2013-02-21 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
KR100618881B1 (ko) * 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310411A (ja) * 2005-04-26 2006-11-09 Fujitsu Ltd 半導体装置
JP2007095860A (ja) * 2005-09-28 2007-04-12 Nec Electronics Corp 半導体装置
WO2011016157A1 (ja) * 2009-08-07 2011-02-10 パナソニック株式会社 半導体装置および電子装置
US20130043581A1 (en) * 2011-08-18 2013-02-21 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2013042030A (ja) * 2011-08-18 2013-02-28 Shinko Electric Ind Co Ltd 半導体装置
CN102956584A (zh) * 2011-08-18 2013-03-06 新光电气工业株式会社 半导体装置

Also Published As

Publication number Publication date
JP7061949B2 (ja) 2022-05-02
US11049786B2 (en) 2021-06-29
US20200135607A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US7279789B2 (en) Thermally enhanced three-dimensional package and method for manufacturing the same
US8976529B2 (en) Lid design for reliability enhancement in flip chip package
US10170433B2 (en) Insulated circuit board, power module and power unit
JP2010245384A (ja) 切断前支持基板、半導体装置および半導体装置の製造方法
JP2008218669A (ja) 半導体装置
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
WO2013091441A1 (zh) 一种PoP封装结构
TW201533882A (zh) 覆晶堆疊封裝
KR20150125814A (ko) 반도체 패키지 장치
JP2008277654A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JPWO2016158020A1 (ja) 半導体モジュール
JP4319229B2 (ja) 半導体装置
US20110272692A1 (en) Size variable type semiconductor chip and semiconductor package using the same
JP2010050150A (ja) 半導体装置及び半導体モジュール
US11776866B2 (en) Semiconductor module heatspreading lid having integrated separators for multiple chips
JP2009070907A (ja) 半導体装置
TWI654722B (zh) 半導體裝置
JP7061949B2 (ja) 半導体装置
JP2010141043A (ja) 半導体装置
TWI625833B (zh) 封裝結構
JP2010283317A (ja) 集積回路モジュールの逆交互積層構造
JP2003273321A (ja) 半導体モジュール
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP2011119619A (ja) 半導体パッケージ
WO2014171403A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7061949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150