JP2020058229A - 電圧コンバータのためのアダプティブコントローラ - Google Patents

電圧コンバータのためのアダプティブコントローラ Download PDF

Info

Publication number
JP2020058229A
JP2020058229A JP2019225332A JP2019225332A JP2020058229A JP 2020058229 A JP2020058229 A JP 2020058229A JP 2019225332 A JP2019225332 A JP 2019225332A JP 2019225332 A JP2019225332 A JP 2019225332A JP 2020058229 A JP2020058229 A JP 2020058229A
Authority
JP
Japan
Prior art keywords
switch
converter
voltage node
inductor
current flowing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019225332A
Other languages
English (en)
Other versions
JP6919920B2 (ja
Inventor
シェ ジェンジャン
Jianzhang Xie
シェ ジェンジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017522402A external-priority patent/JP6652561B2/ja
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority to JP2019225332A priority Critical patent/JP6919920B2/ja
Publication of JP2020058229A publication Critical patent/JP2020058229A/ja
Application granted granted Critical
Publication of JP6919920B2 publication Critical patent/JP6919920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】効率を増大するDC−DCコンバータを提供する。【解決手段】DC−DCコンバータ200は、入力電圧ノード、インダクタ(L1)及びインダクタ(L1)及び入力電圧ノードに結合されるスイッチ(M1)を備える。スイッチ(M1)は、オン状態及びオフ状態を有し、オン状態の間、インダクタ(L1)を介して流れる電流が増大し、オフ状態は、スイッチ(M1)に結合されるドライバ204−LSを介するインダクタ(L1)を介して流れる電流の低減となる。ドライバ204−LSは、複数のトランジスタとアダプティブ電圧ノードVadpとを含む。アダプティブ電圧ノードにおける電圧レベルは、スイッチ(M1)をオフにするための時間量を低減させるようにインダクタ(L1)を介して流れる電流の変動に従って変動する。【選択図】図2

Description

関連出願の参照なし。
スイッチドモードDC−DCブーストコンバータは、概して、スイッチとして少なくとも2つの半導体デバイス(スイッチとしてのトランジスタ、及び同期スイッチとしてのダイオード又はトランジスタなど)を含む。より一層効率的に半導体スイッチをオン及びオフに切り替えることは、全体としてDC−DCブーストコンバータの効率を有利に増大し得る。
DC−DCブーストコンバータのスイッチをオフにするため時間量の変動を低減させるためのシステム及び方法が本明細書に開示される。一実施例において、DC−DCコンバータが、入力電圧ノード、インダクタ、並びに、インダクタ及び入力電圧ノードに結合されるスイッチを含む。より具体的には、スイッチはオン状態及びオフ状態を有し、オン状態の間、インダクタを介して流れる電流が増大し、オフ状態は、スイッチに結合されるドライバを介するインダクタを介して流れる電流の低減につながる。ドライバは、複数のトランジスタとアダプティブ電圧ノードとを含み、アダプティブ電圧ノードにおける電圧レベルは、スイッチをオフにするための時間量の変動を低減させるようにインダクタを介して流れる電流に従って変動するためのものである。
別の実施例において、DC−DCコンバータが、入力電圧ノード及びインダクタに結合される第1のスイッチと、インダクタ及び出力電圧ノードに結合される第2のスイッチと、第1及び第2のスイッチに結合され、第1及び第2のスイッチを交互にオン及びオフするように構成されるドライバとを含む。より具体的には、第1のスイッチがオンである間、第1のスイッチは、インダクタを介して流れる電流を増大させるように構成される。第2のスイッチがオンである間、第2のスイッチは、インダクタを介して流れる電流を低減させるように構成される。第1のスイッチがオフである間、ドライバは、或る電圧レベルをアダプティブ電圧ノードに提供し、この電圧レベルは、第1のスイッチをオフにするための時間の変動を低減させるように、インダクタを介して流れる電流に反比例する。
更なる実施例において、或る方法が、インダクタを介して流れる電流に基づいて、入力電圧ノード及びメインスイッチに結合されるインダクタを介して流れる電流を低減するようにDC−DCコンバータのメインスイッチをオフにすること、インダクタを介して流れる電流に反比例する電圧レベルをアダプティブ電圧ノードにおいて提供すること、及びアダプティブ電圧ノードにおける電圧レベルに基づいて、メインスイッチをオフにするための時間の量を決定することを含む。
本発明の例示の実施例の詳細な説明のため、添付の図面を参照する。
種々の実施例に従ったアダプティブコントローラを含むDC−DCブーストコンバータを図示するためのブロック図を示す。
種々の実施例に従ったアダプティブコントローラの更なる例示を示す。
種々の実施例に従った、DC−DCブーストコンバータのメインスイッチをスイッチオフするための時間量を決定するための方法を示す。 表記及び用語
下記記載及び特許請求の範囲の全般にわたって、特定のシステム構成要素を指すために、一定の用語を使用する。当業者には理解されるように、とある企業が、或る構成要素を異なる名称で言及し得る。本明細書は、機能ではなく名称の異なる構成要素同士を区別することを意図していない。これ以降の説明において及び特許請求の範囲において、用語「含む(including)」及び「含む(comprising)」は非限定形式で用いられ、従って、「を含むけれども、・・・に限定されない」ことを意味すると解釈すべきである。また、「結合する(couple or couples)」という用語は、間接的又は直接的接続のいずれかを意味することが意図されている。そのため、第1のデバイスが第2のデバイスに結合する場合、その接続は、直接的接続を介し得、或いは、他のデバイス及び接続を介する間接的接続を介し得る。
これ以降の説明は本発明の種々の実施例に向けられる。これらの実施例の一つ又は複数が好ましい可能性があるが、開示される実施例は、請求項を含む本開示の範囲を制限するように、解釈又はその他の方式で用いられるべきではない。また、当業者であれば、下記の説明が広範な用途を有し、任意の実施例の説明は、その実施例の例示であることのみを意図し、請求項を含む本開示の範囲がその実施例に限定されることを暗示することは意図されないことが分かるであろう。
ブーストコンバータは、一層低い入力電圧源に基づいて一層高い出力電圧を生成するために用いられる。そのため、例えばバッテリーからの入力電圧源が、直流・直流(DC・DC)ブーストコンバータにより受信され得、特定のレギュレートされた電圧を要求する種々の電気的構成要素を給電するために必要な所望の電圧までブーストされ得る。
概して、スイッチドモードブーストコンバータが、少なくとも2つの半導体デバイス(ダイオード及び/又はトランジスタなど)、及び少なくとも一つのエネルギー蓄積要素(キャパシタ、インダクタなど)を含む。ブーストコンバータにおいて、半導体デバイスは、入力電圧を所望の出力電圧にレギュレートするように、交互にオン及びオフにするようにスイッチとして構成され得る。より具体的には、スイッチをオン及びオフにすることは、スイッチに結合されるドライバ又はコントローラを介して制御され得る。
一例において、ブーストコンバータが、ローサイドスイッチとして機能する第1のトランジスタ(例えば、金属酸化物半導体電界効果トランジスタ(MOSFET)又はバイポーラ接合トランジスタ(BJT)など)、及び、ハイサイドスイッチとして機能する第2のトランジスタを含むことが好ましい。ローサイドスイッチは、インダクタ及び接地に結合され、ハイサイドスイッチは、出力(好ましくは、コンバータの負荷)及びインダクタに結合される。典型的に、ローサイドスイッチ及びハイサイドスイッチは、スイッチに結合されるコントローラにより提供されるパルス幅変調(PWM)信号を介して制御される。PWM信号は、低レベルと高レベルとの間を交互に遷移する時変矩形波である。この交互の遷移の結果、ローサイドスイッチ及びハイサイドスイッチがオン及びオフに交互に切り替えられる。
引き続き上記の例において、PWM信号が高レベルにある間、ローサイドスイッチはオンになり得、PWM信号遷移が高レベルを低レベルに形成し、これが、ローサイドスイッチをオフにするまで、オンのままであり得る。同時に、ローサイドスイッチがオフである間、ハイサイドスイッチはオンである。より具体的には、ローサイドスイッチがオンであるとき、入力電圧源が、インダクタ及びローサイドスイッチを用いて接地への短絡回路を形成する。従って、電流がインダクタを介して流れ、これは、磁場を生成することによりインダクタ内に蓄積するエネルギーとなる。ローサイドスイッチがオフであるとき、磁場がなくなり、インダクタにおける蓄積されたエネルギーが、ハイサイドスイッチを介して電圧コンバータの負荷(出力電圧ノードにおいて結合される出力キャパシタなど)に流れる。理想的には、ローサイド及びハイサイドスイッチのスイッチングが充分に速い場合、スイッチング損失は無視することができ、電圧コンバータは出力電圧ノードにおける電圧レベルを一定に維持することができ、出力電圧ノードにおける電圧レベルは入力電圧より高い。
しかし、実際には、特にローサイドスイッチなどのスイッチがオン及びオフにスイッチされる間、「ミラー(Miller)時間」に起因するスイッチング損失が、不利に電力損失を起こし得、効率など、電圧コンバータの性能に影響し得る。概して、ミラー時間は、スイッチの意図しない放電経路から生じる。例えば、MOSFETがスイッチとして実装される場合、MOSFETは、MOSFETのドレイン及びゲート端子間に寄生容量を含む。そのため、この寄生容量は、漏れ電流又はゲート電流を誘導し、これは、スイッチがオン又はオフにするために必要とする時間の量を増大させ得る。従来、回路が、スイッチに結合され、ミラー時間を調整する(例えば、低減する)ように構成される。しかし、このような従来の回路は概して、MOSFETスイッチのゲート端子に結合される固定電圧ノードを含み、これは、ミラー時間を、変動するインダクタ電流に従って著しく変動させ得る。言い換えると、インダクタ電流によるミラー時間の大きな変動が存在し得る。ハイサイドスイッチがオフにされている間のミラー時間の変動は、特に著しくなり得、望ましくない。
これ以降に説明するように、本発明の実施例は、DC−DCコンバータのスイッチに結合されるアダプティブコントローラを含むDC−DCコンバータに向けられている。アダプティブコントローラは更に、インダクタ電流の大きさに従って変化するアダプティブ電圧レベルを提供するために使用可能なアダプティブ電圧ノードを含む。アダプティブコントローラを実装することにより、ローサイドスイッチをスイッチングオフする間、インダクタ電流と共に変化するミラー時間の変動が低減され得る。また、ローサイドスイッチをスイッチオフするためのより短い時間量は、有利にも、開示されるアダプティブコントローラをDC−DCコンバータにおいて実装することによって達成され得る。DC−DCコンバータ、好ましくは、本開示に従ったDC−DCブーストコンバータは、図2に関連して図示及び後述するように開示されるアダプティブコントローラを用いて動作する。他のアーキテクチャも可能である。
図1は、種々の実施例に従ったDC−DCブーストコンバータ100を図示する頂部レベルブロック図を示す。ブーストコンバータ100は、入力電圧源Vin、インダクタL、出力電圧ノードVout、出力キャパシタC、アダプティブコントローラ102、及び2つのスイッチM及びMを含む。より具体的には、アダプティブコントローラ102は、出力電圧ノードVoutからフィードバック信号(Vfbなど)を受信するように構成され、フィードバック信号(電流及び/又は電圧信号など)に基づいて、アダプティブコントローラ102は、スイッチM及びMを交互にスイッチオン及びオフするようにPWM信号101を提供する。好ましい一実施例において、スイッチMは、ローサイドスイッチと称され、スイッチMは、ローサイドスイッチMと時間的に排他的に動作するハイサイドスイッチと称される。言い換えると、スイッチMがオンである間、スイッチMは概してオフであり、その逆も同様であり、これらのスイッチは同時に両方オンとならない。
上述したように、ローサイドスイッチMがオンである間、入力電圧源Vin、インダクタL、及びスイッチMは、短絡回路を形成する。そのため、エネルギーが、インダクタL内部にストアし始め、インダクタLを介して流れる電流が増大する。スイッチMがオフである間、インダクタL内部にストアされたエネルギーは放電し始め、電流は、インダクタLを介してブーストコンバータ100の負荷に(出力静電容量Cなど)流れ、インダクタ電流の低減につながる。
再び図1を参照すると、スイッチMがPWM信号を介してオフにされている間、インダクタLを介して流れる電流によっては、スイッチMは、ミラー時間の影響に起因して直ちにオフにされない可能性がある。この点で、アダプティブコントローラ102は、より短い時間期間にスイッチMを実際にオフにするように、インダクタLを介して流れる電流に関してオン及びオフにするための速度を調整する(即ち、ミラー時間を変える)ための回路を含む。一例において、スイッチMをオフにするための時間量は、負荷電流(即ち、インダクタLを介して流れる電流)に反比例し得る。即ち、負荷電流が低いほど、スイッチMをオフにするための時間量が長くなる。また、スイッチMをオフにするため時間量の大きな変動が存在し得る。このように、これは、低電流状況及び/又は広範囲の負荷電流条件下のブーストコンバータ100にとって望ましくない可能性がある。より具体的には、ブーストコンバータ100を低レベルの電流のみが好ましい状況下で動作させることが意図されている場合、ブーストコンバータは、スイッチMがオンからオフへ遷移する間、効率の問題を被り得る。
図2は、種々の実施例に従ったブーストコンバータ100の例示の回路要素200を示す。図2に示すように、アダプティブコントローラ102は更に、2つのブロック202及び204を含む。更に特定して言えば、ブロック202は、出力電圧ノードVoutからフィードバック信号Vfbを受信するように構成され、フィードバック信号に基づいて、スイッチM及びMを更に制御するため、及びインダクタ電流に比例するアダプティブ電流iadp203をブロック204に提供するために、PWM信号201を提供する。アダプティブ電流203に基づいて、ブロック202に結合されるブロック204は、アダプティブ電圧ノードVadpを提供するように構成され、アダプティブ電圧ノードVadpは、スイッチMをオフにするための速度(即ち、ミラー時間)を制御するために有用である。また、回路要素200は更に、ハイサイドスイッチMに結合される感知コントローラMを含む。感知コントローラMは、ハイサイドスイッチM及びローサイドスイッチMに接続される共通ノードVSWにおける電圧/電流レベル(Vsnsなど)を感知するように構成される。
好ましい一実施例に従って、回路要素200に示すように、ブーストコンバータ100は更に、分圧器(即ち、R及びR)を含み、分圧器は、出力電圧ノードVoutにおける電圧レベルを分圧するため、及びフィードバック信号Vfbを分圧された信号と等しくするために用いられる。即ち、Vfbは、出力電圧ノードVoutにおける電圧レベルより小さく、レジスタの分圧器比(R/(R+Rなど)に基づく。代替の実施例において、ブーストコンバータ200を実装するために分圧器がないことがユーザーにより望まれ得る場合、フィードバック信号Vfbは、出力電圧ノードVoutにおける電圧レベルに等しい。
図2を更に参照すると、ブロック202は更に、エラー増幅器206、コンパレータ208、及び制御ロジック210を含む。エラー増幅器206は、それぞれVfb及び基準電圧VREFを形成する信号を受信するように構成される、2つの入力端子を含む。エラー増幅器の出力に結合されるキャパシタCと共に、エラー増幅器206は、インダクタ電流に比例するアダプティブ電流idapを提供するように構成される。図2に示すように、アダプティブ電流は、トランジスタM14及びM13の各々を介して流れることが好ましい。更に、コンパレータ208は、結合された制御ロジック210に、スイッチM及びMのスイッチング挙動を同期的に制御するようにデューティサイクルを有する対応するPWM信号を生成させるように、Vout及びVsnsを比較するように構成される。
引き続き図2を参照すると、ブロック204は更に、定電圧ノードV、定電圧ノードVに結合されるサンプルアンドホールド回路(SW及びSWなど)、ハイサイドスイッチMに結合されるハイサイドドライバ204‐HS、及びローサイドスイッチMに結合されるローサイドドライバ204‐LSを含む。ドライバ204‐LS及び204‐HSは、受信されたPWM信号をバッファするように、及び、それぞれローサイド及びハイサイドスイッチの駆動速度を増大させるように構成される。好ましくは、M及び直列接続されるMは、ハイサイドドライバ204‐HSの第1のインバータとして機能し、MはMと共に、第1のインバータと直列に接続される第2のインバータとして機能する。同様に、ローサイドドライバ204‐LSでは、M及びMは第1のインバータを形成し、M及びM10は、第1のインバータと直列に接続される第2のインバータを形成する。好ましい実装において、M〜M10はMOSFETである。更に好ましい一実施例において、ローサイドドライバ204‐LSは更に、M10に結合されるMOSFET M10Aを含み得る。図2に示すように、M10Aのゲート端子が電圧ノードVに接続され、電圧ノードVは、ローサイドスイッチMのゲート端子に接続される。
より具体的には、ローサイドドライバ204‐LSは更に、第1及び第2のインバータに結合されるアダプティブ駆動回路を含み、アダプティブ駆動回路は、2つのトランジスタM11及びM12、及びスイッチMを含む。回路要素200に示すように、トランジスタM11のドレイン端子が、スイッチMのゲート端子に接続され、トランジスタM11のゲート端子が、トランジスタMを介して出力電圧ノードVoutに結合される。トランジスタM12は、トランジスタM11のソース端子に直列に接続され、トランジスタM12のゲート端子が、アダプティブ電圧ノードVadpに接続される。
好ましい一実施例に従って、スイッチMがオフにされている間、インダクタ電流(即ち、200において示されるようなi)の全てが、スイッチMを介して接地に流れる。より具体的には、スイッチMはMOSFETの飽和領域において動作することが好ましいので、わずかに変化するコンダクタンス電流iが存在する。そのため、電流の法則に基づいて、i=i+iであり、電流がMを介してどのくらい速くゼロに向かうか(即ち、スイッチMがオフとされる速度)はiの変動に大きく依存し得、iは、スイッチMの寄生容量Cgdを介して、直列接続されるトランジスタM11及びM12に流れる放電電流である。トランジスタM11及びM12は、好ましくは、MOSFETの線形領域において動作する。更に、放電電流iは、Vgs_M1/(Ron_M11+Ron_M12)として導出され得、この式において、Vgs_M1、Ron_M11、Ron_M12は、それぞれ、スイッチMのゲート及びソース端子間の電圧降下、トランジスタM11及びM12に対する導通抵抗を表す。スイッチMのスイッチングオフの間、Vgs_M1は、
に等しく、この式において、VthはスイッチMの閾値電圧であり、Kは比例定数である。また、トランジスタM11のゲート端子は、ほぼ一定の出力電圧ノードVoutに結合されるので、ほぼ一定値の導通抵抗Ron_M11となる。一方、トランジスタM12のゲート端子は、インダクタ電流iに従って変化するアダプティブ電圧ノードVadpに結合されるため、導通抵抗Ron_M12は、
として導出され得る。好ましい一実施例において、アダプティブ電圧ノードVadpは、定電圧ノードVに接続される抵抗Rの値を選択することを介して制御され得、即ち、Vadp=V−Kiである。
また、スイッチMがオフにされている間、特に、スイッチMを飽和モードで動作させるために、電圧ノードVにおける電圧レベルがローサイドスイッチMのゲート端子における電圧レベルより高い場合、M10及びM10Aはiを放電する速度を増大させ得る。より具体的には、スイッチMのゲート端子における電圧レベルが低減すると、M及びM10Aが線形領域から飽和領域にスイッチングし得る一方、M12がインダクタ電流iを放電する機能を引き継ぎ得る。
要約すると、ユーザーがブーストコンバータ100を動作させることが意図されているインダクタ電流に従って抵抗Rの値を選択することを介して、インダクタ電流と共に変化する速度の変動が最適化され得る。また、スイッチMをスイッチオフするための時間の量は、抵抗Rの最適化された値によって低減され得る。Rの値が決定されると、アダプティブ電圧ノードVadpにおける電圧レベルは、インダクタ電流iに従って決定される。上述の式Vgs_M1/(Ron_M11+Ron_M12)に基づいて、速度及び速度の変動は、適切な用途のためにユーザーにより任意選択で調整され得る。
回路要素200を更に参照すると、SW及びSWは、電圧レベルをサンプリングし、サンプリングされた電圧レベルをホールドしてアダプティブ電圧V−Kiを生成するように、同時にスイッチオン及びオフするように構成される。より具体的には、これらのスイッチがオンであるとき、SW及びSWは定電圧ノードVに結合される。これらのスイッチがオフであるとき、SW及びSWはアダプティブ電圧ノードVadpに結合される。スイッチSW及びSWをキャパシタCと統合するために、スイッチMがオフである間の所望とされないDC電流消費が避けられ得る。
図3は、種々の実施例に従って、ブーストコンバータ100のスイッチMをスイッチオフするための時間量を決定するためのフローチャート300を示す。フローチャート300は、ブロック302において、ブーストコンバータ100のメインスイッチ(即ち、ローサイドスイッチM)をオフにすることで開始する。好ましい一実施例において、メインスイッチをオフにすることは、アダプティブコントローラ102により提供されるPWM信号によって制御され得る。スイッチMがオフにされている間、インダクタ電流が、スイッチM及び結合されたローサイドドライバ204‐LSを介して接地に流れ、結合されたローサイドドライバ204‐LSは、好ましくは、電流iのための放電経路として機能する。
フローチャート300は、ブロック304において、インダクタ電流に反比例されるべきアダプティブ電圧ノードにおける電圧レベルVadpを提供することで継続する。アダプティブ電圧ノードは、ローサイドドライバ204‐LSのトランジスタのゲートに結合されることが好ましい。このように、メインスイッチMをスイッチオフするための時間量を決定するためのパラメータの1つであるトランジスタM12の導通抵抗もインダクタ電流と共に変化することが好ましい。
ブロック306において、アダプティブ電圧ノードVadpにおける電圧レベルに基づいて、メインスイッチMをスイッチオフするための時間量は、トランジスタM11のゲート端子を、出力電圧ノードVoutにおける電圧レベルとして維持することによって決定される。このように、トランジスタM11の導通抵抗は、インダクタ電流と共に変わるとしても、ごくわずかな変化である。好ましい例において、メインスイッチMをスイッチオフするための時間量は、主に、どのくらい早く電流iがゼロに向かう(即ち、どのくらい多くの電流iがトランジスタM11及びM12を含む放電経路を介して通る)かに依存する。より具体的には、トランジスタ(M12など)の特性(導通抵抗など)が、アダプティブ電圧ノードにおける電圧レベルと共に変化する。そのため、インダクタ電流に従ってその電圧レベルが変わるアダプティブ電圧ノードを提供することが、有利にも、メインスイッチM1をスイッチオフするため速度を決定し得る。
上述の説明は、本発明の原理及び種々の実施例の例示であることを意味している。上記開示を完全に理解したならば、当業者には多数の変更や変形が明らかになるであろう。後述の特許請求の範囲は、このような変更及び変形を含有するよう解釈されることを意図している。

Claims (19)

  1. DC−DCコンバータであって、
    入力電圧ノード、
    インダクタ、及び
    前記インダクタ及び前記入力電圧ノードに結合されるスイッチ、
    を含み、
    前記スイッチがオン状態及びオフ状態を有し、前記オン状態の間、前記インダクタを介して流れる電流が増大し、前記オフ状態は、前記スイッチに結合されるドライバを介する前記インダクタを介して流れる前記電流の低減となり、前記ドライバが、複数のトランジスタとアダプティブ電圧ノードとを含み、
    前記アダプティブ電圧ノードにおける電圧レベルが、前記スイッチをオフにするための時間量の変動を低減させるように前記インダクタを介して流れる前記電流に従って変動するためである、DC−DCコンバータ。
  2. 請求項1に記載のDC−DCコンバータであって、
    前記スイッチをオフにするための時間量の前記変動が、前記インダクタを介して流れる前記電流に依存する、DC−DCコンバータ。
  3. 請求項1に記載のDC−DCコンバータであって、
    前記スイッチが、パワー金属酸化物電界効果トランジスタ(MOSFET)である、DC−DCコンバータ。
  4. 請求項1に記載のDC−DCコンバータであって、
    前記アダプティブ電圧ノードにおける前記電圧レベルが、前記インダクタを介して流れる前記電流に反比例する、DC−DCコンバータ。
  5. 請求項4に記載のDC−DCコンバータであって、
    前記ドライバが、定電圧ノード、及び前記定電圧ノードに接続されるレジスタを含み、前記定電圧ノード及び前記レジスタが、前記アダプティブ電圧ノードにおける前記電圧レベルを提供するように構成される、DC−DCコンバータ。
  6. 請求項5に記載のDC−DCコンバータであって、
    前記ドライバが更に、同時にオン及びオフにされるように制御可能な2つのスイッチを含み、前記2つのスイッチが、オンの場合、前記定電圧ノードに結合し、オフの場合、前記アダプティブ電圧ノードに結合する、DC−DCコンバータ。
  7. 請求項1に記載のDC−DCコンバータであって、
    前記ドライバに結合されるバイアス回路を更に含み、前記バイアス回路が、前記インダクタを介して前記ドライバに流れる前記電流に比例する電流を提供するように構成される、DC−DCコンバータ。
  8. 請求項7に記載のDC−DCコンバータであって、
    前記バイアス回路が、直列に接続される、金属酸化物電界効果トランジスタ(MOSFET)及びレジスタを含む、DC−DCコンバータ。
  9. DC−DCコンバータであって、
    入力電圧ノード及びインダクタに結合される第1のスイッチであって、前記第1のスイッチが、オンの場合、前記インダクタを介して流れる電流を増大させるように構成される、前記第1のスイッチ、
    前記インダクタ及び出力電圧ノードに結合される第2のスイッチであって、前記第2の
    スイッチが、オンの場合、前記インダクタを介して流れる前記電流を低減させるように構成される、前記第2のスイッチ、及び
    前記第1及び第2のスイッチに結合され、前記第1及び第2のスイッチを交互にオン及びオフするように構成される、ドライバ、
    を含み、
    前記第1のスイッチがオフである間、前記ドライバが、或る電圧レベルをアダプティブ電圧ノードに提供するためであり、前記第1のスイッチをオフにするための時間量の変動を低減させるように、前記電圧レベルが前記インダクタを介して流れる前記電流に反比例する、DC−DCコンバータ。
  10. 請求項9に記載のDC−DCコンバータであって、
    前記第1のスイッチが、パワー金属酸化物電界効果トランジスタ(MOSFET)である、DC−DCコンバータ。
  11. 請求項10に記載のDC−DCコンバータであって、
    前記ドライバが、直列に接続される2つのトランジスタを含み、前記第1のスイッチをオフにするための時間量が、前記2つのトランジスタの各々からの導通抵抗と、前記第1のスイッチのゲート及びソース端子間の電圧降下の値とに基づく、DC−DCコンバータ。
  12. 請求項11に記載のDC−DCコンバータであって、
    前記2つのトランジスタの一つが前記アダプティブ電圧ノードに接続され、このようなトランジスタの前記導通抵抗の値が、前記アダプティブ電圧ノードにおける前記電圧レベルに従って変動する、DC−DCコンバータ。
  13. 請求項11に記載のDC−DCコンバータであって、
    前記第1のスイッチの前記ゲート及びソース端子間の前記電圧降下が、前記インダクタを介して流れる前記電流と共に変動する、DC−DCコンバータ。
  14. 請求項9に記載のDC−DCコンバータであって、
    前記ドライバが、定電圧ノード、及び前記定電圧ノードに接続されるレジスタを含み、前記定電圧ノード及び前記レジスタが、前記定電圧ノード及び前記レジスタを介して流れる電流に従って前記アダプティブ電圧ノードにおける前記電圧レベルを提供するように構成される、DC−DCコンバータ。
  15. 請求項9に記載のDC−DCコンバータであって、
    前記ドライバが更に、同時にオン及びオフするように制御可能な2つのスイッチを含み、前記2つのスイッチが、オンの場合、前記定電圧ノードに結合し、オフの場合、前記アダプティブ電圧ノードに結合する、DC−DCコンバータ。
  16. 請求項9に記載のDC−DCコンバータであって、
    前記ドライバが、前記第1及び第2のスイッチを交互にオン及びオフするために用いられるパルス幅変調(PWM)信号を受信するように構成される、DC−DCコンバータ。
  17. 方法であって、
    DC−DCコンバータのスイッチをオフにすることであって、入力電圧ノード及び前記スイッチに結合されるインダクタを介して流れる電流を低減させるように、前記スイッチをオフにすること、
    前記インダクタを介して流れる前記電流に基づいて、前記インダクタを介して流れる前記電流に反比例する、アダプティブ電圧ノードにおける電圧レベルを提供すること、及び
    前記アダプティブ電圧ノードにおける前記電圧レベルに基づいて、前記スイッチをオフにするための時間量を決定すること、
    を含む、方法。
  18. 請求項17に記載の方法であって、
    前記スイッチをオフにするための前記時間量を決定することが、更に、前記スイッチ及び前記アダプティブ電圧ノードに結合されるトランジスタのための導通抵抗の値に基づく、方法。
  19. 請求項18に記載の方法であって、
    前記トランジスタのための前記導通抵抗の値が、前記インダクタを介して流れる前記電流に従って変化する、方法。
JP2019225332A 2014-10-24 2019-12-13 電圧コンバータのためのアダプティブコントローラ Active JP6919920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019225332A JP6919920B2 (ja) 2014-10-24 2019-12-13 電圧コンバータのためのアダプティブコントローラ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017522402A JP6652561B2 (ja) 2014-10-24 2014-10-24 電圧コンバータのためのアダプティブコントローラ
JP2019225332A JP6919920B2 (ja) 2014-10-24 2019-12-13 電圧コンバータのためのアダプティブコントローラ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017522402A Division JP6652561B2 (ja) 2014-10-24 2014-10-24 電圧コンバータのためのアダプティブコントローラ

Publications (2)

Publication Number Publication Date
JP2020058229A true JP2020058229A (ja) 2020-04-09
JP6919920B2 JP6919920B2 (ja) 2021-08-18

Family

ID=70107952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019225332A Active JP6919920B2 (ja) 2014-10-24 2019-12-13 電圧コンバータのためのアダプティブコントローラ

Country Status (1)

Country Link
JP (1) JP6919920B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065781A (ja) * 2007-09-06 2009-03-26 Ricoh Co Ltd 昇圧型dc/dcコンバータ
JP2010528575A (ja) * 2007-05-21 2010-08-19 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 電力損失が低減されたmosfetゲートドライブ
JP2011139404A (ja) * 2010-01-04 2011-07-14 Renesas Electronics Corp 電力供給制御回路
JP2011139403A (ja) * 2010-01-04 2011-07-14 Renesas Electronics Corp 電力供給制御回路
JP2012147084A (ja) * 2011-01-07 2012-08-02 Denso Corp 出力回路
JP2014112925A (ja) * 2014-02-07 2014-06-19 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528575A (ja) * 2007-05-21 2010-08-19 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 電力損失が低減されたmosfetゲートドライブ
JP2009065781A (ja) * 2007-09-06 2009-03-26 Ricoh Co Ltd 昇圧型dc/dcコンバータ
JP2011139404A (ja) * 2010-01-04 2011-07-14 Renesas Electronics Corp 電力供給制御回路
JP2011139403A (ja) * 2010-01-04 2011-07-14 Renesas Electronics Corp 電力供給制御回路
JP2012147084A (ja) * 2011-01-07 2012-08-02 Denso Corp 出力回路
JP2014112925A (ja) * 2014-02-07 2014-06-19 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路

Also Published As

Publication number Publication date
JP6919920B2 (ja) 2021-08-18

Similar Documents

Publication Publication Date Title
US7323850B2 (en) Current detection circuit and switching power supply using the same
US7138786B2 (en) Power supply driver circuit
US7868599B2 (en) Method of optimum current blanking time implementation in current sense circuit
US20090160416A1 (en) Dc-dc converter
KR101831371B1 (ko) 안정화된 스위칭 주파수를 갖는 벅 변환기
JP7268507B2 (ja) ゲート駆動装置及び電力変換装置
US9054583B2 (en) Power-supply apparatus
JP2017085725A (ja) 降圧dc/dcコンバータおよびその制御回路、車載用電源装置
CN107342681B (zh) 用于在半谐振功率转换器中有效切换的方法和装置
JP2006203987A (ja) スイッチング・レギュレータ回路
JP2014023272A (ja) スイッチング電源回路
WO2018037898A1 (ja) 半導体装置
US10020733B2 (en) Adaptive controller for a voltage converter
JP2013247574A (ja) Pwm信号生成回路および半導体装置
US9647549B2 (en) Current sense controller for a DC-to-DC converter
US10454456B2 (en) Method for driving a transistor device with non-isolated gate, drive circuit and electronic circuit
JP6919920B2 (ja) 電圧コンバータのためのアダプティブコントローラ
US11641162B2 (en) Circuits and methods for generating a supply voltage for a switching regulator
JP6514175B2 (ja) スイッチング電源装置
JP2002315317A (ja) Dc/dcコンバータおよびそのスイッチングノイズ低減方法
US20230387805A1 (en) Switching power supply circuit and switching power supply device
JP6248066B2 (ja) スイッチング電源回路
JP2017079511A (ja) スイッチング電源装置
JP2022094668A (ja) 電圧生成回路および半導体モジュール
US8368372B2 (en) Switch mode regulator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210715

R150 Certificate of patent or registration of utility model

Ref document number: 6919920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150