JP2020047323A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2020047323A JP2020047323A JP2018173031A JP2018173031A JP2020047323A JP 2020047323 A JP2020047323 A JP 2020047323A JP 2018173031 A JP2018173031 A JP 2018173031A JP 2018173031 A JP2018173031 A JP 2018173031A JP 2020047323 A JP2020047323 A JP 2020047323A
- Authority
- JP
- Japan
- Prior art keywords
- write
- unit
- cell transistor
- writing
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000004020 conductor Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 230000001174 ascending effect Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 101000739175 Trichosanthes anguina Seed lectin Proteins 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100342994 Arabidopsis thaliana IIL1 gene Proteins 0.000 description 1
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 1
- 101100386054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYS3 gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 101150035983 str1 gene Proteins 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
Description
<1.1.構造(構成)>
図1は、第1実施形態のメモリシステム中の要素および接続、ならびに関連する要素を示す。図1に示されるように、メモリシステム5は、ホスト装置3により制御され、半導体メモリ1およびメモリコントローラ2を含む。メモリシステム5は、例えば、SSD(solid state drive)またはSDTMカード等であることが可能である。
メモリコントローラ2は、ホストインターフェイス21、CPU(central processing unit)22、RAM(random access memory)23、ROM(read only memory)24、メモリインターフェイス25、ECC(error correction code)回路26を含む。ROM24に格納されていてRAM23上にロードされたファームウェア(プログラム)がCPU22によって実行されることによって、メモリコントローラ2は種々の動作、およびホストインターフェイス21ならびにメモリインターフェイス25の機能の一部を実行する。RAM23は、さらに、データを一時的に保持し、バッファメモリおよびキャッシュメモリとして機能する。
半導体メモリ1は、メモリセルアレイ11、入出力回路12、シーケンサ13、ドライバ15、センスアンプ16、およびロウデコーダ19等の要素を含む。
図2は、第1実施形態のメモリセルアレイ11中のいくつかの要素および接続の例を示し、1つのブロックBLK0の要素および接続、ならびに関連する要素を示す。複数のブロックBLK、例えば全てのブロックBLKは、みな図2に示される要素および接続を含む。
図4を参照して、メモリセルトランジスタMTについて記述される。半導体メモリ1は、1つのメモリセルトランジスタMTにおいて2ビット以上のデータを保持することができる。図4は、第1実施形態のメモリシステムでのデータ書き込みの結果、1つのメモリセルトランジスタMT当たり4ビットのデータを保持するメモリセルトランジスタMTの閾値電圧の分布を示す。各メモリセルトランジスタMTの閾値電圧は、保持されるデータに応じた値を有する。メモリセルトランジスタMT当たり4ビットの記憶の場合、各メモリセルトランジスタMTは、16個の閾値電圧のうちのいずれかを有し得る。16個の閾値電圧は、“1111”データ、“1110”データ、“1010”データ、“1000”データ、“1001”データ、“0001”データ、“0000”データ、“0010”データ、“0110”データ、“0100”データ、“1100”データ、“1101”データ、“0101”データ、“0111”データ、“0011”データ、および“1011”データをそれぞれ保持している状態である。“1111”データ、“1110”データ、“1010”データ、“1000”データ、“1001”データ、“0001”データ、“0000”データ、“0010”データ、“0110”データ、“0100”データ、“1100”データ、“1101”データ、“0101”データ、“0111”データ、“0011”データ、および“1011”データをそれぞれ保持している状態のメモリセルトランジスタMTは、それぞれ、Er、A、B、C、D、E、F、G、H、I、J、K、L、M、N、およびOステートにあると称される。Erステート、Aステート、Bステート、Cステート、Dステート、Eステート、Fステート、Gステート、Hステート、Iステート、Jステート、Kステート、Lステート、Mステート、Nステート、およびOステートにあるメモリセルトランジスタMTは、この順でより高い閾値電圧を有する。
メモリシステム5は、書き込み対象のセルユニット(選択セルユニット)CUへのデータ書き込みに2ステップ書き込みを使用する。2ステップ書き込みは、第1書き込みと第2書き込みを含む。第1書き込みおよび第2書き込みのいずれも、複数のプログラムループの繰り返しを含む。
VMA<VA
VMA<VMB<VB
VMB<VMC<VC
VMC<VMD<VD
VMD<VME<VE
VME<VMF<VF
VMF<VMG<VG
VMG<VMH<VH
VMH<VMI<VI
VMI<VMJ<VJ
VMJ<VMK<VK
VMK<VML<VL
VML<VMM<VM
VMM<VMN<VN
VMN<VMO<VO。
VA<VVA<VVB
VB<VVB<VVC
VC<VVC<VVD
VD<VVD<VVE
VE<VVE<VVF
VF<VVF<VVG
VG<VVG<VVH
VH<VVH<VVI
VI<VVI<VVJ
VJ<VVJ<VVK
VK<VVK<VVL
VL<VVL<VVM
VM<VVM<VVN
VN<VVN<VVO
VO<VVO。
第1実施形態によれば、以下に記述されるように、半導体メモリ1へのデータ書き込みの間にメモリコントローラ2のRAM23にて保持するデータのサイズを、後述する図13に示す場合と比較して小さくできる。
第2実施形態は、書き込みの方法の点で第1実施形態と異なる。
第3実施形態は、書き込みの方法の点で第2実施形態と異なる。
第4実施形態は、書き込みの方法の点で第2実施形態と異なる。
第4実施形態は第3実施形態と組み合わせられることができる。第4実施形態の変形例が図25を参照して記述される。以下、第4実施形態の図23と異なる点が主に記述される。
Claims (8)
- 直列接続された第1セルトランジスタおよび第2セルトランジスタと、第1トランジスタと、を含む第1ストリングと、
第3セルトランジスタと第2トランジスタとを含む第2ストリングであって、前記第2トランジスタのゲートは前記第1トランジスタのゲートから独立している、第2ストリングと、
を備える記憶装置と、
前記第1セルトランジスタを第1目的閾値電圧より低い閾値電圧にする第1書き込みを行い、
前記第1書き込みの後に前記第2セルトランジスタを第2目的閾値電圧より高い閾値電圧にする第2書き込みを行い、
前記第2書き込みの後に前記第1セルトランジスタを前記第1目的閾値電圧より高い閾値電圧にする第3書き込みを行い、
前記第3書き込みの後に前記第3セルトランジスタに第4書き込みを行う、
ように構成されたコントローラと、
を備えるメモリシステム。 - 前記記憶装置は、前記第3セルトランジスタと前記第1トランジスタの間の第4セルトランジスタをさらに含み、
前記コントローラは、前記第4書き込みの後に前記第4セルトランジスタに第5書き込みを行うようにさらに構成されている、
請求項1のメモリシステム。 - 前記第1ストリングは、
前記第2セルトランジスタに前記第1セルトランジスタの反対側で接続された第4セルトランジスタと、
前記第4セルトランジスタに前記第2セルトランジスタの反対側で接続された第5セルトランジスタと、
をさらに含み、
前記コントローラは、前記第4書き込みの後に、前記第4セルトランジスタに書き込みを行うことなく前記第5セルトランジスタに書き込みを行う、
請求項1のメモリシステム。 - 前記第2ストリングは、前記第3セルトランジスタと直列接続された第4セルトランジスタをさらに含み、
前記第3セルトランジスタのゲートは前記第2セルトランジスタのゲートと接続されており、
前記第4書き込みは、前記第3セルトランジスタを第3目的閾値電圧より低い閾値電圧にし、
前記コントローラは、
前記第4書き込みの後に前記第4セルトランジスタを第4目的閾値電圧より低い閾値電圧にする第5書き込みを行い、
前記第5書き込みの後に前記第3セルトランジスタを前記第3目的閾値電圧より高い閾値電圧にする第6書き込みを行う、
ようにさらに構成されている、
請求項1のメモリシステム。 - 各々が直列接続された第1セルトランジスタおよび第2セルトランジスタを含む第1ストリング乃至第s(sは2以上の自然数)ストリングを含む記憶装置であって、前記第1ストリング乃至第sストリングの第1セルトランジスタは互いに接続されており、前記第1ストリング乃至第sストリングの第2セルトランジスタは互いに接続されており、前記第1ストリングは第3セルトランジスタをさらに含む、記憶装置と、
前記第1ストリング乃至第sストリングの1つずつに第1乃至第sストリングの全てに対して、前記第1セルトランジスタを第1目的閾値電圧より低い閾値電圧にする第1書き込みを行うことと、前記第1書き込みの後に前記第2セルトランジスタを第2目的閾値電圧より高い閾値電圧にする第2書き込みを行うことと、前記第2書き込みの後に前記第1セルトランジスタを前記第1目的閾値電圧より高い閾値電圧にする第3書き込みを行うことと、を含む第1単位書き込みを行い、
前記第1ストリング乃至第sストリングの全てに対して前記第1単位書き込みを行った後に、前記第3セルトランジスタに第4書き込みを行う、
ように構成されたコントローラと、
を備えるメモリシステム。 - 前記第1ストリングは、前記第2セルトランジスタに前記第3セルトランジスタと反対側で接続された第4セルトランジスタをさらに含み、
前記コントローラは、前記第1ストリング乃至第sストリングの全てに対して前記第1単位書き込みを行った後に前記第4セルトランジスタに書き込みを行うことなく、前記第4書き込みを行う、
請求項5のメモリシステム。 - 前記第1目的閾値電圧は、2m個(mは2以上の自然数)の閾値電圧のうちの1つであり、
前記第2目的閾値電圧は、2p個(pはm未満の自然数)の閾値電圧の1つである、
請求項1または請求項5のメモリシステム。 - 前記mは4である、
請求項7のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173031A JP7102304B2 (ja) | 2018-09-14 | 2018-09-14 | メモリシステム |
US16/285,766 US10762955B2 (en) | 2018-09-14 | 2019-02-26 | Memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173031A JP7102304B2 (ja) | 2018-09-14 | 2018-09-14 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047323A true JP2020047323A (ja) | 2020-03-26 |
JP7102304B2 JP7102304B2 (ja) | 2022-07-19 |
Family
ID=69772545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018173031A Active JP7102304B2 (ja) | 2018-09-14 | 2018-09-14 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10762955B2 (ja) |
JP (1) | JP7102304B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272016A (ja) * | 2008-05-09 | 2009-11-19 | Hitachi Ltd | フラッシュメモリシステム |
US20100008140A1 (en) * | 2008-07-11 | 2010-01-14 | Chang-Hyun Lee | Nonvolatile memory devices supporting memory cells having different bit storage levels and methods of operating the same |
KR20100111810A (ko) * | 2009-04-08 | 2010-10-18 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 동작 방법 |
JP2011003264A (ja) * | 2009-06-19 | 2011-01-06 | Samsung Electronics Co Ltd | 3次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 |
US20150003152A1 (en) * | 2013-07-01 | 2015-01-01 | Donghun Kwak | Storage device and a write method thereof |
US20150036430A1 (en) * | 2013-08-02 | 2015-02-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20160133326A1 (en) * | 2014-11-11 | 2016-05-12 | Micron Technology, Inc. | Apparatuses and methods for non-volatile memory programming schemes |
WO2017218170A1 (en) * | 2016-06-17 | 2017-12-21 | Intel Corporation | Method and apparatus for programming wordlines of nand flash memory using alternating encoding schemes |
JP2019160379A (ja) * | 2018-03-16 | 2019-09-19 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US20190304554A1 (en) * | 2018-03-30 | 2019-10-03 | Samsung Electronics Co., Ltd. | Memory device having improved data reliability and method of operating the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101343597B1 (ko) | 2007-08-09 | 2013-12-20 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR102175039B1 (ko) * | 2013-06-25 | 2020-11-05 | 삼성전자주식회사 | 불휘발성 메모리 장치의 데이터 기입 방법 |
JP6433933B2 (ja) | 2016-03-14 | 2018-12-05 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
JP2018005959A (ja) | 2016-06-30 | 2018-01-11 | 東芝メモリ株式会社 | メモリシステムおよび書き込み方法 |
US10593398B2 (en) | 2016-09-13 | 2020-03-17 | Toshiba Memory Corporation | Semiconductor storage device including a controller configured to execute a first write and a second write |
-
2018
- 2018-09-14 JP JP2018173031A patent/JP7102304B2/ja active Active
-
2019
- 2019-02-26 US US16/285,766 patent/US10762955B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272016A (ja) * | 2008-05-09 | 2009-11-19 | Hitachi Ltd | フラッシュメモリシステム |
US20100008140A1 (en) * | 2008-07-11 | 2010-01-14 | Chang-Hyun Lee | Nonvolatile memory devices supporting memory cells having different bit storage levels and methods of operating the same |
KR20100111810A (ko) * | 2009-04-08 | 2010-10-18 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 동작 방법 |
JP2011003264A (ja) * | 2009-06-19 | 2011-01-06 | Samsung Electronics Co Ltd | 3次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 |
US20150003152A1 (en) * | 2013-07-01 | 2015-01-01 | Donghun Kwak | Storage device and a write method thereof |
US20150036430A1 (en) * | 2013-08-02 | 2015-02-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20160133326A1 (en) * | 2014-11-11 | 2016-05-12 | Micron Technology, Inc. | Apparatuses and methods for non-volatile memory programming schemes |
WO2017218170A1 (en) * | 2016-06-17 | 2017-12-21 | Intel Corporation | Method and apparatus for programming wordlines of nand flash memory using alternating encoding schemes |
JP2019160379A (ja) * | 2018-03-16 | 2019-09-19 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US20190304554A1 (en) * | 2018-03-30 | 2019-10-03 | Samsung Electronics Co., Ltd. | Memory device having improved data reliability and method of operating the same |
Also Published As
Publication number | Publication date |
---|---|
US20200090740A1 (en) | 2020-03-19 |
JP7102304B2 (ja) | 2022-07-19 |
US10762955B2 (en) | 2020-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10163523B2 (en) | Semiconductor device and operating method thereof | |
JP5426666B2 (ja) | 不揮発性記憶装置のチャネルブーストを増加させるためのビットラインプレチャージを強化する方式 | |
TWI424436B (zh) | 於非揮發性儲存器中在讀取操作時耦合的補償 | |
US11557356B2 (en) | Semiconductor memory device with erase verification on memory strings in a memory block | |
JP2008052808A (ja) | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード | |
US10679713B2 (en) | Semiconductor storage device | |
US10482973B2 (en) | Memory devices including a word line defect detection circuit | |
JP2011204298A (ja) | 不揮発性半導体メモリ | |
JP2020009511A (ja) | メモリシステム及び不揮発性半導体メモリ | |
JP6652472B2 (ja) | メモリシステムおよび制御方法 | |
US10366759B2 (en) | Memory devices having selectively electrically connected data lines | |
US20150070989A1 (en) | Nonvolatile semiconductor memory device | |
JP2019040655A (ja) | メモリシステム | |
US11996143B2 (en) | Semiconductor memory device | |
CN109524043B (zh) | 半导体存储装置 | |
US20230017909A1 (en) | Semiconductor storage device and system | |
JP7102304B2 (ja) | メモリシステム | |
US11222700B2 (en) | Memory system | |
US20240194275A1 (en) | Memory device and operating method thereof | |
JP2023032669A (ja) | メモリデバイス及びメモリシステム | |
KR20220156397A (ko) | 메모리 장치 및 그 동작 방법 | |
JP2020144966A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181018 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7102304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |