JP2020035879A - 発光装置、光計測装置、画像形成装置及び発光デバイス - Google Patents

Abstract

【課題】発光素子を二次元状に並列点灯させられる発光装置などを提供する。【解決手段】発光装置１０は、順にオン状態になる複数の転送サイリスタＴｈと、順にオン状態になる複数の転送サイリスタＴｖと、転送サイリスタＴｈに接続され、転送サイリスタＴｈがオン状態になることにより、オン状態への移行が可能な状態になる複数の駆動サイリスタＵと、転送サイリスタＴｖに接続され、転送サイリスタＴｖがオン状態になることにより、オン状態への移行が可能な状態になる複数の設定サイリスタＳと、設定サイリスタＳに接続され、設定サイリスタＳがオン状態になることにより、オン状態への移行が可能な状態になる複数の駆動サイリスタＢと、駆動サイリスタＵと駆動サイリスタＢとに接続され、駆動サイリスタＢ及び駆動サイリスタＵがオン状態になることにより、発光又は発光強度が増加する複数のレーザダイオードＬＤと、を備える。【選択図】図１

Description

本発明は、発光装置、光計測装置、画像形成装置及び発光デバイスに関する。

特許文献１には、しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが記載されている。

特許文献２には、順にオン状態になる複数の転送サイリスタＴと、複数の転送サイリスタＴにそれぞれが接続され、転送サイリスタＴがオン状態になることにより、オン状態への移行が可能な状態になる複数の設定サイリスタＳと、複数の設定サイリスタＳにトンネル接合を介してそれぞれが積層され、設定サイリスタＳがオン状態になると発光又は発光量が増加する複数の発光ダイオードＬＥＤとを備える発光チップＣが記載されている。

特許文献３には、発光部の発光信号ラインφＩｊとφＩ（ｊ＋１）との２本ずつを、発光開始点側で接続して、１本のラインφＩｊ・（ｊ＋１）にし、発光素子は、ｎ行×ｌ列（ｌは１以上の整数）に２次元配列され、発光素子Ｌ（ｊ，ｋ）のアノード電極は第ｎ行の発光信号ラインφＩｊに接続され、奇数行の発光素子（ｊ，２ｋ−１）のゲート電極は、第（２ｉ−１）列のゲート信号Ｇ２ｉ−１ラインに接続され、偶数行の発光素子（ｊ，２ｋ）のゲート電極は、第２ｉ列のゲート信号Ｇ２ｉラインに接続される自己走査型２次元発光素子アレイが記載されている。

特開平０１−２３８９６２号公報 特開２０１７−１７４９０６号公報 特開２００１−３５３９０２号公報

ところで、複数の転送素子においてオン状態を順に転送させることにより、転送素子に接続された発光素子を点灯状態又は非点灯状態に設定して発光させる発光装置において、発光素子を二次元状に並列点灯させることが求められることがある。
本発明は、発光素子を二次元状に並列点灯させられる発光装置などを提供する。

請求項１に記載の発明は、順にオン状態になる複数の第１の転送素子と、順にオン状態になる複数の第２の転送素子と、複数の前記第１の転送素子の各々に接続され、当該第１の転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の第１の駆動素子と、複数の前記第２の転送素子の各々に接続され、当該第２の転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の設定素子と、複数の前記設定素子の各々に接続され、当該設定素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の第２の駆動素子と、複数の前記第１の駆動素子の各々と、複数の前記第２の駆動素子の各々とに接続され、当該第１の駆動素子及び当該第２の駆動素子がオン状態になることにより、発光又は発光強度が増加する複数の発光素子と、を備え、複数の前記設定素子の少なくとも１つに、前記第１の駆動素子と前記第２の駆動素子と前記発光素子との組が複数接続されるとともに、複数の当該発光素子が二次元状に配置された発光装置である。
請求項２に記載の発明は、複数の前記設定素子の各々には、前記第１の駆動素子と前記第２の駆動素子と前記発光素子との組が複数接続されていること特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記組における前記第１の駆動素子と前記第２の駆動素子と前記発光素子とは直列接続され、オフ状態からオン状態に移行した当該第１の駆動素子と当該第２の駆動素子とを介して当該発光素子を発光又は発光強度を増加させる電流が流れるように設けられていることを特徴とする請求項１に記載の発光装置である。
請求項４に記載の発明は、直列接続された前記第１の駆動素子、前記第２の駆動素子及び前記発光素子の組の各々に共通に設けられた点灯電極を備え、前記発光素子に発光又は発光強度を増加させる電流は、前記点灯電極から供給されることを特徴とする請求項３に記載の発光装置である。
請求項５に記載の発明は、前記第１の駆動素子、前記第２の駆動素子及び前記発光素子は、積層されることで直列接続されていることを特徴とする請求項３に記載の発光装置である。
請求項６に記載の発明は、基準電位を供給する基準電極と、前記発光素子を発光又は発光強度を増加させる電流を供給する点灯電極とを備え、前記第１の駆動素子、前記第２の駆動素子及び前記発光素子は、当該第１の駆動素子、当該第２の駆動素子及び当該発光素子の順に積層され、当該発光素子側に前記基準電極が接続され、当該第１の駆動素子側に前記点灯電極が接続されることを特徴する請求項５に記載の発光装置である。
請求項７に記載の発明は、二次元状に配置された複数の前記発光素子が並行してオン状態を維持するように制御する制御部を備えることを特徴とする請求項１に記載の発光装置である。
請求項８に記載の発明は、前記制御部は、二次元状に配置された複数の前記発光素子のうち、点灯対象の発光素子が順次点灯するように制御するとともに、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持するように制御することを特徴とする請求項７に記載の発光装置である。
請求項９に記載の発明は、前記制御部は、第１の期間において、複数の前記第１の転送素子の内のオン状態である第１の転送素子に接続された複数の発光素子のうち、点灯対象の発光素子を複数の前記第２の転送素子により順次点灯するよう制御し、前記第１の期間に続く第２の期間において、複数の前記第１の転送素子の内の次にオン状態になった第１の転送素子に接続された複数の発光素子のうち、点灯対象の発光素子を複数の前記第２の転送素子により順次点灯するよう制御し、前記第２の期間に続く第３の期間において、前記第１の期間及び当該第２の期間において点灯させた複数の発光素子が並行してオン状態を維持するよう制御する請求項７に記載の発光装置である。
請求項１０に記載の発明は、前記制御部は、前記第１の期間よりも前記第３の期間の方が長くなるように制御する請求項９に記載の発光装置である。
請求項１１に記載の発明は、前記第１の駆動素子は第１のゲート端子を有するサイリスタであり、前記第２の駆動素子は第２のゲート端子を有するサイリスタであり、前記第１の駆動素子は前記第１のゲート端子を介して前記第１の転送素子と接続され、前記第２の駆動素子は前記第２のゲート端子を介して前記設定素子と接続されている請求項１乃至１０いずれか１項に記載の発光装置である。
請求項１２に記載の発明は、請求項１に記載の発光装置と、前記発光装置から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光装置から前記対象物までの距離、又は当該対象物の形状を計測する処理部と、を備える光計測装置である。
請求項１３に記載の発明は、請求項１に記載の発光装置と、画像信号の入力を受け付け、前記発光装置から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光装置を駆動する駆動制御部と、を備える画像形成装置である。
請求項１４に記載の発明は、第１のゲートを備える第１のサイリスタと、第２のゲートを備える第２のサイリスタと、発光素子とを備え、前記第１のサイリスタ、前記第２のサイリスタ及び前記発光素子が積層されて直列接続されている発光デバイスである。
請求項１５に記載の発明は、前記第１のサイリスタ、前記第２のサイリスタ及び前記発光素子が積層された積層体に予め定められた電圧が印加され、当該第１のサイリスタの前記第１のゲート及び当該第２のサイリスタの前記第２のゲートの各々に入力される制御信号により、当該第１のサイリスタ及び当該第２のサイリスタがオフ状態からオン状態に移行することで、当該発光素子が発光又は発光強度を増加させる請求項１４に記載の発光デバイスである。
請求項１６に記載の発明は、前記積層体において、前記第１のサイリスタと前記第２のサイリスタとは接続されるように積層されている請求項１５に記載の発光デバイスである。

請求項１、２に記載の発明によれば、発光素子を二次元状に並列点灯させられる。
請求項３に記載の発明によれば、直列接続しない場合に比べ、発光素子の点灯制御が要になる。
請求項４に記載の発明によれば、点灯電極を共通に備えない場合に比べ、配線の増加が抑制される。
請求項５に記載の発明によれば、積層されていない場合に比べ、発光装置が小型になる。
請求項６に記載の発明によれば、発光素子側に基準電極が設けられていない場合に比べ、動作が安定する。
請求項７に記載の発明によれば、発光素子を二次元状に並列点灯させられる。
請求項８、９に記載の発明によれば、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持しない場合と比較し、複数の発光素子間において発光順に依存する発光量の差が低減する。
請求項１０に記載の発明によれば、第１の期間よりも第３の期間の方が短い場合に比べ、複数の発光素子間において発光順に依存する発光量の差が低減する。
請求項１１に記載の発明によれば、駆動素子がサイリスタで構成される。
請求項１２に記載の発明によれば、発光素子を二次元状に並列点灯させた光計測装置が得られる。
請求項１３に記載の発明によれば、発光素子を二次元状に並列点灯させた画像形成装置が得られる。
請求項１４に記載の発明によれば、積層されていない場合に比べ、発光デバイスが小型化される。
請求項１５に記載の発明によれば、第１のゲート及び第２のゲートに入力される制御信号により制御しない場合に比べ、発光制御が容易になる。
請求項１６に記載の発明によれば、間に発光素子を挟む場合に比べ、サイリスタが動作しやすい。

発光装置の等価回路図である。 発光部の平面レイアウトの一例を示す図である。 上側の駆動サイリスタ／下側の駆動サイリスタ／レーザダイオードの断面図である。（ａ）は、図２におけるＩＩＩＡ−ＩＩＩＡ線での断面図、（ｂ）は、図２におけるＩＩＩＢ−ＩＩＩＢ線での断面図である。 （上部）駆動サイリスタ／（下部）駆動サイリスタ／レーザダイオードを備えるアイランドの拡大平面図である。 ｈ方向転送部の転送サイリスタ、結合ダイオード及び接続ダイオードを含むアイランドと、ｖ方向転送部の転送サイリスタ、結合ダイオード及び接続ダイオードを含むアイランドと、設定サイリスタ及び接続抵抗を含むアイランドの断面図である。（ａ）は、図２のＶＡ−ＶＡ線でのアイランドの断面図、（ｂ）は、図２のＶＢ−ＶＢ線での二つのアイランドの断面図である。 サイリスタの動作を説明する図である。（ａ）は、電圧低減層を備えない場合、（ｂ）は、電圧低減層を備える場合、（ｃ）は、サイリスタ特性である。 半導体層積層体を構成する材料のバンドギャップエネルギを説明する図である。 レーザダイオードと下側の駆動サイリスタとの積層構造をさらに説明する図である。（ａ）は、レーザダイオードと駆動サイリスタとの積層構造における模式的なエネルギーバンド図、（ｂ）は、トンネル接合層の逆バイアス状態におけるエネルギーバンド図、（ｃ）は、トンネル接合層の電流電圧特性を示す。 発光装置において、レーザダイオードＬＤの点灯／非点灯を制御する例を示す図である。 発光装置を駆動するためのタイミングチャートである。 時刻ａ１での動作を説明する図である。（ａ）は、時刻ａ１の直前の状態、（ｂ）は、時刻ａ１の直後の状態である。 時刻ａ２及び時刻ｂでの動作を説明する図である。（ａ）は、時刻ａ２の直後の状態、（ｂ）は、時刻ｂの直後の状態である。 時刻ｂ１及び時刻ｂ２での動作を説明する図である。（ａ）は、時刻ｂ１の直後の状態、（ｂ）は、時刻ｂ２の直後の状態である。 時刻ｆ１での動作を説明する図である。 時刻ｉでの動作を説明する図である。 発光装置を用いた光計測装置を説明する図である。 発光装置を用いた画像形成装置を説明する図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

［発光装置１０］
図１は、発光装置１０の等価回路図である。図１では、以下に説明するダイオード、サイリスタ、抵抗などを、一般的に用いられる記号で示す。他の図面でも同様である。また、図１において、例えば接地電位（ＧＮＤ）である基準電位（以下では、基準電位Ｖｓｕｂと表記する。）は、“▽”で示す。なお、サイリスタとは、アノード、カソード、及び少なくとも１つのゲートを有し、アノードとカソードとの間に電圧が印加されている状態で一定以上の電圧がゲートに印加されることによりオン状態となり、又は、一定以上の電圧がゲートに印加されている状態でアノードとカソードとの間に電圧が印加されることによりオン状態となり、保持電流以上の電流がアノードとカソード間に流れている間はオン状態を維持する素子である。

発光装置１０は、発光部１００と制御部１１０とを備える。
発光部１００は、発光素子部１０１と水平方向転送部１０２と垂直方向転送部１０３とを備える。なお、水平方向転送部１０２を、ｈ方向転送部１０２と表記し、垂直方向転送部１０３を、ｖ方向転送部１０３と表記する。水平方向及び垂直方向については、後述する。
発光素子部１０１は、発光素子の一例としてレーザ光を出射するレーザダイオードＬＤを備える。なお、レーザダイオードＬＤは、例えば垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。発光部１００は、後述するように自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）として構成されている。

図１においては、発光素子部１０１は、４×４のマトリクス（二次元状）に配列された１６個のレーザダイオードＬＤを備える。なお、二次元状とは、次元の数が二つあることをいい、例えば次に説明する水平方向と垂直方向とに広がっていることをいう。ここで、図１の紙面において、右から左へ向かう方向を水平方向とし、“ｈ”又は“ｈ方向”と表記する。そして、上から下に向かう方向を垂直方向とし、“ｖ”又は“ｖ方向”と表記する。ここでは、ｈ方向とｖ方向とは、直交するとするが、直交しなくてもよい。

発光素子部１０１は、ｈ方向にレーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１３、ＬＤ１４が配列された行、レーザダイオードＬＤ２１、ＬＤ２２、ＬＤ２３、ＬＤ２４が配列された行、レーザダイオードＬＤ３１、ＬＤ３２、ＬＤ３３、ＬＤ３４が配列された行、レーザダイオードＬＤ４１、ＬＤ４２、ＬＤ４３、ＬＤ４４が配列された行を備える。これらの行が、この順でｖ方向に配列されている。つまり、発光部１００は、ｖ方向にレーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１が配列された列、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、Ｌ４２が配列された列、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３が配列された列、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４が配列された列を備えている。

上記のように、レーザダイオードＬＤをそれぞれ区別する場合は、「ＬＤ１１」のように二桁の数字を付す。なお、ｈ方向の数字の代わりに「ｉ」を、ｖ方向の数字の代わりに「ｊ」を付して、「ＬＤｊｉ」と表記する場合もある。また、他の場合も同様であるが、ｈ方向のみに数字を付す場合、個々の数字を付す代わりに「ｉ」を、ｖ方向のみに数字を付す場合、個々の数字を付す代わりに「ｊ」を付す場合がある。ここでは、ｉ、ｊは１〜４の整数である。

そして、発光素子部１０１は、１６個の駆動サイリスタＢと１６個の駆動サイリスタＵとさらに備える。各駆動サイリスタＢ、Ｕは、各レーザダイオードＬＤと接続されている。ここでは、レーザダイオードＬＤ、駆動サイリスタＢ、駆動サイリスタＵの順となるように、各レーザダイオードＬＤと各駆動サイリスタＢ、Ｕとが直列接続されている。つまり、レーザダイオードＬＤ、駆動サイリスタＢ及び駆動サイリスタＵが組を構成している。よって、駆動サイリスタＢ、Ｕには、接続されるレーザダイオードＬＤと同じ数字を付して、それぞれを区別する。

本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、レーザダイオードＬＤ１１〜１４は、レーザダイオードＬＤ１１から番号順にレーザダイオードＬＤ１４までを含む。

ｈ方向転送部１０２は、４個の転送サイリスタＴｈと、４個の結合ダイオードＤｈと、４個の接続ダイオードＤａと、４個の抵抗Ｒｈとを備える。さらに、ｈ方向転送部１０２は、スタートダイオードＤｈｓを備える。

転送サイリスタＴｈは、ｈ方向に転送サイリスタＴｈ１、Ｔｈ２、Ｔｈ３、Ｔｈ４の順で配列されている。そして、結合ダイオードＤｈは、ｈ方向に結合ダイオードＤｈ１、Ｄｈ２、Ｄｈ３、Ｄｈ４の順で配列されている。なお、結合ダイオードＤｈ１、Ｄｈ２、Ｄｈ３は、転送サイリスタＴｈ１、Ｔｈ２、Ｔｈ３、Ｔｈ４の各間に設けられ、結合ダイオードＤｈ４は、転送サイリスタＴｈ４の結合ダイオードＤｈ３が設けられた側と反対側に設けられている。接続ダイオードＤａ及び抵抗Ｒｈも、同様にｈ方向に配列されている。
転送サイリスタＴｈ、結合ダイオードＤｈ、接続ダイオードＤａ、抵抗Ｒｈは、ｈ方向に配列されているので、一桁の数字が付される。なお、個々の数字を付す代わりに「ｉ」を付す場合がある。

ｖ方向転送部１０３は、４個の転送サイリスタＴｖと、４個の結合ダイオードＤｖと、４個の設定サイリスタＳと、４個の接続ダイオードＤｂと、４個の接続抵抗Ｒｃと、４個の抵抗Ｒｖとを備える。さらに、ｖ方向転送部１０３は、スタートダイオードＤｖｓを備える。

転送サイリスタＴｖは、ｖ方向に転送サイリスタＴｖ１、Ｔｖ２、Ｔｖ３、Ｔｖ４の順で配列されている。そして、結合ダイオードＤｖは、ｖ方向に結合ダイオードＤｖ１、Ｄｖ２、Ｄｖ３、Ｄｖ４の順で配列されている。なお、結合ダイオードＤｖ１、Ｄｖ２、Ｄｖ３は、転送サイリスタＴｖ１、Ｔｖ２、Ｔｖ３、Ｔｖ４の各間に設けられ、結合ダイオードＤｖ４は、転送サイリスタＴｖ４の結合ダイオードＤｖ３が設けられた側と反対側に設けられている。
設定サイリスタＳは、ｖ方向に設定サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４の順で配列されている。
接続ダイオードＤｂ、接続抵抗Ｒｃ及び抵抗Ｒｖも、同様にｖ方向に配列されている。
転送サイリスタＴｖ、結合ダイオードＤｖ、設定サイリスタＳ、接続ダイオードＤｂ、接続抵抗Ｒｃ及び抵抗Ｒｖは、ｖ方向に配列されているので、一桁の数字が付される。なお、個々の数字を付す代わりに「ｊ」を付す場合がある。

レーザダイオードＬＤ、結合ダイオードＤｈ、Ｄｖ及び接続ダイオードＤａ、Ｄｂは、アノードとカソードとを備える２端子素子である。
転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ及び駆動サイリスタＵ、Ｂは、アノード、カソード、ゲートを備える３端子素子である。
ここで、転送サイリスタＴｈは、第１の転送素子の一例であり、転送サイリスタＴｖは、第２の転送素子の一例である。駆動サイリスタＵは、第１の駆動素子の一例及び第１のサイリスタの一例であり、駆動サイリスタＢは、第２の駆動素子の一例及び第２のサイリスタの一例である。設定サイリスタＳは、設定素子の一例である。

次に、上記の各素子（レーザダイオードＬＤ、駆動サイリスタＵ、Ｂ、転送サイリスタＴｈ、Ｔｖなど）の接続関係を説明する。
前述したように、レーザダイオードＬＤｊｉと駆動サイリスタＢｊｉと駆動サイリスタＵｊｉとは直列接続された組を構成する。すなわち、レーザダイオードＬＤｊｉのアノードは、基準電位Ｖｓｕｂに接続され、カソードは、駆動サイリスタＢｊｉのアノードに接続されている。駆動サイリスタＢｊｉのカソードは、駆動サイリスタＵｉｊのアノードに接続されている。そして、駆動サイリスタＵｉｊのカソードは、レーザダイオードＬＤｉｊに発光のための電流を供給する点灯信号Ｖｏｎが供給される点灯信号線５４に接続されている。

つまり、直列接続されたレーザダイオードＬＤｊｉ、駆動サイリスタＢｊｉ及び駆動サイリスタＵｊｉの組の全ては、レーザダイオードＬＤｊｉのアノードが基準電位Ｖｓｕｂに、駆動サイリスタＵｊｉのカソードが点灯信号線５４に、並列接続されている。なお、点灯信号線５４は、点灯電極の一例である。

ｈ方向転送部１０２において、転送サイリスタＴｈｉは、アノードが基準電位Ｖｓｕｂに接続されている。奇数番号の転送サイリスタＴｈ１、Ｔｈ３は、カソードが転送信号線５２に接続されている。転送信号線５２には、制御部１１０から転送信号φｈ１が供給される。偶数番号の転送サイリスタＴｈ２、Ｔｈ４は、カソードが転送信号線５３に接続されている。転送信号線５３には、制御部１１０から転送信号φｈ２が供給される。

結合ダイオードＤｈｉは、直列接続されている。つまり、一つの結合ダイオードＤｈのカソードが＋ｈ方向に隣接する結合ダイオードＤｈのアノードに接続されている。そして、結合ダイオードＤｈｉのアノードは、転送サイリスタＴｈｉのゲートに接続されている。また、転送サイリスタＴｈｉのゲートは、抵抗Ｒｈｉを介して、ｈ方向転送部１０２にｈ方向電源電位Ｖｇｋ１が供給される電源線５１に接続されている。
スタートダイオードＤｈｓは、アノードが転送信号φｈ２の供給される転送信号線５３に接続され、カソードが結合ダイオードＤｈ１のアノードに接続されている。

そして、接続ダイオードＤａｉは、アノードが転送サイリスタＴｈｉのゲートに接続され、カソードが駆動サイリスタＵｊｉ（ｊ＝１〜４）のゲートに並列接続されている。

ｖ方向転送部１０３において、転送サイリスタＴｖｊは、アノードが基準電位Ｖｓｕｂに接続されている。奇数番号の転送サイリスタＴｖ１、Ｔｖ３は、カソードが転送信号線６２に接続されている。転送信号線６２には、制御部１１０から転送信号φｖ１が供給される。偶数番号の転送サイリスタＴｖ２、Ｔｖ４は、カソードが転送信号線６３に接続されている。転送信号線６３には、制御部１１０から転送信号φｖ２が供給される。

結合ダイオードＤｖｊは、直列接続されている。つまり、一つの結合ダイオードＤｖのカソードが＋ｖ方向に隣接する結合ダイオードＤｖのアノードに接続されている。そして、結合ダイオードＤｖｊのアノードは、転送サイリスタＴｖｊのゲートに接続されている。また、転送サイリスタＴｖｊのゲートは、抵抗Ｒｖｊを介して、ｖ方向転送部１０３にｖ方向電源電位Ｖｇｋ２が供給される電源線６１に接続されている。
スタートダイオードＤｖｓは、アノードが転送信号φｖ２の供給される転送信号線６３に接続され、カソードが結合ダイオードＤｖ１のアノードに接続されている。

設定サイリスタＳｊは、アノードが基準電位Ｖｓｕｂに接続され、カソードが制御部１１０から設定信号φｓが供給される設定信号線６４に接続されている。

そして、接続ダイオードＤｂｊは、アノードが転送サイリスタＴｖｊのゲートに接続され、カソードが設定サイリスタＳｊのゲートに接続されている。

さらに、接続抵抗Ｒｃｊは、一方が設定サイリスタＳｊのゲートに接続され、他方が駆動サイリスタＢｊｉ（ｉ＝１〜４）のゲートに並列接続されている。

制御部１１０の構成を説明する。
制御部１１０は、ｈ方向転送信号生成部１２０と、ｖ方向転送信号生成部１３０と、設定信号生成部１４０と、点灯信号生成部１５０と、基準電位生成部１６０と、ｈ方向電源電位生成部１７０と、ｖ方向電源電位生成部１８０とを備える。制御部１１０は、電子回路で構成されている。例えば、制御部１１０は、集積回路（ＩＣ）として構成されていてもよい。

ｈ方向転送信号生成部１２０は、転送信号φｈ１、φｈ２を生成し、それぞれを発光部１００の転送信号線５２、５３に供給する。ｖ方向転送信号生成部１３０は、転送信号φｖ１、φｖ２を生成し、それぞれを発光部１００の転送信号線６２、６３に供給する。
設定信号生成部１４０は、設定信号φｓを生成し、発光部１００の設定信号線６４に供給する。

なお、ｈ方向転送信号生成部１２０と転送信号線５２、５３との間には、不図示の電流制限抵抗がそれぞれ設けられ、転送信号線５２、５３の電位の変動が、ｈ方向転送信号生成部１２０に及ばないようになっている。ｖ方向転送信号生成部１３０と転送信号線６２、６３との間、及び、設定信号生成部１４０と設定信号線６４との間も同様である。つまり、転送信号線５２、５３の電位は、転送サイリスタＴｈの動作状態、つまりオン状態又はオフ状態により電変動する。同様に、転送信号線６２、６３の電位は、転送サイリスタＴｖの動作状態、つまりオン状態又はオフ状態により電変動する。
これらの制限抵抗は、発光部１００に設けられてもよく、制御部１１０に設けられてもよい。また、これらの制限抵抗は、発光部１００と制御部１１０との間に設けられてもよい。

点灯信号生成部１５０は、点灯信号Ｖｏｎを生成し、発光部１００の点灯信号線５４に供給する。

基準電位生成部１６０は、基準電位Ｖｓｕｂを生成し、発光部１００に供給する。
ｈ方向電源電位生成部１７０は、ｈ方向電源電位Ｖｇｋ１を生成し、発光部１００の電源線５１に供給する。ｖ方向電源電位生成部１８０は、ｖ方向電源電位Ｖｇｋ２を生成し、発光部１００の電源線６１に供給する。

ｈ方向転送信号生成部１２０、ｖ方向転送信号生成部１３０、設定信号生成部１４０及び点灯信号生成部１５０の生成する信号と、基準電位生成部１６０、ｈ方向電源電位生成部１７０及びｖ方向電源電位生成部１８０の生成する電位については、後述する。
発光部１００は、供給された信号及び電位によって動作する。

以上においては、発光部１００は、レーザダイオードＬＤが４×４の二次元的に配置されているとしたが、４×４に限定されない。ｉ×ｊにおけるｉ及び／又はｊは、４以外の複数の数値であってもよい。そして、ｈ方向転送部１０２に含まれる転送サイリスタＴｈなどの数は、ｉであればよい。また、ｖ方向転送部１０３に含まれる転送サイリスタＴｖ、設定サイリスタＳなどの数は、ｊであればよい。なお、転送サイリスタＴｈなどの数は、ｉを超える数であってもよいし、ｉより少ない数であってもよい。同様に、転送サイリスタＴｖ、設定サイリスタＳなどの数は、ｊを超える数であってもよいし、ｊより少ない数であってもよい。

なお、図１では、発光部１００において、制御部１１０からの信号及び電位が供給される線との接続部分に符号を付していない。なお、接続部分は、“□”で表記している。しかし、以下に示す図においては、制御部１１０が供給する信号又は電位に端子を付して表記することがある。例えば、ｈ方向転送信号生成部１２０から転送信号φｈ１が供給される接続部分を、“φｈ１端子”と表記する。

（発光部１００）
発光部１００は、レーザ光を出射しうる半導体材料で構成される。例えば、発光部１００は、ＧａＡｓ系の化合物半導体で構成されている。ここでは、後述する発光部１００の断面図（後述する図３（ａ）、（ｂ）、図５（ａ）、（ｂ）参照）に示すように、ｐ型のＧａＡｓで構成された基板８０上に、ＧａＡｓ系の化合物半導体層が複数積層された半導体層積層体にて構成されている。そして、基板８０は、基板８０の裏面に形成された裏面電極９９を介して供給される基準電位Ｖｓｕｂに設定されている。まず、平面レイアウトを説明する。なお、裏面電極９９は、基準電極の一例である。

図２は、発光部１００の平面レイアウトの一例を示す図である。
発光部１００は、前述した半導体層積層体がメサエッチングにより素子間分離された複数のアイランドで構成されている。ここでは、図２に示すアイランド３０１〜３０８により、発光部１００の平面レイアウトを説明する。

アイランド３０１には、駆動サイリスタＵ１１と駆動サイリスタＢ１１とレーザダイオードＬＤ１１とが設けられている。駆動サイリスタＵ１１と駆動サイリスタＢ１１とレーザダイオードＬＤ１１とは、積層されて直列接続されている。図２では、駆動サイリスタＵ１１と駆動サイリスタＢ１１とレーザダイオードＬＤ１１とを、Ｕ／Ｂ／ＬＤ１１と表記する。なお、後述するように、基板８０側からレーザダイオードＬＤ１１、駆動サイリスタＢ１１、駆動サイリスタＵ１１の順で積層されている。つまり、駆動サイリスタＵ１１は上側、駆動サイリスタＢ１１は下側にある。以下では、駆動サイリスタＵ１１と駆動サイリスタＢ１１とレーザダイオードＬＤ１１との直列接続を、駆動サイリスタＵ／駆動サイリスタＢ／レーザダイオードＬＤ又はＵ／Ｂ／ＬＤと表記する。積層された駆動サイリスタＵ／駆動サイリスタＢ／レーザダイオードＬＤは、発光デバイスの一例である。
アイランド３０１と同様なアイランドに、ｉが２〜４でｊが２〜４のレーザダイオードＬＤｊｉと駆動サイリスタＢｊｉと駆動サイリスタＵｊｉとの組が構成されている。
なお、駆動サイリスタＵ１１と駆動サイリスタＢ１１とレーザダイオードＬＤ１１とは、積層によらないで、直列接続されていてもよい。

アイランド３０２には、転送サイリスタＴｈ１と結合ダイオードＤｈ１と接続ダイオードＤａ１とが設けられている。アイランド３０２と同様なアイランドに、ｉが２〜４の転送サイリスタＴｈｉと結合ダイオードＤｈｉと接続ダイオードＤａｉとが設けられている。

アイランド３０３には、抵抗Ｒｈ１が設けられている。アイランド３０３と同様なアイランドに、ｉが２〜４の抵抗Ｒｈｉが設けられている。
アイランド３０４には、スタートダイオードＤｈｓが設けられている。

アイランド３０５には、転送サイリスタＴｖ１と結合ダイオードＤｖ１と接続ダイオードＤｂ１とが設けられている。アイランド３０５と同様なアイランドに、ｊが２〜４の転送サイリスタＴｖｊと結合ダイオードＤｖｊと接続ダイオードＤｂｊとが設けられている。

アイランド３０６には、設定サイリスタＳ１と接続抵抗Ｒｃ１とが設けられている。アイランド３０６と同様なアイランドに、ｊが２〜４の設定サイリスタＳｊと接続抵抗Ｒｃｊとが設けられている。

アイランド３０７には、抵抗Ｒｖ１が設けられている。アイランド３０７と同様なアイランドに、ｊが２〜４の抵抗Ｒｈｊが設けられている。
アイランド３０８には、スタートダイオードＤｖｓが設けられている。

接続関係などの詳細は、後述する発光素子部１０１、ｈ方向転送部１０２、ｖ方向転送部１０３の断面構造と合わせて説明する。
なお、図２においては、後述する配線とアイランドとの接続点に設けられるスルーホールを〇で示している。

次に、発光素子部１０１の断面構造を説明する。
図３は、駆動サイリスタＵ／駆動サイリスタＢ／レーザダイオードＬＤの断面図である。図３（ａ）は、図２におけるＩＩＩＡ−ＩＩＩＡ線での断面図、図３（ｂ）は、図２におけるＩＩＩＢ−ＩＩＩＢ線での断面図である。つまり、図３（ａ）においては、Ｕ／Ｂ／ＬＤ１１、Ｕ／Ｂ／ＬＤ１２、Ｕ／Ｂ／ＬＤ１３及びＵ／Ｂ／ＬＤ１４が記載されている。図３（ｂ）には、Ｕ／Ｂ／ＬＤ１１、Ｕ／Ｂ／ＬＤ２１、Ｕ／Ｂ／ＬＤ３１及びＵ／Ｂ／ＬＤ４１が記載されている。

図３（ａ）の駆動サイリスタＵ１１／駆動サイリスタＢ１１／レーザダイオードＬＤ１１（図中においては、Ｕ／Ｂ／ＬＤ１１と表記）の断面に示すように、ｐ型のＧａＡｓの基板８０上に、レーザダイオードＬＤ１１を構成するｐ型のアノード層（以下では、ｐアノード層と表記する。以下同様である。）８１、発光層８２、ｎ型のカソード層（ｎカソード層）８３が積層されている。そして、ｎカソード層８３上に、トンネル接合層８４が積層されている。そして、トンネル接合層８４上に、駆動サイリスタＢ１１を構成するｐ型のアノード層（ｐアノード層）８５、電圧低減層８６、ｎ型のゲート層（ｎゲート層）８７、ｐ型のゲート層（ｐゲート層）８８、ｎ型のカソード層（ｎカソード層）８９が設けられている。さらに、ｎカソード層８９上に、トンネル接合層９０が積層されている。そして、トンネル接合層９０上に、駆動サイリスタＵ１１を構成するｐ型のアノード層（ｐアノード層）９１、電圧低減層９２、ｎ型のゲート層（ｎゲート層）９３、ｐ型のゲート層（ｐゲート層）９４、ｎ型のカソード層（ｎカソード層）９５が設けられている。そして、これらの半導体層積層体がメサエッチングにより分離されている。

以上説明したように、レーザダイオードＬＤ１１は、ｐアノード層８１、発光層８２及びｎカソード層８３により構成されている。駆動サイリスタＢ１１は、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８及びｎカソード層８９により構成されている。そして、駆動サイリスタＵ１１は、ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４及びｎカソード層９５により構成されている。
そして、レーザダイオードＬＤ１１と駆動サイリスタＢ１１とが、トンネル接合層８４を介して積層され、駆動サイリスタＢ１１と駆動サイリスタＵ１１とが、トンネル接合層９０を介して積層されている。

そして、レーザダイオードＬＤのｐアノード層８１には、電流狭窄層が含まれている。電流狭窄層とは、レーザダイオードＬＤに流れる電流の経路を狭窄する層である。電流狭窄層には、例えば、ＡｌＡｓのように、酸化によりＡｌ_２Ｏ_３が形成されることで、電気抵抗が高くなる層が用いられる。この場合、メサエッチングにより露出した部分（周辺部）から酸化を進め、中央部は酸化されないようにすることができる。すると、中央部が、電流が流れやすい領域（電流通過領域α）となり、酸化された周辺部が、電流が流れにくい領域（電流阻止領域β）となる。メサエッチングに起因した欠陥が多い周辺部は、非発光再結合が起こりやすい。よって、周辺部を電流阻止領域βとすることで、非発光再結合に消費される電力が抑制され、低消費電力化及び光取り出し効率の向上が図れる。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。

ここでは、レーザダイオードＬＤの出射する光は、駆動サイリスタＢ、Ｕを透過して、基板８０と反対側から出射するとしている。図３（ａ）、（ｂ）では、出射する光を矢印で示している。そして、図３（ａ）のＵ／Ｂ／ＬＤ１１における中央部が光出射口γである。

そして、図３（ａ）、（ｂ）に示すように、点灯信号線５４は、駆動サイリスタＵ１１のｎカソード層９５上の一部に設けられたｎオーミック電極３３１に接続されている。
また、図３（ａ）のＵ／Ｂ／ＬＤ１１に示すように、ｈゲート信号線５５は、駆動サイリスタＵのｐゲート層９４上に設けられたｐオーミック電極３５２に接続されている。つまり、アイランド３０１の積層半導体層の一部において、厚さ方向にｎカソード層９５を除去して、ｐゲート層９４の表面を露出させ、露出したｐゲート層９４にｐオーミック電極３５２を設けて、ｈゲート信号線５５を接続している。ここで、ｐゲート層９４上に設けられたｐオーミック電極３５２を、駆動サイリスタＵ１１のゲート端子又はゲートと表記することがある。なお、ｐゲート層９４を駆動サイリスタＵ１１のゲートと表記することがある。ｐオーミック電極３５２又はｐゲート層９４が第１のゲートの一例である。

また、図３（ｂ）のＵ／Ｂ／ＬＤ１１示すように、ｖゲート信号線６５は、駆動サイリスタＵのｐゲート層８８上に設けられたｐオーミック電極３５１に接続されている。つまり、アイランド３０１の積層半導体層の一部において、厚さ方向にｎカソード層９５、ｐゲート層９４、ｎゲート層９３、電圧低減層９２、ｐアノード層９１、トンネル接合層９０及びｎカソード層８９を除去して、ｐゲート層８８の表面を露出させ、露出したｐゲート層８８にｐオーミック電極３５１を設けて、ｖゲート信号線６５を接続している。ここで、ｐゲート層８８上に設けられたｐオーミック電極３５１を、駆動サイリスタＢ１１のゲート端子又はゲートと表記することがある。なお、ｐゲート層８８を駆動サイリスタＢ１１のゲートと表記することがある。ｐオーミック電極３５１又はｐゲート層８８が第２のゲートの一例である。

上記の接続する部分を除いて、アイランド３０１、ｖゲート信号線６５、ｈゲート信号線５５及び点灯信号線５４のそれぞれの間は、絶縁層９６、９７、９８を介して絶縁されている。つまり、アイランド３０１の表面が、絶縁層９６で覆われている。そして、絶縁層９６上にｖゲート信号線６５が形成されている。絶縁層９６により、アイランド３０１を構成する積層半導体層とｖゲート信号線６５とが絶縁されている。次に、ｖゲート信号線６５上に絶縁層９７が設けられている。そして、絶縁層９７上にｈゲート信号線５５が設けられている。つまり、絶縁層９７により、ｖゲート信号線６５とｈゲート信号線５５とが絶縁されている。そして、ｈゲート信号線５５上に絶縁層９８が設けられている。絶縁層９８上に点灯信号線５４が設けられている。つまり絶縁層９８により、ｈゲート信号線５５と点灯信号線５４とが絶縁されている。このようにして、ｈゲート信号線５５とｖゲート信号線６５と点灯信号線５４とが互いに絶縁されている。他の、ｈゲート信号線５６〜５８、ｖゲート信号線６６〜６８も同様である。

図４は、上側の駆動サイリスタＵ１１／下側の駆動サイリスタＢ１１／レーザダイオードＬＤ１１を備えるアイランド３０１の拡大平面図である。ここでは、駆動サイリスタＵ１１／駆動サイリスタＢ１１／レーザダイオードＬＤ１１で説明するが、他の駆動サイリスタＢ／駆動サイリスタＵ／レーザダイオードＬＤも同様である。図４では、アイランド３０１に加え、ｈゲート信号線５５、ｖゲート信号線６５及び点灯信号線５４を示している。なお、点灯信号線５４は、下部の構造を見やすくするために、破線で示している。また、図４では、ｖゲート信号線６５が−ｈ方向につながっていないが、他の駆動サイリスタＢ／駆動サイリスタＵ／レーザダイオードＬＤでは、−ｈ方向につながっている場合がある。同様に、図４では、ｈゲート信号線５５が＋ｖ方向につながっているが、＋ｖ方向につながっていない場合がある（図２参照）。

図４に示すように、アイランド３０１は、表面の外形が円形であって、中央部が光を出射する円形の光出射口γとなっている。なお、アイランド３０１の表面の外形は、平面形状は、円形でなくてもよく、四角形状、四角形を超える多角形など他の形状であってもよい。光出射口γの平面形状も同様である。

そして、アイランド３０１は、周辺部の一部において、厚さ方向にｎカソード層９５が除去されて、ｐゲート層９４が露出している。露出したｐゲート層９４上にｐ型の半導体層に対してオーミック接触しやすいｐオーミック電極３５２が設けられている。そして、ｐオーミック電極３５２にｈゲート信号線５５が接続されている。
同様に、アイランド３０１は、周辺部の他の一部において、厚さ方向にｎカソード層９５、ｐゲート層９４、ｎゲート層９３、電圧低減層９２、ｐアノード層９１、トンネル接合層９０、ｎカソード層８９が除去されて、ｐゲート層８８が露出している。露出したｐゲート層８８上にｐ型の半導体層に対してオーミック接触しやすいｐオーミック電極３５１が設けられている。そして、ｐオーミック電極３５１にｖゲート信号線６５が接続されている。

さらに、アイランド３０１において、残されたｎカソード層９５で構成されるｎ領域３１１において、ｎカソード層９５上にＵ字状にｎ型の半導体層に対してオーミック接触しやすいｎオーミック電極３３１が設けられている。そして、ｎオーミック電極３３１に点灯信号線５４が接続されている。
なお、ｐオーミック電極３５１、３５２及びｎオーミック電極３３１は、光出射口γを取り囲むように構成されている。そして、光の出射が妨げられないように、ｈゲート信号線５５、ｖゲート信号線６５及び点灯信号線５４は、光出射口γを覆わないに設けられている。

前述したように、アイランド３０１、ｈゲート信号線５５、ｖゲート信号線６５及び点灯信号線５４は、絶縁層９６、９７、９８により互いに短絡することがないように構成されている。なお、絶縁層９６、９７、９８に設けられたスルーホールは、便宜的に円で示しているが、他の形状であってもよい。

なお、図３（ａ）、（ｂ）において示したように、レーザダイオードＬＤが出射する光は、駆動サイリスタＢ及び駆動サイリスタＵを透過して出射される。その他の実施例として、レーザダイオードＬＤが出射する光が通過する位置（光出射口γ）に繋がる駆動サイリスタＢ、Ｕの一部又はすべてを除去してもよい。このようにして、駆動サイリスタＢ、Ｕによる光吸収を低減もしくは無くしてもよい。または、レーザダイオードＬＤが出射する光の方向を、基板８０側（裏面出射）としてもよい。

図５は、ｈ方向転送部１０２の転送サイリスタＴｈ１、結合ダイオードＤｈ１及び接続ダイオードＤａ１を含むアイランド３０２と、ｖ方向転送部１０３の転送サイリスタＴｖ１、結合ダイオードＤｖ１及び接続ダイオードＤｂ１を含むアイランド３０５と、設定サイリスタＳ１及び接続抵抗Ｒｃ１を含むアイランド３０６の断面図である。図５（ａ）は、図２のＶＡ−ＶＡ線でのアイランド３０２の断面図、図５（ｂ）は、図２のＶＢ−ＶＢ線でのアイランド３０５及びアイランド３０６の断面図である。

まず、図５（ａ）に示すアイランド３０２を説明する。
アイランド３０２は、ｖ方向に結合ダイオードＤｈ１、転送サイリスタＴｈ１及び接続ダイオードＤａ１を備える。
そして、アイランド３０２は、アイランド３０１におけるレーザダイオードＬＤ１１を構成するｐアノード層８１、発光層８２、ｎカソード層８３と、駆動サイリスタＢ１１を構成するｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９と、ｎカソード層８３とｐアノード層８５との間に設けられたトンネル接合層８４とを備える。つまり、アイランド３０２は、アイランド３０１が備えた駆動サイリスタＵを構成するｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４、ｎカソード層９５、及び、ｎカソード層８９とｐアノード層９１との間に設けられたトンネル接合層９０を備えない。
つまり、半導体層積層体において、トンネル接合層９０、ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４及びｎカソード層９５が除去されている。
そして、アイランド３０２の周囲には、基板８０が露出している。

転送サイリスタＴｈ１は、ｎカソード層８９、ｐゲート層８８、ｎゲート層８７、電圧低減層８６及びｐアノード層８５により構成されている。つまり、ｎカソード層８９がカソード、ｐゲート層８８がゲート、ｐアノード層８５がアノードとなっている。そして、ｎカソード層８９で構成されたｎ領域３１３上に設けられたｎオーミック電極３３３がカソード端子となって、転送信号線５２に接続されている。ｎカソード層８９を除去して露出させたｐゲート層８８上に設けられたｐオーミック電極３５３（図２参照）がゲート端子となって、アイランド３０３に設けられた抵抗Ｒｈ１の一方の端子（図２に示す符号なしのｐオーミック電極）に接続されるとともに、スタートダイオードＤｈｓのアノード端子であるｐオーミック電極３５４に接続されている。

さらに、アイランド３０２の一部は、厚さ方向にｎカソード層８９、ｐゲート層８８、ｎゲート層８７及び電圧低減層８６が除去されて、ｐアノード層８５を露出させている。露出させたｐアノード層８５と露出させた基板８０とが、ｐオーミック電極７１により接続されている。つまり、転送サイリスタＴｈ１のアノードであるｐアノード層８５には、基準電位Ｖｓｕｂが印加される。そして、レーザダイオードＬＤを構成するｐアノード層８１、発光層８２及びｎカソード層８３は、ｐオーミック電極７１により短絡されて、発光することがない。
なお、カソード端子となるｎオーミック電極３３３、ゲート端子となるｐオーミック電極３５３が設けられない場合がある。よって、転送サイリスタＴｈにおいて、ｎカソード層８９をカソード、ｐゲート層８８をゲート、ｐアノード層８５をアノードと表記することがある。後述する転送サイリスタＴｖ及び設定サイリスタＳにおいても同様である。

図５（ａ）においては、ｐオーミック電極７１を結合ダイオードＤｈ１に隣接した部分に記載した。しかし、図２に示すように、アイランド３０２、３０３、これらと同様のアイランド及びアイランド３０４において、厚さ方向にｎカソード層８９、ｐゲート層８８、ｎゲート層８７及び電圧低減層８６をメサエッチングしてアイランド間を素子分離し、ｐアノード層８５、トンネル接合層８４、ｎカソード層８３、発光層８２及びｐアノード層８１を残してもよい。この場合には、図２に示したように、基板８０とｐアノード層８５とを接続するｐオーミック電極７１が共通に設けられる。つまり、ｐオーミック電極７１を設ける領域が小さくなる。

結合ダイオードＤｈ１は、ｎカソード層８９とｐゲート層８８とにより構成されている。つまり、結合ダイオードＤｈ１は、ｎカソード層８９で構成されたｎ領域３１４上に設けられたｎオーミック電極３３４がカソード端子となって、配線６０に接続されている。配線６０は、アイランド３０２と同様な隣接するアイランドにおける転送サイリスタＴｈ２のゲート端子（アイランド３０２のｐオーミック電極３５３と同様なゲート端子）に接続されている（図２参照）。

一方、結合ダイオードＤｈ１は、ｐゲート層８８上に設けられたｐオーミック電極３５３がアノード端子となって、アイランド３０３に設けられた抵抗Ｒｈ１の一方の端子（図２に示す符号なしのｐオーミック電極）に接続される。なお、結合ダイオードＤｈ１のアノードとなるｐゲート層８８は、転送サイリスタＴｈ１のｐゲート層８８と共通である。つまり、ｐゲート層８８を介して、結合ダイオードＤｈ１のアノードと、転送サイリスタＴｈ１のゲートとが、接続されている。
なお、カソード端子となるｎオーミック電極３３４及びアノード端子となるｐオーミック電極３５３が設けられない場合がある。よって、結合ダイオードＤｈにおいて、ｎカソード層８９をカソード、ｐゲート層８８をアノードと表記することがある。後述する結合ダイオードＤｖ及び接続ダイオードＤａ、Ｄｂにおいても同様である。

接続ダイオードＤａ１は、結合ダイオードＤｈ１と同様にｎカソード層８９とｐゲート層８８とにより構成されている。つまり、接続ダイオードＤａ１は、ｎカソード層８９で構成されたｎ領域３１２上に設けられたｎオーミック電極３３２がアノード端子となって、配線５５に接続されている。一方、接続ダイオードＤａ１のアノードとなるｐゲート層８８は、転送サイリスタＴｈ１のｐゲート層８８と共通であって、ｐゲート層８８を介して、接続ダイオードＤａ１のアノードと、転送サイリスタＴｈ１のゲートとに接続されている。配線５５は、アイランド３０１に設けられた駆動サイリスタＵ１１のゲートに接続されている（図３（ａ）参照）。

なお、図示していないが、抵抗Ｒｈ１が設けられるアイランド３０３では、ｎカソード層８９を除去して露出させたｐゲート層８８上に設けた一組のｐオーミック電極（符号なし）の間のｐゲート層８８を抵抗に用いる。そして、一方のｐオーミック電極がアイランド３０２に設けられた転送サイリスタＴｈ１のゲートであるｐオーミック電極３５３に接続されている。他方のｐオーミック電極が電源線５１に接続されている。

同様に、図示していないが、スタートダイオードＤｈｓが設けられるアイランド３０４でも同様である。つまり、ｎカソード層８９で構成されるｎ領域３１５上に設けられたｎオーミック電極３３５が転送信号線５３に接続されている。ｎカソード層８９を除去して露出させたｐゲート層８８上に設けたｐオーミック電極３５４が配線５９に接続されている。配線５９は、アイランド３０２に設けられた転送サイリスタＴｈ１のゲートであるｐオーミック電極３５３に接続されている。

次に、図５（ｂ）に示すアイランド３０５、３０６を説明する。
アイランド３０５は、ｈ方向に接続ダイオードＤｂ１、転送サイリスタＴｖ１及び結合ダイオードＤｖ１を備える。アイランド３０５の構成は、アイランド３０２と同様であるので詳細な説明を省略する。なお、抵抗Ｒｖ１が設けられるアイランド３０７及びスタートダイオードＤｖｓが設けられるアイランド３０８も同様であるので説明を省略する。

アイランド３０６は、ｈ方向に接続抵抗Ｒｃ１及び設定サイリスタＳ１を備える。設定サイリスタＳ１は、転送サイリスタＴｈ１と同様に、ｎカソード層８９、ｐゲート層８８、ｎゲート層８７、電圧低減層８６及びｐアノード層８５により構成されている。つまり、ｎカソード層８９がカソード、ｐゲート層８８がゲート、ｐアノード層８５がアノードとなっている。そして、ｎカソード層８９で構成されたｎ領域３１９上に設けられたｎオーミック電極３３９がカソード端子となって、設定信号線６４に接続されている。ｎカソード層８９を除去して露出させたｐゲート層８８上に設けられたｐオーミック電極３５６がゲート端子となって、配線６９に接続されている。そして、配線６９は、アイランド３０５の接続ダイオードＤｂ１のｎカソード層８９で構成されたｎ領域３１６上に設けられたカソード端子であるｎオーミック電極３３６に接続されている。つまり、接続ダイオードＤｂ１のカソードと設定サイリスタＳ１のゲートとが配線６９により接続されている。

また、アイランド３０６において、ｎカソード層８９を除去して露出させたｐゲート層８８上に設けられたｐオーミック電極３５７がｖゲート信号線６５に接続されている。つまり、アイランド３０６において、設定サイリスタＳ１の部分からｐオーミック電極３５７までのｐゲート層８８が抵抗として機能して、接続抵抗Ｒｃ１を構成する。

なお、アイランド３０５の一部は、厚さ方向にｎカソード層８９、ｐゲート層８８、ｎゲート層８７及び電圧低減層８６が除去されて、ｐアノード層８５を露出させている。そして、露出させたｐアノード層８５と露出させた基板８０とが、ｐオーミック電極７２により接続されている。なお、アイランド３０５とアイランド３０６とは、厚さ方向にｎカソード層８９、ｐゲート層８８、ｎゲート層８７及び電圧低減層８６が除去されることで、素子分離されている。つまり、ｐアノード層８５は、アイランド３０５とアイランド３０６とで共通である。よって、アイランド３０５、３０６のｐアノード層８５は、基準電位Ｖｓｕｂが供給される。そして、レーザダイオードＬＤを構成するｐアノード層８１、発光層８２、ｎカソード層８３は、ｐオーミック電極７２により短絡されて、発光することがない。
なお、他のアイランドも同様である。

なお、図２に示すように、アイランド３０５、３０６、３０７、これらと同様のアイランドイ及びアイランド３０８において、厚さ方向にｎカソード層８９、ｐゲート層８８、ｎゲート層８７及び電圧低減層８６を除去してアイランド間を素子分離し、ｐアノード層８５、トンネル接合層８４、ｎカソード層８３、発光層８２及びｐアノード層８１を残してもよい。この場合には、図２に示しているように、基板８０とｐアノード層８５とを接続するｐオーミック電極７２を共通に設ければよい。なお、ｐオーミック電極７１とｐオーミック電極７２とを共通に設けるように、構成してもよい。

以上のように、複数の半導体層を積層した半導体層積層体をメサエッチングにより分離し、一部の層を除去することなどにより、図１に等価回路を示した発光部１００が構成される。

＜サイリスタ＞
次に、サイリスタ（転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ及び駆動サイリスタＵ、Ｂ）の基本的な動作を説明する。図５（ａ）に示したように、アイランド３０２における転送サイリスタＴｈ１のｐアノード層８５は、基板８０に接続されて基準電位Ｖｓｕｂに設定されている。よって、以下では、転送サイリスタＴｈ１をサイリスタの一例として説明する。

図６は、サイリスタの動作を説明する図である。図６（ａ）は、電圧低減層８６を備えない場合、図６（ｂ）は、電圧低減層８６を備える場合、図６（ｃ）は、サイリスタ特性である。なお、図６（ｃ）では、電圧を絶対値で示している。また、図６（ｃ）において、電圧低減層８６を備えないサイリスタの特性は、「電圧低減層なし」であり、電圧低減層８６を備えるサイリスタの特性は、「電圧低減層あり」である。
図５（ａ）に示すように、転送サイリスタＴｈ１は、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９が積層されて構成されている。そして、ｐアノード層８５は、基準電位Ｖｓｕｂが供給されている。

さて、図６（ａ）に示す電圧低減層８６を備えないサイリスタは、ｐアノード層８５、ｎゲート層８７、ｐゲート層８８及びｎカソード層８９が積層されて構成されている。なお、ｎ領域３１３を除いて、ｎカソード層８９が除去され、ｐゲート層８８が露出している。そして、ｎカソード層８９のｎ領域３１３上にｎオーミック電極３３３がカソード端子として設けられ、ｐゲート層８８上にｐオーミック電極３５３がゲート電極として設けられている。
一方、図６（ｂ）に示す電圧低減層８６を備えるサイリスタでは、ｐアノード層８５とｎゲート層８７との間に電圧低減層８６を備える。

サイリスタは、前述したように、アノード、カソード、ゲートの３端子を有する半導体素子であって、例えば、ＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐアノード層８５、ｐゲート層８８など）、ｎ型の半導体層（ｎゲート層８７、ｎカソード層８９など）を積層して構成されている。つまり、サイリスタは、ｐｎｐｎ構造を成している。ここでは、ｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。

まず、図６（ａ）に示す電圧低減層８６を備えないサイリスタの動作を説明する。
一例として、ｐアノード層８５の基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、制御部１１０におけるｈ方向電源電位生成部１７０が供給するｈ方向電源電位Ｖｇｋ１をローレベルの電位（以下では「Ｌ」と表記する。）として−３．３Ｖとして説明する。なお、「Ｈ（０Ｖ）」、「Ｌ（−３．３Ｖ）」と表記することがある。図１に示したように、ｈ方向電源電位Ｖｇｋ１が供給される電源線５１は、抵抗Ｒｈ１を介して、転送サイリスタＴｈ１のゲートに接続されている。

アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧（図６（ｃ）のＶｓ）より低い電位（絶対値が大きい負の電位）がカソードに印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。
オン状態になると、サイリスタのゲートは、アノードの電位に近い電位になる。ここでは、アノードは０Ｖであるので、ゲートは、０Ｖになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位（絶対値を保持電圧と表記する。）となる。ここでは、アノードは０Ｖであるので、オン状態のサイリスタのカソードは、−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる（図６（ｃ）のＶｈ′）。ここでは、保持電圧は、１．５Ｖであるとする。

オン状態のサイリスタは、カソードにオン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（保持電流）が供給されると、オン状態を維持する。
一方、オン状態のサイリスタは、カソードがオン状態を維持するために必要な電位（上記の−１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖ又は正の電位）になると、オフ状態に移行（ターンオフ）する。

次に、図６（ｂ）に示す電圧低減層８６を備える場合のサイリスタの動作について説明する。
サイリスタにおける立ち上がり電圧（図６（ｃ）におけるＶｒ）は、サイリスタを構成する半導体層積層体におけるもっとも小さいバンドギャップのエネルギ（バンドギャップエネルギ）によって決まる。なお、サイリスタにおける立ち上がり電圧Ｖｒとは、図６（ｃ）に示すように、サイリスタのオン状態における電流を、電圧軸に外挿した際の電圧である。

電圧低減層８６は、ｐアノード層８５、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９に比べ、バンドギャップエネルギが小さい層である。よって、電圧低減層８６を備えるサイリスタの立ち上がり電圧Ｖｒは、電圧低減層８６を備えない図６（ａ）に示すサイリスタの立ち上がり電圧Ｖｒ′に比べて低い。さらに、電圧低減層８６は、一例として、発光層８２のバンドギャップよりも小さいバンドギャップを有する層である。

ここでは、サイリスタ（転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ、駆動サイリスタＢ、Ｕ）は発光素子として利用されるものではなく、あくまでレーザダイオードＬＤなどの発光素子を駆動するために設けられている。よって、レーザダイオードＬＤなどの発光素子の発光波長とは無関係にバンドギャップが決められる。そこで、発光層８２のバンドギャップよりも小さいバンドギャップを有する電圧低減層８６を設けると、サイリスタの立ち上がり電圧をＶｒ′からＶｒに低減させられる（Ｖｒ′＞Ｖｒ）。ここでは、サイリスタの立ち上がり電圧Ｖｒ、Ｖｒ′で説明したが、サイリスタがオン状態を維持する電圧である保持電圧（図６（ｃ）におけるＶｈ、Ｖｈ′）も同様である。ここでは、保持電圧は、電圧低減層８６を備えない場合の１．５Ｖ（Ｖｈ′）から電圧低減層８６を備える場合には、０．８Ｖ（Ｖｈ）になるとする。

一方、サイリスタのしきい電圧（図６（ｃ）におけるＶｓ）は、逆バイアスになった半導体層の空乏層で決まる。よって、電圧低減層８６を設けても、サイリスタのしきい電圧に及ぼす影響が小さい。ここでは、しきい電圧は、電圧低減層８６を備えても備えなくとも同じであるとする。なお、しきい電圧は、スイッチング電圧と呼ばれることがある。

上記において説明したサイリスタの動作は、アノード及びカソードが共に「Ｈ」である状態において、カソードに電位が印加された場合の動作である。このとき、ゲートの電位に順方向電位Ｖｄが加えられた電位（絶対値）がカソードに加えられると、サイリスタがターンオンしてオン状態になる。そして、サイリスタのアノードとカソードと間が、保持電圧になる。電圧低減層８６を備える場合には、絶対値において０．８Ｖになる。

一方、カソードとゲートと間が順バイアス状態になって、電流が流れている場合には、アノードとカソードとの間に、保持電圧（絶対値）以上が印加されると、サイリスタはオフ状態からオン状態に移行する。つまり、サイリスタを構成する寄生バイポーラトランジスタ、この場合ｎｐｎバイポーラトランジスタのベース−エミッタ間が順バイアスになっているために、アノード−カソード間に保持電圧以上の電位が印加されると、サイリスタはオン状態に移行する。電圧低減層８６を備えるサイリスタでは、絶対値において０．８Ｖが印加されればオン状態に移行する。

図７は、半導体層積層体を構成する材料のバンドギャップエネルギを説明する図である。
ＧａＡｓの格子定数は、約５．６５Åである。ＡｌＡｓの格子定数は、約５．６６Åである。よって、この格子定数に近い材料は、ＧａＡｓ基板に対してエピタキシャル成長しうる。例えば、ＧａＡｓとＡｌＡｓとの化合物であるＡｌＧａＡｓやＧｅは、ＧａＡｓ基板に対してエピタキシャル成長しうる。
また、ＩｎＰの格子定数は、約５．８７Åである。この格子定数に近い材料は、ＩｎＰ基板に対してエピタキシャル成長しうる。
また、ＧａＮの格子定数は、成長面によって異なるが、ａ面が３．１９Å、ｃ面が５．１７Åである。この格子定数に近い材料はＧａＮ基板に対してエピタキシャル成長しうる。

そして、ＧａＡｓ、ＩｎＰ及びＧａＮに対して、サイリスタの立ち上がり電圧が小さくなる材料は、これら各材料のバンドギャップエネルギよりもバンドギャップエネルギが小さい材料である。一例として、図７に網点で示す範囲の材料である。つまり、網点で示す範囲の材料を、サイリスタを構成する層として用いると、サイリスタの立ち上がり電圧（図６（ｃ）に示すＶｒ）が、網点で示す領域の材料のバンドギャップエネルギになる。
例えば、ＧａＡｓのバンドギャップエネルギは、約１．４３ｅＶである。よって、電圧低減層８６を用いない場合のサイリスタの立ち上がり電圧（図６（ｃ）に示すＶｒ′）は、約１．４３Ｖとなる。しかし、網点で示す範囲の材料を、サイリスタを構成する層とするか、又は、含むことで、サイリスタの立ち上がり電圧（図６（ｃ）に示すＶｒ）は、０Ｖ超且つ１．４３Ｖ未満としうる（０Ｖ＜Ｖｒ＜１．４３Ｖ）。
これにより、サイリスタがオン状態にある時の、電力消費が低減される。

網点で示す範囲の材料としては、ＧａＡｓに対してバンドギャップエネルギが約０．６７ｅＶのＧｅがある。また、ＩｎＰに対してバンドギャップエネルギが約０．３６ｅＶのＩｎＡｓがある。また、ＧａＡｓ基板又はＩｎＰ基板に対して、ＧａＡｓとＩｎＰとの化合物、ＩｎＮとＩｎＳｂとの化合物、ＩｎＮとＩｎＡｓとの化合物などにおいて、バンドギャップエネルギが、小さい材料を用いうる。特に、ＧａＩｎＮＡｓをベースとした混合化合物が適している。これらに、Ａｌ、Ｇａ、Ａｓ、Ｐ、Ｓｂなどが含まれてもよい。また、ＧａＮに対してはＧａＮＰが電圧低減層８６となりうる。他にも、（１）メタモリフィック成長などによるＩｎＮ層、ＩｎＧａＮ層、ＧａＮＡｓ層、（２）ＩｎＮ、ＩｎＧａＮ、ＩｎＮＡｓ、ＩｎＮＳｂ、ＧａＮＡｓからなる量子ドット、（３）ＧａＮの格子定数（ａ面）の２倍に相当するＩｎＡｓＳｂ層などを電圧低減層８６として導入しうる。これらに、Ａｌ、Ｇａ、Ｎ、Ａｓ、Ｐ、Ｓｂなどが含まれてよい。

すなわち、電圧低減層８６は、サイリスタのスイッチング電圧Ｖｓを維持しつつ、立ち上がり電圧を低下させる。これにより、オン状態のサイリスタに印加される保持電圧が低減され、消費電力が低減される。また、サイリスタのしきい電圧（図６（ｃ）のＶｓ）はｐアノード層８５、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９の材料や不純物濃度等を調整することで任意の値に設定される。ただし、電圧低減層８６の挿入位置によってしきい電圧が変化することがある。

また、図６（ｂ）では、電圧低減層８６を一つ設けた例を示しているが、複数設けてもよい。例えば、ｐアノード層８５とｎゲート層８７との間、ｎゲート層８７とｐゲート層８８との間、及び、ｐゲート層８８とｎカソード層８９との間にそれぞれ電圧低減層８６を設けた場合や、ｎゲート層８７内に一つ、ｐゲート層８８内にもう一つ設けてもよい。その他にも、ｐアノード層８５、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９の内から２、３層を選択し、それぞれの層内に設けてもよい。これらの電圧低減層の導電型は、電圧低減層を設けたアノード層、カソード層、ゲート層と合わせてもよいし、ｉ型であってもよい。

電圧低減層８６として用いられる材料は、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。よって、電圧低減層８６内部に欠陥が発生しやすく、その上に成長する例えばＧａＡｓなどの半導体内に欠陥が伸びていく。
前述したように、レーザダイオードＬＤなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ（転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ、駆動サイリスタＢ、Ｕ）は、ターンオンして、レーザダイオードＬＤに電流が供給できればよい。よって、電圧低減層８６を含むサイリスタを発光層として用いるのではなく、電圧低減のために用いるのであれば、サイリスタを構成する半導体層に欠陥が含まれてもよい。

そこで、基板８０上に、レーザダイオードＬＤ及びレーザダイオードＬＤと同様の構造を設け、その上に、電圧低減層８６を含む転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ及び駆動サイリスタＢ、Ｕを設けるようにすればよい。これにより、レーザダイオードＬＤにおける欠陥の発生を抑制し、発光特性が欠陥の影響を受けにくいようになる。また、転送サイリスタＴｈ、Ｔｖ、設定サイリスタＳ及び駆動サイリスタＢ、Ｕをモノリシックに積層しうる。

＜レーザダイオードＬＤと駆動サイリスタＢ、Ｕとの積層構造＞
次に、図３（ａ）、（ｂ）に示した、駆動サイリスタＵ／駆動サイリスタＢ／レーザダイオードＬＤの構造を説明する。図３（ａ）に示したように、レーザダイオードＬＤと駆動サイリスタＢとは、トンネル接合層８４を介して積層されて、直列接続されている。また、駆動サイリスタＢと駆動サイリスタＵとは、トンネル接合層９０を介して積層されて、直列接続されている。

レーザダイオードＬＤと駆動サイリスタＢとの間のトンネル接合層８４により、トンネル接合層８４、９０について説明する。
図８は、レーザダイオードＬＤと下側の駆動サイリスタＢとの積層構造をさらに説明する図である。図８（ａ）は、レーザダイオードＬＤと駆動サイリスタＢとの積層構造における模式的なエネルギーバンド図、図８（ｂ）は、トンネル接合層８４の逆バイアス状態におけるエネルギーバンド図、図８（ｃ）は、トンネル接合層８４の電流電圧特性を示す。なお、電圧低減層８６の記載を省略する。

図８（ａ）のエネルギーバンド図に示すように、トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層８４ｂとの接合である。レーザダイオードＬＤと駆動サイリスタＢとのそれぞれが順バイアスになるように電圧を印加すると、トンネル接合層８４を構成するｎ^＋＋層８４ａとｐ^＋＋層８４ｂとの間が逆バイアスになる。

しかし、トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層８４ｂとの接合であるため、空乏領域の幅が狭く、順バイアスされると、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）からｐ^＋＋層８４ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる（図８（ｃ）の順バイアス側（＋Ｖ）参照）。

一方、図８（ｂ）に示すように、トンネル接合層８４は、逆バイアス（−Ｖ）されると、ｐ^＋＋層８４ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ^＋＋層８４ｂの価電子帯（バレンスバンド）から、ｎ^＋＋層８４ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（−Ｖ）が大きくなるほど、電子がトンネルしやすくなる。すなわち、図８（ｃ）の逆バイアス側（−Ｖ）に示すように、トンネル接合層８４（トンネル接合）は、逆バイアスが大きいほど、電流が流れやすい。

よって、図８（ａ）に示すように、駆動サイリスタＢがターンオンすると、トンネル接合層８４が逆バイアスであっても、レーザダイオードＬＤと駆動サイリスタＢとの間で電流が流れる。トンネル接合層９０も同様であって、レーザダイオードＬＤに電流が流れるためには、駆動サイリスタＵもターンオンすることが必要である。以下では、トンネル接合層８４、９０において、電位降下がないとして説明する。

なお、トンネル接合層８４の代わりに、金属的な導電性を有し、ＩＩＩ−Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ−Ｖ族化合物層を用いてもよい。金属的導電性ＩＩＩ−Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１〜約０．８の範囲において、バンドギャップエネルギが負になる。また、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２〜約０．７５の範囲において、バンドギャップエネルギが負になる。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることをいう。

そして、ＧａＡｓ、ＩｎＰなどのＩＩＩ−Ｖ族化合物（半導体）の格子定数は、５．６Å〜５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ−Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å〜５．９Åに近い値になりうる。
また、ＩＩＩ−Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数の約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数は、ＧａＡｓなど５．６Å〜５．９Åに近い値になりうる。

すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層をエピタキシャル成長によりモノリシックに積層させうる。

よって、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を介して、レーザダイオードＬＤと駆動サイリスタＢとを直列接続されるように積層すれば、レーザダイオードＬＤのｎカソード層８３と駆動サイリスタＢのｐアノード層８５とが逆バイアスになることが抑制される。

（半導体層積層体の構成）
半導体層積層体は、前述したように、基板８０上に、ｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９、トンネル接合層９０、ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４及びｎカソード層９５が積層されて構成されている。

上述したように、基板８０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）のＧａＡｓでもよい。また、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ−Ｖ族、ＩＩ−ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどでもよい。基板を変更した場合、基板上にモノリシックに積層される材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、基板８０が電気絶縁性である場合には、基準電位Ｖｓｕｂを供給する配線を別途設けることが必要となる。また、基板８０を除く半導体層積層体を他の支持基板に張り付け、他の支持基板上に半導体層積層体を設ける場合は、支持基板と格子定数が整合している必要はない。

ｐアノード層８１は、下側ｐ層、電流狭窄層、上側ｐ層を順に積層して構成されている。下側ｐ層、上側ｐ層は、例えば不純物濃度５×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。
電流狭窄層は、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ_２Ｏ_３が形成されることにより、電気抵抗が高くなって、電流阻止領域βが形成されるものであればよい。なお、ＧａＡｓ、ＡｌＧａＡｓなどの半導体層に水素イオン（Ｈ^＋）を打ち込むことで、電流阻止領域βを形成してもよい（Ｈ^＋イオン打ち込み）。

発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ^＋＋層８４ｂとの接合（図８（ａ）参照。）で構成されている。ｎ^＋＋層８４ａ及びｐ^＋＋層８４ｂは、例えば不純物濃度１×１０^２０／ｃｍ^３と高濃度である。なお、通常の接合の不純物濃度は、１０^１７／ｃｍ^３台〜１０^１８／ｃｍ^３台である。ｎ^＋＋層８４ａとｐ^＋＋層８４ｂとの組み合わせ（以下では、ｎ^＋＋層８４ａ／ｐ^＋＋層８４ｂで表記する。）は、例えばｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＧａＩｎＰ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＧａＡｓ／ｐ^＋＋ＧａＡｓ、ｎ^＋＋ＡｌＧａＡｓ／ｐ^＋＋ＡｌＧａＡｓ、ｎ^＋＋ＩｎＧａＡｓ／ｐ^＋＋ＩｎＧａＡｓ、ｎ^＋＋ＧａＩｎＡｓＰ／ｐ^＋＋ＧａＩｎＡｓＰ、ｎ^＋＋ＧａＡｓＳｂ／ｐ^＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。

ｐアノード層８５は、例えば不純物濃度１×１０^１８／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。
電圧低減層８６については、前述した。
ｎゲート層８７は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｐゲート層８８は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎカソード層８９は、例えば不純物濃度１×１０^１８／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。

トンネル接合層９０は、トンネル接合層８４と同様であってよい。
ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４、ｎカソード層９５は、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９と同様であってよい。

これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層され、半導体層積層体が形成される。

なお、上記のＡｌＧａＡｓ系の材料の代わりに、ＧａＩｎＰなどで構成してもよい。また、ＧａＮ基板、ＩｎＰ系基板を用いて構成してもよい。また、ｐアノード層８１、発光層８２、ｎカソード層８３で構成されるレーザダイオードＬＤと、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９で構成される駆動サイリスタＢと、ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４、ｎカソード層９５で構成される駆動サイリスタＵとのそれぞれは、格子定数が異なる材料で作成されていてもよい。メタモルフィック成長や、レーザダイオードＬＤと駆動サイリスタＢ、Ｕとを別々に成長させてお互いを張り付けることで実現してもよい。その際、トンネル接合層８４、９０は接するどちらかの層の格子定数に略整合していればよい。
例えば、ＧａＮ基板上において、ｐアノード層８１、発光層８２、ｎカソード層８３で構成されるレーザダイオードＬＤをＧａＮ基板と略同じ格子定数の材料を用いて成長し、その後、レーザダイオードＬＤ上に、メタモルフィック成長にて、格子定数をＩｎＮに近づけるための層（メタモルフィック層）を形成する。そして、トンネル接合層８４と、ｐアノード層８５、電圧低減層８６、ｎゲート層８７、ｐゲート層８８、ｎカソード層８９で構成される駆動サイリスタＢと、トンネル接合層９０と、ｐアノード層９１、電圧低減層９２、ｎゲート層９３、ｐゲート層９４、ｎカソード層９５で構成される駆動サイリスタＵとを、ＩｎＮの格子定数に近づけた材料（エネルギーバンドギャップがＧａＮよりも小さい材料）を用いてメタモルフィック層上に成長する。これにより、例えば、トンネル接合の品質や性能が改善し、またサイリスタのオン時の駆動電圧（保持電圧）が低減される。

発光部１００は、公知のフォトリソグラフィ、エッチングなどの技術によって製造しうるので、製造方法については説明を省略する。

（発光装置１０の動作）
図９は、発光装置１０において、レーザダイオードＬＤの点灯／非点灯を制御する例を示す図である。ここでは、図１、図２などで説明したレーザダイオードＬＤが４×４で配列された場合を一例として説明する。図９において、点灯（発光）させるレーザダイオードＬＤを「〇」、非点灯（消灯）させるレーザダイオードＬＤを「×」で示している。なお、点灯させるレーザダイオードＬＤを点灯対象のレーザダイオードＬＤと表記する。ここでは、レーザダイオードＬＤ１１、ＬＤ１２、ＬＤ１４、ＬＤ２１、ＬＤ２３、ＬＤ３２、ＬＤ３４、ＬＤ４１、ＬＤ４２、ＬＤ４４を点灯（発光）させ、レーザダイオードＬＤ１３、ＬＤ２２、ＬＤ２４、ＬＤ３１、ＬＤ３３、ＬＤ４３を非点灯（消灯）させるとする。

つまり、発光装置１０を見た場合、図９の「〇」部分が点灯（発光）した状態が見られることになる。なお、図９で見られる状態は、図１をそのまま見た状態に対応する。図２に対しては、９０°回転させた状態に対応する。

（タイミングチャート）
図１０は、発光装置１０を駆動するためのタイミングチャートである。発光装置１０は、４×４のレーザダイオードＬＤを備え、図９で示した点灯／非点灯の状態に制御される。図１０において、アルファベット順（ａ、ｂ、ｃ、…）に時間が経過するとする。なお、電位に変化が発生するタイミングについては、適時符号を付して説明する。
図１０に示すタイミングチャートには、レーザダイオードＬＤを点灯又は非点灯に設定する設定期間Ｐ（１）〜Ｐ（４）と、点灯に設定された点灯対象のレーザダイオードＬＤを並列に点灯状態に維持する点灯維持期間Ｐｃとが設けられている。

時刻ａから時刻ｆまでは、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、Ｌ４１に対する設定期間Ｐ（１）、時刻ｆから時刻ｋまでは、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、Ｌ４２に対する設定期間Ｐ（２）、時刻ｋから時刻ｐまでは、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３対する設定期間Ｐ（３）、時刻ｐから時刻ｕまでは、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、Ｌ４４対する設定期間Ｐ（４）である。そして、時刻ｕから時刻ｖまでは、点灯に設定された点灯対象のレーザダイオードＬＤを並列に点灯状態に維持する点灯維持期間Ｐｃである。つまり、設定期間Ｐ（１）〜Ｐ（４）において、点灯対象のレーザダイオードＬＤの点灯が完了した時点において、点灯対象のレーザダイオードＬＤを並列に点灯状態に維持する点灯維持期間Ｐｃが開始する。
ここでは、設定期間Ｐ（１）を第１の期間の一例とすると、設定期間Ｐ（２）〜Ｐ（４）のいずれが第２の期間の一例である。また、点灯維持期間Ｐｃが第３の期間の一例である。図１０では、設定期間Ｐ（１）が、点灯維持期間Ｐｃより、長く表記されているが、点灯維持期間Ｐｃが設定期間Ｐ（１）より、長く設定されるのがよい。第１の期間の一例である設定期間Ｐ（１）が第３の期間の一例である点灯維持期間Ｐｃより長い場合に比べ、複数のレーザダイオードＬＤ間において発光順に依存する発光量の差が低減する。

図１を参照しつつ、図１０のフローチャートを説明する。
ここで、基準電位Ｖｓｕｂは「Ｈ（０Ｖ）」、ｈ方向電源電位Ｖｇｋ１、ｖ方向電源電位Ｖｇｋ２は「Ｌ（−３．３Ｖ）」とする。
時刻ａにおいて、図１に示す制御部１１０に電源が供給される。すると、基準電位Ｖｓｕｂが「Ｈ（０Ｖ）」、ｈ方向電源電位Ｖｇｋ１、ｖ方向電源電位Ｖｇｋ２が「Ｌ（−３．３Ｖ）」に設定される。
次に、各信号（転送信号φｈ１、φｈ２、φｖ１、φｖ２、設定信号φｓ及び点灯信号Ｖｏｎ）の波形を説明する。

まず、転送信号φｈ１、φｈ２を説明する。転送信号φｈ１、φｈ２は、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」との電位を有する信号である。
転送信号φｈ１は、時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間の時刻ａ１において「Ｌ（−３．３Ｖ）」に移行する。そして、時刻ｆと時刻ｇとの間の時刻ｆ２において、「Ｈ（０Ｖ）」に戻る。さらに、時刻ｋと時刻ｌとの間の時刻ｋ１において、再び「Ｌ（−３．３Ｖ）」に移行する。転送信号φｈ１は、時刻ａから時刻ｋまでの設定期間Ｐ（１）、Ｐ（２）の波形を、時刻ｋから時刻ｕまでにおいて繰り返す信号である。

一方、転送信号φｈ２は、時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ｆと時刻ｇとの間の時刻ｆ１において「Ｌ（−３．３Ｖ）」に移行する。なお、時刻ｆ１は、前述の時刻ｆ２より前の時刻である。そして、時刻ｋと時刻ｌとの間の時刻ｋ２において、「Ｈ（０Ｖ）」に戻る。なお、時刻ｋ２は、前述の時刻ｋ１より後の時刻である。さらに、時刻ｐと時刻ｑとの間の時刻ｐ１において、「Ｌ（−３．３Ｖ）」に移行し、時刻ｕと時刻ｖとの間の時刻ｕ１において、「Ｈ（０Ｖ）」に移行する。転送信号φｈ２は、基本的には、時刻ｋから時刻ｕまでの設定期間Ｐ（３）、Ｐ（４）の波形を繰り返す信号である。ただし、時刻ａから時刻ｋまでは動作を開始する期間であるため、転送信号φｈ２は、時刻ｋから時刻ｕまでの波形と異なっている。

以上説明したように、時刻ａから時刻ａ１を除く設定期間Ｐ（１）〜Ｐ（４）において、転送信号φｈ１と転送信号φｈ２とは、時刻ｆ１から時刻ｆ２までのように、「Ｌ（−３．３Ｖ）」となる期間が重なるようにして、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」とを繰り返す信号である。

次に、転送信号φｖ１、φｖ２を説明する。転送信号φｖ１、φｖ２は、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」との電位を有する信号である。ここでは、設定期間Ｐ（１）において、転送信号φｖ１、φｖ２を説明する。
転送信号φｖ１は、時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ａと時刻ｂとの間の時刻ａ２において「Ｌ（−３．３Ｖ）」に移行する。なお、時刻ａ２は、前述した時刻ａ１より後の時刻である。そして、時刻ｂと時刻ｃとの間の時刻ｂ３において、「Ｈ（０Ｖ）」に移行する。さらに、時刻ｃと時刻ｄとの間の時刻ｃ２において、「Ｌ（−３．３Ｖ）」に移行する。そして、時刻ｄと時刻ｅとの間の時刻ｄ２で「Ｈ（０Ｖ）」に移行する。さらに、時刻ｆでは、「Ｈ（０Ｖ）」が維持される。
転送信号φｖ１は、時刻ａから時刻ｆまでの設定期間Ｐ（１）の波形を、設定期間Ｐ（２）〜Ｐ（４）において繰り返す信号である。

転送信号φｖ２は、時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ｂと時刻ｃとの間の時刻ｂ２において「Ｌ（−３．３Ｖ）」に移行する。なお、時刻ｂ２は、前述の時刻ｂ３より前の時刻である。そして、時刻ｃと時刻ｄとの間の時刻ｃ３において、「Ｈ（０Ｖ）」に移行する。なお、時刻ｃ３は、時刻ｃ２より後の時刻である。さらに、時刻ｄと時刻ｅとの間の時刻ｄ１において、「Ｌ（−３．３Ｖ）」に移行する。なお、時刻ｄ１は前述の時刻ｄ２より前の時刻である。そして、時刻ｅと時刻ｆとの間の時刻ｅ２において、「Ｈ」（０Ｖ）に移行する。そして、時刻ｆで「Ｈ（０Ｖ）」を維持する。
転送信号φｖ１は、時刻ａから時刻ｆまでの設定期間Ｐ（１）の波形を、設定期間Ｐ（２）〜Ｐ（４）において繰り返す信号である。

以上説明したように、転送信号φｖ１と転送信号φｖ２とは、時刻ｂから時刻ｆまでの期間においては、時刻ｂ２から時刻ｂ３までのように、「Ｌ（−３．３Ｖ）」となる期間が重なるようにして、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」とを繰り返す信号である。なお、時刻ａから時刻ａ２までは、動作を開始する期間であるため、時刻ａでは、転送信号φｖ１と転送信号φｖ２とは、共に「Ｈ（０Ｖ）」となっている。

次に、設定信号φｓを説明する。設定信号φｓは、「Ｈ（０Ｖ）」と「Ｌ′（−３Ｖ）」との電位を有する信号である。ここでは、設定期間Ｐ（１）において、設定信号φｓを説明する。
設定信号φｓは、時刻ａにおいて「Ｈ（０Ｖ）」であって、時刻ｂにおいて「Ｌ′（−３Ｖ）」に移行する。そして、時刻ｂと時刻ｃとの間の時刻ｂ１において、「Ｈ（０Ｖ）」に移行する。なお、時刻ｂ１は、前述の時刻ｂ２より前の時刻である。

ここでは、図９に示すように、レーザダイオードＬＤ１１を点灯させるとしている。よって、時刻ｂにおいて、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させている。つまり、設定信号φｓは、レーザダイオードＬＤを点灯させる場合に、「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させる。そして、時刻ｂと時刻ｃとの間の時刻ｂ１において、「Ｈ」（０Ｖ）に移行させている。なお、時刻ｂ１は、前述の時刻ｂ２より前の時刻である。
また、図９に示すように、レーザダイオードＬＤ２１を点灯させるとしているので、時刻ｃにおいて、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させる。そして、時刻ｃと時刻ｄとの間の時刻ｃ１において、「Ｈ（０Ｖ）」に移行させている。なお、時刻ｃ１は、前述の時刻ｃ２より前の時刻である。
そして、レーザダイオードＬＤ３１を消灯のままとしているので、時刻ｄと時刻ｅの間においては、設定信号φｓを「Ｈ（０Ｖ）」に維持している。

以上説明したように、設定信号φｓは、レーザダイオードＬＤを点灯又は非点灯に設定する信号であって、予め定められた期間において、「Ｌ′（−３Ｖ）」に移行することにより、点灯対象のレーザダイオードＬＤを点灯させ、「Ｈ（０Ｖ）」を維持することにより、レーザダイオードＬＤを非点灯にしている。

設定期間Ｐ（１）の時刻ｂから時刻ｃまでは、レーザダイオードＬＤ１１を点灯又は非点灯に設定する期間、時刻ｃから時刻ｄまでは、レーザダイオードＬＤ２１を点灯又は非点灯に設定する期間、時刻ｄから時刻ｅまでは、レーザダイオードＬＤ３１を点灯又は非点灯に設定する期間、時刻ｅから時刻ｆまでは、レーザダイオードＬＤ４１を点灯又は非点灯に設定する期間に該当する。なお、時刻ａから時刻ｂまでは、動作が開始する期間である。
設定期間Ｐ（２）は、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２を点灯又は非点灯に設定する期間、設定期間Ｐ（３）は、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３を点灯又は非点灯に設定する期間、設定期間Ｐ（４）は、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４を点灯又は非点灯に設定する期間である。

次に、点灯信号Ｖｏｎを説明する。点灯信号Ｖｏｎは、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」との電位を有する信号である。点灯信号Ｖｏｎは、時刻ａにおいて、「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行する。そして、時刻ｖにおいて、「Ｈ（０Ｖ）」に移行する。

ここでは、設定期間Ｐ（１）において、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１を順次点灯又は非点灯に設定する。設定期間Ｐ（１）に続く設定期間Ｐ（２）において、レーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２を順次点灯又は非点灯に設定する。設定期間Ｐ（２）に続く設定期間Ｐ（３）において、レーザダイオードＬＤ１３、ＬＤ２３、ＬＤ３３、ＬＤ４３を順次点灯又は非点灯に設定する。設定期間Ｐ（３）に続く設定期間Ｐ（４）において、レーザダイオードＬＤ１４、ＬＤ２４、ＬＤ３４、ＬＤ４４を順次点灯又は非点灯に設定する。
そして、点灯維持期間Ｐｃにおいて、点灯に設定されたレーザダイオードＬＤを並行して点灯を維持する。

そして、点灯維持期間Ｐｃが終了する時刻ｖにおいて、点灯信号Ｖｏｎが「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行することにより、点灯を維持した全てのレーザダイオードＬＤが消灯する。その後、時刻ａに戻る。
そして、設定信号φｓの「Ｌ′（−３Ｖ）」である期間により、点灯対象のレーザダイオードＬＤを選択する。

以下では、図１０に示したタイミングチャートの特定の時刻における発光部１００の動作を、図１に示した等価回路の一部を抽出した図を参照しつつ説明する。なお、図中、サイリスタ（転送サイリスタＴｈ１、Ｔｖ１、設定サイリスタＳ１、駆動サイリスタＵ１１、Ｂ１１など）がオン状態にあるとき、“Ｏｎ”と表記し、オフ状態にあるとき、“Ｏｆｆ”と表記する。また、電位を［ ］で示す。
（１）時刻ａ１
図１１は、時刻ａ１での動作を説明する図である。図１１（ａ）は、時刻ａ１の直前の状態、図１１（ｂ）は、時刻ａ１の直後の状態である。ここでは、駆動サイリスタＢ１１／駆動サイリスタＵ１１／レーザダイオードＬＤ１１に関連する部分の等価回路を示す。また、時刻ａ１の直前とは、時刻ａ１において、転送信号φｈ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行する前の状態であって、転送信号φｈ１が「Ｈ（０Ｖ）」である状態である。一方、時刻ａ１の直後とは、転送信号φｈ１が「Ｌ（−３．３Ｖ）」となった状態である。

まず、図１１（ａ）の時刻ａ１の直前の状態を説明する。
時刻ａにおいて、制御部１１０により、ｈ方向電源電位Ｖｇｋ１、ｖ方向電源電位Ｖｇｋ２が、「Ｌ（−３．３Ｖ）」に設定される。なお、基準電位Ｖｓｕｂは、「Ｈ（０Ｖ）」である。これにより、発光部１００の電源線５１、電源線６１が、「Ｌ（−３．３Ｖ）」になる（図１参照）。
そして、転送信号φｈ１、φｈ２、φｖ１、φｖ２、設定信号φｓは、「Ｈ（０Ｖ）」に設定される。点灯信号Ｖｏｎは、「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行する。すると、発光部１００の転送信号線５２、５３、６２、６３及び設定信号線６４が、「Ｈ（０Ｖ）」になる。そして、発光部１００の点灯信号線５４が、「Ｌ（−３．３Ｖ）」になる。

すると、ｈ方向転送部１０２において、スタートダイオードＤｈｓは、アノードが「Ｈ（０Ｖ）」の転送信号φｈ２が供給される転送信号線５３に接続され、カソードが抵抗Ｒｈ１を介して、「Ｌ（−３．３Ｖ）」のｈ方向電源電位Ｖｇｋ１が供給される電源線５１に接続されている。よって、スタートダイオードＤｈｓは、カソードが−１．５Ｖに設定される。スタートダイオードＤｈｓのカソードは転送サイリスタＴｈ１のゲートに接続されているので、転送サイリスタＴｈ１は、ゲートが−１．５Ｖとなり、しきい電圧が−３Ｖになる。なお、ゲートが転送サイリスタＴｈ１に結合ダイオードＤｖ１で接続された転送サイリスタＴｈ２は、ゲートが−３Ｖになり、しきい電圧が−４．５Ｖになる。転送サイリスタＴｈ３、Ｔｈ４は、転送サイリスタＴｈ１のゲートが−１．５Ｖになった影響は及ばず、ゲートが抵抗Ｒｈ３、Ｒｈ４に接続された電源線５１のｈ方向電源電位Ｖｈｋ１の「Ｈ（−３．３Ｖ）」となり、しきい電圧が−４．８Ｖになる。
なお、ｖ方向転送部１０３においても、同様であるので、説明を省略する。

つまり、時刻ａ１の直前の状態において、転送サイリスタＴｈ１は、ゲートが−１．５Ｖになり、しきい電圧が−３Ｖである。同様に、転送サイリスタＴｖ１は、ゲートが−１．５Ｖになり、しきい電圧が−３Ｖである。そして、転送サイリスタＴｈ１、転送サイリスタＴｖ１、設定サイリスタＳ１、駆動サイリスタＵ１１、Ｂ１１のいずれもオフ状態である。

次に、時刻ａ１の直後の状態について説明する。
時刻ａ１において、転送信号φｈ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、転送信号φｈ１が供給される転送信号線５２が「Ｌ（−３．３Ｖ）」になる。これにより、しきい電圧が−３Ｖであった転送サイリスタＴｈ１がターンオンして、オン状態に移行する。すると、転送サイリスタＴｈ１は、ゲートが０Ｖになる。接続ダイオードＤａ１を介して、駆動サイリスタＵ１１は、ゲートが−１．５Ｖになる。駆動サイリスタＵ１１のカソードは、「Ｌ（−３．３Ｖ）」の点灯信号Ｖｏｎが供給される点灯信号線５４に接続されている。ゲートは、ｐゲート層８８であり、カソードは、ｎカソード層８９であるので、ゲート−カソード間に１．８Ｖの順バイアスが印加される。順方向電位Ｖｄは−１．５Ｖであるので、ゲート−カソード間に電流が流れる状態になる。なお、接続ダイオードＤａ１のカソードに接続された他の駆動サイリスタＵ２１、Ｕ３１、Ｕ４１においても、ゲート−カソード間に電流が流れる状態になる。図１１（ｂ）では、ゲート−カソードをＧ−Ｋと表記し、電流が流れた状態を（Ｇ−Ｋ間電流）と表記する。

時刻ａ１の直後の状態では、駆動サイリスタＵ１１、Ｕ２１、Ｕ３１、Ｕ４１は、アノード−カソード間に、絶対値で保持電圧Ｖｈ（０．８Ｖ）以上の電位が印加されると、オン状態に移行可能な状態になっている。

（２）時刻ａ２及び時刻ｂ
図１２は、時刻ａ２及び時刻ｂでの動作を説明する図である。図１２（ａ）は、時刻ａ２の直後の状態、図１２（ｂ）は、時刻ｂの直後の状態である。時刻ａ２の直後とは、時刻ａ２において転送信号φｖ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行した後であって、転送信号φｖ１が「Ｌ（−３．３Ｖ）」の状態である。また、時刻ｂ１の直後とは、時刻ｂ１において設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行した後であって、設定信号φｓが「Ｌ′（−３Ｖ）」である状態である。

まず、図１２（ａ）に示す時刻ａ２の直後の状態を説明する。
時刻ａ２において、転送信号φｖ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、転送信号φｖ１が供給される転送信号線６２が「Ｌ（−３．３Ｖ）」に移行する。すると、しきい電圧が−３Ｖであった転送サイリスタＴｖ１がターンオンして、オン状態に移行する。これにより、転送サイリスタＴｖ１は、ゲートが０Ｖになる。すると、接続ダイオードＤｂ１を介して、設定サイリスタＳ１は、ゲートが−１．５Ｖになって、しきい電圧が−３Ｖになる。また、接続抵抗Ｒｃ１を介して、駆動サイリスタＢ１１は、ゲートが−１．５Ｖになる。これにより、駆動サイリスタＢ１１のカソード（駆動サイリスタＵ１１のアノード）は、−３Ｖになる。このため、駆動サイリスタＵ１１のアノード−カソード間に印加される電位は絶対値において０．３Ｖであって、駆動サイリスタＵ１１をオン状態にする電位である０．８Ｖより小さい。駆動サイリスタＵ１１はオフ状態にある。

次に、図１２（ｂ）に示す時刻ｂの直後の状態を説明する。
時刻ｂにおいて、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行すると、しきい電圧が−３Ｖであった設定サイリスタＳ１がターンオンして、オン状態に移行する。すると、設定サイリスタＳ１は、ゲートが０Ｖになる。すると、接続抵抗Ｒｃ１を介して、駆動サイリスタＢ１１は、ゲートが０Ｖになる。これにより、駆動サイリスタＢ１１のカソード（駆動サイリスタＵ１１のアノード）は、−１．５Ｖになる。これにより、駆動サイリスタＵ１１のカソード−アノード間に印加される電位は−１．８Ｖになって、駆動サイリスタＵ１１は、ターンオンしてオン状態になる。

駆動サイリスタＵ１１がオン状態になって、駆動サイリスタＵ１１に電流が流れ始めると、駆動サイリスタＢ１１のゲート−カソード間にも電流が流れる。すると、駆動サイリスタＢ１１のゲートは、接続抵抗Ｒｃ１の電位降下により、−０．８Ｖに近づく。これにより、駆動サイリスタＢ１１のカソード（駆動サイリスタＵ１１のアノード）が、−２．３Ｖに近づく。このとき、駆動サイリスタＢ１１のアノードは、レーザダイオードＬＤ１１のカソードに接続されているので−１．５Ｖになる。つまり、駆動サイリスタＢ１１のアノード−カソード間には、０．８Ｖが印加される。これにより、駆動サイリスタＢ１１は、ターンオンしてオン状態になる。すると、矢印で示すように、レーザダイオードＬＤ１１、駆動サイリスタＢ１１及び駆動サイリスタＵ１１に電流が流れて、レーザダイオードＬＤ１１が点灯する。

なお、発光部１００の構造によっては、駆動サイリスタＵ１１がターンオンした直後に、駆動サイリスタＢ１１のゲートの電位が−０．８Ｖになる前に、駆動サイリスタＢ１１がターンオンすることがある。
ここで、駆動サイリスタＵをターンオンさせるためにゲートに供給される電位（ここでは、一例として−１．５Ｖ）及び駆動サイリスタＢをターンオンさせるためにゲートに供給される電位（ここでは、一例として−０．８Ｖ）は、駆動サイリスタＢ、Ｕの各ゲートに入力される制御信号の一例である。

（３）時刻ｂ１及び時刻ｂ２
図１３は、時刻ｂ１及び時刻ｂ２での動作を説明する図である。図１３（ａ）は、時刻ｂ１の直後の状態、図１３（ｂ）は、時刻ｂ２の直後の状態である。時刻ｂ１の直後とは、時刻ｂ１において設定信号φｓが「Ｌ′（−３Ｖ）」から「Ｈ（０Ｖ）」に移行した後であって、設定信号φｓが「Ｈ（０Ｖ）」の状態である。また、時刻ｂ２の直後とは、時刻ｂ２において転送信号φｖ２が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行した後であって、転送信号φｖ２が「Ｌ（−３．３Ｖ）」である状態である。

まず、図１３（ａ）の時刻ｂ１の直後の状態を説明する。
時刻ｂ１において、設定信号φｓが「Ｌ′（−３Ｖ）」から「Ｈ（０Ｖ）」に移行する。すると、設定信号φｓが供給される設定信号線６４が「Ｈ（０Ｖ）」となる。設定サイリスタＳ１のカソードは設定信号線６４に接続されているので、設定サイリスタＳ１は、アノードとカソードとが共に「Ｈ（０Ｖ）」になって、ターンオフしてオフ状態になる。
このとき、点灯信号Ｖｏｎは「Ｌ（−３．３Ｖ）」を維持しているので、駆動サイリスタＢ１１、Ｕ１１はオン状態を維持する。よって、駆動サイリスタＵ１１、駆動サイリスタＢ１１及びレーザダイオードＬＤ１１に電流が流れて、レーザダイオードＬＤ１１は点灯を維持する。

一例であるが、上記の状態において、駆動サイリスタＵ１１のカソードは、−３．３Ｖ（点灯信号Ｖｏｎ）、レーザダイオードＬＤ１１のアノードは、０Ｖ（基準電位Ｖｓｕｂ）となっている。そして、駆動サイリスタＵ１１のゲート及びアノードと、駆動サイリスタＢ１１のカソードとは、−１．５Ｖ〜−２．５Ｖになっている。なお、図１３では、−２．５Ｖとしている。また、駆動サイリスタＢ１１のゲート及びアノードと、レーザダイオードＬＤ１１のカソードとは、−１．７Ｖになっている。ここで、レーザダイオードＬＤ１１には、０．２Ｖの電位降下があるとしている。

次に、図１３（ｂ）の時刻ｂ２の直後の状態を説明する。なお、図１３（ｂ）では、転送サイリスタＴｖ２、駆動サイリスタＵ２１／駆動サイリスタＢ２１／レーザダイオードＬＤ２１などを追記している。
時刻ｂ２において、転送信号φｖ２が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、転送信号φｖ２が供給される転送信号線６３が「Ｌ（−３．３Ｖ）」になる。すると、しきい電圧が−３Ｖになっていた転送サイリスタＴｖ２は、ターンオンしてオン状態になる。すると、転送サイリスタＴｖ２はゲートが０Ｖになって、駆動サイリスタＢ２１のゲートが−１．５Ｖになる。このとき、駆動サイリスタＵ２１のゲート−カソード間には、電流が流れている。しかし、駆動サイリスタＵ２１のアノード（駆動サイリスタＢ２１のカソード）は−３Ｖであるので、駆動サイリスタＵ２１は、ターンオンしない。

このとき、点灯信号Ｖｏｎが「Ｌ（−３．３Ｖ）」を維持しているので、駆動サイリスタＢ１１、Ｕ１１は、オン状態を維持する。よって、レーザダイオードＬＤ１１、駆動サイリスタＢ１１及び駆動サイリスタＵ１１に電流が流れて、レーザダイオードＬＤ１１が点灯を維持する。

なお、時刻ｂ３において、転送信号φｖ１が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行する。すると、転送信号φｖ１が供給される転送信号線６２が「Ｈ（０Ｖ）」になる。これにより、転送サイリスタＴｖ１のアノードとカソードとが共に基準電位Ｖｓｕｂと同じ「Ｈ（０Ｖ）」になるため、転送サイリスタＴｖ１がターンオフしてオフ状態に移行する。そして、転送サイリスタＴｖ１は、ゲートがｖ方向電源電位Ｖｇｋ２の「Ｌ（−３．３Ｖ）」になる。つまり、転送サイリスタＴｖ１は、しきい電圧が−４．８Ｖになる。一方、設定サイリスタＳ１は、ゲートが接続抵抗Ｒｃ１を介して駆動サイリスタＢ１１のゲートに接続されている。前述したように、駆動サイリスタＢ１１は、ゲートが−１．７Ｖになっている。よって、設定サイリスタＳ１は、しきい電圧が−３．２Ｖになっている。
このときも、点灯信号Ｖｏｎは「Ｌ（−３．３Ｖ）」を維持しているので、駆動サイリスタＢ１１、Ｕ１１は、オン状態を維持する。よって、駆動サイリスタＵ１１、駆動サイリスタＢ１１及びレーザダイオードＬＤ１１に電流が流れて、レーザダイオードＬＤ１１は、点灯を維持する。

時刻ｂ３では、転送サイリスタＴｖ２がオン状態になっている。よって、転送サイリスタＴｖ２のゲートは０Ｖとなっている。設定サイリスタＳ２はゲートが転送サイリスタＴｖ２のゲートに接続ダイオードＤｖ２を介して接続されているので、設定サイリスタＳ２は、しきい電圧が−３Ｖになっている。
時刻ｃにおいて、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させると、設定信号φｓが供給される設定信号線６４が「Ｌ′（−３Ｖ）」になる。すると、しきい電圧が−３Ｖの設定サイリスタＳ２は、ターンオンしてオン状態になる。これにより、前述したように、駆動サイリスタＵ２１、Ｂ２１がターンオンしてオン状態になり、レーザダイオードＬＤ２１、駆動サイリスタＢ２１及び駆動サイリスタＵ２１に電流が流れて、レーザダイオードＬＤ２１が点灯する。
なお、設定サイリスタＳ１は、しきい電圧が−３．２Ｖであるので、ターンオンしない。

一方、時刻ｄのように、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させず、「Ｈ（０Ｖ）」のままに維持すれば、設定信号φｓが供給される設定信号線６４が「Ｈ（０Ｖ）」のままに維持される。このため、設定サイリスタＳは、ターンオンしない。よって、図１２（ａ）で示した時刻ａ２の直後と同様に、駆動サイリスタＢは、ゲートが−１．５Ｖに維持される。したがって、駆動サイリスタＢはカソード（駆動サイリスタＵのアノード）が−３Ｖに維持され、駆動サイリスタＵは、オフ状態に維持される。つまり、レーザダイオードＬＤは点灯しない。

なお、駆動サイリスタＢのゲートが−１．５Ｖになった際、駆動サイリスタＢのゲート−カソード間にわずかな電流が流れた場合に、駆動サイリスタＢがターンオンするおそれがある。このような駆動サイリスタＢのターンオンを避けるために、転送サイリスタＴｖのゲートと駆動サイリスタＢのゲートとの間に、抵抗やダイオードを追加して駆動サイリスタＢのゲートの電位をさらに負側に設定するようにしてもよい。

以上のようにして、転送サイリスタＴｈ１がオン状態である時刻ｂから時刻ｆまでの間において、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１を順次点灯又は非点灯に設定する。つまり、点灯対象のレーザダイオードＬＤを順次点灯するように制御する。

（４）時刻ｆ１
図１４は、時刻ｆ１での動作を説明する図である。つまり、図１４は、時刻ｆ１の直後の状態を示す。なお、時刻ｆ１の直後とは、転送信号φｈ２が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行した直後であって、転送信号φｈ２が「Ｌ（−３．３Ｖ）」の状態である。図１０に示すように、この状態では、レーザダイオードＬＤ１１、ＬＤ２１、ＬＤ４１が点灯に、レーザダイオードＬＤ３１が非点灯に設定されている。図１４では、点灯のレーザダイオードＬＤ１１の部分と非点灯のレーザダイオードＬＤ１３の部分とに加え、これらか点灯又は非点灯に設定されるレーザダイオードＬＤ１２、ＬＤ３２に関連する部分を示す。

時刻ｆ１の直前（転送信号φｈ１がｄ「Ｌ（−３．３Ｖ）」で、転送信号φｈ２が「Ｈ（０Ｖ）」の状態）の時刻ｆでは、これまで説明したように、転送サイリスタＴｈ１がオン状態になっている。また、図１０に示すように、転送信号φｖ１、φｖ２が「Ｈ（０Ｖ）」になっていて、転送サイリスタＴｖ１、Ｔｖ３がオフ状態にある。しかし、点灯信号Ｖｏｎは、「Ｌ（−３．３Ｖ）」であって、駆動サイリスタＵ１１及び駆動サイリスタＢ１１はオン状態であって、駆動サイリスタＵ１１、駆動サイリスタＢ１１及びレーザダイオードＬＤ１１に電流が流れて、レーザダイオードＬＤ１１が点灯状態を維持している。レーザダイオードＬ２１、Ｌ４１も同様である。

時刻ｆ１において、転送信号φｈ２が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、転送信号φｈが供給される転送信号線５３が「Ｌ（−３．３Ｖ）」になる。これにより、しきい電圧が−３Ｖになっていた転送サイリスタＴｖ２がターンオンする。すると、転送サイリスタＴｖ１のゲートが０Ｖになり、駆動サイリスタＵ１２は、ゲートが−１．５Ｖになって、ゲート−カソード間に電流が流れる。なお、他の駆動サイリスタＵ２２、Ｕ３２、Ｕ４２も同様である。

このとき、駆動サイリスタＵ１１、Ｂ１１がオン状態であるので、駆動サイリスタＢ１２は、ゲートが−１．７Ｖになっている。よって、駆動サイリスタＢ１１は、カソード（駆動サイリスタＵ１２のアノード）が順方向電位Ｖｄ（１．５Ｖ）を引いた−３．２Ｖになる。したがって、駆動サイリスタＵ１２は、アノード−カソード間が絶対値において０．１Ｖが印加された状態であり、ターンオンするための０．８Ｖに対して小さい。このため、駆動サイリスタＵ１２は、ターンオンしない。

駆動サイリスタＢ１２のゲートがオン状態の駆動サイリスタＢ１１のゲートに接続されても、転送サイリスタＴｈ２がオン状態に移行しても、駆動サイリスタＢ１２に接続された駆動サイリスタＵ１２は、ターンオンしない。

一方、駆動サイリスタＢ３２はゲートが非点灯のレーザダイオードＬＤ３１を駆動する駆動サイリスタＢ３１のゲートに接続されており、転送サイリスタＴｖ３のゲートは、−３．３Ｖ近傍に維持される。つまり、駆動サイリスタＢ３２は、ゲートが−１．７Ｖ以下である。よって、駆動サイリスタＵ３２は、ターンオンすることがない。

以上説明したように、駆動サイリスタＢ１２、Ｂ３２は、ゲートが−１．７Ｖ以下であるので、転送サイリスタＴｈ２がターンオンしても、駆動サイリスタＢ１２、Ｂ３２、駆動サイリスタＵ１２、Ｕ３２はオフ状態を維持する。よって、レーザダイオードＬＤ１２、ＬＤ３２は、点灯しない。
ここでは、レーザダイオードＬＤ１２、ＬＤ３２を例として説明した。レーザダイオードＬＤ２２、４２は、レーザダイオードＬＤ１２と同様である。

次に、図示しないが、時刻ｆ２において、転送信号φｈ１が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行すると、転送信号φｈ１が接続された転送信号線５２が「Ｈ（０Ｖ）」になる。これにより、転送サイリスタＴｈ１がターンオフしてオフ状態になる。すると、転送サイリスタＴｈ１は、ゲートが抵抗Ｒｈ１を介して、「Ｌ（−３．３Ｖ）」になる。よって、駆動サイリスタＵ１１のゲートは、−１．５Ｖでなくなる。しかし、レーザダイオードＬＤ１１及び駆動サイリスタＢ１１はオン状態であって、レーザダイオードＬＤ１１は、点灯状態を維持している。そして、前述したように、駆動サイリスタＵ１１のアノードは、−２．５Ｖになっている。よって、オン状態の駆動サイリスタＵ１１のゲートは、アノードの電位である−２．５Ｖになる。

（５）時刻ｉ
図１５は、時刻ｉでの動作を説明する図である。つまり、図１５は、時刻ｉの直後の状態を示す。なお、時刻ｉの直後とは、転送信号φｖ２が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行し、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行した直後であって、転送信号φｖ２が「Ｈ（０Ｖ）」及び設定信号φｓが「Ｌ′（−３Ｖ）」である状態である。

なお、時刻ｉの前の時刻ｆ２において、転送信号φｈ１が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行し、転送信号φｈ１が供給される転送信号線５２が「Ｈ（０Ｖ）」になる。これにより、転送サイリスタＴｈ１がオフ状態になっている。また、時刻ｈと時刻ｉとの間の時刻ｈ１において、転送信号φｖ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行し、転送信号φｖ１が供給される転送信号線６２が「Ｌ（−３．３Ｖ）」になる。これにより、転送サイリスタＴｖ３がターンオンしている。転送サイリスタＴｖ１、Ｔｖ４はオフ状態、転送サイリスタＴｖ２はオン状態である。
よって、時刻ｈ１において、設定サイリスタＳ２、Ｓ３は、ゲートが−１．５Ｖになって、しきい電圧が−３Ｖになっている。なお、他の設定サイリスタＳ１、Ｓ４のしきい電圧は、−３Ｖより低い状態になっている。

時刻ｈと時刻ｉとの間の時刻ｈ２において、まず、転送信号φｖ２が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行すると、転送信号φｖ２が供給される転送信号線６３が「Ｈ（０Ｖ）」になる。これにより、転送サイリスタＴｖ２がターンオフしてオン状態になる。すると、設定サイリスタＳ２は、しきい電圧が−３Ｖになる。なお、時刻ｈ２は、前述した時刻ｈ１より後の時刻である。
そして、時刻ｉにおいて、設定信号φｓが「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行すると、設定信号φｓが供給される設定信号線６４が「Ｌ′（−３Ｖ）」になる。これにより、しきい電圧が−３Ｖの設定サイリスタＳ３がターンオンする。すると、時刻ｂで説明したように、駆動サイリスタＵ３２、Ｂ３２がターンオンして、レーザダイオードＬＤ３２が点灯する。
なお、非点灯のレーザダイオードＬＤ３１を駆動する駆動サイリスタＵ３１は、ゲートが−２．５Ｖであるので、ゲート−カソード間の電位差が０．８Ｖであるため、順方向電位Ｖｄ（１．５Ｖ）より小さい。よって、ゲート−カソード間には、電流が流れない。したがって、駆動サイリスタＵ３１、Ｄ３１は、ターンオンしない。

つまり、オン状態の転送サイリスタＴｖに接続された設定サイリスタＳが設定信号φｓの「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」への移行によりターンオンすることにより、オン状態の転送サイリスタＴｈとオン状態の転送サイリスタＴｖとに接続される駆動サイリスタＢ及び駆動サイリスタＵがターンオンして、レーザダイオードＬＤが点灯するようになっている。そして、少なくとも一方がオフ状態の転送サイリスタＴｈと転送サイリスタＴｖとに接続された駆動サイリスタＢ及び駆動サイリスタＵは、ターンオンしない。
なお、ターンオンしてオン状態になった駆動サイリスタＢ及び駆動サイリスタＵは、点灯信号Ｖｏｎが「Ｌ（−３．３Ｖ）」である限り、オン状態を維持する。つまり、オン状態になった駆動サイリスタＢ及び駆動サイリスタＵで駆動されるレーザダイオードＬＤは、並行して点灯状態を維持する。

よって、図１０における時刻ｖにおいて、点灯信号Ｖｏｎを「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行することで、並列して点灯状態であったレーザダイオードＬＤは、消灯して、非点灯状態に移行する。

以上において、図１０に示したタイミングチャートの主要な時刻を取り上げて発光部１００の動作を説明した。他の時刻の動作は、説明した動作から容易に理解されるので説明を省略する。

以下では、図１及び図１０を参照して、ｈ方向転送部１０２及びｖ方向転送部１０３の動作を補足説明する。
ｈ方向転送部１０２では、時刻ａにおいて、転送サイリスタＴｈ１のしきい電圧がスタートダイオードＤｈｓにより、−３Ｖになっている。よって、時刻ａ１において、転送信号φｈ１が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、転送サイリスタＴｈ１がターンオンしてオン状態になる。すると、転送サイリスタＴｈ１のゲートが０Ｖになるため、結合ダイオードＤｈ１を介して接続された転送サイリスタＴｈ２は、ゲートが−１．５Ｖになり、しきい電圧が−３Ｖになる。すると、時刻ｆ１において、転送信号φｈ２が「Ｈ（０Ｖ）」から「Ｌ（−３．３Ｖ）」に移行すると、しきい電圧が−３Ｖの転送サイリスタＴｈ２がターンオンしてオン状態になる。すると、時刻ａ１と同様にして、転送サイリスタＴｈ３は、しきい電圧が−３Ｖになる。

次に、時刻ｆ２において、転送信号φｈ１が「Ｌ（−３．３Ｖ）」から「Ｈ（０Ｖ）」に移行すると、転送サイリスタＴｈ１がターンオフしてオフ状態になる。すると、転送サイリスタＴｈ１は、ゲートがｈ方向電源電位Ｖｇｋ１の「Ｌ（−３．３Ｖ）」になって、しきい電圧が−４．８Ｖになる。そして、結合ダイオードＤｈ１が逆方向バイアス状態となるため、転送サイリスタＴｈ１のゲートが０Ｖである影響が及ばなくなる。つまり、転送信号φｈ１、φｈ２を、「Ｌ（−３．３Ｖ）」の状態の重なる期間を有するように、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」とが交互に出現する信号とする。このようにすることで、転送サイリスタＴｈ１〜Ｔｈ４のオン状態を順に移行させる。

図１０において、時刻ａ１から時刻ｆ２までの期間において、転送サイリスタＴｈ１がオン状態、時刻ｆ１から時刻ｋ２までの期間において、転送サイリスタＴｈ２がオン状態、時刻ｋ１から時刻ｐ２までの期間において、転送サイリスタＴｈ３がオン状態、時刻ｐ１から時刻ｕ１までの期間において、転送サイリスタＴｈ４がオン状態である。なお、時刻ｋ１、ｋ２は、時刻ｋと時刻ｌとの間の時刻であって、時刻ｋ１が時刻ｋ２より先である。また、時刻ｐ１、ｐ２は、時刻ｐと時刻ｑとの間の時刻であって、時刻ｐ１が時刻ｐ２より先である。

ｖ方向転送部１０３でも同様であって、転送信号φｖ１、φｖ２を、「Ｌ（−３．３Ｖ）」の状態の重なる期間を有するように、「Ｈ（０Ｖ）」と「Ｌ（−３．３Ｖ）」とになる信号とする。このようにすることで、転送サイリスタＴｖ１〜Ｔｖ４は、オン状態が順に移行する。
設定期間Ｐ（１）で説明すると、時刻ａ２から時刻ｂ３までの期間において、転送サイリスタＴｖ１がオン状態、時刻ｂ２から時刻ｃ３までの期間において、転送サイリスタＴｖ２がオン状態、時刻ｃ２から時刻ｄ２までの期間において、転送サイリスタＴｖ３がオン状態、時刻ｄ１から時刻ｅ２までの期間において、転送サイリスタＴｖ４がオン状態である。
設定期間Ｐ（２）〜Ｐ（４）は、設定期間Ｐ（１）と同様である。

そして、時刻ｂ、ｃ、ｄ、ｅにおいて、設定信号φｓを「Ｈ（０Ｖ）」から「Ｌ′（−３Ｖ）」に移行させれば、オン状態の転送サイリスタＴｈとオン状態の転送サイリスタＴｖとに接続されたレーザダイオードＬＤが点灯する。一方、時刻ｂ、ｃ、ｄ、ｅにおいて、設定信号φｓを「Ｈ（０Ｖ）」に維持すれば、オン状態の転送サイリスタＴｈとオン状態の転送サイリスタＴｖとに接続されたレーザダイオードＬＤが非点灯のままとなる。
つまり、転送サイリスタＴｈ及び転送サイリスタＴｖをオン状態にすることで、点灯又は非点灯に設定するレーザダイオードＬＤが選択される。

ここでは、レーザダイオードＬＤが４×４で配列された場合を説明した。ｈ方向におけるレーザダイオードＬＤの数を増やす場合には、図１０において、設定期間Ｐ（３）、Ｐ（４）を繰り返せばよい。一方、ｖ方向におけるレーザダイオードＬＤの数を増やす場合には、図１０の設定期間Ｐ（１）において、時刻ｂから時刻ｄまでの信号を時刻ｄから繰り返すように挿入すればよい。他の設定期間Ｐ（２）〜Ｐ（４）においても同様である。
なお、発光素子部１０１のレーザダイオードＬＤの数は、各行、各列において、同じでなくともよい。つまり、設定サイリスタＳに接続されるレーザダイオードＬＤの数は、同じでなくともよく、１個であってもよい。そして、レーザダイオードＬＤの数に合わせて、図１０に示すタイミングチャートを調整すればよい。
また、レーザダイオードＬＤを点灯又は非点灯に設定する設定期間Ｐ（１）〜Ｐ（４）の後に点灯維持期間Ｐｃを設ける代わりに、レーザダイオードＬＤを点灯又は非点灯に設定する設定期間Ｐ（１）〜Ｐ（４）を複数回繰り返すことで、階調点灯をおこなってもよい。すなわち、例えば、２５６階調を表現したい場合、設定期間Ｐ（１）〜Ｐ（４）を２５５回繰り返すように設定し、表現したい階調に対応した繰り返し回数のタイミングで各々のレーザダイオードＬＤがオンするように制御してもよい。

また、上記で説明した信号（転送信号φｈ１、φｈ２、φｖ１、φｖ２、設定信号φｓ、点灯信号Ｖｏｎ）及び電位（ｈ方向電源電位Ｖｇｋ１、ｖ方向電源電位Ｖｇｋ２、基準電位Ｖｓｕｂ）は、一例であって、上記のように発光部１００を動作させられるものであれば、他の値を用いてもよい。

結合ダイオードＤｈ、Ｄｖ、接続ダイオードＤａ、Ｄｂは、電位の変化を伝達できるものであればよく、抵抗などを用いてもよい。

なお、最初に点灯させるレーザダイオードＬＤの行、例えばレーザダイオードＬＤ１１、ＬＤ２１、ＬＤ３１、ＬＤ４１を、その後に点灯させるレーザダイオードＬＤの行、例えばレーザダイオードＬＤ１２、ＬＤ２２、ＬＤ３２、ＬＤ４２より、ｖゲート信号線６５〜６８における川下側に配置するとよい。このようにすることで、オン状態のレーザダイオードＬＤ、駆動サイリスタＵ、Ｂが、後にオン状態に移行するレーザダイオードＬＤ、駆動サイリスタＵ、Ｂの動作に影響することが抑制される。
またその他、半導体材料や駆動電圧に合わせて、回路の適正な位置に抵抗やダイオードを付加したり、抵抗をダイオードに変更したりすることで、動作を安定化させてもよい。例えば、接続抵抗Ｒｃは接続ダイオードであってもよい。

図２に示すように、発光部１００の基板８０上において、φｈ１端子、φｈ２端子及びＶｇｋ１端子は、転送サイリスタＴｈの配列と略直交する方向に設けられてもよく、φｖ１端子、φｖ２端子、Ｖｇｋ２端子及びφｓ端子は、転送サイリスタＴｖの配列と略直交する方向に設けられてもよい。このようにすることで、複数のレーザダイオードＬＤの配列によっては、均一に電流又は／及び電圧が供給される。

また、ｈ方向転送部１０２及びｖ方向転送部１０３（図１参照）上にＢＣＢ（ベンゾシクロブテン：Benzocyclobutene）等の厚膜絶縁膜を設け、その上に複数の端子（φｈ１端子、φｈ２端子、Ｖｇｋ１端子、φｖ１端子、φｖ２端子、φｓ端子、Ｖｏｎ端子）を設けることで、小型化、低コスト化される。また、転送サイリスタＴｈ、Ｔｖや設定サイリスタＳからの光が遮られる。

また、本実施の形態では、転送サイリスタＴｈの数はｉと同じ数であり、転送サイリスタＴｖ及び設定サイリスタＳの数はｊと同じ数である。しかし、発光部１００の駆動を高速化するために、一つの転送サイリスタＴｖに複数の設定サイリスタＳを接続させたり、設定信号線６４を複数本設けたりしてもよい。また、同一基板上又は分割された複数の基板上に、発光部１００を複数個並べて並行に駆動してもよい。このようにすれば、駆動が高速化される。

なお、発光部１００の変形例として、図１に示した発光部１００の等価回路において、接続ダイオードＤａのそれぞれのカソードと電源線５１との間にそれぞれ抵抗で接続してもよい。同様に、接続ダイオードＤｂのそれぞれのカソード（接続ダイオードＤｂのカソードと接続抵抗Ｒｃとの間）と電源線６１との間にそれぞれ抵抗を設けて接続してもよい。このようにすることで、駆動サイリスタＵのゲート及び駆動サイリスタＢのゲートの電位の制御がより確実になり、発光部１００の動作がより安定になる。
また、半導体材料や駆動電圧に合わせて、回路の適正な位置に抵抗やダイオードを付加したり、抵抗をダイオードに変更したりするなどにより、動作を安定化させてもよい。例えば、接続抵抗Ｒｃは接続ダイオードであってもよい。

以上においては、電流狭窄層は、ｐアノード層８１に設けたが、他の層に設けてもよい。例えば、ｎカソード層８９、ｐアノード層９１又はｎカソード層９５に設けてもよい。
また、レーザダイオードＬＤを基板８０側に設けたが、基板８０側から、駆動サイリスタＵ、駆動サイリスタＢ、そしてレーザダイオードＬＤを積層するようにしてもよい。
さらに、駆動サイリスタＵと駆動サイリスタＢとの間に、レーザダイオードＬＤを設けてもよい。なお、駆動サイリスタＵと駆動サイリスタＢとを直接接続すると、駆動サイリスタＵ及び駆動サイリスタＢが動作しやすい。
そして、レーザダイオードＬＤの代わりに、発光ダイオードＬＥＤであってもよい。
なお、ｈ方向電源電位Ｖｇｋ１とｖ方向電源電位Ｖｇｋ２は同じ電位「Ｌ（−３．３Ｖ）」に設定しており、同じ電位で使用が可能である場合は、ｈ方向電源電位生成部１７０とｖ方向電源電位生成部１８０とを、ひとつにまとめてもよい。
また、転送サイリスタＴｈ、Ｔｖ間は、結合ダイオードＤｈ、Ｄｖで接続しているが、結合ダイオードの代わりに結合トランジスタで接続してもよい。

［光計測装置１］
上記した発光装置１０は、光計測に用いうる。
図１６は、発光装置１０を用いた光計測装置１を説明する図である。
光計測装置１は、上記した発光装置１０と、光を受光する受光部１１と、データを処理する処理部１２とを備える。そして、光計測装置１に対向して計測対象物（対象物）１３が置かれている。なお、図１６において、計測対象物１３は、一例として人である。そして、図１６は、上方から見た図である。

発光装置１０は、前述したように二次元状に配置されたレーザダイオードＬＤを点灯して、実線で示すように発光装置１０を中心として円錐状に広がった光を出射する。

受光部１１は、計測対象物１３により反射された光を受光するデバイスである。受光部１１は、破線で示すように受光部１１に向かう光を受光する。受光部１１は、二次元方向から光を受光する撮像デバイスであるとよい。

処理部１２は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部１２は、光に関する情報を処理して、計測対象物１３までの距離や計測対象物１３の３次元形状を算出する。
光計測装置１の処理部１２は、発光装置１０を制御し、発光装置１０から短い期間において光を出射させる。つまり、発光装置１０は、パルス状に光を出射する。すると、処理部１２は、発光装置１０が光を出射した時刻と、受光部１１が計測対象物１３からの反射光を受光した時刻との時間差から、発光装置１０から出射されてから、計測対象物１３に反射して、受光部１１に到達するまでの光路長を算出する。発光装置１０及び受光部１１の位置やこれらの間隔は予め定められている。よって、処理部１２は、発光装置１０、受光部１１からの距離又は基準とする点（以下では、基準点と表記する。）から、計測対象物１３までの距離を計測する。なお、基準点とは、発光装置１０及び受光部１１から予め定められた位置に設けられた点（ポイント）である。

この方法は、光の到達時間を基にした測量法であって、タイムオブフライト（ＴＯＦ）法と呼ばれる。
この方法を、計測対象物１３上の複数の点（ポイント）に対して行えば、計測対象物１３の三次元的な形状が計測される。前述したように、発光装置１０からの出射光は、二次元に広がって計測対象物１３に照射される。そして、計測対象物１３における発光装置１０との距離が短い部分からの反射光が、いち早く受光部１１に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置１０、受光部１１からの距離又は基準点からの距離が算出される。つまり、計測対象物１３の三次元形状が算出される。

また、別の方法として、ストラクチャードライト法を用いた光測量法にも本実施の形態の発光装置１０を使用してもよい。使用する装置は図１６に示した発光装置１０を用いた光計測装置１とほぼ同じである。異なる点は、計測対象物１３に照射する光のパターンは無数の光ドット（ランダムパターン）であり、これを受光部１１で受光する。そして処理部１２は、光に関する情報を処理する。ここで、処理の仕方として、前出の時間差を求めるものではなく、無数の光ドットの位置ずれ量を算出することで計測対象物１３までの距離や計測対象物１３の三次元形状を算出する。従来この方式に用いられる光源は、ランダムに配置された二次元ＶＣＳＥＬアレイ等が使用されるが、照射するランダムパターンは、予め定められた１〜４パターン程度である（ストラクチャードライトＦｉｘ方式）。一方、本実施の形態の発光装置１０は、照射させたい光ドットを外部からの信号、ここでは設定信号φｓによって自由に設定できるため、より多くのランダムパターンで光を照射することができる（ストラクチャードライトＰｒｏｇｒａｍｍａｂｌｅ方式）。

以上のような、光計測装置１は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させて、識別（顔認証）に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、光計測装置１は、距離や形状などの算出に広く用いられうる。

［画像形成装置２］
上記した発光装置１０は、画像を形成する画像形成に用いうる。
図１７は、発光装置１０を用いた画像形成装置２を説明する図である。
画像形成装置２は、上記した発光装置１０と、駆動制御部１４と、光を受光するスクリーン１５と、を備える。

画像形成装置２の動作を説明する。
発光装置１０は、前述したように、二次元状に配置されたレーザダイオードＬＤを点灯又は非点灯に設定する。そして、点灯維持期間Ｐｃにおいて、レーザダイオードＬＤを並行して点灯させる。つまり、二次元の静止画像（二次元画像）が得られる。よって、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置１０を駆動する駆動制御部１４により、点灯維持期間Ｐｃをフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン１５に投影される。

以上においては、レーザダイオードＬＤは、点灯又は非点灯であるとした。しかし、全てのレーザダイオードＬＤを予め発光状態としておいて、発光強度を増加させるように制御してもよい。また、レーザダイオードＬＤの代わりに、発光ダイオードＬＥＤであってもよい。

１…光計測装置、２…画像形成装置、１０…発光装置、１１…受光部、１２…処理部、１３…計測対象物、１４…駆動制御部、１５…スクリーン、５１、６１…電源線、５２、５３、６２、６３…転送信号線、５４…点灯信号線、５５〜５８…ｈゲート信号線、６４…設定信号線、６５〜６８…ｖゲート信号線、７１、７２…ｐオーミック電極、８０…基板８１、８５、９１…ｐアノード層、８２…発光層、８３、８９、９５…ｎカソード層、８４、９０…トンネル接合層、８６、９２…電圧低減層、８７、９３…ｎゲート層、８８、９４…ｐゲート層、９６、９７、９８…絶縁層、９９…裏面電極、１００…発光部、１０１…発光素子部、１０２…水平方向転送部（ｈ方向転送部）、１０３…垂直方向転送部（ｖ方向転送部）、１１０…制御部、１２０…ｈ方向転送信号生成部、１３０…ｖ方向転送信号生成部、１４０…設定信号生成部、１５０…点灯信号生成部、１６０…基準電位生成部、１７０…ｈ方向電源電位生成部、１８０…ｖ方向電源電位生成部、３０１〜３０８…アイランド、α…電流通過領域、β…電流阻止領域、γ…光出射口、φｈ１、φｈ２、φｖ１、φｖ２…転送信号、φｓ…設定信号、Ｂ、Ｕ…駆動サイリスタ、Ｄａ、Ｄｂ…接続ダイオード、Ｄｈ、Ｄｖ…結合ダイオード、Ｄｈｓ、Ｄｖｓ…スタートダイオード、ＬＤ…レーザダイオード、Ｐ…設定期間、Ｐｃ…点灯維持期間、Ｒｃ…接続抵抗、Ｒｈ、Ｒｖ…抵抗、Ｓ…設定サイリスタ、Ｔｈ、Ｔｖ…転送サイリスタ、Ｖｇｋ１…ｈ方向電源電位、Ｖｇｋ２…ｖ方向電源電位、Ｖｏｎ…点灯信号

Claims (16)

1. 順にオン状態になる複数の第１の転送素子と、
   順にオン状態になる複数の第２の転送素子と、
   複数の前記第１の転送素子の各々に接続され、当該第１の転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の第１の駆動素子と、
   複数の前記第２の転送素子の各々に接続され、当該第２の転送素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の設定素子と、
   複数の前記設定素子の各々に接続され、当該設定素子がオン状態になることにより、オン状態への移行が可能な状態になる複数の第２の駆動素子と、
   複数の前記第１の駆動素子の各々と、複数の前記第２の駆動素子の各々とに接続され、当該第１の駆動素子及び当該第２の駆動素子がオン状態になることにより、発光又は発光強度が増加する複数の発光素子と、を備え、
   複数の前記設定素子の少なくとも１つに、前記第１の駆動素子と前記第２の駆動素子と前記発光素子との組が複数接続されるとともに、複数の当該発光素子が二次元状に配置された発光装置。
2. 複数の前記設定素子の各々には、前記第１の駆動素子と前記第２の駆動素子と前記発光素子との組が複数接続されていること特徴とする請求項１に記載の発光装置。
3. 前記組における前記第１の駆動素子と前記第２の駆動素子と前記発光素子とは直列接続され、オフ状態からオン状態に移行した当該第１の駆動素子と当該第２の駆動素子とを介して当該発光素子を発光又は発光強度を増加させる電流が流れるように設けられていることを特徴とする請求項１に記載の発光装置。
4. 直列接続された前記第１の駆動素子、前記第２の駆動素子及び前記発光素子の組の各々に共通に設けられた点灯電極を備え、
   前記発光素子に発光又は発光強度を増加させる電流は、前記点灯電極から供給されることを特徴とする請求項３に記載の発光装置。
5. 前記第１の駆動素子、前記第２の駆動素子及び前記発光素子は、積層されることで直列接続されていることを特徴とする請求項３に記載の発光装置。
6. 基準電位を供給する基準電極と、前記発光素子を発光又は発光強度を増加させる電流を供給する点灯電極とを備え、
   前記第１の駆動素子、前記第２の駆動素子及び前記発光素子は、当該第１の駆動素子、当該第２の駆動素子及び当該発光素子の順に積層され、当該発光素子側に前記基準電極が接続され、当該第１の駆動素子側に前記点灯電極が接続されることを特徴する請求項５に記載の発光装置。
7. 二次元状に配置された複数の前記発光素子が並行してオン状態を維持するように制御する制御部を備えることを特徴とする請求項１に記載の発光装置。
8. 前記制御部は、二次元状に配置された複数の前記発光素子のうち、点灯対象の発光素子が順次点灯するように制御するとともに、順次点灯が完了した後、順次点灯した複数の発光素子が並行してオン状態を維持するように制御することを特徴とする請求項７に記載の発光装置。
9. 前記制御部は、
   第１の期間において、複数の前記第１の転送素子の内のオン状態である第１の転送素子に接続された複数の発光素子のうち、点灯対象の発光素子を複数の前記第２の転送素子により順次点灯するよう制御し、
   前記第１の期間に続く第２の期間において、複数の前記第１の転送素子の内の次にオン状態になった第１の転送素子に接続された複数の発光素子のうち、点灯対象の発光素子を複数の前記第２の転送素子により順次点灯するよう制御し、
   前記第２の期間に続く第３の期間において、前記第１の期間及び当該第２の期間において点灯させた複数の発光素子が並行してオン状態を維持するよう制御する請求項７に記載の発光装置。
10. 前記制御部は、
    前記第１の期間よりも前記第３の期間の方が長くなるように制御する請求項９に記載の発光装置。
11. 前記第１の駆動素子は第１のゲート端子を有するサイリスタであり、
    前記第２の駆動素子は第２のゲート端子を有するサイリスタであり、
    前記第１の駆動素子は前記第１のゲート端子を介して前記第１の転送素子と接続され、
    前記第２の駆動素子は前記第２のゲート端子を介して前記設定素子と接続されている請求項１乃至１０のいずれか１項に記載の発光装置。
12. 請求項１に記載の発光装置と、
    前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
    前記受光部が受光した光に関する情報を処理して、前記発光装置から前記対象物までの距離、又は当該対象物の形状を計測する処理部と、
    を備える光計測装置。
13. 請求項１に記載の発光装置と、
    画像信号の入力を受け付け、前記発光装置から出射される光によって二次元画像が形成されるように、当該画像信号に基づき当該発光装置を駆動する駆動制御部と、
    を備える画像形成装置。
14. 第１のゲートを備える第１のサイリスタと、
    第２のゲートを備える第２のサイリスタと、
    発光素子とを備え、
    前記第１のサイリスタ、前記第２のサイリスタ及び前記発光素子が積層されて直列接続されている発光デバイス。
15. 前記第１のサイリスタ、前記第２のサイリスタ及び前記発光素子が積層された積層体に予め定められた電圧が印加され、当該第１のサイリスタの前記第１のゲート及び当該第２のサイリスタの前記第２のゲートの各々に入力される制御信号により、当該第１のサイリスタ及び当該第２のサイリスタがオフ状態からオン状態に移行することで、当該発光素子が発光又は発光強度を増加させる請求項１４に記載の発光デバイス。
16. 前記積層体において、前記第１のサイリスタと前記第２のサイリスタとは接続されるように積層されている請求項１５に記載の発光デバイス。

Images