JP2020031423A - 信号生成装置 - Google Patents

信号生成装置 Download PDF

Info

Publication number
JP2020031423A
JP2020031423A JP2019133206A JP2019133206A JP2020031423A JP 2020031423 A JP2020031423 A JP 2020031423A JP 2019133206 A JP2019133206 A JP 2019133206A JP 2019133206 A JP2019133206 A JP 2019133206A JP 2020031423 A JP2020031423 A JP 2020031423A
Authority
JP
Japan
Prior art keywords
voltage
signal
pair
circuit
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019133206A
Other languages
English (en)
Other versions
JP7237759B2 (ja
Inventor
浩一 柳沢
Koichi Yanagisawa
浩一 柳沢
大佳 池田
Hiroyoshi Ikeda
大佳 池田
真 笠井
Makoto Kasai
真 笠井
智春 坂井
Tomoharu Sakai
智春 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Publication of JP2020031423A publication Critical patent/JP2020031423A/ja
Application granted granted Critical
Publication of JP7237759B2 publication Critical patent/JP7237759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】シリアルバスに伝送されているＣＡＮフレームを特定可能な符号特定用信号を生成して、ＬＶＤＳで出力する。
【解決手段】ＣＡＮ通信路（シリアルバスＳＢ）を構成する一対の被覆導線Ｌａ，Ｌｂに一対のプローブＰＬａ，ＰＬｂを介して接続されて、シリアルバスＳＢを介して伝送される２線差動電圧方式のロジック信号（被覆導線Ｌａ，Ｌｂに伝送される各電圧信号の電圧Ｖａ，Ｖｂの電位差（Ｖａ−Ｖｂ）である差動信号）に基づき、このロジック信号に対応する符号を特定可能な符号特定用信号Ｓｆを生成する。また、符号特定用信号ＳｆをＬＶＤＳ信号Ｖｆに変換して外部に出力するＬＶＤＳドライバ６を備えている。
【選択図】図１

Description

本発明は、通信路を介して伝送される２線差動電圧方式のロジック信号に基づいてロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置に関するものである。
例えば、下記の特許文献１には、ＣＡＮ通信用のシリアルバス（車内ＬＡＮ）を介して伝送されている各種ＣＡＮフレーム（制御データ）を収集して記録可能に構成された車両データ収集装置（以下、単に「収集装置」ともいう）の発明が開示されている。この収集装置は、故障診断やメンテナンスなどを目的として外部機器を接続可能にシリアルバスに設けられているダイアグコネクタ（診断機器接続用コネクタ：以下、単に「コネクタ」ともいう）に接続可能に構成されている。また、この収集装置では、上記のコネクタに接続することでコネクタを介して供給される電源によって動作し、イグニッションスイッチの操作に連動してシリアルバスからのＣＡＮフレームの収集の開始／停止を自動的に実行する構成が採用されている。
特開２００８−７０１３３号公報（第４−１１頁、第１−１７図）
ところが、上記特許文献に開示の収集装置には、以下のような解決すべき課題が存在している。具体的には、上記の収集装置では、コネクタを介して接続したシリアルバスから各種のＣＡＮフレーム（２線差動電圧方式のロジック信号によって示されている符号の列）を収集する構成であることから、ＣＡＮの通信プロトコル（ＣＡＮプロトコル）に準拠した信号を入力する入力仕様が標準仕様となっている。しかしながら、ＣＡＮの入力規格以外の入力規格（特に、ＬＶＤＳ（Low Voltage Differential Signaling）規格に準拠した入力規格）に適合した信号を入力する収集装置が既に多く存在しており、これらの収集装置をＣＡＮフレーム（または、ロジック信号によって示されている符号を特定可能な符号特定用信号）の収集に利用できれば便利である。
なお、自動車に搭載されているＣＡＮ通信用のシリアルバス（通信路）における課題について例示したが、自動車以外の分野（例えば、工場内に設置される機械設備の分野）においても、複数の機械設備がノードとして接続されたＣＡＮ通信用のシリアルバス（通信路）が使用されており、このシリアルバスを介して伝送されているＣＡＮフレーム（または、ロジック信号によって示されている符号を特定可能な符号特定用信号）の収集に際しても、ＣＡＮの入力規格以外の入力規格（特に、ＬＶＤＳ規格に準拠した入力規格）に適合した信号（特にＬＶＤＳ）を入力する収集装置を利用できれば便利である。
本発明は、かかる解決すべき課題に鑑みてなされたものであり、ＣＡＮ通信用のシリアルバスを介して伝送されているＣＡＮフレーム（ＣＡＮフレームを構成する符号）を特定可能な符号特定用信号を生成すると共にＬＶＤＳで出力可能とする信号生成装置を提供することを主目的とする。
上記目的を達成すべく請求項１記載の信号生成装置は、ＣＡＮ通信路を構成する一対の信号線に一対のプローブを介して接続されて、当該ＣＡＮ通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置であって、前記符号特定用信号をＬＶＤＳに変換して外部に出力するＬＶＤＳドライバを備えている。
また、請求項２記載の信号生成装置は、請求項１記載の信号生成装置において、前記一対のプローブのうちの一方のプローブを含んで構成されて、前記一対の信号線のうちの当該一方のプローブを介して接続された一方の信号線に伝送されている電圧に応じて電圧が変化する第１電圧信号を発生させる第１ハイインピーダンス回路と、前記一対のプローブのうちの他方のプローブを含んで構成されて、前記一対の信号線のうちの当該他方のプローブを介して接続された他方の信号線に伝送されている電圧に応じて電圧が変化する第２電圧信号を発生させる第２ハイインピーダンス回路と、前記第１電圧信号および前記第２電圧信号を入力すると共に当該各電圧信号の差分電圧に応じて電圧が変化する差分信号を出力する差動増幅回路と、前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形回路とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する。
また、請求項３記載の信号生成装置は、請求項１記載の信号生成装置において、前記一対のプローブのうちの一方のプローブを含んで構成されて、前記一対の信号線のうちの当該一方のプローブを介して接続された一方の信号線に伝送されている電圧に応じて電圧が変化する第１電圧信号を発生させる第１ハイインピーダンス回路と、前記一対のプローブのうちの他方のプローブを含んで構成されて、前記一対の信号線のうちの当該他方のプローブを介して接続された他方の信号線に伝送されている電圧に応じて電圧が変化する第２電圧信号を発生させる第２ハイインピーダンス回路と、前記第１電圧信号および前記第２電圧信号を入力すると共に当該各電圧信号の差分電圧に応じて電圧が変化する差分信号を出力する差動増幅回路と、前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形回路とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する。
また、請求項４記載の信号生成装置は、請求項２または３記載の信号生成装置において、前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている。
また、請求項５記載の信号生成装置は、請求項１から４のいずれかに記載の信号生成装置において、前記一対の信号線は、被覆導線でそれぞれ構成され、前記一対のプローブは、対応する被覆導線における被覆部に接触させられて、当該被覆導線と容量結合する電極をそれぞれ備えている。
また、請求項６記載の信号生成装置は、請求項１から４のいずれかに記載の信号生成装置において、前記一対のプローブは、前記一対の信号線のうちの対応する信号線に装着されて、当該信号線に流れる電流であって、当該信号線に伝送されている電圧に応じて電流値が変化する電流を検出すると共に、当該電流値に応じて電圧値が変化する電圧信号をそれぞれ出力する一対の電流検出プローブで構成されている。
請求項１記載の信号生成装置によれば、ＣＡＮ通信用の一対の信号線を介して伝送されているロジック信号に対応する符号を特定可能な符号特定用信号を生成すると共にＬＶＤＳに変換して出力するため、既に多く存在しているＬＶＤＳ対応機器（収集装置など）を使用してロジック信号についての各種の処理を実行することができるため、極めて有用で便利となる。
請求項２，３記載の信号生成装置によれば、第１ハイインピーダンス回路を介して一方の信号線に接続されると共に、第２ハイインピーダンス回路を介して他方の信号線に接続されるため、一対の信号線に伝送されている電圧に対して殆ど影響を与えることなく、この電圧を検出して符号特定用信号を生成し、ＬＶＤＳに変換して外部のＬＶＤＳ対応機器に出力することができる。
請求項４記載の信号生成装置によれば、波形整形回路の後段に配置された信号生成部が、ターゲット定電圧を基準として規定された閾値電圧と比較することで、シングルエンド信号を確実に二値化して（一定振幅の信号にして）符号特定用信号を生成することができる。
請求項５記載の信号生成装置によれば、一対のプローブに、対応する被覆導線における被覆部に接触させられて、被覆導線と容量結合する電極がそれぞれ備えられているため、一対の被覆導線における長手方向の任意の部位にプローブを接続する（つまり、被覆導線の任意の部位の被覆部に電極を接触させる）簡易な作業を行うことで、一対の信号線を介して伝送されているロジック信号によって示されている符号を特定可能な符号特定用信号を生成すると共にＬＶＤＳに変換して外部に出力することができる。
請求項６記載の信号生成装置によれば、一対のプローブがそれぞれ電流検出プローブで構成されているため、一対の信号線における長手方向の任意の部位にプローブを接続する（つまり、信号線の任意の部位にプローブを装着する）簡易な作業を行うことで、一対の信号線を介して伝送されているロジック信号によって示されている符号を特定可能な符号特定用信号を生成すると共にＬＶＤＳに変換して外部に出力することができる。
信号生成装置１の構成を示すブロック図である。 信号生成装置１の構成の一例を示す構成図である。 差動増幅回路４１の他の構成を示す回路図である。 差動増幅回路４１の他の構成を示す回路図である。 図２の波形整形回路４２の構成、および信号生成部５の構成を示す回路図である。 図５の波形整形回路４２および信号生成部５を備えた信号生成装置１の動作を説明するための波形図である。 波形整形回路４２の他の構成、および信号生成部５の他の構成を示す回路図である。 図７の波形整形回路４２および信号生成部５を備えた信号生成装置１の動作を説明するための波形図である。 プローブＰＬの他の構成を示す構成図である。 図５のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路４２の回路図である。 図７のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路４２の回路図である。 図５の第４インピーダンス素子４２ｅを削除した構成の波形整形回路４２の回路図である。 図７の第４インピーダンス素子４２ｅを削除した構成の波形整形回路４２の回路図である。 信号生成装置１を被覆導線Ｌａ，Ｌｂに接続する構成を説明するための構成図である。 信号生成装置１を被覆導線Ｌａ，Ｌｂに接続する他の構成を説明するための構成図である。 信号生成装置１を電流検出プローブＰＬｃ，ＰＬｄで被覆導線Ｌａ，Ｌｂに接続する構造を説明するための構成図である。
以下、信号生成装置の実施の形態について、添付図面を参照して説明する。
図１，２に示す信号生成装置１は、「信号生成装置」の一例であって、第１インピーダンス素子２、第２インピーダンス素子３、差動増幅部４、信号生成部５、ＬＶＤＳドライバ６および出力コネクタ７（または出力ケーブル）を備えて構成されている。この信号生成装置１は、自動車に配設されているＣＡＮ通信用のシリアルバスＳＢ（「ＣＡＮ通信路」の一例）からＣＡＮフレーム（「ＣＡＮ通信路を介して伝送される２線差動電圧方式のロジック信号」の一例）を読み取り、読み取ったＣＡＮフレームと同じＣＡＮフレームＣｓを示すＬＶＤＳ（後述するＬＶＤＳ信号Ｖｆ）を各種のＬＶＤＳ対応機器（収集装置など）に出力することができるように（ＣＡＮ−ＬＶＤＳ変換器として）構成されている。なお、シリアルバスＳＢは、それぞれ被覆導線で構成された一対の信号線（高電位側信号線（CANH）と低電位側信号線（CANL））で構成されている。
この場合、シリアルバスＳＢを介してのＣＡＮプロトコルに準拠した通信時には、図２に示すように、ＣＡＮフレーム（符号列）を構成する各符号を表すロジック信号Ｓａが、シリアルバスＳＢにおける２本の信号線のうちのＣＡＮＨｉｇｈ（CANH）の信号線としての被覆導線Ｌａに伝送される電圧信号の電圧Ｖａ（以下、理解の容易のため、この電圧信号自体を電圧信号Ｖａともいう）と、２本の信号線のうちのＣＡＮＬｏｗ（CANL）の信号線としての被覆導線Ｌｂに伝送される電圧信号の電圧Ｖｂ（以下、理解の容易のため、この電圧信号自体を電圧信号Ｖｂともいう）との間の電位差（Ｖａ−Ｖｂ）である差動信号として伝送される。信号生成装置１は、このロジック信号Ｓａ（具体的には、電圧信号Ｖａ，Ｖｂに基づき、図６に示すように、電圧信号Ｖａ，Ｖｂに対応する符号Ｃｓ（電位差（Ｖａ−Ｖｂ）である差動信号に対応する符号Ｃｓ（「１」または「０」）））を特定可能な符号特定用信号Ｓｆを生成すると共に、ＬＶＤＳ信号Ｖｆに変換して装置外部に出力する。
なお、シリアルバスＳＢを介してのロジック信号Ｓａの伝送原理については公知のため、詳細な説明を省略するが、ＣＡＮＨｉｇｈ（CANH）の電圧信号ＶａおよびＣＡＮＬｏｗ（CANL）の電圧信号Ｖｂの仕様について簡単に説明する。図６に示すように、電圧信号Ｖａ，Ｖｂは、ベースになる電圧（＋２．５Ｖ）から逆方向に変化する電圧信号であって、電圧信号Ｖａがこのベースの電圧のときには、電圧信号Ｖｂも同じ期間に亘り同じベースの電圧になって、電位差（Ｖａ−Ｖｂ）がゼロ（最小）となるこの期間に伝送されるＣＡＮフレームを構成する符号Ｃｓ（論理値）は「１」を示すものとなる。一方、電圧信号Ｖａがこのベースの電圧よりも高電圧の規定電圧（＋３．５Ｖ）のときには、電圧信号Ｖｂは同じ期間に亘り、逆にベースの電圧よりも低電圧の他の規定電圧（＋１．５Ｖ）になって、電位差（Ｖａ−Ｖｂ）が最大となるこの期間に伝送されるＣＡＮフレームを構成する符号Ｃｓ（論理値）は「０」を示すものとなる。また、シリアルバスＳＢにおいて差動信号を伝送するための基準電位となる信号線である「SG」や、差動信号の伝送の用途以外に配設されている信号線および電力線等の図示および説明を省略する。
信号生成装置１は、図１，２に示すように、一対のプローブＰＬａ，ＰＬｂ（特に区別しないときには、プローブＰＬともいう）を介して被覆導線Ｌａ，Ｌｂ（特に区別しないときには、被覆導線Ｌともいう）に接続される。一例として、プローブＰＬａは、電極部１１ａおよびシールドケーブル（同軸ケーブル）ＣＢａを備えて構成されて、第１インピーダンス素子２に接続される。プローブＰＬｂは、電極部１１ｂおよびシールドケーブル（同軸ケーブル）ＣＢｂを備えてプローブＰＬａとは別体に構成されて、第２インピーダンス素子３に接続される。
電極部１１ａ，１１ｂは、電極２１およびシールド２２を備えて同一に構成されている。また、各電極部１１ａ，１１ｂは、被覆導線Ｌａ，Ｌｂのうちの任意の一方に対して着脱可能に構成されている。なお、理解の容易のため、図１，２に示すように、電極部１１ａは被覆導線Ｌａに装着され、電極部１１ｂは被覆導線Ｌｂに装着されるものとする。また、電極部１１ａ，１１ｂは、対応する被覆導線Ｌへの装着状態において、その被覆導線Ｌの絶縁被覆部（以下、単に「被覆部」ともいう）に電極２１が接触（当接）するように構成されている。この構成により、電極部１１ａ，１１ｂの各電極２１は、対応する被覆導線Ｌａ，Ｌｂの金属部（芯線）と接触することなく非接触の状態（つまり、金属非接触の状態）で容量結合する。なお、この結合容量の容量値は、一般的に数ｐＦ程度の小容量値である。また、シールド２２は、各電極部１１ａ，１１ｂが対応する被覆導線Ｌａ，Ｌｂに装着されている状態において、被覆導線Ｌａ，Ｌｂの被覆部における電極２１の接触部位を、この電極２１を含めて覆うことで、電極２１が対応する被覆導線Ｌａの金属部以外の金属部と容量結合することを防止する。
したがって、信号生成装置１では、被覆導線Ｌａ，Ｌｂの金属部（芯線）と電極部１１ａ，１１ｂの各電極２１との間に形成される各結合容量は、被覆導線Ｌａ，Ｌｂと信号生成装置１側の電子回路とを直流的に絶縁するガルバニック絶縁回路として機能して、被覆導線Ｌａ，Ｌｂに重畳する虞のある直流電圧の信号生成装置１への印加を回避して、安全性を高めることが可能となっている。
第１インピーダンス素子２は、本例では一例として、図２に示すように、抵抗３１ａ、および抵抗３１ａに並列接続されたコンデンサ３２ａを備えて構成され、また第２インピーダンス素子３は、抵抗３１ｂ（抵抗３１ａと同じ抵抗値）、および抵抗３１ｂに並列接続されたコンデンサ３２ｂ（コンデンサ３２ａと同じ容量値）を備えて構成されている。第１インピーダンス素子２では、抵抗３１ａは、高抵抗値の抵抗（少なくとも数ＭΩ程度の高（ハイ）インピーダンス抵抗）で構成されて、その一端（第１インピーダンス素子２の一端）がプローブＰＬａを構成するシールドケーブルＣＢａの芯線を介して電極部１１ａの電極２１に接続されると共に後述する差動増幅回路４１の入力段に配設された演算増幅器４１ａの入力端子（非反転入力端子）に接続され、その他端（第１インピーダンス素子２の他端）が信号生成装置１における基準電位の部位（グランドＧ）に接続されている。
また、第２インピーダンス素子３では、抵抗３１ｂは、高抵抗値の抵抗（高インピーダンス抵抗）で構成されて、その一端（第２インピーダンス素子３の一端）がプローブＰＬｂを構成するシールドケーブルＣＢｂの芯線を介して電極部１１ｂの電極２１に接続されると共に後述する差動増幅回路４１の入力段に配設された演算増幅器４１ｂの入力端子（非反転入力端子）に接続され、その他端（第２インピーダンス素子３の他端）がグランドＧに接続されている。また、コンデンサ３２ａ，３２ｂの容量値は、上記した結合容量の容量値（数ｐＦ程度）に対して十分に大きな値（例えば、数十ｐＦ程度）に規定されている。
また、シールドケーブルＣＢａのシールドは、電極部１１ａ側の端部（シールドケーブルＣＢａの自由端側の端部）が電極部１１ａのシールド２２に接続されると共に、第１インピーダンス素子２側の端部（シールドケーブルＣＢａの基端部側の端部）がグランドＧに接続されている。また、シールドケーブルＣＢｂのシールドは、電極部１１ｂ側の端部（シールドケーブルＣＢｂの自由端側の端部）が電極部１１ｂのシールド２２に接続されると共に、第２インピーダンス素子３側の端部（シールドケーブルＣＢｂの基端部側の端部）がグランドＧに接続されている。
この構成により、第１インピーダンス素子２は、電極部１１ａの電極２１と容量結合する一方の被覆導線Ｌａに伝送されている電圧信号Ｖａの電圧Ｖａに応じて電圧が変化する（電圧Ｖａが上記のベースの電圧のときに低電圧となり、電圧Ｖａが上記の高電圧の規定電圧のときに高電圧となるように変化する）第１電圧信号Ｖｃ１を、両端間に発生させる。また、第２インピーダンス素子３は、電極部１１ｂの電極２１と容量結合する他方の被覆導線Ｌｂに伝送されている電圧信号Ｖｂの電圧Ｖｂに応じて電圧が変化する（電圧Ｖｂが上記のベースの電圧のときに高電圧となり、電圧Ｖｂが上記の低電圧の規定電圧のときに低電圧となるように変化する）第２電圧信号Ｖｃ２を、両端間に発生させる。また、第１電圧信号Ｖｃ１および第２電圧信号Ｖｃ２は、共に、容量結合によって検出される信号であることから、電圧信号Ｖａ，Ｖｂの変化（電圧信号Ｖａ，Ｖｂのパルスの長さの変化や、このパルスの密度の変化）に応じて、直流レベル（直流成分）が変化する信号となっている。
なお、各インピーダンス素子２，３は、上記の構成（抵抗３１ａおよびコンデンサ３２ａの並列回路、抵抗３１ｂおよびコンデンサ３２ｂの並列回路）に限定されるものではない。例えば、抵抗３１ａや抵抗３１ｂだけの回路や、コンデンサ３２ａやコンデンサ３２ｂだけの回路で構成してもよい。また、コンデンサ３２ａ，３２ｂについては、ディスクリート部品で構成することもできるし、インピーダンス素子２，３と対応する電極２１とを接続するシールドケーブル（同軸ケーブル）ＣＢａ，ＣＢｂの配線容量（芯線とシールドとの間に形成される容量）で構成することもできる。
また、被覆導線Ｌａの金属部（芯線）と、上記のような小容量値（数ｐＦ程度）の結合容量を介してハイインピーダンス状態で接続されるプローブＰＬａおよび第１インピーダンス素子２は、全体として第１ハイインピーダンス回路ＨＩＣ１（電圧信号Ｖａの周波数域において、数十ｋΩ以上のハイインピーダンスとなる回路）を構成して、上記したように第１電圧信号Ｖｃ１を出力する。また、被覆導線Ｌｂの金属部（芯線）と、上記のような小容量値（数ｐＦ程度）の結合容量を介してハイインピーダンス状態で接続されるプローブＰＬｂおよび第２インピーダンス素子３は、全体として第２ハイインピーダンス回路ＨＩＣ２（電圧信号Ｖｂの周波数域において、数十ｋΩ以上のハイインピーダンスとなる回路）を構成して、上記したように第２電圧信号Ｖｃ２を出力する。また、この信号生成装置１では、被覆導線Ｌａ，Ｌｂに対して、このように各プローブＰＬａ，ＰＬｂを介して高（ハイ）インピーダンスで接続される。したがって、信号生成装置１は、被覆導線Ｌａ，Ｌｂに伝送されている電圧信号Ｖａ，Ｖｂに対して殆ど影響を与えることなく、電圧信号Ｖａ，Ｖｂを検出することが可能となっている。
差動増幅部４は、第１電圧信号Ｖｃ１および第２電圧信号Ｖｃ２を入力すると共に各電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１−Ｖｃ２）に応じて電圧が変化するシングルエンド信号Ｖｄを出力する。
具体的には、差動増幅部４は、図２に示すように、差動増幅回路４１および波形整形回路４２を備えて構成されている。本例では、差動増幅回路４１および波形整形回路４２は、演算増幅器やコンパレータで構成されている。具体的には、差動増幅回路４１は、一例として、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅ（例えば、±１０Ｖ）で動作する３つの演算増幅器４１ａ，４１ｂ，４１ｃ、および７つの抵抗４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈ，４１ｉ，４１ｊを備えて、全体として計装アンプに構成されている。この差動増幅回路４１では、演算増幅器（第１演算増幅器）４１ａは、非反転入力端子が第１インピーダンス素子２の一端に接続され、反転入力端子と出力端子との間に抵抗４１ｄ（帰還抵抗）が接続されている。演算増幅器（第２演算増幅器）４１ｂは、非反転入力端子が第２インピーダンス素子３の一端に接続され、反転入力端子と出力端子との間に抵抗４１ｅ（抵抗４１ｄと同一抵抗値の帰還抵抗）が接続されている。また、演算増幅器４１ａおよび演算増幅器４１ｂの各反転入力端子は抵抗４１ｆ（演算増幅器４１ａおよび演算増幅器４１ｂの共通の入力抵抗）を介して接続されている。演算増幅器（第３演算増幅器）４１ｃは、反転入力端子が抵抗４１ｇ（一方の入力抵抗）を介して演算増幅器４１ａの出力端子に接続され、非反転入力端子が抵抗４１ｈ（抵抗４１ｇと同一抵抗値の他方の入力抵抗）を介して演算増幅器４１ｂの出力端子に接続され、反転入力端子と出力端子との間に抵抗４１ｉ（帰還抵抗）が接続され、かつ反転入力端子は抵抗４１ｊ（抵抗４１ｉと同一抵抗値）を介してグランドＧに接続されて、各演算増幅器４１ａ，４１ｂから出力される出力信号の差分を増幅して出力する差動増幅器として機能する。
この構成により、差動増幅回路４１は、電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１−Ｖｃ２）を各抵抗４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｉの抵抗値で規定される公知の増幅率で反転増幅して、電圧信号としての差分信号Ｖｄ０を出力する。この差分信号Ｖｄ０は、シリアルバスＳＢにＣＡＮフレーム（符号列）を構成する符号Ｃｓ（「１」）が伝送されている期間において（電圧Ｖａ，Ｖｂが共にベースの電圧のときに）高電位側電圧となり、ＣＡＮフレームを構成する符号Ｃｓ（「０」）が伝送されている期間において（電圧Ｖａが高電圧の規定電圧で、電圧Ｖｂが低電圧の規定電圧のときに）低電位側電圧となる電圧信号である。また、上記したように、各電圧信号Ｖｃ１，Ｖｃ２は共に電圧信号Ｖａ，Ｖｂの変化に応じて直流レベルが変化する信号であることから、電圧信号Ｖｃ１，Ｖｃ２に基づいて生成される差分信号Ｖｄ０もまた、差動増幅回路４１においてこの直流レベルの変化について軽減されてはいるものの、直流レベル（直流成分）が変化する信号である。
なお、この差動増幅回路４１では、演算増幅器４１ａおよび演算増幅器４１ｂの各反転入力端子に接続される入力抵抗を共通の１つの抵抗４１ｆとする構成（計装アンプとする構成）を採用しているが、この構成に限定されるものではなく、例えば、図３に示すように、演算増幅器４１ａの反転入力端子に抵抗４１ｆａを個別の入力抵抗として接続して、この抵抗４１ｆａを介してこの反転入力端子をグランドＧに接続し、かつ演算増幅器４１ｂの反転入力端子に抵抗４１ｆｂ（抵抗４１ｆａと同一抵抗値）を個別の入力抵抗として接続して、この抵抗４１ｆｂを介してこの反転入力端子をグランドＧに接続する構成を採用することもできる。この構成においても差動増幅回路４１は、上記の差分電圧（Ｖｃ１−Ｖｃ２）を、各抵抗４１ｄ，４１ｅ，４１ｆａ，４１ｆｂ，４１ｇ，４１ｉの抵抗値で規定される公知の増幅率で増幅して、差分信号Ｖｄ０を出力する。
また、図３に示す上記の差動増幅回路４１では、演算増幅器４１ａおよび演算増幅器４１ｂが、各電圧信号Ｖｃ１，Ｖｃ２の交流成分のみならず、直流成分をも増幅する構成であることから、この直流成分の大きいときには演算増幅器４１ａおよび演算増幅器４１ｂの各出力端子から出力される出力信号が飽和することがある。この出力信号の飽和を軽減するため、図４に示す差動増幅回路４１のように、演算増幅器４１ａの反転入力端子とグランドＧ（基準電位）との間に接続される抵抗４１ｆａに直列にコンデンサ４１ｋを接続し、かつ演算増幅器４１ｂの反転入力端子とグランドＧとの間に接続される抵抗４１ｆｂに直列にコンデンサ４１ｍを接続する構成を採用することもできる。この構成の演算増幅器４１ａおよび演算増幅器４１ｂは、各電圧信号Ｖｃ１，Ｖｃ２の直流成分は増幅せずに交流成分のみを増幅して出力する交流増幅器として機能することから、出力端子から出力される出力信号が各電圧信号Ｖｃ１，Ｖｃ２の直流成分に起因して飽和する事態の発生を大幅に軽減することが可能となっている。
波形整形回路４２は、差分信号Ｖｄ０を入力すると共に、この差分信号Ｖｄ０を、差分信号Ｖｄ０の交流成分のピークｔｏピーク電圧（ピークピーク電圧）と同等のピークｔｏピーク電圧（ピークピーク電圧）で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方の電圧が予め規定されたターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。この構成により、波形整形回路４２は、シングルエンド信号Ｖｄの上記のいずれか一方の電圧を、信号についての基準電位（ピークピーク電圧がゼロボルトのときの電圧。本例では、ターゲット定電圧Ｖｔｇ）に固定する基準電位固定回路とも言える。
一例として、波形整形回路４２は、図５に示すように、差分信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃ、第３インピーダンス素子４２ｄ、ダイオードを含まずに直列接続された第４インピーダンス素子４２ｅおよびスイッチ４２ｆで構成された直列回路ＳＣ、並びにコンパレータなどで構成されると共にスイッチ４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを、差分信号Ｖｄ０に基づいて生成して出力するスイッチ制御回路ＳＷＣを備えている。
具体的には、コンデンサ４２ｃは、一端部が入力部４２ａに接続されると共に他端部が出力部４２ｂに接続されている。第３インピーダンス素子４２ｄは、一例として抵抗（１つの抵抗、または複数の抵抗を直列や並列に接続して構成された抵抗回路）で構成されて、一端部がコンデンサ４２ｃの他端部に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されて、ターゲット定電圧Ｖｔｇをコンデンサ４２ｃの他端部（および出力部４２ｂ）に供給する。なお、ターゲット定電圧Ｖｔｇは、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に予め規定されている。第３インピーダンス素子４２ｄについては、最も簡易な構成として、上記したように抵抗だけの構成とすることもできるが、この構成に限定されるものではない。図示はしないが、第３インピーダンス素子４２ｄは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。なお、第３インピーダンス素子４２ｄは、全体としてのインピーダンス値（抵抗だけで構成されているときには抵抗値）が第４インピーダンス素子４２ｅのインピーダンス値（抵抗だけで構成されているときには抵抗値）よりも大きい値（例えば、抵抗だけの場合には、数ｋΩから数百ｋΩ程度）に規定されている。
直列回路ＳＣは、図５に示すように、直列接続された第４インピーダンス素子４２ｅおよびスイッチ４２ｆで構成されると共に、一端部がコンデンサ４２ｃの他端部（および出力部４２ｂ）に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されている。この構成により、直列回路ＳＣは、スイッチ制御回路ＳＷＣから出力される制御パルス信号Ｖｃｔによってスイッチ４２ｆがオン状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ４２ｃの他端部（および出力部４２ｂ）への印加を実行し、オフ状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ４２ｃの他端部（および出力部４２ｂ）への印加を停止する。また、直列回路ＳＣは、その順方向電圧が温度によって変動し易いダイオードを含まない構成であるため、温度変動の影響を受けることなく、ターゲット定電圧Ｖｔｇをそのままコンデンサ４２ｃの他端部に印加することが可能となっている。
スイッチ４２ｆは、オン状態において低インピーダンスとなって、直列回路ＳＣの他端部に印加されているターゲット定電圧Ｖｔｇを第４インピーダンス素子４２ｅ（例えば、第３インピーダンス素子４２ｄ全体の抵抗値に対して十分に小さい抵抗値の抵抗）を介して出力部４２ｂに印加し得る半導体スイッチであれば、アナログスイッチ、バイポーラトランジスタおよび電界効果型トランジスタなどの種々の半導体スイッチで構成することができる。また、スイッチ４２ｆは、本例では一例として、制御パルス信号Ｖｃｔが高電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが低電位のときにオフ状態に移行するように（いわゆる、正論理（ハイアクティブ）で動作するように）構成されている。
第４インピーダンス素子４２ｅは、本例では一例として、スイッチ４２ｆがオン状態のときに、他端部に印加されているターゲット定電圧Ｖｔｇをコンデンサ４２ｃの他端部（および出力部４２ｂ）に低インピーダンスで供給し得る十分に低い抵抗値に規定された抵抗で構成されている。ただし、第４インピーダンス素子４２ｅの抵抗値は、スイッチ４２ｆがオン状態（ターゲット定電圧Ｖｔｇの供給状態）のときであっても、差分信号Ｖｄ０の立ち下がりや立ち上がり時にはこの電圧変化の影響を受けて、コンデンサ４２ｃの他端部の電圧がターゲット定電圧Ｖｔｇから若干変動し得る（差分信号Ｖｄ０の立ち下がり時には瞬間的に若干低下したり、立ち上がり時には瞬間的に若干上昇したりし得る）程度の抵抗値（例えば、十数Ωから数十Ω程度の抵抗値）に規定されている。また、第４インピーダンス素子４２ｅについては、最も簡易な構成として、図５に示すように１本の抵抗で構成することもできるが、複数の抵抗を直列や並列に接続して構成してもよい。また、図示はしないが、第４インピーダンス素子４２ｅは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。また、直列回路ＳＣにおける第４インピーダンス素子４２ｅとスイッチ４２ｆの並び順は、図５に示す並び順の逆の順とすることもできる。
スイッチ制御回路ＳＷＣは、図５に示す構成では、図６に示すように、入力部４２ａに入力される差分信号Ｖｄ０の交流成分Ｖｄ０ａｃ（図６参照）における低電圧期間ＴＬにスイッチ４２ｆをオン状態に移行させるために高電位（高レベル。例えば、後述するコンパレータ４２ｇについての正電源電圧Ｖｃｃの近傍の電圧レベル）となり、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオフ状態に移行させるために低電位（低レベル。例えば、後述するコンパレータ４２ｇについての負電源電圧Ｖｅｅの近傍の電圧レベル）となる制御パルス信号Ｖｃｔを出力する。
具体的には、スイッチ制御回路ＳＷＣは、図５に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１（≠０ボルト）を出力する１つの基準電源４２ｈを有して構成されている。また、基準電源４２ｈは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ１が加算された電圧（Ｖｔｇ＋Ｖｂｉ１）を基準電圧（第１基準電圧）Ｖｒ１として正極側から出力する。直流定電圧Ｖｂｉ１は、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧Ｖｐ（図６参照）の例えば数％から十数％の電圧値に規定されている。したがって、基準電圧Ｖｒ１は、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。また、コンパレータ４２ｇは、反転入力端子がコンデンサ４２ｃの他端部に接続され、かつ非反転入力端子に基準電圧Ｖｒ１が入力されることで、出力端子から上記の制御パルス信号Ｖｃｔを出力するように構成されている。
この制御パルス信号Ｖｃｔにより、スイッチ４２ｆが、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオン状態に移行し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオフ状態に移行したときの波形整形回路４２の動作について説明する。なお、図６では理解の容易のため、差分信号Ｖｄ０の直流成分Ａが差分信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内で大きく変動する状態で、差分信号Ｖｄ０を図示しているが、実際には、商用周波数のような１００Ｈｚ未満の低周波ノイズが重畳することで、直流成分Ａは、交流成分Ｖｄ０ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは差分信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内でほぼ一定であるものとして説明する。また、交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間ＴＨにおける差分信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間ＴＬにおける差分信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。
まず、スイッチ４２ｆがオン状態になる低電圧期間ＴＬでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが第４インピーダンス素子４２ｅを介して低インピーダンスで供給されることにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図６に示すように、ターゲット定電圧Ｖｔｇに規定される。また、差分信号Ｖｄ０が印加されるコンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧は、低電圧期間ＴＬであることから、電圧（Ａ−Ｖｐ２）となっている。これにより、コンデンサ４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ−Ｖｐ２−Ｖｔｇ）に充電される。
この状態から、スイッチ４２ｆがオフ状態になる高電圧期間ＴＨになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧が電圧（Ａ＋Ｖｐ１）となる。これにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧は、電圧（Ａ＋Ｖｐ１）から電圧（Ａ−Ｖｐ２−Ｖｔｇ）を減算した電圧（Ａ＋Ｖｐ１−（Ａ−Ｖｐ２−Ｖｔｇ））、すなわち電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧である電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図６に示すように、電圧（Ｖｐ＋Ｖｔｇ）に規定される。
以上のことから、図５に示す波形整形回路４２は、スイッチ制御回路ＳＷＣがスイッチ４２ｆをオン状態およびオフ状態に交互に移行させることにより、図６に示すように、差分信号Ｖｄ０（ピークｔｏピーク電圧Ｖｐの交流成分Ｖｄ０ａｃに直流成分Ａが重畳した信号）を、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。すなわち、波形整形回路４２は、差分信号Ｖｄ０に重畳している直流成分Ａを除去（つまり、低周波ノイズを除去）する機能を備えている。これにより、この波形整形回路４２は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「０」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「１」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。
次いで、スイッチ制御回路ＳＷＣのコンパレータ４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。
交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、直列回路ＳＣから第４インピーダンス素子４２ｅを介して低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に上昇して、基準電圧Ｖｒ１を上回る。したがって、コンパレータ４２ｇは、図６に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１を上回る状態に維持される。なお、交流成分Ｖｄ０ａｃの低電圧期間ＴＬのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ４２ｇの反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ４２ｇの非反転入力端子に入力されている基準電圧Ｖｒ１（＝Ｖｔｇ＋Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも高い電圧である（同じ電圧ではない）ことから、コンパレータ４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。
また、交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の低下に伴って電圧（Ｖｐ＋Ｖｔｇ）から低下して、基準電圧Ｖｒ１を下回る。したがって、コンパレータ４２ｇは、図６に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１より低いターゲット定電圧Ｖｔｇに維持される。
信号生成部５は、一例として、図５に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ１４ａ、および直流定電圧（バイアス電圧）Ｖｂｉ２（≠０ボルト）を出力する１つの基準電源１４ｂを有して構成されている。また、基準電源１４ｂは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ２が加算された電圧（Ｖｔｇ＋Ｖｂｉ２）を閾値電圧Ｖｔｈとして正極側から出力する。直流定電圧Ｖｂｉ２は、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されている。したがって、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。なお、閾値電圧Ｖｔｈと上記した基準電圧Ｖｒ１との大小関係には、同じであってもよいし、いずれが高い状態であってもよい（なお、図６では、一例として、基準電圧Ｖｒ１が閾値電圧Ｖｔｈよりも高い状態となっている）。
コンパレータ１４ａは、出力部４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号Ｓｆを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されていることから、このコンパレータ１４ａを備えた信号生成部５は、図６に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「１」の期間において高電位（コンパレータ１４ａの最大出力電圧）となり、この符号Ｃｓが「０」の期間において低電位（コンパレータ１４ａの最小出力電圧）となる符号特定用信号Ｓｆを生成して出力する。
ターゲット定電圧Ｖｔｇは、上記したように、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に規定されるが、図５に示す構成の波形整形回路４２および信号生成部５では、通常は、信号生成装置１におけるグランドＧの電位（ゼロボルト）に規定される。したがって、波形整形回路４２は、ピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇ（ゼロボルト）に規定されたシングルエンド信号Ｖｄを出力する。
なお、波形整形回路４２は、上記した図５の構成、すなわち、差分信号Ｖｄ０を入力すると共に、この差分信号Ｖｄ０を、差分信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧。ボトム電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成に限定されない。例えば、波形整形回路４２を図７に示すように構成することで、差分信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧。トップ電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成とすることもできる。
以下、図７に示す波形整形回路４２および信号生成部５について説明する。なお、図５に示す波形整形回路４２および信号生成部５と同一の構成については、同一の符号を付して重複する説明を省略する。
一例として、波形整形回路４２は、差分信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃ、第３インピーダンス素子４２ｄ、第４インピーダンス素子４２ｅおよびスイッチ４２ｆで構成された直列回路ＳＣ、並びにダイオードを含まずにコンパレータなどで構成されると共にスイッチ４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。
具体的には、第３インピーダンス素子４２ｄは、一例として図７に示すように１本の抵抗（一端部がコンデンサ４２ｃの他端部に接続され、他端部にターゲット定電圧Ｖｔｇが印加された抵抗）で構成されている。
スイッチ制御回路ＳＷＣは、図７に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１を出力する１つの基準電源４２ｈを有して構成されている。また、基準電源４２ｈは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ１が減算された電圧（Ｖｔｇ−Ｖｂｉ１）を基準電圧Ｖｒ１として負極側から出力する。直流定電圧Ｖｂｉ１はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されていることから、基準電圧Ｖｒ１は、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。また、コンパレータ４２ｇは、非反転入力端子がコンデンサ４２ｃの他端部に接続され、かつ反転入力端子に基準電圧Ｖｒ１が入力されることで、図８に示すように、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにスイッチ４２ｆをオフ状態に移行させるために低電位となり、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオン状態に移行させるために高電圧となる制御パルス信号Ｖｃｔを出力する。
この制御パルス信号Ｖｃｔにより、スイッチ４２ｆが、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオフ状態に移行し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオン状態に移行したときの波形整形回路４２の動作について説明する。なお、図８では理解の容易のため、差分信号Ｖｄ０の直流成分Ａが差分信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内で大きく変動する状態で、差分信号Ｖｄ０を図示しているが、実際には、直流成分Ａは、交流成分Ｖｄ０ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは差分信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内でほぼ一定であるするものとして説明する。また、交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間ＴＨにおける差分信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間ＴＬにおける差分信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。
まず、スイッチ４２ｆがオン状態になる高電圧期間ＴＨでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが第４インピーダンス素子４２ｅを介して低インピーダンスで供給されることにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図８に示すように、ターゲット定電圧Ｖｔｇに規定される。また、差分信号Ｖｄ０が印加されるコンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧は、高電圧期間ＴＨであることから、電圧（Ａ＋Ｖｐ１）となっている。これにより、コンデンサ４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ＋Ｖｐ１−Ｖｔｇ）に充電される。
この状態から、スイッチ４２ｆがオフ状態になる低電圧期間ＴＬになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧が電圧（Ａ−Ｖｐ２）となる。これにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧は、電圧（Ａ−Ｖｐ２）から電圧（Ａ＋Ｖｐ１−Ｖｔｇ）を減算した電圧（Ａ−Ｖｐ２−（Ａ＋Ｖｐ１−Ｖｔｇ））、すなわち電圧（−（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧である電圧（−（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図８に示すように、電圧（−Ｖｐ＋Ｖｔｇ）に規定される。
以上のことから、図７に示す波形整形回路４２は、スイッチ制御回路ＳＷＣがスイッチ４２ｆをオン状態およびオフ状態に交互に移行させることにより、図８に示すように、差分信号Ｖｄ０（ピークｔｏピーク電圧Ｖｐの交流成分Ｖｄ０ａｃに直流成分Ａが重畳した信号）を、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して、つまり、直流成分Ａの変動による影響を除去して出力部４２ｂから出力する。これにより、この波形整形回路４２は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「０」の期間には信号の電圧が低電位になり、この符号Ｃｓが「１」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。
また、スイッチ制御回路ＳＷＣのコンパレータ４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。
交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、直列回路ＳＣから第４インピーダンス素子４２ｅを介して低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に低下して、基準電圧Ｖｒ１を下回る。したがって、コンパレータ４２ｇは、図８に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（−Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１を下回る状態に維持される。なお、交流成分Ｖｄ０ａｃの高電圧期間ＴＨのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ４２ｇの非反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ４２ｇの反転入力端子に入力されている基準電圧Ｖｒ１（＝Ｖｔｇ−Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも低い電圧である（同じ電圧ではない）ことから、コンパレータ４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。
また、交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の上昇に伴って電圧（−Ｖｐ＋Ｖｔｇ）から上昇して、基準電圧Ｖｒ１を上回る。したがって、コンパレータ４２ｇは、図８に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１より高いターゲット定電圧Ｖｔｇに維持される。
信号生成部５は、一例として、図７に示すように、１つのコンパレータ１４ａおよび１つの基準電源１４ｂを有して構成されている。また、基準電源１４ｂは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ２が減算された電圧（Ｖｔｇ−Ｖｂｉ２）を閾値電圧Ｖｔｈとして負極側から出力する。直流定電圧Ｖｂｉ２はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されているため、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。
コンパレータ１４ａは、出力部４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号Ｓｆを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されていることから、このコンパレータ１４ａを備えた信号生成部５は、図８に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその高電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「１」の期間において高電位（コンパレータ１４ａの最大出力電圧）となり、この符号Ｃｓが「０」の期間において低電位（コンパレータ１４ａの最小出力電圧）となる符号特定用信号Ｓｆを生成して出力する。
図７に示す構成の波形整形回路４２および信号生成部５では、上記の構成により、例えば、ターゲット定電圧Ｖｔｇを、グランドＧの電位（ゼロボルト）を超え、かつ正電源電圧Ｖｃｃ未満の正の所定の電圧としたときには、波形整形回路４２は、ピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧がこの正のターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄを出力する。
なお、波形整形回路４２については、図５に示す構成や図７に示す構成に限定されるものではなく、図示はしないが、同等の機能を有する種々の構成で実現することができる。
ＬＶＤＳドライバ６は、信号生成部５から出力される符号特定用信号Ｓｆを入力すると共にＬＶＤＳ（以下、説明のため、ＬＶＤＳ信号Ｖｆともいう）に変換して出力コネクタ７に出力する。出力コネクタ７には外部のＬＶＤＳ対応機器が接続可能なため、ＬＶＤＳドライバ６から出力されたＬＶＤＳ信号Ｖｆは、この出力コネクタ７に接続されたＬＶＤＳ対応機器に出力される。
次に、信号生成装置１の使用例、およびその際の信号生成装置１の動作について、図面を参照して説明する。なお、図１，２に示すように、プローブＰＬａは第１インピーダンス素子２に接続され（つまり、電極部１１ａの電極２１はシールドケーブルＣＢａの芯線を介して第１インピーダンス素子２の一端に接続され、電極部１１ａのシールド２２はシールドケーブルＣＢａのシールドを介して信号生成装置１のグランドＧに接続され）、プローブＰＬｂは第２インピーダンス素子３に接続されている（つまり、電極部１１ｂの電極２１はシールドケーブルＣＢｂの芯線を介して第２インピーダンス素子３の一端に接続され、かつ電極部１１ｂのシールド２２はシールドケーブルＣＢｂのシールドを介して信号生成装置１のグランドＧに接続されている）ものとする。
まず、図２に示すように、自動車に敷設されているシリアルバスＳＢにおける被覆導線Ｌａ，Ｌｂの被覆部に電極２１が接触（当接）するように各プローブＰＬａ，ＰＬｂの電極部１１ａ，１１ｂを被覆導線Ｌａ，Ｌｂにそれぞれ装着すると共に、シリアルバスＳＢから読み取ったＣＡＮフレーム（符号Ｃｓの列）を示すＬＶＤＳ信号Ｖｆを出力すべきＬＶＤＳ対応機器を出力コネクタ７に接続する。
この場合、本例の信号生成装置１では、被覆導線Ｌａ，Ｌｂ自体を加工する（絶縁被覆を剥がす）ことなく、電極部１１ａ，１１ｂを装着するだけでシリアルバスＳＢからロジック信号Ｓａを読み取ることができるため、シリアルバスＳＢにコネクタが配設されていない場合においても使用することができる。また、コネクタが配設されていたとしても、シリアルバスＳＢに対する接続場所（電極部１１ａ，１１ｂの装着場所）がコネクタの配設場所に限定されずに、被覆導線Ｌａ，Ｌｂの長手方向における任意の場所に接続する（電極部１１ａ，１１ｂを装着する）ことが可能となっている。
この状態において、自動車に搭載された図外のＣＡＮ通信対応機器（制御情報を示すＣＡＮフレームを出力するコントローラや、任意の計測結果を示すＣＡＮフレームを出力する検出器等）からシリアルバスＳＢにロジック信号Ｓａが出力されたときに、信号生成装置１では、被覆導線Ｌａに装着された電極部１１ａとシールドケーブルＣＢａを介して接続された第１インピーダンス素子２には、被覆導線Ｌａに伝送されている電圧信号Ｖａの電圧Ｖａに応じて電圧が変化する第１電圧信号Ｖｃ１が発生し、また被覆導線Ｌｂに装着された電極部１１ｂとシールドケーブルＣＢｂを介して接続された第２インピーダンス素子３には、被覆導線Ｌｂに伝送されている電圧信号Ｖｂの電圧Ｖｂに応じて電圧が変化する第２電圧信号Ｖｃ２が発生する。
信号生成装置１では、差動増幅部４が、この第１電圧信号Ｖｃ１およびこの第２電圧信号Ｖｃ２を入力すると共に、これらの電圧信号Ｖｃ１，Ｖｃ２の差分電圧（Ｖｃ１−Ｖｃ２）に応じて電圧が変化するシングルエンド信号Ｖｄを出力する。この場合、差動増幅部４では、波形整形回路４２が図５に示す回路構成のときには、図６に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「０」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「１」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄ（つまり、低電位期間の信号の電圧（信号のボトム電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。また、波形整形回路４２が図７に示す回路構成のときには、図８に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「１」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が低電位になるシングルエンド信号Ｖｄ（つまり、高電位期間の信号の電圧（信号のトップ電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。
また、信号生成装置１では、波形整形回路４２が図５に示す回路構成のときには、この波形整形回路４２の回路構成に対応して図５に示す回路に構成された信号生成部５が、図６に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「１」の期間において「高電位期間」となり、この符号Ｃｓが「０」の期間において「低電位期間」となる符号特定用信号Ｓｆを生成して出力する。また、波形整形回路４２が図７に示す回路構成のときには、この波形整形回路４２の回路構成に対応して図７に示す回路に構成された信号生成部５が、図８に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「１」の期間において「高電位期間」となり、この符号Ｃｓが「０」の期間において「低電位期間」となる符号特定用信号Ｓｆを生成して出力する。
また、ＬＶＤＳドライバ６は、信号生成部５から出力される符号特定用信号Ｓｆを入力すると共にＬＶＤＳ信号Ｖｆに変換して、出力コネクタ７に接続されたＬＶＤＳ対応機器に出力する。これにより、このＬＶＤＳ対応機器では、このＬＶＤＳ信号Ｖｆに基づき、ＬＶＤＳ信号Ｖｆで示されるＣＡＮフレームＣｓ（シリアルバスＳＢを介して伝送されるＣＡＮフレーム）についての各種の処理（記憶処理や表示処理など）が実行される。
このように、この信号生成装置１では、一対のプローブＰＬａ，ＰＬｂを介して接続された一対の被覆導線Ｌａ，Ｌｂ（シリアルバスＳＢ）を介して伝送されるロジック信号Ｓａに対応する符号Ｃｓを特定可能な符号特定用信号Ｓｆを生成（検出）すると共に、ＬＶＤＳ信号Ｖｆに変換して外部に出力する。つまり、この信号生成装置１では、ＣＡＮ通信用の一対の被覆導線Ｌａ，Ｌｂを介して伝送されているＣＡＮフレーム（符号の列）を特定可能な符号特定用信号Ｓｆを生成すると共にＬＶＤＳ信号Ｖｆで出力する。したがって、この信号生成装置１によれば、既に多く存在しているＬＶＤＳ対応機器（収集装置など）を使用してＣＡＮフレームについての各種の処理を実行することができるため、極めて有用で便利となる。
また、この信号生成装置１では、第１ハイインピーダンス回路ＨＩＣ１を介して被覆導線Ｌａに接続されると共に、第２ハイインピーダンス回路ＨＩＣ２を介して被覆導線Ｌｂに接続される。したがって、この信号生成装置１によれば、被覆導線Ｌａ，Ｌｂに伝送されている電圧信号Ｖａ，Ｖｂに対して殆ど影響を与えることなく、電圧信号Ｖａ，Ｖｂを検出して符号特定用信号Ｓｆを生成し、ＬＶＤＳ信号Ｖｆを外部のＬＶＤＳ対応機器に出力することができる。
また、この信号生成装置１では、第１電圧信号Ｖｃ１および第２電圧信号Ｖｃ２を入力すると共に差分電圧（Ｖｃ１−Ｖｃ２）に応じて電圧が変化する差分信号Ｖｄ０を出力する差動増幅回路４１、およびこの差分信号Ｖｄ０を、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）および低電位側電圧（低電圧期間ＴＬの電圧）のうちのいずれか一方がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する（つまり、差分信号Ｖｄ０に重畳している直流成分Ａ（低周波ノイズ）を除去して出力する）波形整形回路４２を備えて構成されている。
したがって、この信号生成装置１によれば、波形整形回路４２の後段に配置される信号生成部５が、上記のターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを確実に二値化して（一定振幅の信号にして）符号特定用信号Ｓｆを生成することができる。
なお、本例では、上記したように、波形整形回路４２の後段に信号生成部５を配置して、二値化された（一定振幅の信号に変換された）符号特定用信号Ｓｆを生成する構成を採用しているが、差分信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐがほぼ一定のときには、シングルエンド信号Ｖｄを二値化せずに、そのまま符号特定用信号Ｓｆとして出力する構成を採用することもできる。この構成の信号生成装置１によれば、信号生成部５を不要にできる分だけ、装置構成を簡略化することができる。
また、この信号生成装置１では、シリアルバスＳＢを構成する一対の信号線が被覆導線Ｌａ，Ｌｂで構成され、一対のプローブＰＬａ，ＰＬｂは、対応する被覆導線Ｌａ，Ｌｂにおける被覆部に接触させられて、被覆導線Ｌａ，Ｌｂと容量結合する電極２１をそれぞれ備えている。したがって、この信号生成装置１によれば、一対の被覆導線Ｌａ，Ｌｂにおける長手方向の任意の部位にプローブＰＬａ，ＰＬｂを接続する（つまり、被覆導線Ｌの任意の部位の被覆部に電極部１１ａ，１１ｂの各電極２１を接触させる）簡易な作業を行うことで、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号Ｃｓを特定可能な符号特定用信号Ｓｆを生成すると共に、ＬＶＤＳ信号Ｖｆに変換して外部に出力することができる。
また、上記の信号生成装置１では、プローブＰＬａ，ＰＬｂを備える構成を採用しているが、プローブＰＬａ，ＰＬｂを別体とする構成を採用して、信号生成装置１を使用する際に、信号生成装置１にプローブＰＬａ，ＰＬｂを接続するようにしてもよい。
また、図５，７に示す上記の波形整形回路４２では、直列回路ＳＣのスイッチ４２ｆが正論理で動作するように構成されているが、この構成に限定されず、負論理（ローアクティブ）で動作する（つまり、制御パルス信号Ｖｃｔが低電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが高電位のときにオフ状態に移行するように動作する）構成であってもよい。この場合、制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成も図５，７の構成から変更する。以下では、図５，７に示す上記の波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について、図５の波形整形回路４２に対応する波形整形回路４２については図１０を参照して、また図７の波形整形回路４２に対応する波形整形回路４２については図１１を参照して、スイッチ制御回路ＳＷＣの構成を含めて説明する。
まず、図１０を参照しつつ、負論理で動作するスイッチ４２ｆを有する波形整形回路４２の構成について説明する。なお、この波形整形回路４２は、図５に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図５に示す波形整形回路４２と同一である。このため、この波形整形回路４２のスイッチ制御回路ＳＷＣについて主として説明する。
この波形整形回路４２のスイッチ制御回路ＳＷＣは、図５の波形整形回路４２のスイッチ制御回路ＳＷＣと同様にして、図６に示すように、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにスイッチ４２ｆをオン状態に移行させることでシングルエンド信号Ｖｄにおける低電位側電圧（低電圧期間ＴＬの電圧）をターゲット定電圧Ｖｔｇに規定（固定）し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオフ状態に移行させるための制御パルス信号Ｖｃｔを出力する。ただし、図１０の波形整形回路４２のスイッチ４２ｆは、図５の波形整形回路４２のスイッチ４２ｆとは異なり、負論理で動作する。このため、図１０のスイッチ制御回路ＳＷＣからは、図５のスイッチ制御回路ＳＷＣから出力される制御パルス信号Ｖｃｔの極性とは逆の極性の制御パルス信号Ｖｃｔを出力させる（つまり、図８に示す制御パルス信号Ｖｃｔと同じ極性で出力させる）必要がある。
したがって、図１０の波形整形回路４２におけるスイッチ制御回路ＳＷＣは、図８に示す極性で制御パルス信号Ｖｃｔを出力する図７に示す波形整形回路４２のスイッチ制御回路ＳＷＣと同等の基本構成を備えている。すなわち、図１０のスイッチ制御回路ＳＷＣでは、コンパレータ４２ｇの非反転入力端子がコンデンサ４２ｃの他端部に接続され、反転入力端子に基準電圧Ｖｒ１が入力される構成となっている。ただし、図１０の波形整形回路４２では、基準電圧Ｖｒ１については図５の波形整形回路４２と同等にする必要があることから、図１０に示すように、基準電源４２ｈは、図５の波形整形回路４２と同等に構成されて、ターゲット定電圧Ｖｔｇよりも高い電圧を基準電圧Ｖｒ１として出力する。
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路ＳＷＣは、コンデンサ４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を上回る状態から低下して基準電圧Ｖｒ１を下回った時点で、高電位から低電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を下回る状態から上昇して基準電圧Ｖｒ１を上回った時点で、低電位から高電位に移行する制御パルス信号Ｖｃｔ（図６に示す制御パルス信号Ｖｃｔとは逆極性の信号（低電圧期間ＴＬにおいて低電位となり、高電圧期間ＴＨにおいて高電位となる信号））を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図５に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、図１０に示すように負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路ＳＷＣを備えた波形整形回路４２は、図５に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
次に、図１１を参照しつつ、負論理で動作するスイッチ４２ｆを有する波形整形回路４２の構成について説明する。なお、この波形整形回路４２は、図７に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図７に示す波形整形回路４２と同一である。このため、この波形整形回路４２のスイッチ制御回路ＳＷＣについて主として説明する。
この波形整形回路４２のスイッチ制御回路ＳＷＣは、図７の波形整形回路４２のスイッチ制御回路ＳＷＣと同様にして、図８に示すように、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオン状態に移行させることでシングルエンド信号Ｖｄにおける高電位側電圧（高電圧期間ＴＨの電圧）をターゲット定電圧Ｖｔｇに規定（固定）し、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにスイッチ４２ｆをオフ状態に移行させるための制御パルス信号Ｖｃｔを出力する。ただし、図１１の波形整形回路４２のスイッチ４２ｆは、図７の波形整形回路４２のスイッチ４２ｆとは異なり、負論理で動作する。このため、図１１のスイッチ制御回路ＳＷＣからは、図７のスイッチ制御回路ＳＷＣから出力される制御パルス信号Ｖｃｔの極性とは逆の極性の制御パルス信号Ｖｃｔを出力させる（つまり、図６に示す制御パルス信号Ｖｃｔと同じ極性で出力させる）必要がある。
したがって、図１１の波形整形回路４２におけるスイッチ制御回路ＳＷＣは、図６に示す極性で制御パルス信号Ｖｃｔを出力する図５に示す波形整形回路４２のスイッチ制御回路ＳＷＣと同等の基本構成を備えている。すなわち、図１１のスイッチ制御回路ＳＷＣでは、コンパレータ４２ｇの反転入力端子がコンデンサ４２ｃの他端部に接続され、非反転入力端子に基準電圧Ｖｒ１が入力される構成となっている。ただし、図１１の波形整形回路４２では、基準電圧Ｖｒ１については図７の波形整形回路４２と同等にする必要があることから、図１１に示すように、基準電源４２ｈは、図７の波形整形回路４２と同等に構成されて、ターゲット定電圧Ｖｔｇよりも低い電圧を基準電圧Ｖｒ１として出力する。
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路ＳＷＣは、コンデンサ４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を上回る状態から低下して基準電圧Ｖｒ１を下回った時点で、低電位から高電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を下回る状態から上昇して基準電圧Ｖｒ１を上回った時点で、高電位から低電位に移行する制御パルス信号Ｖｃｔ（図８に示す制御パルス信号Ｖｃｔとは逆極性の信号（高電圧期間ＴＨにおいて低電位となり、低電圧期間ＴＬにおいて高電位となる信号））を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図７に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、図１１に示すように負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路ＳＷＣを備えた波形整形回路４２は、図７に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
このように、図５，７に示す波形整形回路４２のスイッチ４２ｆを負論理で動作するスイッチに代える構成（図１０，１１に示す波形整形回路４２の構成）を採用することもできる。
また、上記の信号生成装置１では、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターン（つまり、電位差（Ｖａ−Ｖｂ）の大小のパターン）と反転する符号特定用信号Ｓｆを生成して出力する構成を採用したが、図示はしないが、信号生成装置１が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｓａのロジックパターン（電位差（Ｖａ−Ｖｂ）の大小のパターン）と一致する符号特定用信号（上記した符号特定用信号Ｓｆと位相が反転した信号）を生成して出力する構成を採用することもできる。
また、上記の各プローブＰＬａ，ＰＬｂは、被覆導線Ｌの絶縁被覆部に接触すると共に被覆導線Ｌの金属部（芯線）と容量結合する電極２１を有する構成であるが、この構成に限定されるものではない。例えば、図９に示すプローブＰＬａ，ＰＬｂのように、ボディ部２３、コンデンサ２４および接触子２５を備えた構成とすることもできる。この場合、ボディ部２３は、絶縁材料を用いて、手で把持し得る外径の筒状体（両端が閉塞された筒体）に形成されている。また、コンデンサ２４は、ボディ部２３の内部に形成された中空部に配置されている。この場合、コンデンサ２４の容量は、上記した結合容量と同等の容量値（数ｐＦ程度）に規定されている。また、接触子２５は、導電性材料（金属材料）を用いて、先端部が鋭利な柱状体に形成されている。また、接触子２５は、先端部がボディ部２３の一方の端部における端面から突出した状態で、基端部がボディ部２３の一方の端部側に埋設されることで、ボディ部２３の一方の端部に固定されている。また、ボディ部２３の他方の端部における端面には、シールドケーブルＣＢａ（ＣＢｂ）の端部が内部に挿入された状態で固定されている。また、ボディ部２３の内部において、コンデンサ２４の一対の端子のうちの一方の端子が接触子２５の基端部に接続され、コンデンサ２４の他方の端子がシールドケーブルＣＢａ（ＣＢｂ）の芯線ＣＷ１に接続されている。
この構成のプローブＰＬａ，ＰＬｂは、その接触子２５の先端部を、対応する被覆導線Ｌａ，Ｌｂの絶縁被覆部ＣＶから露出する金属部（芯線）ＣＷ２に金属接触させて使用される。この構成のプローブＰＬａ，ＰＬｂにおいても、接触子２５とシールドケーブルＣＢａ（ＣＢｂ）の芯線ＣＷ１との間に、電圧信号Ｖａ（Ｖｂ）の周波数域において数十ｋΩ以上のハイインピーダンスとなる小容量のコンデンサ２４が介在することから、プローブＰＬは被覆導線Ｌにハイインピーダンス状態で接続される。したがって、このプローブＰＬａおよび第１インピーダンス素子２は、全体として上記の第１ハイインピーダンス回路ＨＩＣ１を構成し、このプローブＰＬｂおよび第２インピーダンス素子３は、全体として上記の第２ハイインピーダンス回路ＨＩＣ２を構成することから、この構成のプローブＰＬａ，ＰＬｂを使用する場合においても、信号生成装置１は、被覆導線Ｌａ，Ｌｂに伝送されている電圧信号Ｖａ，Ｖｂに対して殆ど影響を与えることなく、電圧信号Ｖａ，Ｖｂを検出することが可能となっている。
また、この構成のプローブＰＬａ，ＰＬｂでは、内蔵されたコンデンサ２４が、被覆導線Ｌａ，Ｌｂと信号生成装置１側の電子回路とを直流的に絶縁するガルバニック絶縁回路として機能して、被覆導線Ｌａ，Ｌｂに重畳する虞のある直流電圧の信号生成装置１への印加を回避して、安全性を高めることが可能となっている。
また、上記した各波形整形回路４２は、直列接続された第４インピーダンス素子４２ｅおよびスイッチ４２ｆで構成された直列回路ＳＣを備えて、シングルエンド信号Ｖｄの高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方の電圧をターゲット定電圧Ｖｔｇに規定（固定）する際に、直列回路ＳＣ（つまり、第４インピーダンス素子４２ｅ（十分に低い抵抗値の抵抗））を介してターゲット定電圧Ｖｔｇを、シングルエンド信号Ｖｄが出力される出力部４２ｂに、低インピーダンスで供給（印加）するように構成されているが、この構成に限定されるものではない。
例えば、図５，７に示す各波形整形回路４２を例に挙げて説明すると、対応する図１２，１３の波形整形回路４２のように、第４インピーダンス素子４２ｅを削除して（短絡して）、ターゲット定電圧Ｖｔｇをオン状態のスイッチ４２ｆだけを介して直接供給し得る構成（一層低インピーダンスな状態で供給し得る構成）を採用することもできる。なお、この構成では、図１２，１３に示すように、コンデンサ４２ｃの他端部と出力部４２ｂとの間に第５インピーダンス素子４２ｒを配設する構成を採用するものとする。
まず、図１２の波形整形回路４２の具体的な構成について、基本構成が関連する図５の波形整形回路４２と比較しつつ説明する。なお、図５の波形整形回路４２の構成と同一の構成については同一の符号を付して重複する説明を省略する。図１２の波形整形回路４２では、図５に示す波形整形回路４２の第４インピーダンス素子４２ｅが削除されている（短絡されている）。つまり、ターゲット定電圧Ｖｔｇの電位と出力部４２ｂとの間に、スイッチ４２ｆだけが配置されている。また、図１２の波形整形回路４２では、新たな第５インピーダンス素子４２ｒが、一端部がコンデンサ４２ｃの他端部（コンパレータ４２ｇの反転入力端子が接続されている端部）に接続されると共に、他端部が出力部４２ｂに接続されることで、コンデンサ４２ｃの他端部と出力部４２ｂとの間に配設されている。
この構成により、図１２の波形整形回路４２では、オン状態のスイッチ４２ｆを介して極めて低インピーダンス（第４インピーダンス素子４２ｅを介して印加する図５の構成と比較して一層低インピーダンス）でターゲット定電圧Ｖｔｇを出力部４２ｂに印加することが可能となっている。これにより、図１２の波形整形回路４２は、図５の波形整形回路４２と同等に機能して差分信号Ｖｄ０からシングルエンド信号Ｖｄを生成して出力すると共に、シングルエンド信号Ｖｄの立ち下がりをより急峻にすること（ターゲット定電圧Ｖｔｇへの移行に要する時間をより短くすること）ができる。また、これにより、後段に配置された信号生成部５において、ターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを一層確実に、かつより正確なパルス幅で二値化して符号特定用信号Ｓｆを生成することができる。
次いで、図１３の波形整形回路４２の具体的な構成について、基本構成が関連する図７の波形整形回路４２と比較しつつ説明する。なお、図７の波形整形回路４２の構成と同一の構成については同一の符号を付して重複する説明を省略する。図１３の波形整形回路４２でも、図７に示す波形整形回路４２の第４インピーダンス素子４２ｅが削除されている（短絡されている）。つまり、ターゲット定電圧Ｖｔｇの電位と出力部４２ｂとの間に、スイッチ４２ｆだけが配置されている。また、図１３の波形整形回路４２では、新たな第５インピーダンス素子４２ｒが、一端部がコンデンサ４２ｃの他端部（コンパレータ４２ｇの非反転入力端子が接続されている端部）に接続されると共に、他端部が出力部４２ｂに接続されることで、コンデンサ４２ｃの他端部と出力部４２ｂとの間に配設されている。
この構成により、図１３の波形整形回路４２でも、オン状態のスイッチ４２ｆを介して極めて低インピーダンス（第４インピーダンス素子４２ｅを介して印加する図７の構成と比較して一層低インピーダンス）でターゲット定電圧Ｖｔｇを出力部４２ｂに印加することが可能となっている。これにより、図１３の波形整形回路４２は、図７の波形整形回路４２と同等に機能して差分信号Ｖｄ０からシングルエンド信号Ｖｄを生成して出力すると共に、シングルエンド信号Ｖｄの立ち上がりをより急峻にすること（ターゲット定電圧Ｖｔｇへの移行に要する時間をより短くすること）ができる。また、これにより、図１３の波形整形回路４２と同様にして、後段に配置された信号生成部５において、より正確なパルス幅で二値化された符号特定用信号Ｓｆを生成させることができる。
また、上記のように、互いに別体に構成されたプローブＰＬａ，ＰＬｂを備えた信号生成装置１では、各電極部１１ａ，１１ｂが一体的に形成されている構成のプローブを備えた構成とは異なり、図１４に示すように、別体に構成されたプローブＰＬａ，ＰＬｂのそれぞれの自由端側に配設されることで互いに別体に形成された電極部１１ａ，１１ｂをシリアルバスＳＢにおける長手方向（長さ方向）Ｗに沿って離間する任意の２つの位置（同図に示すように、電極部１１ａは、一般的に互いにツイストされている（撚り合わされている）被覆導線Ｌａ，Ｌｂのうちの被覆導線Ｌａの第１の位置Ｐ１に、電極部１１ｂはシリアルバスＳＢを構成する被覆導線Ｌｂの第２の位置Ｐ２）に装着して使用することができる。このため、図示はしないが、各電極部１１ａ，１１ｂが一体的に形成されていて、シリアルバスＳＢにおける長手方向Ｗに沿った同じ位置に取り付ける構成（ツイストされている被覆導線Ｌａ，Ｌｂをこの位置において解いて、電極部１１ａ，１１ｂを取付可能な距離だけ離す作業と、電極部１１ａ，１１ｂをこの位置における対応する被覆導線Ｌａ，Ｌｂに同時に取り付ける作業とを行う必要がある構成）のプローブを備えた構成とは異なり、各電極部１１ａ，１１ｂを、それぞれが取り付け易い各位置Ｐ１，Ｐ２においてツイストされている被覆導線Ｌａ，Ｌｂを解いて取り付けることができる。また、各電極部１１ａ，１１ｂをシリアルバスＳＢにおける長手方向Ｗに沿った別の位置Ｐ１，Ｐ２に取り付ける構成のため、ツイストされている被覆導線Ｌａ，Ｌｂを各位置Ｐ１，Ｐ２において解く量を少なくすることができる。したがって、信号生成装置１によれば、各電極部１１ａ，１１ｂのシリアルバスＳＢへの装着を確実に行えると共に、装着に要する時間の短縮も図ること（装着性を高めること）ができる。
また、各プローブＰＬａ，ＰＬｂを共通の１つのコネクタを介して信号生成装置１に接続するようにし、かつ各プローブＰＬａ，ＰＬｂにおける各基端部側の部位（例えば図１４に示す部位Ｘ）を、電極部１１ａ，１１ｂ側の部位をある程度露出させた状態のままで熱収縮チューブなどで一本化する（まとめる）ようにしてもよい。また、図１４の信号生成装置１では、各プローブＰＬａ，ＰＬｂの基端部側をそれぞれ信号生成装置１に接続する構成を採用しているが、この構成に限定されるものではない。
例えば、図１５に示す信号生成装置１のように、２芯シールドケーブルＣＢｃを介して信号生成装置１に接続された接続ボックスなどの接続部５１に、各プローブＰＬａ，ＰＬｂの基端部側をそれぞれ接続する構成を採用することもできる。この構成では、２芯シールドケーブルＣＢｃは、基端部側が不図示のコネクタを介して信号生成装置１に接続されると共に、２つの芯線がこのコネクタを介して信号生成装置１内の各インピーダンス素子２，３に接続されると共に、不図示のシールドが信号生成装置１内のグランドＧに接続されている。また、接続部５１は、２芯シールドケーブルＣＢｃの自由端側に接続されている。この場合、接続部５１内には、２芯シールドケーブルＣＢｃに含まれてインピーダンス素子２に接続される一方の芯線を、対応するプローブＰＬａを構成するシールドケーブルＣＢａの芯線に接続し、２芯シールドケーブルＣＢｃに含まれてインピーダンス素子３に接続される他方の芯線を、対応するプローブＰＬｂを構成するシールドケーブルＣＢｂの芯線に接続し、かつ２芯シールドケーブルＣＢｃのシールドを、各プローブＰＬａ，ＰＬｂを構成する各シールドケーブルＣＢａ，ＣＢｂのシールドに接続する不図示の接続回路が内蔵されている。
この図１５に示す信号生成装置１においても、別体に形成された一対のプローブＰＬａ，ＰＬｂの自由端側に各電極部１１ａ，１１ｂが配置されている構成のため、上記した図１４に示す信号生成装置１と同等の効果を奏することができる。
また、上記の信号生成装置１では、被覆導線Ｌａ，Ｌｂの金属部（芯線）と容量結合する電極部１１ａ，１１ｂが自由端部側に配設されたプローブＰＬａ，ＰＬｂを介して被覆導線Ｌａ，Ｌｂに接続されると共に、被覆導線Ｌａ，Ｌｂに伝送されている電圧信号Ｖａ，Ｖｂの電圧Ｖａ，Ｖｂに応じて電圧が変化する各電圧信号Ｖｃ１，Ｖｃ２を生成し、この電圧信号Ｖｃ１，Ｖｃ２に基づいて、電圧信号Ｖａ，Ｖｂに対応する符号Ｃｓを特定可能な符号特定用信号Ｓｆを生成する構成（すなわち、電圧検出プローブとして機能する上記のプローブＰＬａ，ＰＬｂを使用する構成）を採用しているが、この構成に限定されるものではない。
例えば、プローブＰＬａ，ＰＬｂに代えて、図１６に示すように、一対の電流検出プローブＰＬｃ，ＰＬｄ（被覆導線Ｌａ，Ｌｂを切断することなく、被覆導線Ｌａ，Ｌｂに装着し得るクランプ式の電流検出プローブが好ましい）を信号生成装置１に接続して、符号特定用信号Ｓｆを生成する構成を採用することもできる。公知となっている様々な電流検出プローブをこの電流検出プローブＰＬｃ，ＰＬｄとして使用することができるが、以下では、一例として、本願出願人が既に提案している特開２００６−３４３１０９号公報に開示されている電流検出プローブを使用する例を挙げて説明する。
この電流検出プローブＰＬｃ，ＰＬｄは、図１６に示すように、略円形に形成されると共に先端が開閉自在に構成されたクランプ部６１と、クランプ部６１の内部に配設されて鉄心などの磁気コアに巻線を巻き付けたコイルで構成された電流センサ（図示せず）とを備えて、同一に構成されている。この電流センサは、各クランプ部６１で対応する被覆導線（電流検出プローブＰＬｃでは被覆導線Ｌａ、電流検出プローブＰＬｄでは被覆導線Ｌｂ）を挟み込んだ状態（クランプした状態）において、対応する被覆導線を流れている電流（被覆導線Ｌａを流れている電流Ｉａと、被覆導線Ｌｂを流れている電流Ｉｂ）を検出してその電流値に振幅が比例する電流対応信号Ｖｉ（電流Ｉａについての電流対応信号Ｖｉａと、電流Ｉｂについての電流対応信号Ｖｉｂ）を検出信号として信号生成装置１に出力する。なお、この電流検出プローブＰＬｃ，ＰＬｄは、上記した構成により、ＡＣ電流検出プローブ（交流電流検出プローブ）として構成されているが、電流検出プローブＰＬｃ，ＰＬｄとして交流電流だけでなく直流電流についても測定し得るＤＣ電流検出プローブ（直流電流検出プローブ）を採用してもよいのは勿論である。
被覆導線Ｌａを流れている電流Ｉａは、被覆導線Ｌａに伝送される電圧信号Ｖａの電圧Ｖａに応じてその電流値が変化することから、電流対応信号Ｖｉａは電圧信号Ｖａの電圧Ｖａに応じてその電圧値が変化する。また、被覆導線Ｌｂを流れている電流Ｉｂは、被覆導線Ｌｂに伝送される電圧信号Ｖｂの電圧Ｖｂに応じてその電流値が変化することから、電流対応信号Ｖｉｂは電圧信号Ｖｂの電圧Ｖｂに応じてその電圧値が変化する。したがって、信号生成装置１では、電流検出プローブＰＬｃ，ＰＬｄが接続されている構成においても、プローブＰＬａ，ＰＬｂが接続されている上記の構成と同様にして、差動増幅回路４１（上記した種々の差動増幅回路４１のうちのいずれか１つ）が、電流対応信号Ｖｉａ，Ｖｉｂに基づき差分信号Ｖｄ０を生成して出力し、波形整形回路４２（上記した種々の波形整形回路４２のうちのいずれか１つ）がこの差分信号Ｖｄ０からシングルエンド信号Ｖｄを生成して出力し、信号生成部５（上記した種々の信号生成部５のうちの波形整形回路４２に対応する１つ）がこのシングルエンド信号Ｖｄを二値化して符号特定用信号Ｓｆを生成し、ＬＶＤＳドライバ６がこの符号特定用信号ＳｆをＬＶＤＳ信号Ｖｆに変換して、出力コネクタ７に接続されたＬＶＤＳ対応機器に出力することができる（図２参照）。
したがって、図１６に示す構成の信号生成装置１によれば、一対の被覆導線Ｌａ，Ｌｂにおける長手方向Ｗの任意の部位に電流検出プローブＰＬｃ，ＰＬｄを装着する（この例では、クランプ部６１をクランプ）するという簡易な作業を行うことで、シリアルバスＳＢを介して伝送されているロジック信号Ｓａによって示されている符号Ｃｓを特定可能な符号特定用信号Ｓｆを生成し、かつＬＶＤＳ信号Ｖｆに変換して外部のＬＶＤＳ対応機器に出力することができる。また、対応する被覆導線Ｌａ，Ｌｂと磁気的に結合する電流検出プローブＰＬｃ，ＰＬｄもまた、上記したプローブＰＬａ，ＰＬｂと同様にして、対応する被覆導線Ｌａ，Ｌｂに対して、第１ハイインピーダンス回路ＨＩＣ１および第２ハイインピーダンス回路ＨＩＣ２を構成する。したがって、この電流検出プローブＰＬｃ，ＰＬｄを有する信号生成装置１においても、被覆導線Ｌａ，Ｌｂに伝送されている電圧信号Ｖａ，Ｖｂに対して殆ど影響を与えることなく、実質的に電圧信号Ｖａ，Ｖｂを検出して符号特定用信号Ｓｆを生成し、ＬＶＤＳ信号Ｖｆを外部のＬＶＤＳ対応機器に出力することができる。
１ 信号生成装置
４１ 差動増幅回路
４２ 波形整形回路
ＨＩＣ１ 第１ハイインピーダンス回路
ＨＩＣ２ 第２ハイインピーダンス回路
Ｌａ，Ｌｂ 被覆導線
ＰＬａ，ＰＬｂ プローブ
Ｓａ ロジック信号
Ｓｆ 符号特定用信号
Ｖａ，Ｖｂ 電圧（被覆導線に伝送される電圧）
Ｖｃ１ 第１電圧信号
Ｖｃ２ 第２電圧信号
Ｖｄ シングルエンド信号
Ｖｄ０ 差分信号
Ｖｆ ＬＶＤＳ信号

Claims (6)

  1. ＣＡＮ通信路を構成する一対の信号線に一対のプローブを介して接続されて、当該ＣＡＮ通信路を介して伝送される２線差動電圧方式のロジック信号に基づき、当該ロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置であって、
    前記符号特定用信号をＬＶＤＳに変換して外部に出力するＬＶＤＳドライバを備えている信号生成装置。
  2. 前記一対のプローブのうちの一方のプローブを含んで構成されて、前記一対の信号線のうちの当該一方のプローブを介して接続された一方の信号線に伝送されている電圧に応じて電圧が変化する第１電圧信号を発生させる第１ハイインピーダンス回路と、
    前記一対のプローブのうちの他方のプローブを含んで構成されて、前記一対の信号線のうちの当該他方のプローブを介して接続された他方の信号線に伝送されている電圧に応じて電圧が変化する第２電圧信号を発生させる第２ハイインピーダンス回路と、
    前記第１電圧信号および前記第２電圧信号を入力すると共に当該各電圧信号の差分電圧に応じて電圧が変化する差分信号を出力する差動増幅回路と、
    前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形回路とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する請求項１記載の信号生成装置。
  3. 前記一対のプローブのうちの一方のプローブを含んで構成されて、前記一対の信号線のうちの当該一方のプローブを介して接続された一方の信号線に伝送されている電圧に応じて電圧が変化する第１電圧信号を発生させる第１ハイインピーダンス回路と、
    前記一対のプローブのうちの他方のプローブを含んで構成されて、前記一対の信号線のうちの当該他方のプローブを介して接続された他方の信号線に伝送されている電圧に応じて電圧が変化する第２電圧信号を発生させる第２ハイインピーダンス回路と、
    前記第１電圧信号および前記第２電圧信号を入力すると共に当該各電圧信号の差分電圧に応じて電圧が変化する差分信号を出力する差動増幅回路と、
    前記差分信号を、当該差分信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定されたシングルエンド信号に整形して出力する波形整形回路とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する請求項１記載の信号生成装置。
  4. 前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている請求項２または３記載の信号生成装置。
  5. 前記一対の信号線は、被覆導線でそれぞれ構成され、
    前記一対のプローブは、対応する被覆導線における被覆部に接触させられて、当該被覆導線と容量結合する電極をそれぞれ備えている請求項１から４のいずれかに記載の信号生成装置。
  6. 前記一対のプローブは、前記一対の信号線のうちの対応する信号線に装着されて、当該信号線に流れる電流であって、当該信号線に伝送されている電圧に応じて電流値が変化する電流を検出すると共に、当該電流値に応じて電圧値が変化する電圧信号をそれぞれ出力する一対の電流検出プローブで構成されている請求項１から４のいずれかに記載の信号生成装置。
JP2019133206A 2018-08-21 2019-07-19 信号生成装置 Active JP7237759B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018154570 2018-08-21
JP2018154570 2018-08-21

Publications (2)

Publication Number Publication Date
JP2020031423A true JP2020031423A (ja) 2020-02-27
JP7237759B2 JP7237759B2 (ja) 2023-03-13

Family

ID=69622950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019133206A Active JP7237759B2 (ja) 2018-08-21 2019-07-19 信号生成装置

Country Status (1)

Country Link
JP (1) JP7237759B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005884A1 (ja) * 2019-07-08 2021-01-14 日置電機株式会社 信号読取システムおよび信号読取方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107131A (ja) * 1973-02-13 1974-10-11
JPS6223224A (ja) * 1985-07-22 1987-01-31 Oki Electric Ind Co Ltd デイジタル中継器用直流再生回路
US20110199229A1 (en) * 2005-05-24 2011-08-18 Peter Rieth Method and system for detecting the typ of tire
US20150116585A1 (en) * 2012-05-29 2015-04-30 Ifm Electronic Gmbh Time of flight camera system with a data channel
CN105847739A (zh) * 2015-01-15 2016-08-10 北京航天斯达科技有限公司 一种小型化高速实时图像采编与存储装置
CN106603358A (zh) * 2016-11-24 2017-04-26 南京国电南自电网自动化有限公司 一种基于mlvds接口的快速总线系统和实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107131A (ja) * 1973-02-13 1974-10-11
JPS6223224A (ja) * 1985-07-22 1987-01-31 Oki Electric Ind Co Ltd デイジタル中継器用直流再生回路
US20110199229A1 (en) * 2005-05-24 2011-08-18 Peter Rieth Method and system for detecting the typ of tire
US20150116585A1 (en) * 2012-05-29 2015-04-30 Ifm Electronic Gmbh Time of flight camera system with a data channel
CN105847739A (zh) * 2015-01-15 2016-08-10 北京航天斯达科技有限公司 一种小型化高速实时图像采编与存储装置
CN106603358A (zh) * 2016-11-24 2017-04-26 南京国电南自电网自动化有限公司 一种基于mlvds接口的快速总线系统和实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005884A1 (ja) * 2019-07-08 2021-01-14 日置電機株式会社 信号読取システムおよび信号読取方法
JP2021013103A (ja) * 2019-07-08 2021-02-04 日置電機株式会社 信号読取システムおよび信号読取方法

Also Published As

Publication number Publication date
JP7237759B2 (ja) 2023-03-13

Similar Documents

Publication Publication Date Title
JP7267157B2 (ja) 信号生成装置および信号読取システム
CA2948690C (en) A partial discharge acquisition system comprising a capacitive coupling electric field sensor
JP7267133B2 (ja) 信号生成装置および信号読取システム
JP7073219B2 (ja) 信号生成装置および信号読取システム
US10852360B2 (en) ADC input circuit sensing for fault detection
WO2020022387A1 (ja) 信号生成装置および信号読取システム
JP2020031423A (ja) 信号生成装置
JP7267135B2 (ja) 信号生成装置および信号読取システム
JP2014119384A (ja) 非接触電圧測定プローブ
JP7267134B2 (ja) 波形整形回路、信号生成装置および信号読取システム
WO2020022388A1 (ja) 波形整形回路、信号生成装置および信号読取システム
JP2020038201A (ja) 信号生成装置
JP2019128805A (ja) バス側コネクタ、装置側コネクタおよび読取システム
JP2015152505A (ja) 磁気検出装置
EP4044536A1 (en) Signal generating device and signal reading system
JP7258660B2 (ja) 信号生成装置および信号読取システム
JP2020017886A (ja) 信号生成装置および信号読取システム
KR102670746B1 (ko) 신호 판독 시스템 및 신호 판독 방법
JP2019027785A (ja) 高圧架空ケーブル用接続体の絶縁劣化診断方法、診断装置
JP2015004592A (ja) 電圧測定回路
JP2021064940A (ja) 信号生成装置および信号読取システム
JP2020113965A (ja) 信号読取システム
JP6542094B2 (ja) 接触判定装置および測定装置
JP2017072377A (ja) 接触判定装置および測定装置
JP2019203830A (ja) 電圧測定装置、電圧測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230301

R150 Certificate of patent or registration of utility model

Ref document number: 7237759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150