JP2020031123A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2020031123A JP2020031123A JP2018155449A JP2018155449A JP2020031123A JP 2020031123 A JP2020031123 A JP 2020031123A JP 2018155449 A JP2018155449 A JP 2018155449A JP 2018155449 A JP2018155449 A JP 2018155449A JP 2020031123 A JP2020031123 A JP 2020031123A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- forming
- gate electrode
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】コンタクトホールを形成する際に、露出した電界効果トランジスタのゲート電極に蓄積される電荷を逃がすことができる半導体装置の製造方法を提供する。【解決手段】層間絶縁膜ILFにコンタクトホールCHSを形成する際に、ゲート電極GELとともに不純物領域IMRが露出する。コンタクトホールCHS内を覆うように絶縁膜IFが形成され、その絶縁膜IFにエッチング処理を行うことによって、ゲート電極GELが露出するとともに、絶縁体が残される。コンタクトホールCHS内に絶縁膜IFを形成する工程では、ゲート電極GELの上面上に堆積する絶縁膜IFの厚さを厚さt2とし、不純物領域IMR上に堆積する絶縁膜IFの厚さを厚さt3とすると、絶縁膜IFは、厚さt3が厚さt2よりも厚くなるように形成される。【選択図】図19
Description
本発明は、半導体装置の製造方法および半導体装置に関し、たとえば、電界効果トランジスタを備えた半導体装置に好適に利用できるものである。
半導体素子として、MOS(Metal Oxide Semiconductor)トランジスタ(以下、単に「電界効果トランジスタ」と記す。)を備えた半導体装置では、その半導体装置の配線工程において発生する電荷によって、電界効果トランジスタに不具合が生じることがある。すなわち、電界効果トランジスタのゲート電極を露出するコンタクトホールを形成する際に、露出したゲート電極がエッチング処理に伴うプラズマ雰囲気に晒されて、ゲート電極に電荷が蓄積されることがある。ゲート電極に電荷が蓄積されることで、電界効果トランジスタのしきい値電圧が変動することがある。また、ゲート絶縁膜が破壊されることがある。
一般的には、たとえば、特許文献1に提案されているように、電界効果トランジスタのゲート電極と並列に保護ダイオードを電気的に接続し、ゲート電極に蓄積された電荷を半導体基板に逃がす手法が知られている。
ところが、コンタクトホールの場合には、コンタクトホールよりも下層に配線層がないために、配線層を用いて保護ダイオードをゲート電極に電気的に接続することができない。このため、たとえば、コンタクトホールを形成する際のエッチング条件として、電荷によるダメージが少ない条件を適用する手法が採られている。また、たとえば、特許文献2では、電荷を逃がすためのローカル配線を、別途形成する手法が提案されている。
上述したように、電界効果トランジスタを備えた半導体装置の製造では、コンタクトホールを形成する際に、露出したゲート電極に蓄積される電荷を逃がすことが求められている。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板に素子分離絶縁膜を形成することによって第1素子領域を規定する工程を含む、素子形成領域を形成する。第1素子領域に、ゲート電極を含む電界効果トランジスタを形成する。ゲート電極を覆うように層間絶縁膜を形成する。層間絶縁膜に第1異方性エッチング処理を行う工程を含み、平面視的に、ゲート電極から半導体基板の領域にわたり、ゲート電極を露出するとともに、半導体基板の領域を露出するコンタクトホールを形成する。コンタクトホールの底面に露出した半導体基板の領域およびコンタクトホールの側壁面を覆うように、第1絶縁膜を形成する。第1絶縁膜にエッチング処理を行うことにより、半導体基板の領域を覆う第1絶縁膜の部分を絶縁体として残しながら、ゲート電極の上面を露出する。コンタクトホール内に、半導体基板の領域とは電気的に絶縁されて、ゲート電極に電気的に接続されるコンタクトプラグを形成する。第1絶縁膜を形成する工程では、半導体基板の領域上に位置することになる第1絶縁膜の厚さを第1厚さとし、ゲート電極の上面上に位置することになる第1絶縁膜の厚さを第2厚さとすると、第1厚さが第2厚さよりも厚くなるように第1絶縁膜が形成される。
他の実施の形態に係る半導体装置は、素子形成領域と、ゲート電極を含む電界効果トランジスタと、コンタクトプラグとを備えている。素子形成領域は、半導体基板に素子分離絶縁膜によって規定された第1素子領域を含む。電界効果トランジスタは、第1素子領域に形成され、ゲート電極を含む。コンタクトプラグは、平面視的に、ゲート電極から半導体基板の領域にわたり形成されている。コンタクトプラグは、ゲート電極とは、ゲート電極に接触することによって電気的に接続されているとともに、半導体基板の領域とは、半導体基板の領域とコンタクトプラグとの間に絶縁体を介在させて電気的に絶縁されている。
一実施の形態に係る半導体装置の製造方法によれば、コンタクトホールを形成する際に、露出したゲート電極に蓄積される電荷を半導体基板に逃がすことができる。
他の実施の形態に係る半導体装置によれば、コンタクトホールを形成する際に、露出したゲート電極に蓄積される電荷を逃がすことができ、電界効果トランジスタの不具合を防ぐことができる。
実施の形態1
実施の形態1に係る、電界効果トランジスタを備えた半導体装置の一例について説明する。図1に示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1と第2素子領域EFR2とが、互いに距離を隔てて規定されている。
実施の形態1に係る、電界効果トランジスタを備えた半導体装置の一例について説明する。図1に示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1と第2素子領域EFR2とが、互いに距離を隔てて規定されている。
第1素子領域EFR1には、電界効果トランジスタMTR(MOSトランジスタ)が形成されている。電界効果トランジスタMTRは、一対のソース・ドレイン領域SDRおよびゲート電極GELを有する。ゲート電極GELは、ゲート配線として、第1素子領域EFR1と第2素子領域EFR2とを横切るように形成されている。
図2、図3および図4に示すように、第2素子領域EFR2には、第2素子領域EFR2(半導体基板SUB)の表面から所定の深さ(第2深さ)にわたり、p型の第2ウェルWR2が形成されている。第2ウェルWR2の表面から第2ウェルWR2の底よりも浅い所定の深さ(第4深さ)にわたり、n型の不純物領域IMRが形成されている。ゲート電極GELは、第2ウェルWR2の表面上にゲート絶縁膜GIFを介在させて形成されている。
ゲート電極GELの両側面上のそれぞれに、サイドウォール絶縁膜SWFが形成されている。ゲート電極GEL、サイドウォール絶縁膜SWFおよび不純物領域IMRを覆うように、シリコン窒化膜SNFが形成されている。シリコン窒化膜SNFを覆うように、層間絶縁膜ILFが形成されている。層間絶縁膜ILFに形成されたコンタクトホールCHS内に、バリアメタル膜BMFを介在させてコンタクトプラグGPGが形成されている。
平面視的に、コンタクトプラグGPGは、ゲート電極GELから第2素子領域EFR2(半導体基板SUBの領域)にわたり形成されている。コンタクトプラグGPGは、ゲート電極GELの上面に接触するように形成されて、ゲート電極GELに電気的に接続されている。
一方、コンタクトプラグGPGは、不純物領域IMRとは、コンタクトプラグGPGと不純物領域IMRとの間に絶縁体IFBを介在させて電気的に絶縁されている。コンタクトプラグGPGに電気的に接続される配線MLGが形成されている。その配線MLG上に、上層の配線等(図示せず)が形成されている。
図5に示すように、第1素子領域EFR1には、第1素子領域EFR1(半導体基板SUB)の表面から所定の深さ(第1深さ)にわたり、p型の第1ウェルWR1が形成されている。一対のソース・ドレイン領域SDRは、第1ウェルWR1の表面から第1ウェルWR1の底よりも浅い所定の深さ(第3深さ)にわたり形成されている。ゲート電極GELは、第1ウェルWR1の表面上にゲート絶縁膜GIFを介在させて形成されている。
ゲート電極GELの両側面上のそれぞれに、サイドウォール絶縁膜SWFが形成されている。ゲート電極GEL、サイドウォール絶縁膜SWFおよびソース・ドレイン領域SDRを覆うように、シリコン窒化膜SNFが形成されている。シリコン窒化膜SNFを覆うように、層間絶縁膜ILFが形成されている。
層間絶縁膜ILFに形成されたコンタクトホールCHF内に、バリアメタル膜BMFを介在させてコンタクトプラグCPGが形成されている。コンタクトプラグCPGに電気的に接続される配線MLEが形成されている。その配線MLE上に、上層の配線等(図示せず)が形成されている。
上述した半導体装置SDVでは、ゲート電極GELを露出するコンタクトホールCHSを形成する際に、ゲート電極GELに蓄積される電荷を半導体基板SUBに逃がすことができる。次に、その半導体装置SDVの製造方法の一例について説明する。
まず、半導体基板SUBに素子分離絶縁膜EIFを形成することにより、第1素子領域EFR1および第2素子領域EFR2が規定される。第1素子領域EFR1と第2素子領域EFR2とは、距離を隔てて規定される(図1参照)。
次に、第1素子領域EFR1および第2素子領域EFR2に、たとえば、p型の不純物を注入することにより、第1素子領域EFR1には、p型の第1ウェルWR1が形成される。第2素子領域EFR2には、p型の第2ウェルWR2が形成される(図6〜図9参照)。
次に、第1素子領域EFR1および第2素子領域EFR2を横切るように、ゲート絶縁膜GIFを介在させてゲート電極GELが形成される(図1参照)。ゲート電極GELを注入マスクとして、n型の不純物が注入される。これにより、第1素子領域EFR1にLDD(Lightly Doped Drain)領域が形成される。次に、ゲート電極GELの両側面上にサイドウォール絶縁膜SWFがそれぞれ形成される(図6〜図9参照)。
次に、ゲート電極GELおよびサイドウォール絶縁膜SWFを注入マスクとして、n型の不純物が注入される。これにより、第1素子領域EFR1には、LDD領域を含むn型のソース・ドレイン領域SDRが形成される。第2素子領域EFR2には、n型の不純物領域IMRが形成される。
次に、図6、図7、図8および図9に示すように、ゲート電極GELおよびサイドウォール絶縁膜SWFを覆うように、半導体基板SUB上に、シリコン窒化膜SNFが形成される。次に、シリコン窒化膜SNFを覆うように、たとえば、シリコン酸化膜からなる層間絶縁膜ILFが形成される。
次に、所定の写真製版処理を行うことにより、コンタクトホールを形成するためのフォトレジストパターン(図示せず)が形成される。次に、そのフォトレジストパターンをエッチングマスクとして、層間絶縁膜ILFに異方性ドライエッチング処理が行われる。このとき、シリコン窒化膜SNFのエッチングレートに対して、層間絶縁膜ILFのエッチングレートが十分に高い(速い)エッチング条件が設定される。
図10、図11および図12に示すように、第2素子領域EFR2では、異方性ドライエッチング処理により、コンタクトホールCHSの底にシリコン窒化膜SNFが露出する。図13に示すように、第1素子領域EFR1では、異方性ドライエッチング処理により、コンタクトホールCHFの底にシリコン窒化膜SNFが露出する。
次に、露出したシリコン窒化膜SNFに異方性ドライエッチング処理が行われる。これにより、図14、図15、図16および図17に示すように、第2素子領域EFR2では、コンタクトホールCHSの底に、ゲート電極GELが露出する。図14および図18に示すように、第1素子領域EFR1では、コンタクトホールCHFの底に、ソース・ドレイン領域SDRが露出する。
この工程では、第2素子領域EFR2に、ゲート電極GELを露出するコンタクトホールCHSを形成する際に、ゲート電極GELとともに不純物領域IMRも露出することになる。これにより、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、露出した不純物領域IMR(半導体基板SUB)へプラズマの雰囲気を介して逃がすことができ、ゲート電極GELに電荷が蓄積されるのを抑制することができる。
次に、露出した不純物領域IMRにコンタクトプラグGPG(図2参照)が接触しないように絶縁体IFB(図2参照)が形成される。絶縁体IFBは、コンタクトホールCHSの底面および側壁面を覆うように形成された絶縁膜IFに、エッチング処理を行うことによって形成される。
このとき、不純物領域IMRの表面上に位置する絶縁体となる絶縁膜IFの部分を残して、ゲート電極GELの上面上に位置する絶縁膜IFの部分を除去する必要がある。このため、コンタクトホールCHSにおける特定の箇所の長さおよび絶縁膜IFの膜厚には制約が求められる。その制約について説明する。
図14〜図17に示すように、コンタクトホールCHSの底に露出した不純物領域IMRの部分の、ゲート電極GELが延在する方向と交差する方向の長さを長さd1とする。コンタクトホールCHSの底に露出したゲート配線の上面の、ゲート電極GELが延在する方向の長さを長さd2とする。
図19、図20および図21に示すように、コンタクトホールCHSの側壁面上に堆積する絶縁膜IFの厚さを厚さt1とする。ゲート電極GELの上面上に堆積する絶縁膜IFの厚さを厚さt2とする。不純物領域IMRの表面上に堆積する絶縁膜IFの厚さを厚さt3とする。
絶縁膜IFは、たとえば、減圧式の化学気相成長法によって形成される。減圧式の化学気相成長法によって、絶縁膜IFは、下地に対して、ほぼ均一の膜厚をもってコンフォーマルに形成される。そうすると、ゲート電極GELの上面上に位置する絶縁膜IFの部分を除去する一方、不純物領域IMRの表面上に位置する絶縁膜IFの部分を残すためには、前提条件として、厚さt3を、厚さt2よりも厚くすることが求められる。
この前提条件を満たすには、厚さt1を、長さd1の2分の1以上の長さに相当する厚さ以上の厚さに設定する必要がある。この条件にすることで、コンタクトホールCHSの両側面(層間絶縁膜ILFの面とサイドウォール絶縁膜SWFの面)からそれぞれ堆積する絶縁膜IFによって、コンタクトホールCHSの底に露出した長さd1を有する不純物領域IMRの部分が絶縁膜IFによって覆われて、局所的に、厚さt3が厚さt2よりも厚くなる。
一方、ゲート電極GELの上面上に堆積する絶縁膜IFの厚さt2について、長さd2が厚さt1の2倍に相当する長さ以上であれば、厚さt2は厚さt1とほぼ同じ厚さになる。長さd2が厚さt1の2倍に相当する長さ未満であれば、厚さt2は厚さt3とほぼ同じ厚さになる。厚さt3は厚さt2よりも厚いことを前提条件とし、ゲート電極GELの上面を露出させる必要があることから、厚さt1の2倍の厚さ(2×t1)は、長さd1に相当する厚さよりも厚く、長さd2に相当する厚さよりも薄ければよい(長さd1<2×厚さt1<長さd2)。
たとえば、長さd1を50nm、長さd2を100nm、厚さt1を40nmとすると、上記関係を満たすことができる。厚さt3は、サイドウォール絶縁膜SWFの勾配とコンタクトホールCHSの側壁面の勾配とに依存するが、勾配が90°に近い勾配であれば、厚さt3として、ゲート電極GELの高さ(たとえば150nm)に相当する膜厚が得られる。
なお、絶縁膜IFとして、TEOS−O3系(Tetra Ethyl Ortho Silicate glass)のシリコン酸化膜では、流動性を有しており、凹みに溜まりやすい性質がある。このため、コンタクトホールCHSの底に露出した不純物領域IMRの部分に溜まりやすくなる。これにより、長さd1<2×厚さt1<長さd2という関係を満たしていなくても、厚さt3は厚さt2よりも厚くなる。
こうして、図19〜図21に示すように、減圧CVD法によって、厚さt3が厚さt2よりも厚く、厚さt1の2倍の厚さ(2×t1)が、長さd1に相当する厚さよりも厚く、長さd2に相当する厚さよりも薄くなるように、シリコン酸化膜からなる絶縁膜IFが形成される。
次に、絶縁膜IFに、たとえば、等方性のドライエッチング処理が行われる。これにより、図22、図23および図24に示すように、不純物領域IMRの表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、絶縁膜IFが除去される。なお、ウェットエッチング処理を行うことによって、絶縁膜IFを除去するようにしてもよい。また、このドライエッチング処理によって、第1素子領域EFR1のコンタクトホールCHF内に位置する絶縁膜IFの部分(図示せず)も除去されることになる。
次に、図25、図26、図27および図28に示すように、コンタクトホールCHS内およびコンタクトホールCHF内を含む層間絶縁膜ILFを覆うように、たとえば、チタンナイトライド膜からなるバリアメタル膜BMFが形成される。次に、図29、図30および図31に示すように、コンタクトホールCHSを埋め込む態様でバリアメタル膜BMFを覆うように、たとえば、タングステン膜WSFが形成される。また、コンタクトホールCHF内にもタングステン膜(図示せず)が埋め込まれる。
次に、タングステン膜WSF等に、たとえば、化学的機械研磨処理が行われる。これにより、図32、図33および図34に示すように、コンタクトホールCHS内に位置するタングステン膜WFSおよびバリアメタル膜BMFのそれぞれの部分を残して、層間絶縁膜ILFの上面上に位置するタングステン膜WFSおよびバリアメタル膜BMFのそれぞれの部分が除去される。コンタクトホールCHS内に残されたタングステン膜WFSの部分が、コンタクトプラグGPGとして形成される。また、コンタクトホールCHF内に残されたタングステン膜WFSの部分が、コンタクトプラグCPG(図5参照)として形成される。
次に、図35、図36および図37に示すように、コンタクトプラグGPGに電気的に接続される配線MLGが形成される。また、図38に示すように、コンタクトプラグCPGに電気的に接続される配線MLEが形成される。その後、必要に応じて上層の配線等を形成することによって、図1等に示す半導体装置SDVの主要部分が完成する。
上述した半導体装置SDVでは、ゲート電極GELを露出するコンタクトホールCHSを形成する工程(図14〜図17参照)において、ゲート電極GELとともに不純物領域IMRも露出することになる。これにより、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、露出した不純物領域IMRへプラズマの雰囲気を介して逃がすことができる。その結果、ゲート電極GELに電荷が蓄積されるのが抑制されて、電界効果トランジスタMTRのしきい値電圧が変動するのを抑制することができる。また、ゲート絶縁膜GIFが破壊されるのを抑制することができる。
また、そのコンタクトホールCHSを形成する工程と絶縁膜IFを形成する工程では、コンタクトホールCHSにおける特定の箇所の長さおよび絶縁膜IFの膜厚が、厚さt3>厚さt2、および、長さd1<2×厚さt1<長さd2の関係を満たすように、コンタクトホールCHSと絶縁膜IFとが形成される(図14〜図21参照)。
これにより、不純物領域IMRの表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、ゲート電極GELの上面上に位置する絶縁膜IFの部分が除去される。その結果、不純物領域IMR(半導体基板SUB)とは電気的に絶縁されるとともに、ゲート電極GELとは電気的に接続されるコンタクトプラグGPGを形成することができる。
こうして、コンタクトホールCHSを形成する際には、電気的に接続することが可能な状態となっていたゲート電極GELと半導体基板SUBとが、最終的には、電気的に絶縁されることになる。この構造は、電界効果トランジスタを備えた半導体装置に広く適用することができる。
上述した半導体装置SDVでは、第1ウェルWR1および第2ウェルWR2のそれぞれの導電型がp型であり、ソース・ドレイン領域SDRおよび不純物領域IMRのそれぞれの導電型がn型である場合を例に挙げて説明した。導電型としてはこれに限られず、第1ウェルWR1とソース・ドレイン領域SDRとが互いに異なる導電型であり、かつ、第2ウェルWR2と不純物領域IMRとが互いに異なる導電型であれば、いずれの導電型の組み合わせであってもよい。
実施の形態2
実施の形態2に係る、電界効果トランジスタを備えた半導体装置の他の例について説明する。図39に示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1と第2素子領域EFR2とが、互いに距離を隔てて規定されている。
実施の形態2に係る、電界効果トランジスタを備えた半導体装置の他の例について説明する。図39に示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1と第2素子領域EFR2とが、互いに距離を隔てて規定されている。
第1素子領域EFR1には、電界効果トランジスタMTR(MOSトランジスタ)が形成されている。電界効果トランジスタMTRは、一対のソース・ドレイン領域SDRおよびゲート電極GELを有する。ゲート電極GELは、ゲート配線として、第1素子領域EFR1と第2素子領域EFR2とを横切るように形成されている。
図40、図41および図42に示すように、第2素子領域EFR2には、第2素子領域EFR2(半導体基板SUB)の表面から所定の深さ(第6深さ)にわたり、p型の第2ウェルWR2が形成されている。第2ウェルWR2の表面から第2ウェルWR2の底よりも浅い所定の深さ(第8深さ)にわたり、不純物領域IMRが形成されている。不純物領域IMRの導電型は、第2ウェルWR2の導電型と同じ導電型(p型)である。不純物領域IMRの不純物濃度は、第2ウェルWR2の不純物濃度よりも高い。ゲート電極GELは、第2ウェルWR2の表面上にゲート絶縁膜GIFを介在させて形成されている。
図43に示すように、第1素子領域EFR1には、第1素子領域EFR1(半導体基板SUB)の表面から所定の深さ(第5深さ)にわたり、p型の第1ウェルWR1が形成されている。一対のソース・ドレイン領域SDRは、第1ウェルWR1の表面から第1ウェルWR1の底よりも浅い所定の深さ(第7深さ)にわたり形成されている。ゲート電極GELは、第1ウェルWR1の表面上にゲート絶縁膜GIFを介在させて形成されている。
実施の形態2に係る半導体装置SDVでは、第2素子領域EFR2に形成されている不純物領域IMRの導電型が第2ウェルWR2の導電型と同じ導電型(p型)である点を除いて、実施の形態1において説明した半導体装置SDVと同様の構造を有する。したがって、図1〜図5に示す半導体装置SDVと同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した半導体装置の製造方法の一例について説明する。まず、半導体基板SUBに素子分離絶縁膜EIFを形成することにより、第1素子領域EFR1および第2素子領域EFR2が規定される。第1素子領域EFR1と第2素子領域EFR2とは、距離を隔てて規定される(図39参照)。
次に、第1素子領域EFR1および第2素子領域EFR2に、たとえば、p型の不純物を注入することにより、第1素子領域EFR1には、p型の第1ウェルWR1が形成される。第2素子領域EFR2には、p型の第2ウェルWR2が形成される(図44〜図47参照)。
次に、第1素子領域EFR1および第2素子領域EFR2を横切るように、ゲート絶縁膜GIFを介在させてゲート電極GELが形成される(図39参照)。ゲート電極GELおよび第2素子領域EFR2を覆うフォトレジストパターン(図示せず)を注入マスクとして、n型の不純物が注入される。これにより、第1素子領域EFR1にLDD領域が形成される。次に、ゲート電極GELの両側面上にサイドウォール絶縁膜SWFがそれぞれ形成される(図44〜図47参照)。
次に、ゲート電極GEL、サイドウォール絶縁膜SWFおよび第2素子領域EFR2を覆うフォトレジストパターン(図示せず)を注入マスクとして、n型の不純物が注入される。これにより、図47に示すように、第1素子領域EFR1には、n型のソース・ドレイン領域SDRが形成される。一方、図44、図45および図46に示すように、第2素子領域EFR2では、ゲート電極GEL、サイドウォール絶縁膜SWFおよび第1素子領域EFR1を覆うフォトレジストパターン(図示せず)を注入マスクとして、p型の不純物が注入される。これにより、第2素子領域EFR2には、第2ウェルWR2の不純物濃度よりも高い不純物濃度を有するp型の不純物領域IMRが形成される。p型の高濃度の不純物領域IMRによって、p型の第2ウェルWR2へのオーミック接続が図られる。
次に、図6〜図9に示す工程から図14〜図17に示す工程と同様の工程を経て、図48、図49および図50に示すように、第2素子領域EFR2では、コンタクトホールCHSの底に、ゲート電極GELが露出する。このとき、ゲート電極GELとともに不純物領域IMRも露出することになる。
これにより、前述したように、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、露出したp型の不純物領域IMRへプラズマの雰囲気を介して逃がすことができ、ゲート電極GELに電荷が蓄積されるのを抑制することができる。
ここで、実施の形態1において説明した半導体装置では、コンタクトホールCHSの底に、n型の不純物領域IMR(半導体基板SUB)の表面が露出しており、n型の不純物領域IMRとp型の第2ウェルWR2との間にpn接合を有することになる。
これに対して、上述した半導体装置のコンタクトホールCHSの底では、第2ウェルWR2(半導体基板SUB)の導電型と同じ導電型(p型)の高濃度の不純物領域IMRの表面が露出しており、そのようなpn接合は存在しない。これにより、ゲート電極GELと半導体基板SUBとの間の電位差をより低くすることができ、ゲート電極GELに蓄積されようとする電荷を、半導体基板SUBへ確実に逃がすことができる。
次に、図19〜図21に示す工程と同様の工程を経て、図51、図52および図53に示すように、減圧CVD法によって、シリコン酸化膜からなる絶縁膜IFが形成される。前述したように、絶縁膜IFは、厚さt3が厚さt2よりも厚く、厚さt1の2倍の厚さ(2×t1)が、長さd1に相当する厚さよりも厚く、長さd2に相当する厚さよりも薄くなるように形成される。
次に、図22〜図24に示す工程と同様の工程を経て、絶縁膜IFに、たとえば、等方性のドライエッチング処理が行われる。これにより、図54、図55および図56に示すように、第2ウェルWR2の表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、絶縁膜IFが除去される。なお、ウェットエッチング処理を行うことによって、絶縁膜IFを除去するようにしてもよい。その後、図25〜図28に示す工程から図35〜図38に示す工程と同様の工程を経て、図39等に示す半導体装置SDVの主要部分が完成する。
上述した半導体装置SDVでは、ゲート電極GELを露出するコンタクトホールCHSを形成する工程(図48〜図50参照)において、ゲート電極GELとともに、第2ウェルWR2の導電型と同じ導電型(p型)の不純物領域IMRも露出することになる。これにより、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、pn接合を介することなく不純物領域IMRから第2ウェルWR2へ、確実に逃がすことができる。
その結果、ゲート電極GELに電荷が蓄積されるのが抑制されて、電界効果トランジスタMTRのしきい値電圧が変動するのを確実に抑制することができる。また、ゲート絶縁膜GIFが破壊されるのを確実に抑制することができる。
また、コンタクトホールCHSを形成する工程と絶縁膜IFを形成する工程では、コンタクトホールCHSにおける特定の箇所の長さおよび絶縁膜IFの膜厚が、厚さt3>厚さt2、および、長さd1<2×厚さt1<長さd2の関係を満たすように、コンタクトホールCHSと絶縁膜IFとが形成される(図48〜図53参照)。
これにより、第2ウェルWR2の表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、ゲート電極GELの上面上に位置する絶縁膜IFの部分が除去される。その結果、第2ウェルWR2(半導体基板SUB)とは電気的に絶縁されるとともに、ゲート電極GELとは電気的に接続されるコンタクトプラグGPGを形成することができる。
こうして、コンタクトホールCHSを形成する際には、電気的に接続することが可能な状態となっていたゲート電極GELと半導体基板SUBとが、最終的には、電気的に絶縁されることになる。この構造は、前述した半導体装置SDVと同様に、電界効果トランジスタを備えた半導体装置に広く適用することができる。
上述した半導体装置SDVでは、第1ウェルWR1および第2ウェルWR2のそれぞれの導電型がp型であり、ソース・ドレイン領域SDRの導電型がn型であり、不純物領域IMRの導電型がp型である場合を例に挙げて説明した。導電型としてはこれに限られず、第1ウェルWR1とソース・ドレイン領域SDRとが互いに異なる導電型であり、かつ、第2ウェルWR2と不純物領域IMRとが同じ導電型であれば、いずれの導電型の組み合わせであってもよい。
実施の形態3
実施の形態3に係る、電界効果トランジスタを備えた半導体装置のさらに他の例について説明する。図57示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1が規定されている。
実施の形態3に係る、電界効果トランジスタを備えた半導体装置のさらに他の例について説明する。図57示すように、半導体基板SUBに素子分離絶縁膜EIFを形成することによって、第1素子領域EFR1が規定されている。
第1素子領域EFR1には、電界効果トランジスタMTR(MOSトランジスタ)が形成されている。電界効果トランジスタMTRは、一対のソース・ドレイン領域SDRおよびゲート電極GELを有する。ゲート電極GELは、ゲート配線として、第1素子領域EFR1を横切るように形成されている。
コンタクトプラグGPGは、第1素子領域EFR1内に配置されている。図58、図59および図60に示すように、コンタクトプラグGPGは、ゲート電極GELの上面に接触するように形成されて、ゲート電極GELに電気的に接続されている。一方、コンタクトプラグGPGは、ソース・ドレイン領域SDRとは、コンタクトプラグGPGとソース・ドレイン領域SDRとの間に絶縁体IFBを介在させて電気的に絶縁されている。
実施の形態3に係る半導体装置SDVでは、コンタクトプラグGPGが第1素子領域EFR1に配置されている点を除いて、実施の形態1において説明した半導体装置SDVと同様の構造を有する。したがって、図1〜図5に示す半導体装置SDVと同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した半導体装置の製造方法の一例について説明する。図6〜図9に示す工程と同様の工程を経た後、図10〜図13に示す工程に対応する工程と、図14〜図18に示す工程に対応する工程を経て、コンタクトホールCHSが形成される(図58参照)。
第1素子領域EFR1では、コンタクトホールCHSの底に、ゲート電極GELが露出するとともに、ソース・ドレイン領域SDRも露出することになる。これにより、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、露出したソース・ドレイン領域SDR(半導体基板SUB)へプラズマの雰囲気を介して逃がすことができ、ゲート電極GELに電荷が蓄積されるのを抑制することができる(図58および図15参照)。
次に、図19〜図21に示す工程と同様の工程を経て、絶縁膜IFが形成される。このとき、コンタクトホールCHSにおける特定の箇所の長さおよび絶縁膜IFの膜厚が、厚さt3>厚さt2、および、長さd1<2×厚さt1<長さd2の関係を満たすように、コンタクトホールCHSと絶縁膜IFとが形成される(図14〜図16参照)。
次に、図22〜図24に示す工程と同様の工程とを経て、ソース・ドレイン領域SDRの表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、絶縁膜IFが除去される(図58参照)。その後、図25〜図28に示す工程から図35〜図38に示す工程と同様の工程を経て、図57等に示す半導体装置SDVの主要部分が完成する。
上述した半導体装置では、ゲート電極GELを露出するコンタクトホールCHSを形成する工程において、ゲート電極GELとともにソース・ドレイン領域SDRも露出することになる。これにより、異方性ドライエッチング処理に伴い、露出したゲート電極GELに蓄積されようとする電荷を、ソース・ドレイン領域SDRへ逃がすことができる。
その結果、ゲート電極GELに電荷が蓄積されるのが抑制されて、電界効果トランジスタMTRのしきい値電圧が変動するのを確実に抑制することができる。また、ゲート絶縁膜GIFが破壊されるのを確実に抑制することができる。
また、コンタクトホールCHSを形成する工程と絶縁膜IFを形成する工程では、コンタクトホールCHSにおける特定の箇所の長さおよび絶縁膜IFの膜厚が、厚さt3>厚さt2、および、長さd1<2×厚さt1<長さd2の関係を満たすように、コンタクトホールCHSと絶縁膜IFとが形成される(図14〜図16参照)。
これにより、ソース・ドレイン領域SDRの表面上に位置する絶縁膜IFの部分を絶縁体IFBとして残して、ゲート電極GELの上面上に位置する絶縁膜IFの部分が除去される。その結果、ソース・ドレイン領域SDR(半導体基板SUB)とは電気的に絶縁されるとともに、ゲート電極GELとは電気的に接続されるコンタクトプラグGPGを形成することができる。
こうして、コンタクトホールCHSを形成する際には、電気的に接続することが可能な状態となっていたゲート電極GELと半導体基板SUBとが、最終的には、電気的に絶縁されることになる。
さらに、上述した半導体装置SDVでは、コンタクトプラグGPGが第1素子領域EFR1に配置されていることで、半導体装置の縮小化に寄与することができる。
上述した半導体装置SDVでは、第1ウェルWR1の導電型がp型であり、ソース・ドレイン領域SDRの導電型がn型である場合を例に挙げて説明した。導電型としてはこれに限られず、第1ウェルWR1の導電型がn型であり、ソース・ドレイン領域SDRの導電型がp型であってもよい。
各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
SDV 半導体装置、SUB 半導体基板、EIF 素子分離絶縁膜、SNF シリコン窒化膜、ILF 層間絶縁膜、MTR 電界効果トランジスタ、EFR1 第1素子領域、WR1 第1ウェル、GIF ゲート絶縁膜、GEL ゲート電極、SDR ソース・ドレイン領域、SWF サイドウォール絶縁膜、CHF コンタクトホール、BMF バリアメタル膜、CPG プラグ、MLE 配線、EFR2 第2素子領域、WR2 第2ウェル、IMR 不純物領域、CHS コンタクトホール、BMF バリアメタル膜、GPG プラグ、IF 絶縁膜、IFB 絶縁体、WSF タングステン膜、MLG 配線。
Claims (12)
- 半導体基板に素子分離絶縁膜を形成することによって第1素子領域を規定する工程を含む、素子形成領域を形成する工程と、
前記第1素子領域に、ゲート電極を含む電界効果トランジスタを形成する工程と、
前記ゲート電極を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜に第1異方性エッチング処理を行う工程を含み、平面視的に、前記ゲート電極から前記半導体基板の領域にわたり、前記ゲート電極を露出するとともに、前記半導体基板の前記領域を露出するコンタクトホールを形成する工程と、
前記コンタクトホールの底面に露出した前記半導体基板の前記領域および前記コンタクトホールの側壁面を覆うように、第1絶縁膜を形成する工程と、
前記第1絶縁膜にエッチング処理を行うことにより、前記半導体基板の前記領域を覆う前記第1絶縁膜の部分を絶縁体として残しながら、前記ゲート電極の上面を露出する工程と、
前記コンタクトホール内に、前記半導体基板の前記領域とは電気的に絶縁されて、前記ゲート電極に電気的に接続されるコンタクトプラグを形成する工程と
を備え、
前記第1絶縁膜を形成する工程では、前記半導体基板の前記領域上に位置することになる前記第1絶縁膜の厚さを第1厚さとし、前記ゲート電極の前記上面上に位置することになる前記第1絶縁膜の厚さを第2厚さとすると、前記第1厚さが前記第2厚さよりも厚くなるように前記第1絶縁膜が形成される、半導体装置の製造方法。 - 前記コンタクトホールを形成する工程において、
前記コンタクトホールの前記底面に露出した前記半導体基板の前記領域の、前記ゲート電極が延在する方向と交差する方向の長さを第1距離とし、
前記コンタクトホール内に露出した前記ゲート電極の、前記ゲート電極が延在する方向の長さを第2距離とし、
前記第1絶縁膜を形成する工程において、前記コンタクトホールの前記側壁面に位置することになる前記第1絶縁膜の厚さを第3厚さとすると、
前記第1絶縁膜を形成する工程では、前記第1絶縁膜は、前記第3厚さの2倍に相当する厚さが、前記第1距離に相当する厚さよりも厚く、前記第2距離に相当する厚さよりも薄くなるように形成される、請求項1記載の半導体装置の製造方法。 - 前記第1絶縁膜を形成する工程では、減圧下で化学気相成長法によって前記第1絶縁膜が形成される、請求項2記載の半導体装置の製造方法。
- 前記第1絶縁膜を形成する工程では、前記第1絶縁膜として、TEOS−O3系のシリコン酸化膜が形成される、請求項1記載の半導体装置の製造方法。
- 前記層間絶縁膜を形成する前に、前記ゲート電極を覆うように第2絶縁膜を形成する工程を含み、
前記コンタクトホールを形成する工程は、
前記層間絶縁膜に前記第1異方性エッチング処理を行うことにより、第2絶縁膜を露出する工程と、
露出した前記第2絶縁膜に第2異方性エッチング処理を行うことにより、前記第2絶縁膜を除去する工程と
を含む、請求項1記載の半導体装置の製造方法。 - 前記素子形成領域を形成する工程は、
前記素子分離絶縁膜によって、第2素子領域を規定する工程と、
前記第1素子領域に、前記第1素子領域の表面から第1深さにわたり第1導電型の第1不純物領域を形成する工程と、
前記第2素子領域に、前記第2素子領域の表面から第2深さにわたり第1導電型の第2不純物領域を形成する工程と
を含み、
前記電界効果トランジスタを形成する工程は、
前記第1素子領域の表面から前記第1深さよりも浅い第3深さにわたり、第2導電型のソース領域およびドレイン領域をそれぞれ形成する工程と、
前記第2素子領域の表面から前記第2深さよりも浅い第4深さにわたり、第2導電型の第3不純物領域を形成する工程と
を含み、
前記コンタクトホールを形成する工程は、前記半導体基板の前記領域として前記第3不純物領域を露出する工程を含む、請求項1記載の半導体装置の製造方法。 - 前記素子形成領域を形成する工程は、
前記素子分離絶縁膜によって、第3素子領域を規定する工程と、
前記第1素子領域に、前記第1素子領域の表面から第5深さにわたり第1導電型の第4不純物領域を形成する工程と、
前記第3素子領域に、前記第3素子領域の表面から第6深さにわたり第1導電型の第5不純物領域を形成する工程と
を含み、
前記電界効果トランジスタを形成する工程は、前記第1素子領域の表面から前記第5深さよりも浅い第7深さにわたり、第2導電型のソース領域およびドレイン領域をそれぞれ形成する工程を含み、
前記素子形成領域を形成する工程は、さらに、前記第3素子領域の表面から前記第6深さよりも浅い第8深さにわたり、前記第5不純物領域の不純物濃度よりも高い不純物濃度を有する第1導電型の第6不純物領域を形成する工程を含み、
前記コンタクトホールを形成する工程は、前記半導体基板の前記領域として前記第6不純物領域を露出する工程を含む、請求項1記載の半導体装置の製造方法。 - 前記素子形成領域を形成する工程は、前記第1素子領域に、前記第1素子領域の表面から第9深さにわたり第1導電型の第7不純物領域を形成する工程を含み、
前記電界効果トランジスタを形成する工程は、前記第1素子領域の表面から前記第9深さよりも浅い第10深さにわたり、第2導電型のソース領域およびドレイン領域をそれぞれ形成する工程を含み、
前記コンタクトホールを形成する工程は、前記半導体基板の前記領域として前記ソース領域または前記ドレイン領域を露出する工程を含む、請求項1記載の半導体装置の製造方法。 - 半導体基板に素子分離絶縁膜によって規定された第1素子領域を含む素子形成領域と、
前記第1素子領域に形成され、ゲート電極を含む電界効果トランジスタと、
平面視的に、前記ゲート電極から前記半導体基板の領域にわたり形成されたコンタクトプラグと
を備え、
前記コンタクトプラグは、前記ゲート電極とは、前記ゲート電極に接触することによって電気的に接続されているとともに、前記半導体基板の前記領域とは、前記半導体基板の前記領域と前記コンタクトプラグとの間に絶縁体を介在させて電気的に絶縁されている、半導体装置。 - 前記素子形成領域は、前記素子分離絶縁膜によって規定された第2素子領域を含み、
前記第1素子領域は、前記第1素子領域の表面から第1深さにわたり形成された第1導電型の第1不純物領域を含み、
前記第2素子領域は、前記第2素子領域の表面から第2深さにわたり形成された第1導電型の第2不純物領域を含み、
前記電界効果トランジスタは、前記第1素子領域の表面から前記第1深さよりも浅い第3深さにわたり形成された第2導電型のソース領域およびドレイン領域を含み、
前記第2素子領域は、前記第2素子領域の前記表面から前記第2深さよりも浅い第4深さにわたり形成された第2導電型の第3不純物領域を含み、
前記絶縁体は、前記第3不純物領域に接するように形成されている、請求項9記載の半導体装置。 - 前記素子形成領域は、前記素子分離絶縁膜によって規定された第3素子領域を含み、
前記第1素子領域は、前記第1素子領域の表面から第5深さにわたり形成された第1導電型の第4不純物領域を含み、
前記第3素子領域は、前記第3素子領域の表面から第6深さにわたり形成された第1導電型の第5不純物領域を含み、
前記電界効果トランジスタは、前記第1素子領域の表面から前記第5深さよりも浅い第7深さにわたり形成された第2導電型のソース領域およびドレイン領域を含み、
前記第3素子領域は、さらに、前記第3素子領域の表面から前記第6深さよりも浅い第8深さにわたり形成され、前記第5不純物領域の不純物濃度よりも高い不純物濃度を有する第1導電型の第6不純物領域を含み、
前記絶縁体は、前記第6不純物領域に接するように形成されている、請求項9記載の半導体装置。 - 前記第1素子領域は、
前記第1素子領域の表面から第9深さにわたり形成された第1導電型の第6不純物領域と、
前記第1素子領域の前記表面から前記第9深さよりも浅い第10深さにわたり形成された第2導電型のソース領域およびドレイン領域と
を含み、
前記絶縁体は、前記ソース領域または前記ドレイン領域に接するように形成されている、請求項9記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018155449A JP2020031123A (ja) | 2018-08-22 | 2018-08-22 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018155449A JP2020031123A (ja) | 2018-08-22 | 2018-08-22 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020031123A true JP2020031123A (ja) | 2020-02-27 |
Family
ID=69622793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018155449A Pending JP2020031123A (ja) | 2018-08-22 | 2018-08-22 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020031123A (ja) |
-
2018
- 2018-08-22 JP JP2018155449A patent/JP2020031123A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660022B2 (en) | Semiconductive device with a single diffusion break and method of fabricating the same | |
TWI548086B (zh) | 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 | |
TWI484567B (zh) | 半導體結構與其製造方法 | |
JP6378220B2 (ja) | 半導体装置 | |
TWI755641B (zh) | 半導體裝置與其製作方法 | |
US11289470B2 (en) | Method of manufacturing trench transistor structure | |
CN103378153A (zh) | 用于集成有电容器的FinFET的结构和方法 | |
TW201820469A (zh) | 複合屏蔽自對準的溝槽mosfet及其製備方法 | |
CN106531794B (zh) | 高压金属氧化物半导体晶体管元件及其制造方法 | |
TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
TWI441261B (zh) | 半導體功率元件的製作方法 | |
CN105762134A (zh) | 集成电路设备和形成集成电路设备的方法 | |
KR20180103397A (ko) | 집적회로 소자 | |
US8487397B2 (en) | Method for forming self-aligned contact | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
CN107492572B (zh) | 半导体晶体管元件及其制作方法 | |
CN111092075B (zh) | 沟槽式晶体管结构及其制造方法 | |
TWI802305B (zh) | 半導體結構以及埋入式場板結構的製造方法 | |
JP2011044625A (ja) | 半導体装置、および半導体装置の製造方法 | |
US11410995B1 (en) | Semiconductor structure and method of forming thereof | |
KR100418332B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2020031123A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5220988B2 (ja) | 半導体装置 | |
TWI708342B (zh) | 半導體結構及其製造方法以及半導體元件的終端區結構 | |
US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure |