JP2020021159A - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP2020021159A JP2020021159A JP2018142663A JP2018142663A JP2020021159A JP 2020021159 A JP2020021159 A JP 2020021159A JP 2018142663 A JP2018142663 A JP 2018142663A JP 2018142663 A JP2018142663 A JP 2018142663A JP 2020021159 A JP2020021159 A JP 2020021159A
- Authority
- JP
- Japan
- Prior art keywords
- core
- monitoring information
- monitoring
- cores
- information generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
【課題】構成部品の増加を抑制しつつ、マルチコアマイコンの複数のコアが正常に動作しているかどうかを監視することが可能な電子制御装置を提供する。【解決手段】マルチコアマイコン20の複数のコア21、22の中で、監視情報を送信する送信コアが予め定められており、この送信コアが、当該送信コアの監視情報に加えて、他のコアの監視情報を用いて監視データを作成して、監視装置30へ送信する。従って、監視装置30の数をマルチコアマイコン20の複数のコア21、22の数よりも少なくすることができ、電子制御装置10の構成部品の増加を抑制することができる。【選択図】図1
Description
本発明は、マルチコアマイコンを有し、当該マルチコアマイコンの複数のコアが正常に動作しているかどうかを監視する機能を備えた電子制御装置に関する。
特許文献1には、負荷の駆動を制御するマイコンと、マイコンが正常に動作しているか否かを監視する監視ICと、を備える電子制御装置が開示されている。
上述した特許文献1では、1つのコアを有するシングルコアマイコンに対して1つの監視ICが設けられている。しかしながら、近年では、負荷を制御する処理が高度化、複雑化してきていることを考慮し、マイコンとして複数のコアを有するマルチコアマイコンを採用することが検討されている。
マルチコアマイコンを採用した場合に、それぞれのコアの動作を監視するために複数のコアの各々と1対1に対応するように複数の監視ICを設けたとすると、電子制御装置の構成部品が増加し、コストアップしてしまう。
本発明は、上述した点に鑑みてなされたものであり、構成部品の増加を抑制しつつ、マルチコアマイコンの複数のコアが正常に動作しているかどうかを監視することが可能な電子制御装置を提供することを目的とする。
上記目的を達成するために、本発明による電子制御装置は、
複数のコア(21、22)を有するマルチコアマイコン(20)と、
マルチコアマイコンの複数のコアが正常に動作しているかどうかを監視する監視装置(30)と、を備え、
複数のコアの中で、監視装置に対して、複数のコアが正常に動作しているかどうかを監視するための監視データを送信する送信コア(21)が予め定められており、
送信コアは、送信コアに関する監視情報と、送信コア以外のコアに関する監視情報とを用いて監視データを作成して、監視装置に送信することを特徴とする。
複数のコア(21、22)を有するマルチコアマイコン(20)と、
マルチコアマイコンの複数のコアが正常に動作しているかどうかを監視する監視装置(30)と、を備え、
複数のコアの中で、監視装置に対して、複数のコアが正常に動作しているかどうかを監視するための監視データを送信する送信コア(21)が予め定められており、
送信コアは、送信コアに関する監視情報と、送信コア以外のコアに関する監視情報とを用いて監視データを作成して、監視装置に送信することを特徴とする。
このように、本発明では、複数のコアの中で、監視情報を送信する送信コアが予め定められており、この送信コアが、当該送信コアの監視情報に加えて、他のコアの監視情報を用いて監視データを作成して、監視装置へ送信する。従って、監視装置の数をマルチコアマイコンの複数のコアの数よりも少なくすることができ、電子制御装置の構成部品の増加を抑制することができる。さらに、複数のコアの数よりも少ない数の監視装置に対して、複数のコアがそれぞれ独自に監視情報を送信すると、監視情報の送信が競合する可能性が生じるが、本発明では、予め送信コアを定めているので、そのような競合が生じる可能性も低減することができる。
上記括弧内の参照番号は、本開示の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら発明の範囲を制限することを意図したものではない。
また、上述した特徴以外の、特許請求の範囲の各請求項に記載した技術的特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。
以下、本発明の実施形態について、図面を参照しつつ説明する。
電子制御装置(ECU)10は、例えば車両のエンジンの燃料噴射、点火時期、及び/又は、エンジンの吸気経路に設けられたスロットルバルブの開度を制御する用途に適用される。より具体的には、ECU10のマルチコアマイコン20は、例えば、それぞれのセンサによって検出されるエンジン回転数、エンジン冷却水温、吸気量、空燃比、アクセルペダル開度、車両速度などに基づいて、燃料噴射量、点火時期、スロットル開度などを制御するための制御信号を生成し、インジェクタ、イグナイタ、及び/又はスロットルモータに出力する。
電子制御装置10は、図1に示すように、マルチコアマイコン20と、監視装置30とを有する。マルチコアマイコン20は、第1コア21及び第2コア22を有するデュアルコアマイコンであり、第1コア21及び第2コア22がともにアクセス可能な共有メモリ(以下、共有RAMと称する)23を備えている。また、図示していないが、第1コア21及び第2コア22は、それぞれローカルRAMも有している。第1コア21及び第2コア22は、演算処理の結果をローカルRAMなどに一時的に記憶しつつ、ROMに記憶されたプログラムに応じた演算処理を実行する。これにより、第1コア21及び第2コア22は、上述したインジェクタ、イグナイタ、及び/又はスロットルモータへの制御信号を生成して出力することができる。なお、図1には、マルチコアマイコン20として、第1コア21及び第2コア22を備えたデュアルコアマイコンを示しているが、マルチコアマイコン20のコアの数は3個以上であってもよい。
また、マルチコアマイコン20の第1コア21は、図1に示すように、監視装置30に対し、第1コア21及び第2コア22が正常に動作しているかどうかを監視するための監視データを送信する。換言すれば、本実施形態では、マルチコアマイコン20が有する複数のコア21、22の中で、監視装置30に対して、複数のコア21、22が正常に動作しているかどうかを監視するための監視データを送信する送信コアが予め定められている。つまり、第1コア21が、送信コアとして、監視データを監視装置30に送信する。従って、監視装置30の数をマルチコアマイコン20の複数のコア21、22の数よりも少なくすることができ、ECU10の構成部品の増加を抑制することができる。さらに、複数のコア21、22の数よりも少ない数の監視装置30に対して、複数のコア21、22がそれぞれ独自に監視情報を送信すると、監視情報の送信が競合する可能性が生じるが、本実施形態では、予め送信コアを定めているので、そのような競合が生じる可能性も低減することができる。
第1コア21及び第2コア22は、定期的に、それぞれのコアが正常に作動しているか監視するための監視処理を行う。例えば、第1コア21及び第2コア22は、監視処理として、プログラムにおいて所定の機能を果たすタスクが終了する毎に、そのタスクを構成する複数の処理が規定の順序で実行されたか否かにより、コアが正常に作動しているかを判定することができる。具体例としては、図2(a)に示すように、あるタスクが、「00」から「04」までの処理を含み、その実行順序が、「00」から「04」まで番号順に行われることになっていた場合、実際に、番号順に従って「00」から「04」までの処理が行われれば、監視処理は、コアは正常に作動していると判定する。その場合、監視処理は、監視結果として、コアは正常に作動している旨を示す監視情報(すなわち「正常」)を生成する。一方、図2(b)に示すように、番号の大きな処理が、番号の小さい処理よりも先に実行されたり、図2(c)に示すように、ある番号の処理がスキップされて実行されなかったりすると、監視処理は、コアの作動は異常であると判定する。その場合、監視処理は、監視結果として、コアの作動は異常である旨を示す監視情報(すなわち、「異常」)を生成する。
ただし、第1コア21及び第2コア22が行う監視処理は、上述した例に限られない。例えば、第1コア21及び第2コア22は、定期的に、それぞれのローカルRAMを用いてデータの書き込み及び読み取りチェックを行うことにより、コアが正常に作動しているか否かを判定してもよい。具体的には、監視処理は、所定のデータをローカルRAMに書き込ませ、その書き込んだデータ通りのデータが読み取れれば、コアは正常に作動していると判定し、その旨を示す監視情報を生成することができる。一方、監視処理は、読み取ったデータが書き込んだデータと異なる場合には、コアの作動は異常であると判定し、その旨を示す監視情報を生成することができる。
送信コアとしての第1コア21は、監視処理の実行により上述した監視情報が生成されると、一旦、第1コア21に対応するローカルRAM、または共有RAM23に保存する。一方、第2コア22は、監視処理の実行により監視情報が生成されると、図1に示すように、共有RAM23の所定の記憶領域23aに保存する。この所定の記憶領域23aには、複数の監視情報が格納可能であるとともに、それら複数の監視情報が第1コア21によって読み出されたか、まだ読み出し前であるかを区別可能なフラグ及び複数の監視情報の格納順序に関する情報も保存されている。
送信コアとしての第1コア21は、第1コア21に関する監視情報と、第2コア22に関する監視情報とを用いて監視データを作成し、監視装置30に送信する。より詳細には、第1コア21は、自コアにおいて監視処理が完了したタイミングで、共有RAM23の所定の記憶領域23aを参照する。そして、第1コア21は、記憶領域23aに読み出し前の監視情報が格納されている場合には、その読み出し前の監視情報を読み出す。一方、読み出し前の監視情報が格納されていない場合、第1コア21は、読み出し済みの監視情報の中で最新の監視情報を、再度読み出す。
第1コア21は、ローカルRAMまたは共有RAM23に保存した自コアに関する監視情報と、共有RAM23から読み出した第2コア22に関する監視情報とを用いて、監視データを作成する。具体的には、第1コア21の監視情報と第2コア22の監視情報とが、ともに、コアの正常作動を示すものである場合、第1コア21は、コアの作動は正常である旨を示す監視データを作成する。一方、第1コア21の監視情報と第2コア22の監視情報との少なくとも一方が、コアの異常作動を示すものである場合、第1コア21は、コアの作動が異常である旨を示す監視データを作成する。このように、第1コア21は、第1コア21の監視情報と第2コア22の監視情報とを統合した監視データを作成する。
監視装置30は、マルチコアマイコン20の第1コア21から送信された監視データを受信する。監視装置30は、マルチコアマイコン20のコアの作動が異常となった回数をカウントする異常カウンタを有する。監視装置30は、受信した監視データがコアの作動が異常であることを示す場合、異常カウンタをインクリメントする。そして、監視装置30は、異常カウンタのカウント値が所定の閾値以上となると、マルチコアマイコン20へリセット信号を出力してマルチコアマイコン20をリセット(再起動)する。
次に、上述した構成を備えた電子制御装置10において、第1コア21及び第2コア22において実行される具体的な処理について、図3〜図6のフローチャートを参照して説明する。図3のフローチャートは、第2コア22にて実行される処理を示す。図4のフローチャートは、送信コアとしての第1コア21にて実行される処理を示す。図5及び図6のフローチャートは、図4のフローチャートにおける第1監視データ作成処理及び第2監視データ作成処理の内容を示すものである。
図3のフローチャートに示す処理は、第2コア22において、定期的に実行される。最初のステップS100では、第2コア監視処理を実行する。具体的には、第2コア22は、実際に実行された各タスクの処理を示す情報を共有RAM23などに順番に保存するとともに、タスクが終了したタイミングで、実際に実行された処理の順序が規定の順序に一致しているか否かを判定する。そして、その判定結果に応じて、第2コア22の作動は正常である旨を示す監視情報、もしくは第2コア22の作動が異常である旨を示す監視情報を作成し、ステップS110において、作成した監視情報を共有RAM23に保存する。
次に、図4のフローチャートの処理について説明する。図4のフローチャートに示す処理は、第1コア21において、定期的に実行される。最初のステップS200では、第1コア監視処理を実行する。具体的には、第1コア21は、実際に実行された各タスクの処理を示す情報をローカルRAMなどに順番に保存するとともに、タスクが終了したタイミングで、実際に実行された処理の順序が規定の順序に一致しているか否かを判定する。そして、その判定結果に応じて、第1コア21の作動は正常である旨を示す監視情報、もしくは第1コア21の作動が異常である旨を示す監視情報を作成し、ローカルRAMまたは共有RAM23に保存する。監視情報が作成され保存されると、第1コア監視処理は、一旦、完了したものとみなされる。
続くステップS210では、第1コア監視処理が完了したか否かが判定される。この判定処理において、第1コア監視処理はまだ完了していないと判定されると、ステップS200の第1コア監視処理が継続して実行される。一方、第1コア監視処理が完了したと判定されると、ステップS220の処理に進む。ステップS220では、共有RAM23の所定の記憶領域23aを参照することにより、第2コア22にて定期的に実行される第2コア監視処理が完了しているか否かを判定する。具体的には、第1コア21は、読み出し前の監視情報が記憶領域23aに格納されていれば、第2コア監視処理は完了していると判定し、読み出し済みの監視情報しか格納されていなければ、第2コア監視処理はまだ完了していないと判定する。ステップS220の処理において、第2コア監視処理が完了していると判定した場合、ステップS230の処理に進む。一方、第2コア監視処理がまだ完了していないと判定した場合には、ステップS240の処理に進む。
ステップS230では、第1監視データ作成処理を実行する。また、ステップS240では第2監視データ作成処理を実行する。そして、第1コア21は、いずれかの監視データ作成処理によって作成した監視データを、ステップS250で、監視装置30へ送信する。以下に、ステップS230の第1監視データ作成処理、及びステップS240の第2監視データ作成処理の詳細を説明する。
まず、第1監視データ作成処理について、図5のフローチャート及び図7のタイミングチャートを参照して詳しく説明する。
図5のフローチャートの最初のステップS300では、共有RAM23に格納されている第2コア22の複数の監視情報の中の前回の監視情報が、第1コア21によって読み出され、監視データを作成するために用いられたか否かを判定する。つまり、ステップS300では、共有RAM23の記憶領域23aに、読み出し前の監視情報として、今回の監視情報だけでなく前回の監視情報も含めて2回分の監視情報が格納されているか否かを判定する。このステップS300の処理において、前回の監視情報が、第1コア21によって読み出されており、読み出し前の監視情報は今回の監視情報、すなわち、読み出し前の監視情報は1回分だけであると判定すると、ステップS310の処理に進む。一方、読み出し前の監視情報は、2回分の監視情報であると判定すると、ステップS320の処理に進む。
ステップS310では、第1コア21の今回の監視情報と第2コア22の今回の監視情報とを用いて監視データを作成するために、第1コア21の今回の監視情報と第2コア22の今回の監視情報とが、ともに、コアの正常作動を示すものであるかどうかを判定する。このステップS310の判定処理で、第1コア21の今回の監視情報と第2コア22の今回の監視情報とが、図7の時間T1のときに得られたそれぞれの監視情報のように、ともに、コアの正常作動を示すものであると判定した場合、ステップS330に進み、コアの作動は正常である旨を示す監視データを作成する。逆に、第1コア21の今回の監視情報と第2コア22の今回の監視情報との少なくとも一方が、コアの異常作動を示すものであると判定した場合、ステップS340の処理に進み、コアの作動が異常である旨を示す監視データを作成する。
ステップS320では、第2コア22に関する2回分の監視情報が読み出し前であるため、第1コア21の今回の監視情報と第2コア22の前回と今回の監視情報とを用いて監視データを作成するために、第1コア21の今回の監視情報と第2コア22の前回と今回の監視情報とが、すべて、コアの正常作動を示すものであるかどうかを判定する。第1コア21の今回の監視情報と第2コア22の前回と今回の監視情報とが、すべて、コアの正常作動を示すものである場合、ステップS320の判定結果が「Yes」となる。この場合、ステップS330の処理に進み、コアの作動は正常である旨を示す監視データが作成される。逆に、例えば、図7のタイミングチャートの時間T3のときに得られた各監視情報のように、第1コア21の今回の監視情報と第2コア22の前回と今回の監視情報との少なくとも1つが、コアの異常作動を示すものである場合、ステップS320の判定結果が「No」となる。この場合、ステップS340の処理に進み、コアの作動が異常である旨を示す監視データが作成される。
次に、第2監視データ作成処理について、図6のフローチャート及び図7のタイミングチャートを参照して詳しく説明する。
図6のフローチャートの最初のステップS400では、共有RAM23に読み出し前の第2コア22の監視情報は格納されていないので、第1コア21の今回の監視情報と第2コア22の読み出し済みの前回の監視情報(格納されている中で最も新しい監視情報)とを用いて監視データを作成するために、第1コア21の今回の監視情報と第2コア22の前回の監視情報とが、ともに、コアの正常作動を示すものであるかどうかを判定する。このような状況は、例えば、図7のタイミングチャートの時間T2、T4のように、第1コア監視処理が完了して、第1コア監視情報が作成されたときに、まだ、第2コア監視処理が完了していない場合に発生する。
ここで、第1コア21が、第1コア21の今回の監視情報と第2コア22の今回の監視情報とから監視データを作成するために、第2コア22における第2コア監視処理の完了を待機するものである場合、第1コア21での待機時間により全体の処理効率が低下するという問題が発生しうる。
それに対し、本実施形態では、共有RAM23に読み出し前の第2コア22の監視情報が格納されていない場合、その監視情報が格納されるまで待機するのではなく、共有RAM23に格納されている読み出し済みの第2コア22の監視情報を用いて監視データを作成するようにしている。従って、第1コア21において、第2コア22で実行されている第2コア監視処理の完了を待機する必要がなく、全体の処理効率の低下を回避することが可能となる。
例えば、図7のタイミングチャートの時間T2で作成される監視データのように、第1コア21の今回の監視情報と第2コア22の前回の監視情報とが、ともに、コアの正常作動を示すものである場合、ステップS400の判定結果が「Yes」となる。この場合、ステップS410の処理に進み、コアの作動は正常である旨を示す監視データが作成される。逆に、図7のタイミングチャートの時間T4で作成される監視データのように、第1コア21の今回の監視情報と第2コア22の前回と今回の監視情報との少なくとも1つが、コアの異常作動を示すものである場合、ステップS400の判定結果が「No」となる。この場合、ステップS420の処理に進み、コアの作動が異常である旨を示す監視データが作成される。
次に、監視装置30にて実行される具体的な処理について、図8のフローチャート及び図9のタイミングチャートを用いて説明する。なお、図8のフローチャートに示す処理は、定期的に、もしくはマルチコアマイコン20から監視データの送信があったときに実行される。
最初のステップS500では、マルチコアマイコン20と通信することにより、マルチコアマイコン20から送信された監視データを受信する。続くステップS510では、受信した監視データが、コアの作動が正常であることを示すものであるか否かを判定する。このステップS510において、コアの作動が正常であることを示す監視データであると判定すると、ステップS520に進む。一方、コアの作動が異常であることを示す監視データであると判定すると、ステップS530の処理に進む。
ステップS520では、監視装置30の異常カウンタのカウント値を「0」にクリアする。一方、ステップS530では、異常カウンタをインクリメントする。これらステップS520、S530の処理によって、図9のタイミングチャートに示すように、コアの作動の異常を示す監視データが連続して受信されると、監視データの受信毎に、異常カウンタのカウント値も上昇していく。一方、コアの異常を示す監視データを受信後に、コアの正常を示す監視データが受信されると、異常カウンタのカウント値は「0」にクリアされる。
しかしながら、コアの正常を示す監視データの受信によって異常カウンタを「0」にクリアするのではなく、異常カウンタのカウント値をそのまま保持してもよい。これにより、異常カウンタによって累積的なコアの動作異常の発生回数をカウントすることができるようになる。この場合、マルチコアマイコン20がリセットされたときに、異常カウンタのカウント値が「0」にクリアされるようにすればよい。
ステップS540では、異常カウンタのカウント値が所定の閾値以上まで上昇したか否かが判定される。このステップS540で、異常カウンタのカウント値が所定の閾値以上と判定されると、ステップS550で、監視装置30は、マルチコアマイコン20に対してリセット信号を出力する。このリセットにより、マルチコアマイコン20のコアが正常に作動するようになると、図9のタイミングチャートに示すように、異常カウンタのカウント値が「0」にクリアされる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上述した実施形態になんら制限されることなく、本発明の趣旨を逸脱しない範囲において、種々変形して実施することができる。
例えば、上述した実施形態は、送信コアとしての第1コア21において第1監視処理が完了したタイミングで、第1コア21に関する監視情報と第2コア22に関する監視情報とを用いて監視データを作成し、監視装置30へ送信するものであった。しかしながら、監視データは、第2コア22において第2監視処理が完了したタイミングで第1コア21にて作成され、送信されてもよい。さらに、第1コア21における第1監視処理の完了タイミングと第2コア22における第2監視処理の完了タイミングとの両方で、監視データを作成して送信してもよい。
このように、第2コア監視処理が完了したタイミングで、第1コア21が監視データを作成するには、図10に示すように、第2コア22が、第2コア監視処理を完了し、監視情報を共有RAM23に格納したとき、第1コア21へその旨を通知するように構成すればよい。
また、上述した実施形態において、第1コア21にて、第1コア監視処理が所定回数(複数回)実行される間に、第2コア22において、第2コア監視処理が未完了である状態が継続し、監視情報が更新されない場合、第1コア21は、第1コア21の監視情報に係らず、コアの異常を示す監視データを作成してもよい。図11のフローチャートは、この場合の第1コア21にて実行される処理の一例を示している。図11のフローチャートは、図4のフローチャートに対して、ステップS225及びステップS245の処理が追加されたものである。
ステップS225では、第1コア監視処理により2回以上、監視情報が生成される間に、第2コア監視処理によって1度も第2コア22の監視情報が更新されないかどうかを判定し、更新されない場合には、ステップS245において、強制的に、異常を示す監視データを作成している。
なお、同様に、第2コア監視処理によって所定回数以上、監視情報が生成される間に、第1コア監視処理では1度も第1コア21の監視情報が更新されない場合に、第1コア21は、コアの異常を示す監視データを作成するようにしてもよい。
さらに、上述した実施形態では、第1コア21及び第2コア22が、各タスクを構成する複数の処理が規定の順序で実行されたか否かを判定し、規定の順序で実行されていればコアが正常であることを示す監視情報を作成し、そうでなければコアが異常であることを示す監視情報を作成した。しかしながら、第1コア21及び第2コア22にて実行された各タスクの複数の処理の順序を監視情報とし、第1コア21は、それらの監視情報を含む監視データを監視装置30へ送信してもよい。この場合、監視装置30が、受信した監視データに基づき、第1コア21及び第2コア22で実行された各タスクの処理の順序が規定の順序通りか判定することになる。
10:電子制御装置、20:マルチコアマイコン、21:第1コア、22:第2コア、23:共有RAM、23a:記憶領域、30:監視装置
Claims (9)
- 複数のコア(21、22)を有するマルチコアマイコン(20)と、
前記マルチコアマイコンの前記複数のコアが正常に動作しているかどうかを監視する監視装置(30)と、を備え、
前記複数のコアの中で、前記監視装置に対して、前記複数のコアが正常に動作しているかどうかを監視するための監視データを送信する送信コア(21)が予め定められており、
前記送信コアは、前記送信コアに関する監視情報と、前記送信コア以外のコアに関する監視情報とを用いて前記監視データを作成して、前記監視装置に送信することを特徴とする電子制御装置。 - 前記マルチコアマイコンは、前記複数のコアがアクセス可能な共有メモリ(23)を備え、
前記送信コア以外のコアに関する監視情報は、前記共有メモリに保存され、
前記送信コアは、前記送信コア以外のコアに関する監視情報を前記共有メモリから取得することを特徴とする請求項1に記載の電子制御装置。 - 前記複数のコアは、各々、監視情報を生成する監視情報生成処理(S100、S200)を繰り返し行うとともに、いずれかのコアで前記監視情報生成処理が完了したことに応じて、前記送信コアは、前記監視データの作成及び送信を実行することを特徴とする請求項1又は2に記載の電子制御装置。
- 前記マルチコアマイコンは、前記送信コアの監視情報を保存するメモリを備え、
前記いずれかのコアで前記監視情報生成処理が完了したときに、残りのコアに前記監視情報生成処理が未完了のコアがある場合、前記送信コアは、前記監視データの作成に用いる監視情報として、前記監視情報生成処理が完了したコアに関しては、完了した前記監視情報生成処理により生成された監視情報を採用し、前記監視情報生成処理が未完了であるコアに関しては、前回の前記監視情報生成処理により生成された監視情報を採用することを特徴とする請求項3に記載の電子制御装置。 - 前記送信コアは、いずれかのコアで前記監視情報生成処理が所定回数実行される間に、残りのコアにおいて、前記監視情報生成処理が未完了である状態が継続している未完了コアがある場合、当該未完了コアが異常である旨を示す監視情報を含む前記監視データを作成して送信することを特徴とする請求項3又は4に記載の電子制御装置。
- 前記送信コアは、前記送信コアで前記監視情報生成処理が完了したことに応じて、前記監視データの作成及び送信を実行することを特徴とする請求項3に記載の電子制御装置。
- 前記送信コアで前記監視情報生成処理が完了したときに、残りのコアにおける前記監視情報生成処理が完了しているコアに関しては、前記送信コアは、前記監視データの作成に用いる監視情報として、完了した前記監視情報生成処理により生成された監視情報を採用し、前記監視情報生成処理が未完了であるコアに関しては、前回の前記監視情報生成処理により生成された監視情報を採用することを特徴とする請求項6に記載の電子制御装置。
- 前記監視情報生成処理が完了しているコアに関して、前回の監視情報生成処理により生成された監視情報が、前記監視データの作成に用いられていないコアがある場合、前記送信コアは、そのコアの監視情報として、前回の監視情報生成処理により生成された監視情報と、今回の監視情報生成処理により生成された監視情報とを用いて前記監視データを作成することを特徴とする請求項7に記載の電子制御装置。
- 前記送信コアで前記監視情報生成処理が所定回数実行される間に、残りのコアにおいて、前記監視情報生成処理が未完了である状態が継続している未完了コアがある場合、前記送信コアは、前記未完了コアが異常である旨を示す監視情報を用いて前記監視データを作成することを特徴とする請求項6乃至8のいずれかに記載の電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142663A JP2020021159A (ja) | 2018-07-30 | 2018-07-30 | 電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142663A JP2020021159A (ja) | 2018-07-30 | 2018-07-30 | 電子制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020021159A true JP2020021159A (ja) | 2020-02-06 |
Family
ID=69588619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018142663A Pending JP2020021159A (ja) | 2018-07-30 | 2018-07-30 | 電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020021159A (ja) |
-
2018
- 2018-07-30 JP JP2018142663A patent/JP2020021159A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gustafsson et al. | Data management in real-time systems: a case of on-demand updates in vehicle control systems | |
WO2016027367A1 (ja) | 車載電子制御装置 | |
JP2009175947A (ja) | 車載電子制御装置及びその車載電子制御装置の情報更新方法 | |
US5504869A (en) | High speed processing system capable of executing strings of instructions in order without waiting completion of previous memory access instruction | |
JP2003285702A (ja) | 車載電子制御装置 | |
JP2010241338A (ja) | 車両制御装置、車両制御プログラム | |
JP6519515B2 (ja) | マイクロコンピュータ | |
JP2020021159A (ja) | 電子制御装置 | |
JP5960632B2 (ja) | 車両用電子制御装置 | |
JP2007052580A (ja) | ソフトウェア開発環境システム | |
JP2006180205A (ja) | 車載送信装置およびプログラム。 | |
JP6413922B2 (ja) | ソフトウェア分割方法、ソフトウェア分割装置および車載装置 | |
CN111480144B (zh) | 多核机动车计算机管理多个任务的方法 | |
JP6717184B2 (ja) | 車載制御装置 | |
JP2004252574A (ja) | タスク間通信方法、プログラム、記録媒体、電子機器 | |
JP2010113419A (ja) | マルチコア制御装置 | |
JP5561241B2 (ja) | マイクロコンピュータ | |
WO2010109609A1 (ja) | 処理装置及び車両用エンジン制御装置 | |
JP5157697B2 (ja) | 電子制御装置 | |
JP2017123119A (ja) | 電子制御装置 | |
JP3991963B2 (ja) | 車両制御装置 | |
JP2005284760A (ja) | 割り込み制御回路 | |
JP2021152338A (ja) | 制御装置 | |
US20220357986A1 (en) | Method and computer for the management of data exchanges between a plurality of tasks | |
JP5942904B2 (ja) | 処理装置 |