JP2020018056A - 電力変換装置の制御装置 - Google Patents

Abstract

【課題】スイッチング素子のターンオフに伴い発生する瞬間的な電圧降下に起因したミラークランプ回路の誤作動の可能性を低減する。【解決手段】スイッチング素子の第１ゲートに駆動信号を印加するためのゲート駆動ラインと、ミラークランプ回路と、ゲート駆動ラインの第１ポイントで生じる電圧を、該電圧のうちの、スイッチング素子のターンオフに伴い第１ポイントで生じる瞬間的な電圧降下分であって第１ポイントと第１ゲートとの間の配線インダクタンスに起因した電圧降下分を緩和してから、ミラークランプ回路に出力する電圧降下緩和部とを含む、電力変換装置の制御装置が開示される。【選択図】図２

Description

本開示は、電力変換装置の制御装置に関する。

ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、スイッチング素子の一例）のゲートとドレインとの間に存在するミラー容量（Ｍｉｌｌｅｒ ｃａｐａｃｉｔａｎｃｅ）により発生する電気的振動を能動的な方法で低減させるアクティブミラークランプ機能を設ける技術が知られている。

特開２０１７−５６９８号公報

しかしながら、上記のような従来技術では、スイッチング素子のターンオフに伴い発生する瞬間的な電圧降下（配線インダクタンスに起因した電圧降下）に起因して、ミラークランプ回路が、本来のタイミングよりも有意に早いタイミングで作動（誤作動）する可能性がある。ミラークランプ回路が誤作動すると、ゲート電圧が急峻に立ち下がるため、ｄｉ／ｄｔが過大となり、サージにより素子にダメージを与えるおそれがある。

そこで、１つの側面では、本発明は、スイッチング素子のターンオフに伴い発生する瞬間的な電圧降下に起因したミラークランプ回路の誤作動の可能性を低減することを目的とする。

１つの側面では、スイッチング素子の第１ゲートに駆動信号を印加するためのゲート駆動ラインと、
ミラークランプ回路と、
前記ゲート駆動ラインの第１ポイントで生じる電圧を、該電圧のうちの、前記スイッチング素子のターンオフに伴い前記第１ポイントで生じる瞬間的な電圧降下分であって前記第１ポイントと前記第１ゲートとの間の配線インダクタンスに起因した電圧降下分を緩和してから、前記ミラークランプ回路に出力する電圧降下緩和部とを含む、電力変換装置の制御装置が提供される。

１つの側面では、本発明によれば、スイッチング素子のターンオフに伴い発生する瞬間的な電圧降下に起因したミラークランプ回路の誤作動の可能性を低減することが可能となる。

電動車両用のモータ駆動システムの全体構成の一例を示す図である。 実施例１によるインバータ制御装置の一部を示す図である。 比較例によるインバータ制御装置の一部を示す図である。 スイッチング素子がオフする際の接続点Ｐｔ１で生じる電圧の波形の説明図（その１）である。 スイッチング素子がオフする際の接続点Ｐｔ１で生じる電圧の波形の説明図（その２）である。 実施例１における特定の点で生じる電圧波形を示す図である。 実施例２によるインバータ制御装置の一部を示す図である。 実施例２における特定の点で生じる電圧波形を示す図である。 実施例３によるインバータ制御装置の一部を示す図である。 配線インダクタンスが高くなる構成を示す図である。

以下、添付図面を参照しながら各実施例について詳細に説明する。

以下の説明において、特に言及しない限り、各種の要素間の“接続”という用語は、“電気的な接続”を意味する。

図１は、電動車両用のモータ駆動システム１の全体構成の一例を示す図である。モータ駆動システム１は、高圧バッテリ１０を用いて走行用モータ４０を駆動することにより車両を駆動させるシステムである。なお、電動車両は、電力を用いて走行用モータ４０を駆動して走行するものであれば、その方式や構成の詳細は任意である。電動車両は、動力源がエンジンと走行用モータ４０であるハイブリッド自動車や、動力源が走行用モータ４０のみである電気自動車を含む概念である。

モータ駆動システム１は、図１に示すように、高圧バッテリ１０、電動車両用インバータ装置１２、走行用モータ４０、及び、インバータ制御装置５０（電力変換装置の制御装置の一例）を備える。

高圧バッテリ１０は、蓄電して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性素子を含んでよい。高圧バッテリ１０は、典型的には、定格電圧が１００Ｖを超えるバッテリであり、定格電圧が例えば２８８Ｖである。但し、高圧バッテリ１０は、いわゆるマイルドハイブリッド自動車で用いられる、より定格電圧の低いバッテリ（例えば４８Ｖ）であってもよい。

電動車両用インバータ装置１２は、平滑コンデンサＣと、インバータ３０（電力変換装置の一例）とを含む。

平滑コンデンサＣは、インバータ３０に並列に接続される。平滑コンデンサＣは、スイッチング素子Ｑ１のコレクタと負極ラインとの間に接続される。

インバータ３０は、正極ラインと負極ラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームを含む。Ｕ相アームは、直列接続されたスイッチング素子（本例ではＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）Ｑ１、Ｑ２を含み、Ｖ相アームは、直列接続されたスイッチング素子（本例ではＩＧＢＴ）Ｑ３、Ｑ４を含み、Ｗ相アームは、直列接続されたスイッチング素子（本例ではＩＧＢＴ）Ｑ５、Ｑ６を含む。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオードＤ１１〜Ｄ１６が配置される。なお、スイッチング素子Ｑ１〜Ｑ６は、ＭＯＳＦＥＴのような、ＩＧＢＴ以外の他のスイッチング素子であってもよい。

走行用モータ４０は、３相の交流モータであり、Ｕ、Ｖ、Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ１、Ｑ２の中点Ｍ１に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ３、Ｑ４の中点Ｍ２に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ５、Ｑ６の中点Ｍ３に接続される。

なお、図１に示す例では、モータ駆動システム１は、単一の走行用モータ４０を備えているが、追加のモータ（発電機を含む）を備えてもよい。この場合、追加のモータ（複数も可）は、対応するインバータとともに、走行用モータ４０及びインバータ３０と並列な関係で、高圧バッテリ１０に接続されてもよい。また、図１に示す例では、モータ駆動システム１は、ＤＣ／ＤＣコンバータを備えていないが、高圧バッテリ１０とインバータ３０の間にＤＣ／ＤＣコンバータを備えてもよい。

高圧バッテリ１０と平滑コンデンサＣとの間には、図１に示すように、高圧バッテリ１０から電力供給を遮断するための遮断用スイッチＳＷ１が設けられる。遮断用スイッチＳＷ１は、半導体スイッチやリレー等で構成されてもよい。遮断用スイッチＳＷ１は、常態でオン状態であり、例えば平滑コンデンサＣの急速放電が必要な状況等にオフされる。

次に、図１に示すようなモータ駆動システム１において適用可能なインバータ制御装置５０の実施例について説明する。

＜実施例１＞
図２は、実施例１によるインバータ制御装置５０の一部を示す図である。図２は、図１のＸ部に対応するＷ相下段のスイッチング素子Ｑ６の駆動用の回路部分を示す。なお、図２に示す回路部分は、スイッチング素子Ｑ１〜Ｑ６のそれぞれに対して設けられる。以下では、代表として、Ｗ相下段のスイッチング素子Ｑ６の駆動用の回路部分について説明するが、他のスイッチング素子Ｑ１〜Ｑ５のそれぞれに係る回路部分も実質的に同様である。なお、図２において、領域Ａ１は、パワーモジュールとＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）との接合部に対応し、領域Ａ２は、ＥＣＵ内に対応し、領域Ａ３は、パワーモジュール内に対応する。ＥＣＵは、インバータ制御装置５０を形成する制御装置であり、後述する各種回路やマイクロコンピュータ（図示せず）等が実装される基板等を含む。

インバータ制御装置５０は、図２に示すように、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）５１と、電圧降下緩和部５２と、プッシュプル回路５３とを含む。

駆動ＩＣ５１は、ゲート駆動ライン５４を介してスイッチング素子Ｑ６のゲート（第１ゲートの一例）に接続される。駆動ＩＣ５１は、ゲート駆動ライン５４を介してスイッチング素子Ｑ６に駆動信号を印加することで、スイッチング素子Ｑ６をオン／オフさせる。具体的には、駆動ＩＣ５１は、スイッチング素子Ｑ６をオンさせる際に、出力端子５１ａに“Ｈｉｇｈ”を出力する。出力端子５１ａに“Ｈｉｇｈ”が出力されると、プッシュプル回路５３の上側のＮＰＮ型のバイポーラトランジスタＴｒ１がオンし、ゲート駆動用の電源Ｖｇａｔｅの電源電圧によりスイッチング素子Ｑ６のゲート電圧が増加する。そして、ゲート電圧が閾値電圧Ｖｔｈ１以上になると、スイッチング素子Ｑ６がオンする。また、駆動ＩＣ５１は、スイッチング素子Ｑ６をオフさせる際に、出力端子５１ａに“Ｌｏｗ”を出力する。出力端子５１ａに“Ｌｏｗ”が出力されると、プッシュプル回路５３の下側のＰＮＰ型のバイポーラトランジスタＴｒ２がオンし、グランド電位によりスイッチング素子Ｑ６のゲート電圧が減少し、スイッチング素子Ｑ６がオフする。

また、駆動ＩＣ５１は、ミラークランプ回路５１０を有する。ミラークランプ回路５１０は、スイッチング素子Ｑ６がオフする際のセルフターンオン（ミラー容量に起因したゲート電圧の持ち上がりによるターンオン）を防止するために設けられる。ミラークランプ回路５１０は、ゲート駆動ライン５４に、ミラークランプライン５５（第１ラインの一例）を介して接続される。ミラークランプライン５５は、ゲート駆動ライン５４に一端が接続点Ｐｔ１（第１ポイントの一例）で接続され、ミラークランプ回路５１０のクランプ端子５１０ａに他端が接続される。

ミラークランプ回路５１０は、ミラークランプライン５５にクランプ端子５１０ａ（第２ポイントの一例）で接続される。ミラークランプ回路５１０は、ロジック回路部５１１と、コンパレータ５１２と、ＭＯＳＦＥＴ５１３と、参照電圧電源５１４とを含む。ロジック回路部５１１は、クランプ端子５１０ａを介してコンパレータ５１２の非反転入力端子に入力される電圧が、参照電圧電源５１４による参照電圧Ｖｒｅｆを下回ると、ＭＯＳＦＥＴ５１３をオンさせる。ＭＯＳＦＥＴ５１３がオンすると、後述するように接続点Ｐｔ１がグランド電位となる。このようにして、ロジック回路部５１１は、クランプ端子５１０ａを介してコンパレータ５１２に入力される電圧が参照電圧Ｖｒｅｆを下回ると、スイッチング素子Ｑ６のゲートをグランドに短絡（クランプ）させる。

電圧降下緩和部５２は、接続点Ｐｔ１で生じる電圧に応じた電圧をクランプ端子５１０ａに出力する。この際、電圧降下緩和部５２は、接続点Ｐｔ１で生じる電圧のうちの、スイッチング素子Ｑ６のターンオフに伴い接続点Ｐｔ１で生じる瞬間的な電圧降下分（後述する配線インダクタンスに起因した電圧降下分）を緩和してクランプ端子５１０ａに出力する。以下、このような電圧降下緩和部５２による機能を、「電圧降下緩和機能」とも称する。

電圧降下緩和部５２は、ＭＯＳＦＥＴ５２１（トランジスタの一例）と、駆動ライン５２２（第２ラインの一例）と、抵抗Ｒ１と、ライン５２３（第３ラインの一例）と、コンデンサＣ１と、ライン５２４と、コンデンサＣ２とを含む。

ＭＯＳＦＥＴ５２１は、Ｐ型のＭＯＳＦＥＴである。ＭＯＳＦＥＴ５２１は、ゲートに印加される電圧が閾値電圧Ｖｔｈ２以下となるとオンする。駆動ライン５２２は、一端がＭＯＳＦＥＴ５２１のゲートに接続され、他端がゲート駆動ライン５４に接続点Ｐｔ３で接続される。接続点Ｐｔ３は、例えばプッシュプル回路５３と接続点Ｐｔ１との間である。抵抗Ｒ１は、駆動ライン５２２に設けられる。ライン５２３は、駆動ライン５２２に一端が接続点Ｐｔ４で接続され、他端が接地される。接続点Ｐｔ４は、ＭＯＳＦＥＴ５２１のゲートとＲ１の間である。コンデンサＣ１は、ライン５２３に設けられる。ライン５２４は、ミラークランプライン５５に一端が接続点Ｐｔ５で接続され、他端が接地される。コンデンサＣ２は、ライン５２４に設けられる。

電圧降下緩和部５２の動作は、電圧降下緩和機能に関連して後述する。

プッシュプル回路５３は、駆動ＩＣ５１による駆動能力が比較的低い場合に用いられる。従って、プッシュプル回路５３は、駆動ＩＣ５１による駆動能力が比較的高い場合は省略されてもよい。プッシュプル回路５３は、ゲート駆動用の電源Ｖｇａｔｅとグランドとの間に抵抗Ｒ２，Ｒ３とともに直列に接続されたＮＰＮ型のバイポーラトランジスタＴｒ１とＰＮＰ型のバイポーラトランジスタＴｒ２を含む。プッシュプル回路５３の動作は上述したとおりである。

ここで、比較例を参照しつつ、電圧降下緩和機能及び本実施例の効果について説明する。

図３は、比較例によるインバータ制御装置５０’の一部を示す図である。図３には、配線インダクタンスＬ１〜Ｌ３（配線の寄生インダクタンス）やゲート−コレクタ間の容量Ｃ１１，ゲート−エミッタ間の容量Ｃ１２等が示されている。なお、このような配線インダクタンスＬ１〜Ｌ３等は、本実施例のインバータ制御装置５０（図２に示す回路）においても同様に存在する。

比較例によるインバータ制御装置５０’は、本実施例によるインバータ制御装置５０に対して、電圧降下緩和部５２を備えていない点が主に異なる。従って、比較例では、クランプ端子５１０ａに入力される電圧の波形は接続点Ｐｔ１で生じる電圧の波形と略同じとなる。このため、比較例では、ミラークランプ回路５１０は、実質的には、スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧の波形で動作することになる。

図４Ａ及び図４Ｂは、スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧の波形（時系列の波形）の説明図であり、図４Ａは、横軸に時間を取り、縦軸に電圧を取り、理想的な波形を示し、図４Ｂは、横軸に時間を取り、縦軸に電圧を取り、配線インダクタンスの影響を受けた波形を示す。図４Ａ及び図４Ｂにおいて、ＶＨは、スイッチング素子Ｑ６がオン状態であるときの電圧に対応し、ＶＬは、スイッチング素子Ｑ６がオフ状態であるときの電圧に対応する。また、図４Ａ及び図４Ｂには、参照電圧Ｖｒｅｆが併せて示されている。

スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧は、接続点Ｐｔ１とスイッチング素子Ｑ６のゲートとの間の配線インダクタンスＬ１〜Ｌ３の影響を受けることで、図４Ａに示す理想的な波形に比べて、図４Ｂにて４００で示すように大きく変動する。すなわち、理想的な波形は、配線インダクタンスＬ１〜Ｌ３が０である場合の波形であるが、実際は、配線インダクタンスＬ１〜Ｌ３の影響により、図４Ｂに示すように電圧が大きく降下する波形となる。具体的には、スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧は、配線インダクタンスＬ１〜Ｌ３に起因して、瞬間的に大きく降下する。このような瞬間的な電圧降下（配線インダクタンスに起因した電圧降下）が生じると、ミラークランプ回路５１０が誤作動し易くなる。

具体的には、図４Ａに示す理想的な波形では、スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧は、時刻ｔ１で、参照電圧Ｖｒｅｆを下回る。これに対して、図４Ｂに示す波形では、スイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧は、時刻ｔ１よりも前の時刻ｔ０で、参照電圧Ｖｒｅｆを下回る。すなわちスイッチング素子Ｑ６がオフする際の接続点Ｐｔ１で生じる電圧は、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下によって、参照電圧Ｖｒｅｆを下回る。この場合、ミラークランプ回路５１０が本来のタイミング（時刻ｔ１）よりも有意に早いタイミング（時刻ｔ０）で作動（誤作動）する。ミラークランプ回路５１０が誤作動すると、ゲート電圧が急峻に立ち下がるため、ｄｉ／ｄｔが過大となり、サージによりスイッチング素子Ｑ６にダメージを与えるおそれがある。

これに対して、本実施例によれば、電圧降下緩和部５２が設けられるので、以下で説明するように、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

図５は、本実施例における特定の点（接続点Ｐｔ１、接続点Ｐｔ４、クランプ端子５１０ａ）で生じる電圧波形を示す図である。図５では、横軸に時間を取り、縦軸に電圧を取り、接続点Ｐｔ１での電圧波形Ｗ５０１と、接続点Ｐｔ４での電圧波形Ｗ５０２と、クランプ端子５１０ａでの電圧波形Ｗ５０３とが示される。

接続点Ｐｔ１での電圧波形Ｗ５０１は、図４Ｂで示した波形と実質的に同一であり、配線インダクタンスＬ１〜Ｌ３の影響により接続点Ｐｔ１での電圧が参照電圧Ｖｒｅｆを下回るような瞬間的な電圧降下が発生している。

本実施例では、電圧降下緩和部５２は、次のようにして機能する。

スイッチング素子Ｑ６のオン状態において、スイッチング素子Ｑ６に対するオフ指令に応じて出力端子５１ａに“Ｌｏｗ”が出力されると、時刻ｔ０で接続点Ｐｔ１での電圧が大きく降下する。なお、時刻ｔ０までは、接続点Ｐｔ１、接続点Ｐｔ４、及びクランプ端子５１０ａでの各電圧は、略ＶＨである。接続点Ｐｔ１での電圧が大きく降下すると、ＭＯＳＦＥＴ５２１のゲート電圧も減少し、ＭＯＳＦＥＴ５２１が時刻ｔ０よりわずかに後（抵抗Ｒ１及びコンデンサＣ１の時定数に応じた遅延後）にオンする。これにより、時刻ｔ０における接続点Ｐｔ１での電圧の急峻な降下の影響を、オフ状態のＭＯＳＦＥＴ５２１により瞬間的に遮断できる。ＭＯＳＦＥＴ５２１がオンすると、抵抗Ｒ１及びコンデンサＣ１の時定数に応じた特性で、接続点Ｐｔ４での電圧が降下していく。従って、接続点Ｐｔ４での電圧波形Ｗ５０２は、接続点Ｐｔ１での電圧波形Ｗ５０１とは異なり、緩やかな下降となる。また、クランプ端子５１０ａでの電圧波形Ｗ５０３も、接続点Ｐｔ４での電圧波形Ｗ５０２に追従する態様で、緩やかな下降となる。なお、接続点Ｐｔ４での電圧波形Ｗ５０２とクランプ端子５１０ａでの電圧波形Ｗ５０３との間の差分（同一時点での電圧の差分）は、ＭＯＳＦＥＴ５２１の閾値電圧に対応し、略一定を保つ。そして、クランプ端子５１０ａでの電圧が下降していき、時刻ｔ２にて参照電圧Ｖｒｅｆを下回ると、ミラークランプ回路５１０が機能し、接続点Ｐｔ１、接続点Ｐｔ４、及びクランプ端子５１０ａでの各電圧が０（ＶＬ）へと一気に下降する。

このようにして本実施例では、電圧降下緩和部５２は、接続点Ｐｔ１で生じる電圧のうちの、接続点Ｐｔ１で現れる配線インダクタンスＬ１〜Ｌ３に起因した電圧降下分（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下分）を緩和してクランプ端子５１０ａに出力する。すなわち、電圧降下緩和部５２は、接続点Ｐｔ１での電圧波形Ｗ５０１に基づいて、接続点Ｐｔ１での電圧波形Ｗ５０１よりも電圧降下が緩和されるように、クランプ端子５１０ａでの電圧波形Ｗ５０３を生成する。これにより、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

＜実施例２＞
図６は、実施例２によるインバータ制御装置５０Ａの一部を示す図である。実施例２において上述した実施例１と同様であってよい構成要素については、同一の参照符号を付して説明を省略する場合がある。

実施例２によるインバータ制御装置５０Ａは、上述した実施例１によるインバータ制御装置５０に対して、電圧降下緩和部５２が電圧降下緩和部５２Ａで置換された点が異なる。

電圧降下緩和部５２Ａは、電圧降下緩和部５２に対して、ＭＯＳＦＥＴ５２１がバイポーラトランジスタ５２１Ａ（トランジスタの一例）とダイオード５２６Ａで置換された点が異なる。ダイオード５２６Ａは、ＭＯＳＦＥＴ５２１のボディダイオードに対応して設けられ、アノードが接続点Ｐｔ１に接続される。バイポーラトランジスタ５２１Ａは、ＰＮＰ型であり、コレクタ側が接続点Ｐｔ１に接続される。なお、バイポーラトランジスタ５２１Ａのベースには、駆動ライン５２２が接続される。すなわち、駆動ライン５２２は、一端がバイポーラトランジスタ５２１Ａのベースに接続され、他端がゲート駆動ライン５４に接続点Ｐｔ３で接続される。

本実施例においても、電圧降下緩和部５２Ａが設けられるので、配線インダクタンスＬ１〜Ｌ３（図示せず）に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

図７は、本実施例における特定の点（接続点Ｐｔ１、接続点Ｐｔ４、クランプ端子５１０ａ）で生じる電圧波形を示す図である。図７では、横軸に時間を取り、縦軸に電圧を取り、接続点Ｐｔ１での電圧波形Ｗ７０１と、接続点Ｐｔ４での電圧波形Ｗ７０２と、クランプ端子５１０ａでの電圧波形Ｗ７０３とが示される。

接続点Ｐｔ１での電圧波形Ｗ７０１は、図４Ｂで示した波形と実質的に同一であり、配線インダクタンスＬ１〜Ｌ３の影響により接続点Ｐｔ１での電圧が参照電圧Ｖｒｅｆを下回るような瞬間的な電圧降下が発生している。

本実施例では、電圧降下緩和部５２Ａは、次のようにして機能する。

スイッチング素子Ｑ６のオン状態において、スイッチング素子Ｑ６に対するオフ指令に応じて出力端子５１ａに“Ｌｏｗ”が出力されると、時刻ｔ０で接続点Ｐｔ１での電圧が大きく降下する。接続点Ｐｔ１での電圧が大きく降下すると、バイポーラトランジスタ５２１Ａのベースに印加される電圧も減少し、バイポーラトランジスタ５２１Ａが時刻ｔ０よりわずかに後（抵抗Ｒ１及びコンデンサＣ１の時定数に応じた遅延後）にオンする。バイポーラトランジスタ５２１Ａがオンすると、抵抗Ｒ１及びコンデンサＣ１の時定数に応じた特性で、接続点Ｐｔ４での電圧が降下していく。従って、接続点Ｐｔ４での電圧波形Ｗ７０２は、接続点Ｐｔ１での電圧波形Ｗ７０１とは異なり、緩やかな下降となる。また、クランプ端子５１０ａでの電圧波形Ｗ７０３も、接続点Ｐｔ４での電圧波形Ｗ７０２に追従する態様で、緩やかな下降となる。そして、クランプ端子５１０ａでの電圧が時刻ｔ２にて参照電圧Ｖｒｅｆを下回ると、ミラークランプ回路５１０が機能し、接続点Ｐｔ１、接続点Ｐｔ４、及びクランプ端子５１０ａでの各電圧が０（ＶＬ）へと一気に下降する。

このようにして本実施例では、電圧降下緩和部５２Ａは、接続点Ｐｔ１で生じる電圧のうちの、接続点Ｐｔ１で現れる配線インダクタンスＬ１〜Ｌ３に起因した電圧降下分（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下分）を緩和してクランプ端子５１０ａに出力する。すなわち、電圧降下緩和部５２Ａは、接続点Ｐｔ１での電圧波形Ｗ７０１に基づいて、接続点Ｐｔ１での電圧波形Ｗ７０１よりも電圧降下が緩和されるように、クランプ端子５１０ａでの電圧波形Ｗ７０３を生成する。これにより、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

＜実施例３＞
図８は、実施例３によるインバータ制御装置５０Ｂの一部を示す図である。実施例３において上述した実施例１と同様であってよい構成要素については、同一の参照符号を付して説明を省略する場合がある。

実施例３によるインバータ制御装置５０Ｂは、上述した実施例１によるインバータ制御装置５０に対して、ミラークランプライン５５がミラークランプライン５５Ｂ−１及び５５Ｂ−２で置換された点が異なる。また、実施例３によるインバータ制御装置５０Ｂは、上述した実施例１によるインバータ制御装置５０に対して、電圧降下緩和部５２が電圧降下緩和部５２Ｂで置換された点が異なる。

ミラークランプライン５５Ｂ−１は、接続点Ｐｔ１とクランプ端子５１０ａとの間を接続する。ミラークランプライン５５Ｂ−１には、後述するオペアンプ５２８Ｂ及び加算器５２９Ｂが設けられる。

ミラークランプライン５５Ｂ−２は、一端がゲート駆動ライン５４に接続点Ｐｔ６で接続され、他端がミラークランプ回路５１０のＭＯＳＦＥＴ５１３に接続される。

電圧降下緩和部５２Ｂは、ライン５２６Ｂと、ライン５２７Ｂと、オペアンプ５２８Ｂと、加算器５２９Ｂとを含む。

ライン５２６Ｂは、一端がミラークランプライン５５Ｂ−１に接続点Ｐｔ８で接続され、他端が加算器５２９Ｂに接続される。なお、ライン５２６Ｂは、一端がゲート駆動ライン５４に接続されてもよい。ライン５２７Ｂは、一端がオペアンプ５２８Ｂの非反転入力端子に接続され、他端がミラークランプライン５５Ｂ−２に接続点Ｐｔ７で接続される。なお、ライン５２７Ｂは、ミラークランプライン５５Ｂ−２と別に、ゲート駆動ライン５４に接続点Ｐｔ６で接続されてもよい。この場合、ミラークランプライン５５Ｂ−２は、接続点Ｐｔ１のような他の接続点でゲート駆動ライン５４に接続されてもよい。

オペアンプ５２８Ｂは、反転入力端子が接続点Ｐｔ１に接続されるとともに、非反転入力端子が接続点Ｐｔ６に接続される。オペアンプ５２８Ｂは、接続点Ｐｔ１での電圧Ｖ（Ｐｔ１）と接続点Ｐｔ６での電圧Ｖ（Ｐｔ６）との差に応じた電圧Ｖｏｕｔ１（＝ｋ×（Ｖ（Ｐｔ６）−Ｖ（Ｐｔ１）））を出力する。ｋは利得であり、例えばｋ＝１＋ｍとされる。ここで、ｍは、配線インダクタンスＬ１〜Ｌ３の各インダクタンス値Ｌ_１〜Ｌ_３に応じて設定され、例えば以下の関係を有してよい。
Ｌ_１：Ｌ_２＋Ｌ_３＝１：ｍ
加算器５２９Ｂは、オペアンプ５２８Ｂの出力である電圧Ｖｏｕｔ１に対して、接続点Ｐｔ１での電圧Ｖ（Ｐｔ１）を加算する。従って、加算器５２９Ｂからの出力電圧Ｖｏｕｔ２は、Ｖｏｕｔ２＝ｋ×（Ｖ（Ｐｔ６）−Ｖ（Ｐｔ１））＋Ｖ（Ｐｔ１）であり、Ｖ（Ｐｔ１）よりも、ｋ×（Ｖ（Ｐｔ６）−Ｖ（Ｐｔ１））だけ高い値となる。（Ｖ（Ｐｔ６）−Ｖ（Ｐｔ１））は、配線インダクタンスＬ１による電圧降下分であり、かつ、ｋ＝１＋ｍであるから、ｋ×（Ｖ（Ｐｔ６）−Ｖ（Ｐｔ１））は、配線インダクタンスＬ１〜Ｌ３での電圧降下分に対応する。よって、加算器５２９Ｂからの出力電圧Ｖｏｕｔ２は、Ｖ（Ｐｔ１）における配線インダクタンスＬ１〜Ｌ３での電圧降下分が補償された値となる。

このようにして本実施例では、電圧降下緩和部５２Ｂは、接続点Ｐｔ１で生じる電圧のうちの、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下分（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下分）を緩和してクランプ端子５１０ａに出力する。これにより、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

以上、各実施例について詳述したが、特定の実施例に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。また、前述した実施例の構成要素を全部又は複数を組み合わせることも可能である。

例えば、上述した実施例１（実施例２も同様）では、好ましい実施例として、電圧降下緩和部５２は、コンデンサＣ１を備えているが、コンデンサＣ１は省略されてもよい。この場合も、抵抗Ｒ１により瞬間的な電圧降下を低減できるので、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下（スイッチング素子Ｑ６がオフする際に発生する瞬間的な電圧降下）が原因となるミラークランプ回路５１０の誤作動の可能性を低減できる。

また、上述した実施例１（実施例２も同様）において、抵抗Ｒ１に並列に、ダイオードが設けられてもよい。この場合、ダイオードは、アノードがゲート駆動ライン５４に接続される向きで設けられる。この場合、オフ状態のスイッチング素子Ｑ６をオンさせる際に、当該ダイオードを介してＭＯＳＦＥＴ５２１を速やかにオンさせることができる。

また、上述した実施例１（実施例２及び実施例３も同様）において、配線インダクタンスに起因した電圧降下量は、配線インダクタンスＬ１〜Ｌ３のインダクタンス値Ｌ_１〜Ｌ_３に応じて決まる。従って、上述した実施例１（実施例２及び実施例３も同様）は、配線インダクタンスＬ１〜Ｌ３に起因した電圧降下がミラークランプ回路５１０の誤作動を引き起こすほどインダクタンス値Ｌ_１〜Ｌ_３が大きい構成に好適となる。例えば、図９に示すように、接続点Ｐｔ１とスイッチング素子Ｑ６との間に、バックアップ電源Ｖｂａｃｋが接続される場合、インダクタンス値Ｌ_１〜Ｌ_３が大きくなりやすい。なお、図９において、遮断回路５３５１は、バックアップ電源回路（図示せず）によりバックアップ電源が生成される際（スイッチング素子Ｑ６の駆動用電圧電源１５Ｖの電源電圧が所定レベル以下に低下した際）にオフするＭＯＳＦＥＴ５３５２を備えることで、バックアップ電源が生成される際に、バックアップ電源の生成に起因した駆動ＩＣ５１への電流の逆流（バックアップ電源から駆動ＩＣ５１への電流の流れ）を防止する機能を持つ。

＜付記＞
以上の実施例に関し、更に以下を開示する。なお、以下で記載する効果のうちの、一の形態に対する追加的な各形態に係る効果は、当該追加的な各形態に起因した付加的な効果である。

一の形態は、スイッチング素子（Ｑ１〜Ｑ６）の第１ゲートに駆動信号を印加するためのゲート駆動ライン（５４）と、
ミラークランプ回路（５１０）と、
前記ゲート駆動ライン（５４）の第１ポイント（Ｐｔ１）で生じる電圧を、該電圧のうちの、前記スイッチング素子（Ｑ１〜Ｑ６）のターンオフに伴い前記第１ポイント（Ｐｔ１）で生じる瞬間的な電圧降下分であって前記第１ポイント（Ｐｔ１）と前記第１ゲートとの間の配線インダクタンス（Ｌ１〜Ｌ３）に起因した電圧降下分を緩和してから、前記ミラークランプ回路（５１０）に出力する電圧降下緩和部（５２、５２Ａ、５２Ｂ）とを含む、電力変換装置（３０）の制御装置（５０、５０Ａ、５０Ｂ）である。

本形態によれば、第１ポイント（Ｐｔ１）で生じる電圧は、直接的にミラークランプ回路（５１０）に出力されるのではなく、配線インダクタンス（Ｌ１〜Ｌ３）に起因した電圧降下分が緩和された上で、ミラークランプ回路（５１０）に出力される。これにより、配線インダクタンス（Ｌ１〜Ｌ３）に起因した電圧降下が原因となるミラークランプ回路（５１０）の誤作動の可能性を低減できる。すなわち、スイッチング素子（Ｑ１〜Ｑ６）のターンオフに伴い発生する瞬間的な電圧降下に起因したミラークランプ回路（５１０）の誤作動の可能性を低減できる。
また、本形態においては、前記ゲート駆動ライン（５４）に前記第１ポイント（Ｐｔ１）で接続されかつ前記ミラークランプ回路（５１０）に第２ポイント（５１０ａ）で接続される第１ライン（５５）を更に含み、
前記電圧降下緩和部（５２、５２Ａ）は、
第２ゲート又はベースを備え、前記第１ライン（５５）に設けられ、前記第２ゲート又は前記ベースに印加される電圧が閾値電圧以下となるとオンして前記第１ポイント（Ｐｔ１）と前記第２ポイント（５１０ａ）とを導通させるトランジスタ（５２１、５２１Ａ）と、
前記ゲート駆動ライン（５４）に一端が電気的に接続され、前記第２ゲート又は前記ベースに他端が電気的に接続される第２ライン（５２２）と、
前記第２ライン（５２２）に設けられる抵抗（Ｒ１）と、
前記第２ライン（５２２）に一端が電気的に接続され、他端が接地される第３ライン（５２３）と、
前記第３ラインに設けられるコンデンサ（Ｃ１）とを含んでよい。
この場合、第１ポイント（Ｐｔ１）で生じる瞬間的な電圧降下を抵抗（Ｒ１）により低減できる。また、スイッチング素子（Ｑ１〜Ｑ６）のターンオフの際に、トランジスタ（５２１、５２１Ａ）が同時にオンせず、抵抗（Ｒ１）及びコンデンサ（Ｃ１）を含むＲＣ回路の時定数に従って遅れてオンするので、その遅延時間の間、ミラークランプ回路（５１０）に対する瞬間的な電圧降下の影響を遮断できる。そして、トランジスタ（５２１、５２１Ａ）がオンした後は、抵抗（Ｒ１）及びコンデンサ（Ｃ１）を含むＲＣ回路の働きにより緩やかな電圧降下が実現される。このようにして、比較的安価な構成で、スイッチング素子（Ｑ１〜Ｑ６）のターンオフに伴い発生する瞬間的な電圧降下に起因したミラークランプ回路（５１０）の誤作動の可能性を低減できる。
また、本形態においては、前記トランジスタ（５２１）は、Ｐ型のＭＯＳＦＥＴであってよい。
この場合、Ｐ型のＭＯＳＦＥＴを利用して電圧降下緩和部（５２）を実現できる。
また、本形態においては、前記トランジスタ（５２１Ａ）は、ＰＮＰ型のバイポーラトランジスタであり、
前記電圧降下緩和部（５２Ａ）は、前記バイポーラトランジスタ（５２１Ａ）に対して並列に、アノード側が前記第１ポイント（Ｐｔ１）に接続されるダイオード（５２６Ａ）を更に含んでよい。
この場合、ＰＮＰ型のバイポーラトランジスタ（５２１Ａ）及びダイオード（５２６Ａ）を利用して電圧降下緩和部（５２）を実現できる。

１ モータ駆動システム
１０ 高圧バッテリ
１２ 電動車両用インバータ装置
３０ インバータ
４０ 走行用モータ
５０、５０Ａ、５０Ｂ インバータ制御装置
５１ａ 出力端子
５２、５２Ａ、５２Ｂ 電圧降下緩和部
５３ プッシュプル回路
５４ ゲート駆動ライン
５５ ミラークランプライン
５５Ｂ−１ ミラークランプライン
５５Ｂ−２ ミラークランプライン
５１０ ミラークランプ回路
５１０ａ クランプ端子
５１１ ロジック回路部
５１２ コンパレータ
５１３ ＭＯＳＦＥＴ
５１４ 参照電圧電源
５２１ ＭＯＳＦＥＴ
５２１Ａ バイポーラトランジスタ
５２２ 駆動ライン
５２３ ライン
５２４ ライン
５２６Ａ ダイオード
５２６Ｂ ライン
５２７Ｂ ライン
５２８Ｂ オペアンプ
５２９Ｂ 加算器
５３５１ 遮断回路
Ｃ 平滑コンデンサ
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Ｌ１ 配線インダクタンス
Ｌ２ 配線インダクタンス
Ｌ３ 配線インダクタンス
Ｐｔ１ 接続点
Ｐｔ３ 接続点
Ｐｔ４ 接続点
Ｐｔ５ 接続点
Ｐｔ６ 接続点
Ｐｔ７ 接続点
Ｑ１〜Ｑ６ スイッチング素子
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｒ３ 抵抗
ＳＷ１ 遮断用スイッチ

Claims (4)

1. スイッチング素子の第１ゲートに駆動信号を印加するためのゲート駆動ラインと、
   ミラークランプ回路と、
   前記ゲート駆動ラインの第１ポイントで生じる電圧を、該電圧のうちの、前記スイッチング素子のターンオフに伴い前記第１ポイントで生じる瞬間的な電圧降下分であって前記第１ポイントと前記第１ゲートとの間の配線インダクタンスに起因した電圧降下分を緩和してから、前記ミラークランプ回路に出力する電圧降下緩和部とを含む、電力変換装置の制御装置。
2. 前記ゲート駆動ラインに前記第１ポイントで接続されかつ前記ミラークランプ回路に第２ポイントで接続される第１ラインを更に含み、
   前記電圧降下緩和部は、
   第２ゲート又はベースを備え、前記第１ラインに設けられ、前記第２ゲート又は前記ベースに印加される電圧が閾値電圧以下となるとオンして前記第１ポイントと前記第２ポイントとを導通させるトランジスタと、
   前記ゲート駆動ラインに一端が電気的に接続され、前記第２ゲート又は前記ベースに他端が電気的に接続される第２ラインと、
   前記第２ラインに設けられる抵抗と、
   前記第２ラインに一端が電気的に接続され、他端が接地される第３ラインと、
   前記第３ラインに設けられるコンデンサとを含む、請求項１に記載の電力変換装置の制御装置。
3. 前記トランジスタは、Ｐ型のＭＯＳＦＥＴである、請求項２に記載の電力変換装置の制御装置。
4. 前記トランジスタは、ＰＮＰ型のバイポーラトランジスタであり、
   前記電圧降下緩和部は、前記バイポーラトランジスタに対して並列に、アノード側が前記第１ポイントに接続されるダイオードを更に含む、請求項２に記載の電力変換装置の制御装置。