JP2020017552A - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
JP2020017552A
JP2020017552A JP2018137345A JP2018137345A JP2020017552A JP 2020017552 A JP2020017552 A JP 2020017552A JP 2018137345 A JP2018137345 A JP 2018137345A JP 2018137345 A JP2018137345 A JP 2018137345A JP 2020017552 A JP2020017552 A JP 2020017552A
Authority
JP
Japan
Prior art keywords
pair
photoelectric conversion
conversion elements
back gate
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018137345A
Other languages
English (en)
Inventor
尚郎 吉村
Hisao Yoshimura
尚郎 吉村
鈴木　亮司
Ryoji Suzuki
亮司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018137345A priority Critical patent/JP2020017552A/ja
Priority to US17/250,371 priority patent/US11523070B2/en
Priority to PCT/JP2019/019654 priority patent/WO2020021826A1/ja
Publication of JP2020017552A publication Critical patent/JP2020017552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

【課題】一対の光の位相差を検出するための一対の画素を配置した固体撮像素子において、画素間の混色を防止する。【解決手段】一対の光電変換素子は、瞳分割された一対の光を受光する。浮遊拡散層は、一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する。一対の転送トランジスタは、一対の光電変換素子から浮遊拡散層に電荷を転送する。制御部は、一対の画素信号から一対の光の位相差を検出する場合には一対の光電変換素子の間の電位障壁に対する一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を一対の画素信号を合成する場合とは異なる値に制御する。【選択図】図５

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、一対の光の位相差を検出する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
従来より、レンズの合焦位置を求める目的で、瞳分割された一対の光の位相差を検出する位相差ＡＦ（Auto Focus）方式が撮像装置において用いられている。例えば、瞳分割された一対の光を受光する一対の画素を像面に配置した固体撮像素子が提案されている（例えば、特許文献１参照。）。
特開２０１３−４１８９０号公報
上述の従来技術では、一対の画素のそれぞれの画素信号から位相差を検出し、その位相差からレンズの合焦位置を求めることができる。しかしながら、光量が多いと、一対の画素の一方において電荷が溢れて他方に移動し、混色が生じてしまうという問題がある。この混色により位相差の検出精度が低下してしまう。
本技術はこのような状況に鑑みて生み出されたものであり、一対の光の位相差を検出するための一対の画素を配置した固体撮像素子において、画素間の混色を防止することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、瞳分割された一対の光を受光する一対の光電変換素子と、上記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、上記一対の光電変換素子から上記浮遊拡散層に上記電荷を転送する一対の転送トランジスタと、上記一対の画素信号から上記一対の光の位相差を検出する場合には上記一対の光電変換素子の間の電位障壁に対する上記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を上記一対の画素信号を合成する場合とは異なる値に制御する制御部とを具備する固体撮像素子、および、その制御方法である。これにより、合焦時の一対の転送トランジスタの両方のバックゲート電圧が撮像時と異なる値に制御されるという作用をもたらす。
また、この第１の側面において、上記浮遊拡散層の上記電荷の量を初期化するリセットトランジスタをさらに具備し、上記制御部は、上記リセットトランジスタのドレイン電位の制御により上記バックゲート電圧を制御してもよい。これにより、ドレイン電位の制御によって、合焦時の一対の転送トランジスタの両方のバックゲート電圧が撮像時と異なる値に制御されるという作用をもたらす。
また、この第１の側面において、上記リセットトランジスタのドレインと上記制御部とを接続するリセットドレイン駆動配線が配線され、上記制御部は、上記リセットドレイン駆動配線を介して上記ドレイン電位を制御してもよい。これにより、リセットドレイン駆動配線を介して制御部によりドレイン電位が制御されるという作用をもたらす。
また、この第１の側面において、上記制御部は、上記一対の転送トランジスタの両方のゲート電位の制御により上記バックゲート電圧を制御してもよい。これにより、ゲート電位の制御によって合焦時の一対の転送トランジスタの両方のバックゲート電圧が撮像時と異なる値に制御されるという作用をもたらす。
また、この第１の側面において、上記電荷は電子であり、上記制御部は、上記位相差を検出する場合には上記バックゲート電圧を上記一対の画素信号を合成する場合よりも高い電圧に制御してもよい。これにより、電子が転送される際に合焦時の一対の転送トランジスタの両方のバックゲート電圧が撮像時と異なる値に制御されるという作用をもたらす。
また、この第１の側面において、上記制御部は、上記一対の画素信号を合成する場合には上記一対の光電変換素子の露光開始の後に上記バックゲート電圧を制御してもよい。これにより、露光開始後にバックゲート電圧が制御されるという作用をもたらす。
また、この第１の側面において、光を集光するオンチップレンズと、上記オンチップレンズからの光のうち所定の波長域を通過させるカラーフィルタとをさらに具備し、上記一対の光電変換素子は、上記カラーフィルタを通過した光を受光してもよい。これにより、カラー画像が撮像されるという作用をもたらす。
また、本技術の第２の側面は、瞳分割された一対の光を受光する一対の光電変換素子と、上記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、上記一対の光電変換素子から上記浮遊拡散層に上記電荷を転送する一対の転送トランジスタと、上記一対の画素信号から上記一対の光の位相差を検出する場合には上記一対の光電変換素子の間のポテンシャル障壁に対する上記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を上記一対の画素信号を合成する場合とは異なる値に制御する制御部と、上記一対の画素信号を合成する処理を行う処理部とを具備する撮像装置である。これにより、合焦時の一対の転送トランジスタの両方のバックゲート電圧が撮像時と異なる値に制御され、画像データが撮像されるという作用をもたらす。
本技術によれば、一対の光の位相差を検出するための一対の画素を配置した固体撮像素子において、画素間の混色を防止することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の平面図の一例である。 本技術の第１の実施の形態におけるＦＤ（Floating Diffusion）共有ブロックの平面図の一例である。 本技術の第１の実施の形態におけるＦＤ共有ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態における画素アレイ部の断面図の一例である。 本技術の第１の実施の形態における画素の断面図の一例である。 本技術の第１の実施の形態におけるＦＤ共有ブロックの断面図の一例である。 本技術の第１の実施の形態における転送ゲート駆動配線の配線例を示す平面図である。 本技術の第１の実施の形態におけるリセットゲート駆動配線、セレクトゲート駆動配線およびリセットドレイン駆動配線の配線例を示す平面図である。 本技術の第１の実施の形態における垂直信号線と電源線および接地線との配線例を示す平面図である。 本技術の第１の実施の形態における合焦期間内の固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における撮像期間内の固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態におけるリセットドレイン電位と転送バックゲート電位との関係の一例を示すグラフである。 本技術の第１の実施の形態における合焦時のポテンシャル図の一例である。 本技術の第１の実施の形態における撮像時のポテンシャル図の一例である。 本技術の第１の実施の形態における露光時間に応じた全信号量の一例を示すグラフである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第２の実施の形態におけるＦＤ共有ブロックの一構成例を示す回路図である。 本技術の第２の実施の形態における合焦期間内の固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態における撮像期間内の固体撮像素子の動作の一例を示すタイミングチャートである。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（転送バックゲート電圧を制御する例）
２．第２の実施の形態（ゲート電位の制御により転送バックゲート電圧を制御する例）
３．第３の実施の形態（移動体への応用例）
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。この光学部１１０は、フォーカスレンズを含む複数のレンズを備える。フォーカスレンズの位置は、固体撮像素子２００からの駆動信号により制御される。
固体撮像素子２００は、垂直同期信号ＶＳＹＮＣに同期して、光電変換により画像データを生成するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。また、固体撮像素子２００は、信号線２０８を介して駆動信号を光学部１１０に供給する。
ＤＳＰ回路１２０は、固体撮像素子２００からの画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、行走査回路２１０、タイミング制御部２２０、画素アレイ部３００を備える。また、固体撮像素子２００は、カラム信号処理部２３０および２４０と、合焦部２５０と、画像処理部２６０とを備える。画素アレイ部３００には、複数の画素が二次元格子状に配列される。
行走査回路２１０は、画素アレイ部３００内の行を順に駆動して、アナログの画素信号を出力させるものである。ある行の画素は、カラム信号処理部２３０へ画素信号を出力し、その行と異なる行の画素は、カラム信号処理部２４０へ画素信号を出力する。
タイミング制御部２２０は、垂直同期信号ＶＳＹＮＣに同期して行走査回路２１０とカラム信号処理部２３０および２４０との動作タイミングを制御するものである。
カラム信号処理部２３０は、行からの画素信号に対してＡＤ（Analog-to-Digital）変換処理やＣＤＳ(Correlated Double Sampling)処理などの信号処理を実行するものである。カラム信号処理部２４０は、カラム信号処理部２３０と異なる行からの画素信号に対して信号処理を実行するものである。カラム信号処理部２３０および２４０は、処理後の画素信号を合焦部２５０および画像処理部２６０に供給する。カラム信号処理部２３０および２４０の両方を配置することにより、２行を同時に読み出すことができる。なお、カラム信号処理部２３０および２４０の一方のみを配置してもよい。
合焦部２５０は、瞳分光された一対の光の位相差を検出し、フォーカスレンズの合焦位置を求めるものである。この合焦部２５０は、求めた合焦位置にフォーカスレンズを駆動させるための駆動信号を生成し、信号線２０８を介して光学部１１０に供給する。また、合焦部２５０は、フォーカスレンズを駆動した際に、合焦が終了した旨を示す合焦フラグを生成して画像処理部２６０に供給する。
画像処理部２６０は、合焦終了後に画像データを生成し、所定の画像処理を行うものである。この画像処理部２６０は、処理後の画像データを信号線２０９を介してＤＳＰ回路１２０に供給する。
［画素アレイ部の構成例］
図３は、本技術の第１の実施の形態における画素アレイ部３００の平面図の一例である。この画素アレイ部３００には、複数のＦＤ共有ブロック３０１が二次元格子状に配列される。ＦＤ共有ブロック３０１には、浮遊拡散層を共有する複数対の画素が配列される。例えば、ＦＤ共有ブロック３０１には、Ｌ(Left)画素３１０およびＲ(Right)画素３２０のペアと、Ｌ画素３３０およびＲ画素３４０のペアと、Ｌ画素３５０およびＲ画素３６０のペアと、Ｌ画素３７０およびＲ画素３８０のペアとの４対が設けられる。ペアを構成するＬ画素およびＲ画素（Ｌ画素３１０およびＲ画素３２０など）は、瞳分割された一対の光を受光する。これらの８画素は、１つの浮遊拡散層を共有する。
以下、行に平行な方向を「Ｘ方向」とし、列に平行な方向を「Ｙ方向」とする。また、Ｘ方向およびＹ方向に垂直な方向を「Ｚ方向」とする。
［ＦＤ共有ブロックの構成例］
図４は、本技術の第１の実施の形態におけるＦＤ共有ブロック３０１の平面図の一例である。ＦＤ共有ブロック３０１の中央部には、浮遊拡散層３８４が配置される。また、Ｌ画素３１０、３３０、３５０および３７０と、Ｒ画素３２０、３４０、３６０および３８０とには、転送トランジスタ３１２、３３２、３５２、３７２、３２２、３４２、３６２および３８２が配置される。
また、Ｙ方向に沿った所定方向を上方として、ＦＤ共有ブロック３０１の下方にはリセットトランジスタ３８３、増幅トランジスタ３８５および選択トランジスタ３８６が配置される。なお、画素のそれぞれには、光電変換素子がさらに配置されるが、同図では、記載の便宜上、省略されている。
図５は、本技術の第１の実施の形態におけるＦＤ共有ブロック３０１の一構成例を示す回路図である。このＦＤ共有ブロック３０１は、光電変換素子３１１、３２１、３３１、３４１、３５１、３６１、３７１および３８１と、転送トランジスタ３１２、３２２、３３２、３４２、３５２、３６２、３７２および３８２とを備える。また、ＦＤ共有ブロック３０１は、リセットトランジスタ３８３、浮遊拡散層３８４、増幅トランジスタ３８５および選択トランジスタ３８６を備える。
光電変換素子３１１、３２１、３３１、３４１、３５１、３６１、３７１および３８１のアノードは、接地線３０２を介して接地端子に接続される。
転送トランジスタ３１２および３３２のゲートには、転送ゲート駆動配線２１１を介して、行走査回路２１０からの転送信号ＴＧＬ０が入力される。転送トランジスタ３２２および３４２のゲートには、転送ゲート駆動配線２１２を介して、行走査回路２１０からの転送信号ＴＧＲ０が入力される。また、転送トランジスタ３５２および３７２のゲートには、転送ゲート駆動配線２１３を介して、行走査回路２１０からの転送信号ＴＧＬ１が入力される。転送トランジスタ３６２および３８２のゲートには、転送ゲート駆動配線２１４を介して、行走査回路２１０からの転送信号ＴＧＲ１が入力される。
リセットトランジスタ３８３のドレインは、リセットドレイン駆動配線２１５により行走査回路２１０と接続される。このリセットトランジスタ３８３のドレインには、リセットドレイン駆動配線２１５を介してリセットドレイン信号ＲＳＴｄが入力され、そのゲートには、リセットゲート駆動配線２１６を介してリセットゲート信号ＲＳＴｇが入力される。
増幅トランジスタ３８５のドレインは、電源線３０３を介して電源端子に接続される。選択トランジスタ３８６のゲートには、セレクトゲート駆動配線２１７を介して、行走査回路２１０からの選択信号ＳＥＬが入力される。また、ＦＤ共有ブロック３０１の行をＦＤ行として、偶数行目のＦＤ行の選択トランジスタ３８６のソースは、垂直信号線３０４を介してカラム信号処理部２４０に接続される。一方、奇数行目のＦＤ行の選択トランジスタ３８６のソースは、垂直信号線３０５を介してカラム信号処理部２３０に接続される。
光電変換素子３１１および３２１は、瞳分割された一対の光を受光するものである。同様に、光電変換素子３３１および３４１と、光電変換素子３５１および３６１と、光電変換素子３７１および３８１とのそれぞれも、瞳分割された一対の光を受光する。
転送トランジスタ３１２は、転送信号ＴＧＬ０に従って、光電変換素子３１１から浮遊拡散層３８４に電荷（電子など）を転送するものである。同様に、転送トランジスタ３２２、３３２、３４２、３５２、３６２、３７２および３８２のそれぞれも対応する転送信号に従って、対応する光電変換素子から浮遊拡散層３８４に電荷を転送する。
浮遊拡散層３８４は、電荷を蓄積し、その電荷の量に応じた電圧の画素信号を生成するものである。８個の画素は、浮遊拡散層３８４を供給しているため、８画素のそれぞれの画素信号は、１つずつ順に生成される。
リセットトランジスタ３８３は、リセットゲート信号ＲＳＴｇに従って、浮遊拡散層３８４の電荷量を初期値にするものである。また、行走査回路２１０は、リセットドレイン信号ＲＳＴｄにより、リセットトランジスタ３８３のドレイン電位を制御することができる。制御内容の詳細については後述する。
増幅トランジスタ３８５は、画素信号を増幅して選択トランジスタ３８６に供給するものである。選択トランジスタ３８６は、増幅された画素信号を選択信号ＳＥＬに従って、対応する垂直信号線に出力するものである。
なお、浮遊拡散層３８４を８画素で共有しているが、浮遊拡散層３８４を共有する画素数は、８画素に限定されず、２画素や４画素などであってもよい。
図６は、技術の第１の実施の形態における画素アレイ部３００の断面図の一例である。Ｚ方向において光学部１１０への方向を上方として、一対のＬ画素およびＲ画素（Ｌ画素３１０およびＲ画素３２０など）の上部には、カラーフィルタ４０２が配置される。また、カラーフィルタ４０２の上部には、オンチップレンズ４０１が配置される。
オンチップレンズ４０１は、光を集光してカラーフィルタ４０２に導くものである。カラーフィルタ４０２は、オンチップレンズ４０１からの光のうち所定の波長域を通過させるものである。
同図に例示したように、一対の画素は、カラーフィルタ４０２を共有している。このため、画像処理部２６０は、それらの画素のそれぞれの画素信号を合成することにより、カラー画像データにおける１つの画素の画素データを生成することができる。ＦＤ共有ブロック３０１には、４対の画素が配置されるため、これらの画素信号から４個の画素データを生成することができる。なお、画像処理部２６０は、特許請求の範囲に記載の処理部の一例である。
図７は、本技術の第１の実施の形態における画素（Ｌ画素３１０など）の断面図の一例である。同図は、図４に例示した平面図上のＡ−Ｂ線に沿ってＬ画素３１０を切断した際の断面図を示す。
基板４１１内に光電変換素子３１１が配置される。また、Ｚ方向において光学部１１０への方向を下方として、光電変換素子３１１の上部にはＰ層４１２が形成される。Ｐ層４１２に隣接して基板４１１上に、転送トランジスタ３１２のゲート電極である転送ゲート４１３が配置される。また、基板４１１において、転送ゲート４１３に隣接して浮遊拡散層３８４が形成される。
また、基板４１１の上方に配線層４３０が配置され、この配線層４３０において、Ｘ方向（行方向）に沿って転送ゲート駆動配線２１１、セレクトゲート駆動配線２１７およびリセットゲート駆動配線２１６が配線される。転送ゲート４１３は、転送ゲート駆動配線２１１に接続される。
図８は、本技術の第１の実施の形態におけるＦＤ共有ブロック３０１の断面図の一例である。同図は、図４に例示した平面図上のＥ−Ｆ線に沿ってＦＤ共有ブロック３０１を切断した際の断面図を示す。基板４１１には、リセットソース４２１、リセットドレイン４２３、アンプドレイン４２４、ソース・ドレイン４２６および選択ソース４２８が設けられる。
リセットソース４２１およびリセットドレイン４２３は、リセットトランジスタ３８３のソースおよびドレインであり、それらの間にリセットトランジスタ３８３のゲートであるリセットゲート４２２が配置される。また、リセットゲート４２２は、リセットゲート駆動配線２１６に接続される。リセットドレイン４２３は、リセットドレイン駆動配線２１５に接続される。
アンプドレイン４２４は、増幅トランジスタ３８５のドレインであり、ソース・ドレイン４２６は、増幅トランジスタ３８５のソースと選択トランジスタ３８６のドレインとの両方として用いられる。このアンプドレイン４２４は、電源線３０３に接続される。また、アンプドレイン４２４およびソース・ドレイン４２６の間に増幅トランジスタ３８５のゲートであるアンプゲート４２５が配置される。このアンプゲート４２５は、リセットソース４２１に接続され、これらを接続する信号線は、同図において省略されている。
選択ソース４２８は、選択トランジスタ３８６のソースであり、ソース・ドレイン４２６および選択ソース４２８の間に、選択トランジスタ３８６のゲートである選択ゲート４２７が配置される。この選択ゲート４２７は、セレクトゲート駆動配線２１７に接続される。
図９は、本技術の第１の実施の形態における転送ゲート駆動配線２１１乃至２１４の配線例を示す平面図である。同図に例示するように、Ｘ方向（行方向）に沿って、ＦＤ行ごとに、転送ゲート駆動配線２１１乃至２１４が配線される。
図１０は、本技術の第１の実施の形態におけるリセットゲート駆動配線２１６、セレクトゲート駆動配線２１７およびリセットドレイン駆動配線２１５の配線例を示す平面図である。同図に例示するようにＸ方向（行方向）に沿って、ＦＤ行ごとに、リセットゲート駆動配線２１６およびセレクトゲート駆動配線２１７に加え、リセットドレイン駆動配線２１５がさらに配線される。
図１１は、本技術の第１の実施の形態における垂直信号線３０４および３０５と電源線３０３および接地線３０２との配線例を示す平面図である。ＦＤ共有ブロック３０１の列をＦＤ列として、ＦＤ列ごとに、垂直信号線３０４および３０５と電源線３０３および接地線３０２とがＹ方向（列方向）に沿って配線される。
図１２は、本技術の第１の実施の形態における合焦期間内の固体撮像素子２００の動作の一例を示すタイミングチャートである。露光開始のタイミングＴ１０において、行走査回路２１０は、一定のパルス期間に亘って、ハイレベルの転送信号ＴＧＬ０、リセットゲート信号ＲＳＴｇおよび選択信号ＳＥＬを供給する。これにより、転送信号ＴＧＬ０に対応するＬ画素内の浮遊拡散層が初期化される。
そして、露光期間の終了時のタイミングＴ１１において、行走査回路２１０は、一定のパルス期間に亘って、ハイレベルの転送信号ＴＧＬ０およびリセットゲート信号ＲＳＴｇを供給する。また、タイミングＴ１１からＡＤ変換の完了するまでの期間に亘って行走査回路２１０は、ハイレベルの選択信号ＳＥＬを供給する。これにより、転送信号ＴＧＬ０に対応するＬ画素から、露光量に応じた画素信号が出力される。
Ｌ画素の読出しの終了後にＲ画素が同様の手順により読み出される。行ごとに、これらのＬ画素およびＲ画素の読出しが実行される。合焦部２５０は、Ｌ画素およびＲ画素のそれぞれの画素信号から位相差を検出し、その位相差からフォーカスレンズの合焦位置を求める。
この合焦期間内において、行走査回路２１０は、ハイレベルＶＨ１のリセットドレイン信号ＲＳＴｄを供給する。
図１３は、本技術の第１の実施の形態における撮像期間内の固体撮像素子２００の動作の一例を示すタイミングチャートである。露光開始のタイミングＴ２０において、行走査回路２１０は、一定のパルス期間に亘って、ハイレベルの転送信号ＴＧＬ０、リセットゲート信号ＲＳＴｇおよび選択信号ＳＥＬを供給する。これにより、転送信号ＴＧＬ０に対応するＬ画素内の浮遊拡散層が初期化される。
そして、露光期間の終了時のタイミングＴ２２において、行走査回路２１０は、一定のパルス期間に亘って、ハイレベルの転送信号ＴＧＬ０およびリセットゲート信号ＲＳＴｇを供給する。また、タイミングＴ１１からＡＤ変換の完了するまでの期間に亘って行走査回路２１０は、ハイレベルの選択信号ＳＥＬを供給する。これにより、転送信号ＴＧＬ０に対応するＬ画素から、露光量に応じた画素信号が出力される。
また、行走査回路２１０は、露光終了直前のタイミングＴ２１において、リセットドレイン信号ＲＳＴｄをローレベルＶＬ１からハイレベルＶＨ１に制御する。
図１２および図１３に例示したように、行走査回路２１０は、合焦期間において、撮像期間のローレベルＶＬ１よりも高いハイレベルＶＨ１のリセットドレイン信号ＲＳＴｄを供給する。これにより、リセットトランジスタ３８３のドレイン電位は、合焦期間において撮像期間よりも高い値に制御される。
図１４は、本技術の第１の実施の形態におけるリセットドレイン電位と転送バックゲート電位との関係の一例を示すグラフである。同図における横軸は、リセットトランジスタ３８３のドレイン電位であるリセットドレイン電位を示す。同図における縦軸は、転送トランジスタ３１２のバックゲート電位である転送バックゲート電位を示す。また、同図において一点鎖線は、Ｌ画素３１０およびＲ画素３２０の間の電位障壁の電位を示す。
同図に例示するように、リセットドレイン電位を高くするほど、転送バックゲート電位が高くなる。リセットドレイン電位が高くなるほど、オン状態のリセットトランジスタ３８３のドレイン電流が大きくなり、浮遊拡散層３８４の初期化時の電位が上昇し、その浮遊拡散層３８４が設けられた基板４１１の電位（バックゲート電位）も高くなるためである。
行走査回路２１０は、合焦期間において、ハイレベルＶＨ１のリセットドレイン信号ＲＳＴｄにより電位障壁以上の値に転送バックゲート電位を制御する。一方、撮像期間において行走査回路２１０は、ローレベルＶＬ１のリセットドレイン信号ＲＳＴｄにより電位障壁より低い値に転送バックゲート電位を制御する。すなわち、電位障壁に対する転送バックゲート電位である転送バックゲート電圧の値は、合焦期間において撮像期間と異なる値に制御される。なお、行走査回路２１０は、特許請求の範囲に記載の制御部の一例である。
図１５は、本技術の第１の実施の形態における合焦時のポテンシャル図の一例である。同図は、合焦期間内において、図４に例示した平面図のＣ−Ｄ線に沿った電荷転送前のポテンシャルを示す。同図において矢印の示す下方向ほど、ポテンシャルが低いことを示す。点線は、合焦期間においてリセットドレイン電位を撮像期間と同じ電位とする比較例のポテンシャルを示す。また、実線は、合焦期間においてリセットドレイン電位を撮像期間より高い値に制御する固体撮像素子２００内のポテンシャルを示す。
光電変換素子３１１や３２１の電位は、発生した電荷（電子など）の量に応じて変動する。例えば、Ｒ画素３２０において、光電変換によりＲ画素３２０よりも多くの電子が生成された場合、Ｒ画素３２０内の光電変換素子３２１の電位は、Ｌ画素３１０内の光電変換素子３１１よりも低下する。
リセットドレイン電位を制御しない比較例では、光電変換素子３１１および３２１の間の電位障壁よりも転送トランジスタ３１２および３２２の両方の転送バックゲート電位が低い。この構成では、受光量が大きい場合に、例えば、Ｒ画素３２０から溢れた電子が電位障壁を越えてＬ画素３１０へ流れ込むおそれがある。この場合には、Ｌ画素３１０およびＲ画素３２０のそれぞれの信号が混合されて混色が生じてしまう。混色が生じると、位相差の検出精度が低下するおそれがある。
これに対して、行走査回路２１０は、合焦期間において、リセットドレイン電位を撮像期間よりも高い値に制御している。リセットドレイン電位が高くなると、前述したように転送バックゲート電位が高くなり、電位障壁よりも高い値となる。これにより、混色を防止し、位相差の検出精度を向上させることができる。
なお、固体撮像素子２００は、電荷として電子を蓄積し、合焦時のリセットドレイン電位を撮像時より高く制御しているが、この構成に限定されない。電荷として正孔を蓄積してもよい。この場合には、行走査回路２１０は、合焦時のリセットドレイン電位を撮像時より低くすればよい。
図１６は、本技術の第１の実施の形態における撮像時のポテンシャル図の一例である。同図は、撮像期間内において、図４に例示した平面図のＣ−Ｄ線に沿った電荷転送前のポテンシャルを示す。点線は、撮像期間においてリセットドレイン電位を合焦期間と同じ電位とする比較例のポテンシャルを示す。また、実線は、撮像期間においてリセットドレイン電位を合焦期間より低い値に制御する固体撮像素子２００内のポテンシャルを示す。
リセットドレイン電位を制御しない比較例では、光電変換素子３１１および３２１の間の電位障壁は、転送トランジスタ３１２および３２２の両方の転送バックゲート電位以上の値である。この構成では、Ｌ画素３１０およびＲ画素３２０の全信号量が飽和した際の飽和信号量を十分に大きくすることができないおそれがある。これは、光電変換素子３１１や３２１で発生した電子が電位障壁を超えることができず、転送トランジスタ３１２や３２２のバックゲートから排出されてしまうためである。また、電位障壁は、画素毎にばらつきがある。このため、画素毎に、飽和信号量にばらつきが生じるおそれがある。
これに対して、行走査回路２１０は、撮像期間において、リセットドレイン電位を合焦期間よりも低い値に制御している。リセットドレイン電位が低くなると、前述したように転送バックゲート電位が低くなり、電位障壁よりも低い値となる。これにより、転送トランジスタ３１２や３２２のバックゲートから電子が排出されることを抑制し、飽和信号量を比較例よりも大きくすることができる。
図１７は、本技術の第１の実施の形態における露光時間に応じた全信号量の一例を示すグラフである。同図における縦軸は、Ｌ画素３１０およびＲ画素３２０のそれぞれの画素信号の合計である全信号量を示す。同図における横軸は、露光時間を示す。また、同図における実線は、撮像時のリセットドレイン電位を合焦時よりも高くする固体撮像素子２００における全信号量の変動を示す。また、同図における点線は、リセットドレイン電位を一定とする比較例の全信号量の変動を示す。
露光時間が長くなるほど、全信号量が線形的に増加し、ある露光時間以降において飽和する。このときの飽和信号量は、リセットドレイン電位を合焦時よりも低くすることにより、比較例よりも増大する。これにより、撮像時において全信号量の線形性を確保することができ、画像データの画質を向上させることができる。
図１８は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
行走査回路２１０は、リセットドレイン電位をハイレベルＶＨ１に設定し（ステップＳ９０１）、Ｌ画素およびＲ画素のそれぞれの画素信号の読出しを行う（ステップＳ９０２）。そして、合焦部２５０は、読み出した画素信号により位相差を検出し、その位相差から合焦位置を求め、その合焦位置へのフォーカスレンズの駆動を開始する（ステップＳ９０３）。合焦部２５０は、駆動が終了したか否かを判断する（ステップＳ９０４）。駆動が終了していない場合に（ステップＳ９０４：Ｎｏ）、合焦部２５０は、ステップＳ９０４を繰り返す。
駆動が終了した場合に（ステップＳ９０４：Ｙｅｓ）、行走査回路２１０は、リセットドレイン電位をローレベルＶＬ１に設定し（ステップＳ９０５）、Ｌ画素およびＲ画素のそれぞれの画素信号の読出しを行う（ステップＳ９０６）。そして、画像処理部２６０は、Ｌ画素およびＲ画素のそれぞれの画素信号の合成を行い、画像データを生成する（ステップＳ９０７）。ステップＳ９０７の後に固体撮像素子２００は、画像データを撮像するための動作を終了する。
このように、本技術の第１の実施の形態によれば、行走査回路２１０が、合焦時において電位障壁に対する転送バックゲート電位である転送バックゲート電圧を撮像時と異なる値に制御する。このため、電位障壁を越えて電子が画素間を移動することを抑制することができる。これにより、混色を防止し、位相差の検出精度を向上させることができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、行走査回路２１０は、リセットドレイン電位の制御により、転送バックゲート電圧を制御していたが、この構成では、リセットドレイン電位を制御するためのリセットドレイン駆動配線２１５をＦＤ行ごとに配線する必要がある。このため、リセットドレイン駆動配線２１５の分、配線数が増大してしまう。この第２の実施の形態の行走査回路２１０は、リセットドレイン電位の代わりに、転送トランジスタのゲート電位を制御する点において第１の実施の形態と異なる。
図１９は、本技術の第２の実施の形態におけるＦＤ共有ブロック３０１の一構成例を示す回路図である。この第２の実施の形態のＦＤ共有ブロック３０１は、リセットドレイン駆動配線２１５が配線されない点において第１の実施の形態と異なる。リセットトランジスタ３８３のドレインは、増幅トランジスタ３８５とともに電源に接続される。
図２０は、本技術の第２の実施の形態における合焦期間内の固体撮像素子２００の動作の一例を示すタイミングチャートである。第２の実施の形態における転送信号ＴＧＬ０、リセットゲート信号ＲＳＴｇおよび選択信号ＳＥＬの制御タイミングは第１の実施の形態と同様である。
ただし、転送信号ＴＧＬ０のローレベルは、撮像期間内のローレベルよりも高い値ＶＨ２に設定される。
図２１は、本技術の第２の実施の形態における撮像期間内の固体撮像素子２００の動作の一例を示すタイミングチャートである。第２の実施の形態における転送信号ＴＧＬ０、リセットゲート信号ＲＳＴｇおよび選択信号ＳＥＬの制御タイミングは第１の実施の形態と同様である。
ただし、転送信号ＴＧＬ０のローレベルは、合焦期間内のローレベルよりも低い値ＶＬ２に設定される。また、リセットドレイン電圧は、合焦期間内の値と同一の値に制御される。
図２０および図２１に例示したように、行走査回路２１０は、合焦時において、転送ゲート信号のローレベルを撮像時よりも高い値に制御する。これにより、第１の実施の形態と同様に合焦時の転送バックゲート電圧を撮像時より高い値にすることができる。
このように、本技術の第２の実施の形態によれば、行走査回路２１０が、合焦時の転送トランジスタのゲート電位を撮像時より高くするため、リセットドレイン電位を操作することなく、転送バックゲート電位を制御することができる。これにより、リセットドレイン駆動配線を配線する必要がなくなり、配線数を削減することができる。
＜３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２３は、撮像部１２０３１の設置位置の例を示す図である。
図２３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、位相差の検出精度を向上させて、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）瞳分割された一対の光を受光する一対の光電変換素子と、
前記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、
前記一対の光電変換素子から前記浮遊拡散層に前記電荷を転送する一対の転送トランジスタと、
前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間の電位障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御部と
を具備する固体撮像素子。
（２）前記浮遊拡散層の前記電荷の量を初期化するリセットトランジスタをさらに具備し、
前記制御部は、前記リセットトランジスタのドレイン電位の制御により前記バックゲート電圧を制御する
前記（１）記載の固体撮像素子。
（３）前記リセットトランジスタのドレインと前記制御部とを接続するリセットドレイン駆動配線が配線され、
前記制御部は、前記リセットドレイン駆動配線を介して前記ドレイン電位を制御する
前記（２）記載の固体撮像素子。
（４）前記制御部は、前記一対の転送トランジスタの両方のゲート電位の制御により前記バックゲート電圧を制御する
前記（１）記載の固体撮像素子。
（５）前記電荷は電子であり、
前記制御部は、前記位相差を検出する場合には前記バックゲート電圧を前記一対の画素信号を合成する場合よりも高い電圧に制御する
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記制御部は、前記一対の画素信号を合成する場合には前記一対の光電変換素子の露光開始の後に前記バックゲート電圧を制御する
前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）光を集光するオンチップレンズと、
前記オンチップレンズからの光のうち所定の波長域を通過させるカラーフィルタと
をさらに具備し、
前記一対の光電変換素子は、前記カラーフィルタを通過した光を受光する
前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）瞳分割された一対の光を受光する一対の光電変換素子と、
前記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、
前記一対の光電変換素子から前記浮遊拡散層に前記電荷を転送する一対の転送トランジスタと、
前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間のポテンシャル障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御部と、
前記一対の画素信号を合成する処理を行う処理部と
を具備する撮像装置。
（９）一対の転送トランジスタが、瞳分割された一対の光を受光する一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層へ前記一対の光電変換素子からの前記電荷を転送する転送手順と、
前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間のポテンシャル障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御手順と
を具備する固体撮像素子の制御方法。
１００ 撮像装置
１１０ 光学部
１２０ ＤＳＰ回路
１３０ 表示部
１４０ 操作部
１５０ バス
１６０ フレームメモリ
１７０ 記憶部
１８０ 電源部
２００ 固体撮像素子
２１０ 行走査回路
２１１〜２１４ 転送ゲート駆動配線
２１５ リセットドレイン駆動配線
２１６ リセットゲート駆動配線
２１７ セレクトゲート駆動配線
２２０ タイミング制御部
２３０、２４０ カラム信号処理部
２５０ 合焦部
２６０ 画像処理部
３００ 画素アレイ部
３０１ ＦＤ共有ブロック
３０２ 接地線
３０３ 電源線
３０４、３０５ 垂直信号線
３１０、３３０、３５０、３７０ Ｌ画素
３１１、３２１、３３１、３４１、３５１、３６１、３７１、３８１ 光電変換素子
３１２、３２２、３３２、３４２、３５２、３６２、３７２、３８２ 転送トランジスタ
３２０、３４０、３６０、３８０ Ｒ画素
３８３ リセットトランジスタ
３８４ 浮遊拡散層
３８５ 増幅トランジスタ
３８６ 選択トランジスタ
４０１ オンチップレンズ
４０２ カラーフィルタ
４１１ 基板
４１２ Ｐ層
４１３ 転送ゲート
４２１ リセットソース
４２２ リセットゲート
４２３ リセットドレイン
４２４ アンプドレイン
４２５ アンプゲート
４２６ ソース・ドレイン
４２７ 選択ゲート
４２８ 選択ソース
４３０ 配線層
１２０３１ 撮像部

Claims (9)

  1. 瞳分割された一対の光を受光する一対の光電変換素子と、
    前記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、
    前記一対の光電変換素子から前記浮遊拡散層に前記電荷を転送する一対の転送トランジスタと、
    前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間の電位障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御部と
    を具備する固体撮像素子。
  2. 前記浮遊拡散層の前記電荷の量を初期化するリセットトランジスタをさらに具備し、
    前記制御部は、前記リセットトランジスタのドレイン電位の制御により前記バックゲート電圧を制御する
    請求項１記載の固体撮像素子。
  3. 前記リセットトランジスタのドレインと前記制御部とを接続するリセットドレイン駆動配線が配線され、
    前記制御部は、前記リセットドレイン駆動配線を介して前記ドレイン電位を制御する
    請求項２記載の固体撮像素子。
  4. 前記制御部は、前記一対の転送トランジスタの両方のゲート電位の制御により前記バックゲート電圧を制御する
    請求項１記載の固体撮像素子。
  5. 前記電荷は電子であり、
    前記制御部は、前記位相差を検出する場合には前記バックゲート電圧を前記一対の画素信号を合成する場合よりも高い電圧に制御する
    請求項１記載の固体撮像素子。
  6. 前記制御部は、前記一対の画素信号を合成する場合には前記一対の光電変換素子の露光開始の後に前記バックゲート電圧を制御する
    請求項１記載の固体撮像素子。
  7. 光を集光するオンチップレンズと、
    前記オンチップレンズからの光のうち所定の波長域を通過させるカラーフィルタと
    をさらに具備し、
    前記一対の光電変換素子は、前記カラーフィルタを通過した光を受光する
    請求項１記載の固体撮像素子。
  8. 瞳分割された一対の光を受光する一対の光電変換素子と、
    前記一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層と、
    前記一対の光電変換素子から前記浮遊拡散層に前記電荷を転送する一対の転送トランジスタと、
    前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間のポテンシャル障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御部と、
    前記一対の画素信号を合成する処理を行う処理部と
    を具備する撮像装置。
  9. 一対の転送トランジスタが、瞳分割された一対の光を受光する一対の光電変換素子のそれぞれから転送された電荷から一対の画素信号を生成する浮遊拡散層へ前記一対の光電変換素子からの前記電荷を転送する転送手順と、
    前記一対の画素信号から前記一対の光の位相差を検出する場合には前記一対の光電変換素子の間のポテンシャル障壁に対する前記一対の転送トランジスタの両方のバックゲート電位であるバックゲート電圧を前記一対の画素信号を合成する場合とは異なる値に制御する制御手順と
    を具備する固体撮像素子の制御方法。
JP2018137345A 2018-07-23 2018-07-23 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Pending JP2020017552A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018137345A JP2020017552A (ja) 2018-07-23 2018-07-23 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US17/250,371 US11523070B2 (en) 2018-07-23 2019-05-17 Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
PCT/JP2019/019654 WO2020021826A1 (ja) 2018-07-23 2019-05-17 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018137345A JP2020017552A (ja) 2018-07-23 2018-07-23 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
JP2020017552A true JP2020017552A (ja) 2020-01-30

Family

ID=69182207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137345A Pending JP2020017552A (ja) 2018-07-23 2018-07-23 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Country Status (3)

Country Link
US (1) US11523070B2 (ja)
JP (1) JP2020017552A (ja)
WO (1) WO2020021826A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132151A1 (ja) * 2022-01-07 2023-07-13 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5076528B2 (ja) 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
US8513709B2 (en) * 2009-07-27 2013-08-20 Samsung Electronics Co., Ltd. Photo detecting apparatus and unit pixel thereof
JP5461343B2 (ja) * 2010-08-24 2014-04-02 富士フイルム株式会社 撮像素子及び撮像装置
JP6039165B2 (ja) 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置
JP6172888B2 (ja) * 2012-01-18 2017-08-02 キヤノン株式会社 撮像装置および撮像システム
JP6448289B2 (ja) * 2014-10-07 2019-01-09 キヤノン株式会社 撮像装置及び撮像システム
KR102407036B1 (ko) * 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR20170056909A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132151A1 (ja) * 2022-01-07 2023-07-13 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器

Also Published As

Publication number Publication date
US11523070B2 (en) 2022-12-06
US20210352228A1 (en) 2021-11-11
WO2020021826A1 (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
JP2019134271A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
WO2018190126A1 (ja) 固体撮像装置、及び電子機器
US11394913B2 (en) Solid-state imaging element, electronic device, and method for controlling correction of luminance in the solid-state imaging element
TWI757419B (zh) 攝像裝置、攝像模組及攝像裝置之控制方法
WO2020066245A1 (ja) 固体撮像素子、および、撮像装置
WO2017175492A1 (ja) 画像処理装置、画像処理方法、コンピュータプログラム及び電子機器
TW202119805A (zh) 固態攝像元件、攝像裝置及固態攝像元件之控制方法
JP2019012968A (ja) 固体撮像装置、及び電子機器
JPWO2019035369A1 (ja) 固体撮像装置及びその駆動方法
US11503240B2 (en) Solid-state image pickup element, electronic apparatus, and method of controlling solid-state image pickup element
CN112970117A (zh) 固态成像装置和电子设备
WO2020021826A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020137198A1 (ja) 固体撮像素子および撮像装置
WO2022270034A1 (ja) 撮像装置、電子機器、および光検出方法
US11889207B2 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2017203752A1 (ja) 撮像装置、および制御方法
JP2022108497A (ja) 撮像装置
JP2020205507A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
US11678079B2 (en) Solid-state imaging element, imaging apparatus, and method of controlling solid-state imaging element
WO2022158246A1 (ja) 撮像装置
JP7281895B2 (ja) 撮像素子および電子機器
WO2022124092A1 (ja) 固体撮像素子、撮像装置及び固体撮像素子の制御方法
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置