JP2019530373A - コンタクトレスインターフェースを形成する少なくとも１つのトランジションを含むパッケージ構造 - Google Patents

Abstract

本発明は、第１及び第２導電性ブロック部と、平面状の第１伝送線路及び第２伝送線路間の少なくとも１つのトランジションと、１以上の入出力ポートとを含む分割ブロックアセンブリを含むパッケージ構造に関する。第１伝送線路は、ＭＭＩＣ等の基板上に配置され、第１導電性ブロック部に配置され、結合部を含み、第１導電性ブロック部は、第１導電性ブロック部の上面に開口を有するキャビティを含み、分割ブロックアセンブリの組み立て状態において、結合部がキャビティの開口の上方または中に配置され、第２伝送線路が第１伝送線路に沿ってキャビティの開口の対向面に配置されるよう構成される。第２導電性ブロック部は、パッケージ構造の組み立て状態においてリッドとして機能する。導電性ブロック部の１つは第１及び第２伝送線路に沿うか、または面する高インピーダンス面を備えて設けられ、高インピーダンス面領域と少なくともトランジション領域の他の導電性ブロック部の対向する面との間に狭いギャップが設けられ、トランジションは第１及び第２伝送線路間にガルバニック接触がなくコンタクトレスである。【選択図】図１

Description

本発明は、第１伝送線路と請求項１の最初の部分の特徴を有する第２伝送線路との間に少なくとも１つのトランジションを含むパッケージ構造に関する。

本発明はまた、請求項３１の最初の部分の特徴を有するコンタクトレストランジションを含む相互接続装置に関する。

本発明はまた、電子回路を含むデバイスまたは被試験デバイス上で測定を実施するための、請求項３３の相互接続装置の使用に関する。

ミリ波周波数帯域、及びサブミリ波周波数帯域における高周波の使用は、ますます注目を集めている。ミリ波帯域及びサブミリ波帯域が利用可能となることに注目が集まる理由は、このような帯域が利用可能となることによって、より広い周波数帯が利用可能となるためである。したがって、回路及び導波路間、回路間、及び、導波路間における変換器（トランジション）やインターコネクト（相互接続）は多くの異なる目的及び用途のために必要とされる。しかしながら、このようなインターフェースの提供にはいくつかの問題がある。優れた電気的性能、機械的信頼性、及び低いコストを有するパッケージは、高周波用途には不可欠である。チップ間相互接続のための従来の技術は、ワイヤボンディング及びフリップチップパッケージングである。

通常、このような高周波での導波路と回路との間のトランジションの一つとして、導波路と回路との間の接続を行うために用いられる分離プローブ型トランジションがある。分離プローブ型トランジションは導波路のＴＥ_１０モードをマイクロストリップまたはコプレーナモードに変換する。分離プローブ型トランジションは、回路キャビティ（空洞）への導波路モードの漏れを防ぐことができる程度に十分に狭いこと必要がある。このような漏れが起きると、高周波の直接損失や、回路キャビティ内における共鳴が発生することになる。

しかしながら、分離プローブ型トランジションは、ボンディングワイヤまたはフリップチップによる接続を必要とする。チップ間相互接続にも、ボンディングワイヤ及びフリップチップ接続が用いられる。

高周波でのワイヤのボンディングに関連する問題は、ワイヤのインダクタンスが非常に高くなり、インピーダンス不整合を引き起こし得ることである。さらに、ボンディングワイヤは７０ＧＨｚ以上の周波数帯の高周波を放射しうる。インピーダンス不整合や高周波の放射は共に、性能の低下につながり、さらには性能に深刻な影響を及ぼす可能性がある。さらに、高周波でのボンドワイヤはインピーダンス不整合につながる可能性があり、誘導性であるため、帯域幅が限定される。回路は、キャビティを形成する金属製の筐体内にパッケージされる。ボンディングワイヤからの放出は、このキャビティ内の共振を励起する可能性がある。共振を抑制するために、一般的な対策は、金属壁を使用することによってキャビティをより小さいキャビティに分割し、分割後のキャビティの内部に損失吸収体（lossy absorbers）を置くことである。しかしながら、典型的には３または４のボンディングワイヤで相互接続されたＭＭＩＣを含む場合にはフロントエンドの合計挿入損失は３ｄＢから８ｄＢの間で揺らぎうる。更に、ミリ帯においてワイヤボンディングを用いて接続すると、挿入損失の値を再現することが困難となる。というのも、ボンディングパッドの位置、ボンディングされるチップやサブストレートの位置には誤差があり、ボンディングワイヤのループ形状やその長さの制御は限られたものであるためである。回路のボンドパッドのコンタクト領域は、高周波において非常に小さく、ボンディングは高周波パッドを破壊し、したがって歩留まりに影響を与える。

ボンディングワイヤ相互接続の高周波性能を改善するために、通常、ボンディングワイヤの長さを短くすること、及びチップ間の間隔を狭くすることに努力が向けられてきた。しかしながら、製造目的のために、かつ機械的公差を許容するために、より長いボンディングワイヤ、より広いチップ間の間隔、及び大きなボンドパッドサイズが必要とされる。これらの問題を解決するために、いくつかの試みがなされてきた。非特許文献１は、フィルタ設計技術を用いて８０ＧＨｚの５段ローパスフィルタボンディングワイヤ相互接続を形成する新しいタイプの相互接続トポロジーを開示している。この相互接続は、固定長のボンディングワイヤ相互接続の帯域幅を拡大し、これにより、各チップがＲＦボンディングパッドでフィルタのような作用を有する限り、大幅に長いボンディングワイヤの使用を可能にする。

非特許文献２では、同調構造（tuning structures）を用いる代わりにワイヤのインダクタンスを最小限に抑えることに焦点を当てている。これは、ボンド付近のグランドに接続された更なるワイヤの対を配置することによって行われる。これらの両方のアプローチにより、挿入損失は減少する。

しかしながら、このような接続は高周波において大きなリアクタンスに寄与し、余分な損失及び達成可能な帯域幅の減少を引き起こす。分離プローブ型トランジションは、回路、例えばＭＭＩＣに対するトランジション回路の取り付け及び正確な位置合わせに関連する追加のステップを必要とするため、パッケージングプロセスを更に複雑にする。

導波路トランジションを回路（例えば、ＭＭＩＣ）上に統合する試みは一般的に成功していない。なぜなら、導波路モードが回路（ＭＭＩＣ）キャビティ内に漏れることを防ぐために、導波路トランジションは十分に狭くなければならないためである。導波路トランジションの幅は、最も高い周波数における４分の１波長（λ／４）未満である必要がある。しかしながら、ほとんどの場合、ＭＭＩＣを十分に狭く、かつ薄くすることができないため、表面波を防止または低減することができない。

フリップチップ接続もまた、いくつかの不利益と結び付く。キャリアの不足のため、フリップチップ接続は容易に交換できず、手動設置に適していない。更に、フリップチップ接続は非常に平坦な取り付け面を必要とするが、非常に平坦な取り付け面は、提供がしばしば困難であり、基板が過熱及び冷却されるため、時には維持が困難である。

フリップチップによる接続方法は、ワイヤボンディングを用いる場合に比べて、接続長を短くできるため、ミリ波帯における寄生効果を大幅に低減できるため有効である。しかしながら、フリップチップによる接続は極めて硬くなるため、チップの熱膨張を支持基板に適合させなければならず、さもなければ接続が壊れる可能性がある。アンダーフィル材料は、チップと基板との熱膨張係数における違いを和らげる役割を果たす。しかし、フリップチップトランジションの利点は、対応するボンドワイヤと比較してバンプ（突起）トランジションにおける信号の減衰（attenuation）が低減することである。さらに、ボンドワイヤを適用した場合のように、通常インダクタンスを補償する必要はない。フリップチップトランジションはまた、バンプに関連する寄生電流が小さいため、本質的に広帯域である。

しかしながら、下方に位置する基板に上下逆にチップを実装することは、パッケージ化されたミリ波システム全体の性能劣化を招き得る他の寄生現象を含む。これらの望ましくない現象は、寄生平行平板モード及びチップ離調効果（chip detuning effects）を含む。バンプの高さの設計基準に応じて、フリップチップアセンブリに起因した５−７％の周波数離調が生じる可能性がある。寄生平行平板モードを除去するための１つのアプローチは、例えば非特許文献３で論じられるようにキャリア上に抵抗層を加えることであるが、これはかなりの余分な損失を追加する。また、チップと基板との間の熱膨張係数の不一致は、通常、フリップチップ構造を破壊する熱応力を発生させる。非特許文献４では、低誘電損失のアンダーフィルの使用がフリップチップパッケージの機械的強度及び信頼性を向上させるために必須であることが示されている。

フリップチップ接続に基づく回路と伝送線路との間の接続もまた、アライメント（位置あわせ）において大きな問題を含み、ミスアライメントによってインテグレーション（一体化）できなくなる可能性がある。したがって、ワイヤボンディング及びフリップチップパッケージングは、ミリ波周波数及びそれより高い周波数においていくつかの欠点を有する。これらの技術の性能を改善するための試みは、信頼性の向上及び挿入損失の低減をもたらしたが、損失は依然として不満足に高い。

非特許文献５では、ギャップ導波路技術の使用が、従来のパッケージング技術と比較してより低い挿入損失を示すミリ波システムのための効果的なパッケージング技術であることが開示されている。これらの回路は、広い周波数帯域において高いインピーダンス面またはＡＭＣ（人工磁気伝導性）面として機能するピン金属製の蓋、または釘の層（bed of nails）によってパッケージ化される。その結果得られるＰＥＣ−ＰＭＣ（完全導体−完全磁気導体）平行平板導波路は、基板モード及びキャビティ共振による望ましくないパッケージング問題が抑制されるような方法で、電磁波に対するカットオフを作り出す。しかしながら、ボンディングワイヤはチップ間相互接続のために使用される。

したがって、いくつかの問題は伝送線路間、例えば回路と導波路またはアンテナとの間、または回路間のトランジションの提供に関連し、完全に満足のいく解決策はこれまで提案されていない。

また、測定、例えばウエハ上、またはウエハレベルのＲＦ電子回路の測定の実行には、接続器（コネクション）や変換器が用いられる。現在、そのような測定には、いわゆるグランド−シグナル−グランド（ＧＳＧ）プローブが使用されている。ＧＳＧプローブは、パッケージされる前にウエハ上で電子デバイスを測定するために使用される他のものにも含まれる。しかしながら、このようなＧＳＧプローブは、多くの因子が測定に影響を与えるため、いくつかの不都合を伴う。ＧＳＧプローブは、位置決めエラーを起こしやすく、寿命が限られており、放射状に広がっている。特に高周波では、測定のためのＧＳＧプローブの使用に関連したいくつかの問題が存在する。３つのピン（２つのピンをグランドに接続し、１つのピンを例えばマイクロストリップに接続する必要がある）のそれぞれに対して適切な接続が実際に確立されていることを確認するのは困難であり、パッドは約２５μｍと小さいため、接続が存在することを実際に確認することは非常に困難であり得る。更に、局在化の問題に加えて、接続操作ごとに異なるねじれ及び圧力が及ぼされる可能性があるため、再現性は低い。

したがって、測定及び較正の既知の構成では、精度、信頼性、及び再現性は満足できるものではなく、多くの改善点が残されている。更に、既知のＧＳＧプローブは高価であり、取り扱いが難しい。したがって、ウエハ上での測定は、ウエハをチップにダイシングする前に回路性能を評価するために不可欠であるにも関わらず、上記の理由からしばしば決定的ではない。理想的には、回路はウエハ上でキャラクタライズされたときと、及びダイシングされた／パッケージ化されたチップとして測定されたときと、で同一の挙動を示すべきであるが、実際には、ウエハ上の隣接する構造との相互作用、及び測定プローブの形状自体の影響により、大きな相違がある。プローブ自体はウエハ上での測定中に寄生現象を引き起こすときに重要な役割を果たし、パッケージはマルチモード伝播、基板モード伝播、及びキャビティモードなどの望ましくない現象をもたらす可能性があり、非特許文献６でも説明されているように、これらすべてが測定結果を大きく歪めることがある。従来のＧＳＧプローブでは、プローブ自体とパッケージとの影響を測定から切り離すことは非常に困難である。１つの提案された解決策は、ＶＮＡポートとＤＵＴ（被試験デバイス）とモノリシックに集積化された平面スロットアンテナとの間の準光学的なＲＦリンクからなる（非特許文献７）。このコンタクトレスな構成は非常に大きく、プローブセットアップの準光学サブシステムのアライメントが重要であり、挿入損失は大きい。

例えばミリ波帯域では、アンテナを測定するために、プローブまたはコネクタの使用にいくつかの問題が伴う。アンテナのパターンは、プローブまたはコネクタからのあらゆる好ましくない輻射から切り離すことができない。アンテナ、及びプローブまたはコネクタを支持する構造は、測定されたアンテナパターンに強い干渉を引き起こす。更に、プローブチップとマイクロストリップラインとの間のトランジションによる不連続性の結果、プローブはかなりの範囲まで放射を行い、信号対雑音比、ダイナミックレンジに影響を与えて劣化させる。これは、例えば非特許文献８に記載されている。

したがって、特に高周波回路デバイスを測定するために、更にはオンチップアンテナの測定を実施するために改良された測定構成に対する強い必要性も存在する。

T. P. Budka, "Wide-bandwidth millimeter-wave bond-wire interconnects," in IEEE Transactions on Microwave Theory and Techniques, vol. 49, no. 4, pp. 715-718, Apr 2001. V. Vassilev et al., "Integrated front-ends up to 200 GHz," Microwave Workshop Series on Millimeter Wave Integration Technologies (IMWS), 2011 IEEE MTT-S International, Sitges, 2011, pp. 57-60. C. Karnfelt, H. Zirath, J. P. Starski and J. Rudnicki, "Flip chip assembly of a 40-60 GHz GaAs microstrip amplifier,"Microwave Conference, 2004. 34th European, Amsterdam, The Netherlands, 2004, pp. 89-92. C. T. Wang et al., "Investigation of the Flip-Chip Package With BCB Underfill for W-Band Applications," in IEEE Microwave and Wireless Components Letters, vol. 24, no. 1, pp. 11-13, Jan. 2014. A.U. Zaman, M. Alexanderson, T. Vukusic and P.S. Kildal, "Gap Waveguide PMC Packaging for Improved Isolation of Circuit Components in High-Frequency Microwave Modules," in IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 4, no. 1, pp. 16-25, Jan. 2014. F. J. Schmiickle, R. Doerner, G. N. Phung, W. Heinrich, D. Williams, and U. Arz, "Radiation, multimode propagation, and substrate modes in W-band CPW calibrations," in Microwave Conference (EuMC), 2011 41st European, 2011, pp. 297-300. C. Caglayan, G. C. Trichopoulos, and K. Sertel, "Non-Contact Probes for On-Wafer Characterization of Sub-Millimeter-Wave Devices and Integrated Circuits," Microwave Theory and Techniques, IEEE Transactions on Microwave Theory and Techniques, vol. 62(11), pp. 2791-2801, 2014. Ad C.F. Reniers et.al., "The Influence of the Probe Connection on mm-Wave Antenna Measurements", IEEE Transactions on antennas and propagation, vol. 63, No.9, September 2015, pp. 3819-3825. P.-S. Kildal, E. Alfonso, A. Valero-Nogueira, E. Rajo-Iglesias, "Local metamaterial-based waveguides in gaps between parallel metal plates", IEEE Antennas and Wireless Propagation letters (AWPL), Volume 8, pp. 84-87, 2009. E. Rajo-Iglesias, P.-S. Kildal, "Numerical studies of bandwidth of parallel plate cut-off realized by bed of nails, corrugations and mushroom-type EBG for use in gap waveguides", IET Microwaves, Antennas & Propagation, Vol. 5, No 3, pp. 282-289, March 2011. Per-Simon Kildal, "Waveguides and transmission lines in gaps between parallel conducting surfaces", patent application No. PCT/EP2009/057743, 22 June 2009.

したがって、本発明の最も一般的な態様では、１以上の上述の問題が克服される、任意の平面伝送線路を任意の他の伝送線路または導波路と相互接続するためのトランジション構成（装置）すなわち相互接続を提供することが目的である。

特に、本発明の目的は、１以上の上述の問題を解決可能な最初に言及したパッケージ構造を提供することである。

特に、本発明の目的は、高周波ポート（複数可）においてボンディングワイヤ接続またはフリップチップ接続を使用する必要性を回避することができ、特にボンディングワイヤ、及びガルバニック接触の存在による損失を減少させるか、または回避することができる、高周波パッケージ構造を提供することである。

本発明の目的は特に、１以上の相互接続すなわちトランジションを有する改善されたパッケージ構造を提供することである。

本発明の目的は特に、小さなボンドパッド領域上へのボンディングによって影響されない、最適化された高い歩留まりを有する高周波パッケージ構造を提供することである。

本発明の目的は更に、製造が用意かつ安価であり、例えばピックアンドプレース機を用いて迅速かつ容易な方法で組み立てることを可能にする高周波パッケージ構造を提供することである。

特に、良好な電気的性能を有し、かつ良好な機械的信頼性を有するパッケージ構造を提供することが目的である。

また、広帯域であり、かつ挿入損失が低い１以上のトランジションを含むパッケージ構造を提供することが目的である。

特に、チップ上に構成された回路装置、例えばＭＭＩＣへの望ましくない導波路モードの漏れというリスク無しに、高周波、例えば６７ＧＨｚより上、または６７ＧＨｚより非常に高い周波数に対して使用可能であるが、６７ＧＨｚより低い周波数に対しても使用可能である高周波パッケージ構造を提供することが目的である。

別の特定の目的は、非常に低い周波数から非常に高い周波数まで、すなわちマイクロ波からサブミリ波までの異なる周波数について使用可能なトランジション装置を有するパッケージ構造を提供することである。

最も特定の目的は、基板上に構成された異なる回路装置、受動回路及び能動回路、１以上のＭＭＩＣ、大きなＭＭＩＣ、並びに、より一般的には、ミリ波、サブミリ波、またはマイクロ波の周波数で動作するハイブリッド回路、ＲＦ回路を含む多くの異なる種類の回路に対して使用され得る１以上のトランジションを含むパッケージ構造を提供することである。

また、信頼性が高く、かつ動作が正確なトランジション装置を有するパッケージ構造を提供することが目的である。

さらなる特定の目的は、回路装置（例えば、ＭＭＩＣ）と導波路との間、回路装置間（例えば、ＭＭＩＣまたはＰＣＢ間）、回路装置とチップアンテナとの間、または導波路とチップアンテナとの間に、１以上の上述の問題を克服することができる、１以上のトランジションすなわち相互接続を含むパッケージ構造を提供することである。

したがって、請求項１の特徴を有する、最初に言及されたパッケージ構造が提供される。

また、１以上の上述の問題を克服し、測定を容易にし、従来の既知の装置より正確な測定結果が得られる、請求項３１の最初の部分の特徴を有する相互接続装置を提供することも目的である。最も具体的には、試験されるべきデバイスの、信頼性があり、かつ正確なウエハ上測定を可能にする相互接続装置を提供することが目的である。特に、信頼性があり、正確であり、かつ頑強であり、再現性が良好であり、更に準備及び使用が容易である相互接続装置を提供することが目的である。更に、既知のプローブより配置エラーの影響を受けにくく、寿命が長く、使いやすく、使用時に可撓性を有する、改良された相互接続装置を提供することが具体的な目的である。

したがって、請求項３１の特徴的特性を有する、最初に言及された相互接続装置が提供される。

更に、回路または電子デバイス、オンチップアンテナを測定、及び／または較正するための、特に、ウエハ上測定を実行するための、信頼性があり、正確であり、かつ頑強で、測定再現性が良好な相互接続装置の使用を提供することが目的である。

有利な実施形態は、それぞれの添付の独立請求項によって与えられる。

本発明概念の利点は、回路装置と導波路との相互接続、回路装置と他の回路装置との相互接続、及びチップアンテナなどによる相互接続に関連する相互接続の問題が克服されることである。更に、高速信号線のボンディングワイヤが不要であり、コンタクトレスでの相互接続の概念が提供されることが利点である。また、電子デバイス及びオンチップアンテナの測定が容易であることと、信頼性があり、かつ正確な測定が可能になることと、も利点である。

以下では、添付の図面を参照し、本発明を非限定的に更に説明する。

回路装置、ＭＭＩＣ、及び矩形導波路の間にトランジションを含む、非組み立て状態における、第１実施形態によるパッケージ構造の斜視図。 基板が取り除かれた図１のパッケージ構造を示す図。 組み立て状態における、図１のパッケージ構造を示す側面図。 回路装置、ＭＭＩＣ、及び矩形導波路の間に２つのトランジションを有する２ポートの連続的な構造を含む、非組み立て状態における、第２実施形態によるパッケージ構造の斜視図。 組み立て状態における、図４の連続的なパッケージ構造を示す図。 図５に示す連続的なパッケージ構造の側面図。 回路装置、ＭＭＩＣ、及びリッジギャップ導波路の間にトランジションを含む、非組み立て状態における、第３実施形態によるパッケージ構造の斜視図。 回路装置、ＭＭＩＣ、及びリッジギャップ導波路の間にトランジションを有する２ポートの連続的な構造を含む、組み立て状態における、第４実施形態のパッケージ構造の斜視図。 図８の連続的なＭＭＩＣ−リッジギャップ導波路パッケージ構造の、ここでは底部である第１導電性ブロック部を示す斜視図。 図９に示す、ここでは底部である第１部分の上面図。 グルーブギャップ導波路とＭＭＩＣとの間にトランジションを有する単一のポートを含む、非組み立て状態における、第５実施形態のパッケージ構造の斜視図。 ＭＭＩＣとグルーブギャップ導波路との間にトランジションを有する２ポートの連続的な構造を含む、非組み立て状態における、上ブロック部が取り除かれた第６実施形態のパッケージ構造の斜視図。 図１２に示す、ここでは底部である第１部分の上面図。 組み立て状態における、図１２のパッケージ構造の斜視図。 ２つのＭＭＩＣ間にトランジションを含む、非組み立て状態における、第７実施形態のパッケージ構造の斜視図。 基板が取り除かれた、図１５のパッケージ構造の斜視図。 図１５のＭＭＩＣ−ＭＭＩＣ接続の側面図。 オンチップアンテナと導波路との間にトランジションを含む、非組み立て状態におけるパッケージ構造の図。 例えばオンチップアンテナの測定を実行するための、組み立て状態における図１８のパッケージ構造の斜視図。

図１は、ＭＭＩＣ１Ａのマイクロストリップライン２Ａである第１伝送線路と、矩形導波路１１Ａの間にトランジションを有する相互接続装置を含む、本発明の第１実施形態によるパッケージ構造１００を概略的に示す。パッケージ構造１００は、導波路分割ブロックアセンブリを含み、矩形導波路１１Ａは、例えば固体金属であるか、またはメタライズ面を有する第１導電性ブロック部１０Ａ、すなわち板部（ここでは底部ブロック）と、例えば金属の第２導電性ブロック部２０Ａ、すなわち板部（ここでは上部金属ブロック）と、パッケージ構造１００の導波路で第２導電性ブロック部２０Ａと接続されるか、または、ここでは一体化されている、例えば金属であるか、またはメタライズされた縦方向の導電性ブロック接続部すなわち側壁２１Ａと、によって形成される。あるいは、側壁２１Ａは、第１導電性ブロック部１０Ａと接続されるか、または一体的であってもよい。

上述したパッケージ構造１００は、基板、ここではＭＭＩＣ１Ａに設けられた回路装置のマイクロストリップライン２Ａを有する第１伝送線路を含む。ＭＭＩＣ１Ａは、第１導電性ブロック部１０Ａ及び第２導電性ブロック部２０Ａによって形成された導波路分割ブロックアセンブリに一体化されている。マイクロストリップライン２Ａの端部には、マイクロストリップライン２Ａからここでは矩形導波路１１Ａであるトランジション内の第２伝送線路へＥＭ（電磁）場を結合するための結合部３Ａが設けられる。

分割ブロックアセンブリには、ここではピンの層を形成する複数のピン１６Ａによって形成された、例えば周期的または準周期的な構造を有する少なくとも１つの高インピーダンス面１５Ａ、すなわちＡＭＣ面が設けられる。図１の実施形態では、高インピーダンス面１５Ａは、第２導電性ブロック部２０Ａに設けられる。

第１導電性ブロック部１０Ａ上の矩形導波路１１Ａと対向する端部に、ＭＭＩＣ１Ａを有する基板が配置され、マイクロストリップライン２Ａの、またはマイクロストリップライン２Ａに接続された結合部３Ａが、導波路に面するＭＭＩＣ１Ａの端部に配置される。

第１導電性ブロック部１０Ａは、ＭＭＩＣ１Ａのマイクロストリップライン２Ａと矩形導波路１１Ａとの間のトランジションのための半波長共振器として機能するように構成されたキャビティ４Ａを含む。マイクロストリップライン及び結合部３Ａを有するＭＭＩＣは、結合部３Ａがキャビティ４Ａの中、または上方に位置するようにキャビティ４Ａに対して配置され、図示の実施形態では、結合部３Ａは、組み立て状態の分割ブロックアセンブリにおいて、高インピーダンス面１５Ａが設けられた第２導電性ブロック部２０Ａの底部に面する第１導電性ブロック部１０Ａの上面で開口しているキャビティ４Ａの実質的に中央に配置される。しかしながら、結合部がキャビティ開口の任意の場所に配置され得ることは明白である。

結合部３Ａを有する第１伝送線路２Ａが配置された端部に対して反対側の、キャビティ４Ａの開口の端部には、矩形導波路１１Ａすなわち導波路を含む第２伝送線路が設けられる。好ましくは、キャビティ４Ａに隣接した、例えば容量性のアイリス５Ａのようなブロックなどのインピーダンス整合要素が、第１導電性ブロック部１０Ａの矩形導波路１１Ａの端部に配置される。このようなインピーダンス整合要素は本発明の概念を機能させるために必須ではないが、動作帯域幅を増加させる目的を果たす。

キャビティまたは孔の深さは、約λ_ｇ／４、すなわち実質的に１／４波長である。キャビティ４Ａは、実質的に任意の形状を有することができる。キャビティ４Ａは、例えば、矩形、円形、正方形、楕円形の断面を有することができる。キャビティ４Ａの寸法のうち１以上、例えば矩形導波路１１Ａの長手方向の延長部に対して直交した、すなわちトランジションに対して垂直な方向におけるキャビティの寸法として定義された長さは、約λ_ｇ／２の大きさであるべきである。

図示の実施形態では、キャビティ４Ａの形状は多角形、ここでは六角形である。多角形により、トランジションのためのより広い帯域幅が提供される。

キャビティ４Ａは、半波長共振器として機能し、マイクロストリップライン２Ａとの結合部３Ａは、キャビティ４Ａのための入出力として使用される。適切な結合部を用いて、すべてのＲＦ電力がマイクロストリップ入力からキャビティ４Ａに送達され、キャビティ４Ａから出力されたＲＦ電力が結合部３Ａに送達されるように、キャビティ４Ａに電磁場を作り出すことができる。出力される結合部３Ａは、例えば導波路または第２マイクロストリップラインであってもよい。

例示目的で、分割ブロックアセンブリが非組み立て状態において示される。組み立て状態において、第１導電性ブロック部１０Ａ及び第２導電性ブロック部２０Ａは、相互接続されるか、または、例えばねじ、ボルト、磁性要素または任意の他の適切な接続要素（図示せず）によって、ここでは第２導電性ブロック部２０Ａと一体的であるブロック接続部すなわち側壁（２１Ａ、２１Ａ）を介して取り付けられる。高インピーダンス面１５Ａ、すなわち、ピン１６Ａなどの外側自由端部のような高インピーダンス面１５Ａを含む第２導電性ブロック部２０Ａの部分と、上述のように、望ましくない導波路モードの漏れを防止するための半波長共振器、または組み立て状態における分割ブロックアセンブリの共振キャビティとして機能する第１導電性ブロック部１０Ａに設けられたトランジション、結合部３Ａ、ＭＭＩＣ１Ａ及びキャビティ４Ａと、の間に狭いギャップｇが存在するように、ブロック接続部すなわち側壁（２１Ａ、２１Ａ）は、第１導電性ブロック部１０Ａの上面接触部に載って接触する。ギャップは、ここでは高インピーダンス面１５ＡとＭＭＩＣ１Ａの上面との間のギャップであるが、ギャップの大きさは約２５０μｍであるが、基板の厚さは、通常、より小さく、例えば約５０μｍであるため、ギャップは、トランジション領域における高インピーダンス面と第１導電性ブロック部１０Ａとの間のギャップであってもよい（図３参照）。これらの図は、単に基板の厚さとギャップとの間のおおよその関係を示すための例示目的で与えられていることは明白である。

第２導電性ブロック部２０Ａは、組み立て状態のパッケージ構造１００において、リッドまたはカバーとして機能するように配置され、したがって相互接続装置のトランジションはコンタクトレスであり、第１伝送線路２Ａ、結合部３Ａ、またはＭＭＩＣ１Ａと、ここでは矩形導波路１１Ａを含む第２伝送線路と、の間には、いかなるガルバニック接触も存在しない。

第１導電性ブロック部１０Ａ及び第２導電性ブロック部２０Ａは、着脱可能であるように適合されてもよく、例えば、ねじなどの相互接続手段によって解放可能に相互接続可能であり、したがって、組み立て／分解可能であってもよい。あるいは、第１導電性ブロック部１０Ａ及び第２導電性ブロック部２０Ａは、解放可能に相互接続可能ではない。アライメント手段は、組み立て時に第１導電性ブロック部１０Ａと第２導電性ブロック部２０Ａとのアライメントを補助するために任意選択で設けられる。

ＭＭＩＣ１Ａは誘電基板を含み、基板はインタクトであること、すなわち、キャビティ４Ａの開口に対応する開口を有する形状でないことが好ましい。あるいは、基板は、それと同じ場所に位置するキャビティ４Ａの開口と実質的に同一の平面寸法の対応する開口または孔を有するように成形されてもよく、または、基板が結合部３Ａの下方に位置する突出部を含む限り、任意の他の適切な方法で成形されてもよい。しかしながら、一般的に、いかなる特定の方法でも成形されないが、実質的に規則的な形状を有する基板を製造することはより容易である。

高インピーダンス面１５ＡまたはＡＭＣ面は、ここでは、ピンの層を形成するように構成された金属の複数のピン１６Ａを有するピン構造を含む周期的または準周期的構造を含み、周期的または準周期的構造は、第１導電性ブロック部１０Ａのトランジション領域からλ_ｇ／４より小さいか、または、はるかに小さい、わずかな距離であるギャップｇだけ、例えばおおよそλ_ｇ／１０だけ離れて配置される。周期的または準周期的構造（高インピーダンス面１５Ａ）のピン１６Ａは、特定の選択された周波数帯域に適合するような寸法を有して構成され、すべての他の導波路モードを遮断する。

周期的または準周期的構造が、所望の経路以外のすべての他の方向における２つの表面間のすべての種類の波の伝播を妨げるため、高インピーダンス面１５Ａ及びトランジション領域と、ＭＭＩＣ１Ａとの間に、例えば空気または気体で満たされるか、真空であるか、または誘電材料で少なくとも部分的に満たされるギャップｇが存在する。波は意図した動作周波数帯域でギャップを通過することができるが、テクスチャとも呼ばれる周期的または準周期的構造は、上述のように、ギャップｇの内側を波が任意の方向に伝播することを妨げるように設計される。したがって、周期的または準周期的構造の、例えばピン、ポスト、溝、リッジなどの形状及び寸法、並びに構成は、意図した方向以外のあらゆる他の方向に波が伝播することを妨げるように選択される。

１つの面が周期的テクスチャ（構造）とともに設けられた２つの表面間の非伝播特性、すなわち非漏洩特性は、非特許文献９、及び非特許文献９の著者らによるいくつかの後の発表より知られている。非伝播特性は、阻止帯域と呼ばれる、特定の周波数帯域内で現れる。したがって、周期的テクスチャ及びギャップサイズは、動作周波数帯域をカバーする停止帯域を与えるように設計されなければならない。また、非特許文献１０に記載のように、他の種類の周期的構造によって提供され得る阻止帯域も知られている。これらの阻止帯域特性は、特許文献１１に記載される、いわゆるギャップ導波路を形成するためにも使用される。

ギャップ導波路に現在までに使用された、または今度使用される任意の周期的または準周期的テクスチャが、本発明の高周波パッケージ構造にも使用されてもよく、特許請求の範囲によってカバーされることは強調されるべきである。

本発明によれば、２つの面、例えば、第２導電性ブロック部２０Ａのテクスチャ構造である高インピーダンス面１５Ａ、すなわち、周期的または準周期的構造のピン１６Ａ、リッジなどの外側自由端部によって形成された平面と、ここではマイクロストリップライン２Ａである平面状の第１伝送線路を含む第１導電性ブロック部１０Ａの面と、は、送信された信号の１／４波長より大きく分離されるべきではなく、むしろ１／４波長より小さく分離される必要がある。これは、特に、上述の刊行物である非特許文献１０に、十分に記載されている。

高インピーダンス面、特に、ピン１６Ａを含む周期的または準周期的構造は、上述のように多くの異なる方法で設けられ得る。一実施形態では、ピンは、第２導電性ブロック部２０Ａに糊付けされる。あるいは、ピンは、第２導電性ブロック部２０Ａの面にはんだ付けされてもよい。更に、高インピーダンス面は、ミリングによって設けられてもよく、ピン、リッジ、波形、または周期的または準周期的構造を形成する他の同様の要素を含んでいてもよい。当然のことながら、ピンなどはまた、正方形、矩形、円形など以外の他の横断面形状を有することができる。また、寸法は当然であるが、以下の例示的な理由で示された例示的な図に限定されず、以下に説明するように変更することができる。高インピーダンス面１５Ａが任意の望ましくない導波路モードがＭＭＩＣに伝播することを妨げるため、回路内に任意のキャビティが存在することが妨げられる。ピン、波形、または任意の適切な種類の他の要素の幅、すなわち横断面寸法／高さは、所望の信号周波数帯域によって決定される。周波数帯域が高いほど寸法は小さくなり、寸法は波長に対して直線的に変化する。周波数が高いほど波長λは短くなり、寸法は小さくなる。周波数帯域の場合、λは対応する周波数帯域の中心周波数の波長である。典型的には、λ_ｇは動作周波数帯域幅の中心周波数に関連している。

複数の金属のピン１６Ａは、少なくとも部分的に平行に、列をなして配置される。キャビティの真上に２列のピンが必要であるが、本発明はこれに限定されず、いくつかの実施形態では、キャビティの真上に１列のみ、または３列以上のピンが配置されてもよい。

高インピーダンス面１５Ａは、一実施形態では、例えば約０．１λ−０．２λの寸法の横断面を有するピン１６Ａの配列（array）を含み、有利な実施形態では、約０．１５λ×０．１５λの横断面寸法かつ０．１５λ−０．３λの高さＨを有するピン１６Ａの配列を含み、特定の有利な実施形態では約０．２５λの高さを有するピン１６Ａの配列を含む。ピンの周期は小さくてもよく、大きくてもよいが、λ／４より小さいことが好ましい。例として、ピンは約０．４ｍｍの幅を有することができ、ピン間の距離は約０．３ｍｍであってもよく、周期性は約０．７ｍｍであってもよい。これらの数は単なる例示のために与えられたものであり、数はより大きくても小さくてもよく、寸法間の関係は異なっていてもよいことは明らかである。

ＭＭＩＣ基板の厚さは、例えば０．０７ｍｍないし０．１５ｍｍであってもよいが、他の厚さの基板が用いられてもよい。本発明によるトランジションは非常に頑丈であり、様々な基盤の厚さに適している。基板の誘電率は、例えば３ないし１３であるが、これらの数は単なる例示のために与えられたものであり、限定を目的としたものではない。

高インピーダンスにより、望ましくないモードが導波路からＭＭＩＣへのトランジションを通って漏れることが妨げられる。導波路モードの形態の電力は導波路とＭＭＩＣとの間を伝播することはできず、その逆も不可能である。これにより、面に対して垂直な電場の存在が妨げられ、ボンディングワイヤまたはフリップチップがＲＦ周波数で使用される必要がなく、ＲＦ性能及び歩留まりは非常に高まる。

図２は、図１のパッケージ構造１００を示すが、ここでは六角形の形状を有するキャビティ４Ａと、キャビティ４Ａの開口に対する、例えばプローブなどの結合部３Ａを有するマイクロストリップライン２Ａの位置とを明確に示すために、チップすなわちＭＭＩＣ基板が取り外されている。結合部３Ａは、キャビティ４Ａの開口の実質的に中央に配置され、マイクロストリップライン２Ａは、ここでは矩形導波路１１Ａを含む第２伝送線路の拡張方向に配置される。結合部３Ａを有するマイクロストリップライン２Ａが配置される側と反対側のキャビティ４Ａの開口の側には、小容量のアイリス５Ａが配置される。他の特徴は、図１を参照して既に説明されている。

図３は、組み立て状態における図１のパッケージ構造１００の概略側面図である。キャビティ４Ａを説明するために、２つのブロック接続部すなわち側壁（２１Ａ、２１Ａ）の間のアイリス５Ａ及び矩形導波路１１Ａは、側面図では見えないので破線で示される。ＭＭＩＣ１Ａのマイクロストリップラインの結合部３Ａは、キャビティ４Ａの開口の中央に配置され、アイリス５Ａは、矩形導波路１１Ａの端部、かつＭＭＩＣ１Ａから離れたキャビティ４Ａの開口の端部に配置される。ピン１６Ａの外端部と、ＭＭＩＣ１Ａの上面との間に形成された面の間にギャップｇが形成され、キャビティ開口の上方の導波路側でやや広くなるように、複数のピン１６Ａを含む高インピーダンス面１５Ａは、キャビティ４Ａ及びＭＭＩＣ１Ａの上方に配置される。ピンの下端部とＭＭＩＣ基板１Ａの上面との間に見られるように、ギャップｇは、上述のように約０．２５波長以下の高さを有する。

本発明は、伝送線路に垂直な方向における３列のピン１６Ａ、またはトランジションに限定するものではないことは明白であり、より多くの列であっても、より少ない列であってもよく、高インピーダンス面は、上述のように、かつ、対象となる周波数帯域に応じて、異なる周期性及び寸法などを有する異なる数の突起を含む、多くの異なる方法で設けられ得る。

図４は、ＭＭＩＣ１Ｂを含む回路装置と、矩形導波路（１１Ｂ、１１Ｂ）との間に２つの相互接続すなわちトランジションを有する、非組み立て状態における２ポートの連続的なパッケージ構造を示す。異なる機能の特徴は、構造が２ポートのデバイスを含むことを除いて、図１−３を参照して説明した特徴と同様である。同様の特徴には同一の参照符号が付されているが、「Ｂ」で示されているので、詳細には説明しない。ＭＭＩＣ基板１Ｂ、すなわちチップは、分割ブロックアセンブリに一体化されて第１導電性ブロック部１０Ｂに配置され、ＭＭＩＣ基板１Ｂの反対側は、導波路（１１Ｂ、１１Ｂ）に設けられる。結合部（３Ｂ、３Ｂ）は、例えば図１を参照して上述されたように、導波路（１１Ｂ、１１Ｂ）へのトランジションを形成するために、各ＭＭＩＣのマイクロストリップライン２Ｂに接続される。第１導電性ブロック部１０Ｂは、詳細に上述されたように、上方に結合部（３Ｂ、３Ｂ）が配置された２つのキャビティ（４Ｂ、４Ｂ）と、キャビティ（４Ｂ、４Ｂ）に隣接して配置された、例えば容量性アイリス（５Ｂ、５Ｂ）を含むインピーダンス整合要素とを含む。分割ブロックアセンブリは、ＭＭＩＣ１Ｂの上方に配置された高インピーダンス面１５Ｂと共に設けられるか、または高インピーダンス面１５Ｂを備えた第２導電性ブロック部２０Ｂを含み、２つのトランジションは、１つのトランジション、すなわち単一のポートの実装について図１−３を参照して既に説明されたものと同様である。

図５は、組み立て状態における図４の連続的なパッケージ構造２００を概略的に示す。第１導電性ブロック部１０Ｂ及び第２導電性ブロック部２０Ｂは、ねじ、ボルト、磁石などの任意の適切な取り付け手段または接続手段（図示せず）、及び、同様に図示されていないがブロック間の正確なアライメントを確実にするために有用であり得るアライメントピンによって取り付けられてもよい。取り付け手段または接続手段及びアライメントピンなどは、ブロック接続部すなわち導波路測壁（２１Ｂ、２１Ｂ、２１Ｂ、２１Ｂ）に設けられることが好ましい。

図６は、図５に示す連続的なパッケージ構造２００の概略側面図であり、１つのトランジションを備えた単一ポート構造を開示する、図３に破線で示されているキャビティ（４Ｂ、４Ｂ）と、２つの容量性アイリス（５Ｂ、５Ｂ）を有する。同様の特徴には図３と同一の参照符号が付されるが、「Ｂ」と示される。高インピーダンス面１５Ｂは、チップすなわちＭＭＩＣ基板１Ｂ全体及びキャビティに面し、その間に、上述のように空気のギャップｇを残すことがわかる。特徴及び機能は図３の構造のものと一致しており、２ポート構造であるが、対応する方法で変更することができるため、図６については、本明細書では更に説明しない。

図１−６を参照して説明した実施形態では、第２伝送線路は矩形導波路である。しかしながら、本発明は、他の標準導波路、例えばリッジ導波路、円形導波路、正方形導波路なども包含することは明白であり、したがって、矩形導波路（１１、１１Ａ，１１Ａ）の代わりに、任意の他の標準導波路（複数可）（図示せず）が存在してもよい。

図７は、ＭＭＩＣ１Ｃのマイクロストリップライン２Ｃを含む第１伝送線路と、ここではブロック接続部すなわち導波路側壁（２１Ｃ、２１Ｃ）の間に延在し、導波路側壁（２１Ｃ、２１Ｃ）と平行であるリッジを有する矩形導波路、すなわちリッジギャップ導波路１１Ｃとの間にトランジションを有する相互接続装置を含む、本発明の別の実施形態によるパッケージ構造３００を概略的に示す。パッケージ構造３００は、導波路分割ブロックアセンブリを含み、リッジギャップ導波路１１Ｃは、例えば固体金属であるか、またはメタライズ面を有する第１導電性ブロック部１０Ｃ（ここでは底部ブロック）と、第２導電性ブロック部２０Ｃ（ここでは上部金属ブロック）と、パッケージ構造３００の導波路で第１導電性ブロック部または第２導電性ブロック部のいずれかと接続されるか、または一体化される（ここでは第１導電性ブロック部１０Ｃに一体化されている）、例えば金属であるか、またはメタライズされた縦方向の導電性ブロック接続部すなわち側壁（２１Ｃ、２１Ｃ）と、によって形成される。

パッケージ構造３００は、基板、ここではＭＭＩＣ１Ｃに設けられた回路装置のマイクロストリップライン２Ｃを有する第１伝送線路を含み、ＭＭＩＣ１Ｃは、第１導電性ブロック部１０Ｃ及び第２導電性ブロック部２０Ｃによって形成された導波路分割ブロックアセンブリに一体化されている。上述した実施形態のように、マイクロストリップライン２Ｃの端部には、マイクロストリップライン２Ｃからここではリッジギャップ導波路１１Ｃであるトランジション内の第２伝送線路へＥＭ（電磁）場を結合するための結合部３Ｃが設けられる。

分割ブロックアセンブリには、ここではピンの層を形成する複数のピン１６Ｃよって形成された、例えば周期的または準周期的な構造を有する少なくとも１つの高インピーダンス面１５Ｃ、すなわちＡＭＣ面が設けられる。図７の実施形態では、高インピーダンス面１５Ｃは、第１導電性ブロック部１０Ｃに設けられ、キャビティ４Ｃ及びリッジギャップ導波路１１Ｃのリッジ１４Ｃを囲む。第１導電性ブロック部１０Ｃ上の導波路と対向する端部に、ＭＭＩＣ１Ｃを有する基板が配置され、マイクロストリップライン２Ｃの結合部３Ｃが、導波路に面するＭＭＩＣ基板１Ｃの端部に配置される。相互接続または固定要素（図示せず）は、第１導電性ブロック部１０Ｃと第２導電性ブロック部２０Ｃとを相互接続するためにねじ孔（２３Ｃ、１３Ｃ）に導入されるように適合されたねじなどを含んでいてもよい。アライメントピン２２Ｃは、ブロック部（１０Ｃ、２０Ｃ）が互いに対して正確にアライメントすることを確実にするために有利に使用される。

キャビティ４Ｃの機能もまた、例えば図１を参照して説明された実施形態を参照して説明されており、したがって本明細書で更には説明しない。マイクロストリップラインの結合部３Ｃを有するＭＭＩＣ１Ｃは、キャビティ４Ｃに関して構成され、結合部３Ｃは、図１を参照して説明されたように、キャビティ４Ｃの上方に配置され、組み立て状態において第２導電性ブロック部２０Ｃの底部に面する。

結合部３Ｃが配置された端部に対して反対側の、キャビティ４Ｃの端部には、第２伝送線路を形成するリッジギャップ導波路１１Ｃが構成される。

矩形導波路を含む実施形態に関連して説明したように、キャビティ４Ｃまたは孔は、約λｇ／４の深さを有する。キャビティ４Ｃは更に、結合部３Ｃの寸法を超えた大きさを有するが、それとは別に、キャビティ４Ｃは、例えば、矩形、円形、卵形、正方形、楕円形の任意の形状の断面を有することができる。図１を参照して説明したように、有利には多角形、例えば六角形の形状を有することができ、これはリッジギャップ導波路を有する実施形態にも適用可能である。

例えば導波路の長手方向の延長部に対して直交した、すなわちトランジションに対して垂直な方向におけるキャビティの寸法として定義された長さである１以上の寸法は、約λ_ｇ／２の大きさであることが好ましい。

分割ブロックアセンブリの組み立て状態では、第１導電性ブロック部１０Ｃの結合部３Ｃ、ＭＭＩＣ１Ｃ、キャビティ（図７では見えない）、及びリッジギャップ導波路を含むトランジション領域において、高インピーダンス面１５Ｃ、例えばピン１６Ｃなどの外側自由端部と、第２導電性ブロック部２０Ｃの底面との間には、狭いギャップｇが存在する。

第２導電性ブロック部２０Ｃは、パッケージ構造３００の組み立て状態において、リッドまたはカバーとして機能するように構成され、したがって相互接続装置のトランジションはコンタクトレスであり、第１伝送線路２Ｃ、またはＭＭＩＣ１Ｃと、リッジギャップ導波路１１Ｃを含む第２伝送線路との間、及びトランジション領域における第１導電性ブロック部と第２導電性ブロック部との間には、いかなるガルバニック接触も存在しない。

第１導電性ブロック部１０Ｃ及び第２導電性ブロック部２０Ｃは、例えば取り外し可能に相互接続可能であるように着脱可能に適合されてもよく、そうでなくてもよい。

第１の平面状の伝送線路、ＭＭＩＣ１Ｃのマイクロストリップ、高インピーダンス面１５Ｃ、高インピーダンス面の間のギャップの寸法などは、図１−６を参照して既に説明されており、同一の考察が適用されるため、図７−１０に示されるリッジギャップ導波路へのトランジションに関する実施形態を参照して更には説明しない。

したがって、第２伝送線路は、ここでは、第１導電性ブロック部１０Ｃに配置されたリッジ１４Ｃを有するリッジギャップ導波路１１Ｃを含み、ここではまた、例えば、２つの導電性ブロック部（１０Ｃ、２０Ｃ）の組み立て状態（図示せず）においてパッケージ構造３００の外端部に隣接した位置で、導波路ポート（図示せず）で終端するリッジギャップ導波路１１Ｃのリッジ１４Ｃに接続するための複数のステップ（ここでは、３ステップのチェビシェフトランスフォーマ）を含む階段部（１４Ｃ'）を有するインピーダンストランスフォーマを含む。
コンタクトレストランジションを提供するために、他端においてリッジギャップ導波路に接続されているトランスフォーマ部１４Ｃ'は、ここでは、例えばトランスフォーマ部１４Ｃ'の端部に面するキャビティの開口の実質的に中間に延在する第１伝送線路２Ｃの結合部３Ｃが配置されたキャビティの端部と反対側の端部で、図７では見ることができないキャビティに隣接して終端する。上述のように、結合部は、キャビティ開口の任意の場所に配置されてもよい。

したがって、本発明によれば、少なくとも準平面状の、コンタクトレスのトランジションまたは接続が、ＭＭＩＣ１Ｃの第１平面伝送線路と、リッジギャップ導波路１１Ｃとの間に設けられる。

代替的に、リッジギャップ導波路、ＭＭＩＣ、及びキャビティ、並びに高インピーダンス面が、代わりに第２導電性ブロック部２０Ｃ、すなわち上部ブロックの上または中に設けられてもよいことも明らかである。

図８は、ＭＭＩＣ（１Ｄ、１Ｄ）とリッジギャップ導波路とのそれぞれの間に２つのトランジションを有する連続的なトランジション装置を含む（図８では図示しない）、組み立て状態におけるパッケージ構造４００の概略図である。パッケージ構造４００は、２つのＭＭＩＣ１Ｄが各マイクロストリップライン２Ｄ（図８には１つのみ示される）を備えて配置された第１導電性ブロック部１０Ｄ（ここでは底部）を有する導波路分割ブロックアセンブリと、第２導電性ブロック部２０Ｄとを含む。第１導電性ブロック部及び第２導電性ブロック部は、取り付け孔（２３Ｄ）に導入されるように適合された、例えばねじなどの相互接続または固定要素（図示せず）によって相互接続可能であってもよい。ブロック部が互いに対して正確にアライメントされることを確実にするために、アライメントピンが有利に使用される。相互接続または固定要素及びアライメントピンは、図７を参照して完全に説明されており、同様の考察が連続的なパッケージ構造４００にも適用される。第１導電性ブロック部１０Ｄの高インピーダンス面１５Ｄの一部を見ることができる。

図９は、第２導電性ブロック部が取り除かれた状態の図８のパッケージ構造４００を示す。第１導電性ブロック部１０Ｄには、マイクロストリップラインを含む各第１伝送線路２Ｄを有するＭＭＩＣ（１Ｄ、１Ｄ）が設けられ、ここでは第１導電性ブロック部１０Ｄと一体であるブロック接続部すなわち側壁（２１Ｄ、２１Ｄ）の間に、または側壁（２１Ｄ、２１Ｄ）と平行に、リッジギャップ導波路１１Ｄが延在している。より詳細な説明については、図８−１０を参照して説明された２ポート、すなわち連続的な実装と他の点で同様である、単一ポートのトランジション装置を参照して図７に記載された実施形態を参照する。同様の特徴及び要素には同一の参照符号を付すが、「Ｄ」で示される。

したがって、リッジギャップ導波路１１Ｄは、例えば固体金属であるか、またはメタライズ面を有する第１導電性ブロック部１０Ｄ（ここでは底部ブロック）と、第２導電性ブロック部（図８参照）と、第２導電性ブロック部（図８参照）の取り付け孔（２３Ｄ、...２３Ｄ）及び第１導電性ブロック部１０Ｄの対応する取り付け孔（１３Ｄ、...１３Ｄ）に導入されるように適合された相互接続要素（図示せず）によって、ここでは第１導電性ブロックに接続された、例えば金属であるか、またはメタライズされた縦方向の導電性ブロック接続部すなわち側壁（２１Ｄ、２１Ｄ）と、によって形成される。アライメントピン用のアライメント孔１２Ｄも示されている。

各ＭＭＩＣマイクロストリップライン（２Ｄ、２Ｄ）は、その各端部で、各マイクロストリップライン２Ｄから第２伝送線路、リッジギャップ導波路１１ＤにＥＭ（電磁）場を結合するための結合部（３Ｄ、３Ｄ）（図１０参照）と共に設けられる。

リッジギャップ導波路１１Ｄは、第１導電性ブロック部１０Ｄに配置されたリッジ１４Ｄと、ここでは、リッジギャップ導波路１１Ｄのリッジ１４Ｄに接続するための複数のステップ（ここでは、３ステップのチェビシェフトランスフォーマ）を含む階段部１４Ｄ'をそれぞれ有する２つのインピーダンストランスフォーマとを含む。

マイクロストリップライン（２Ｄ、２Ｄ）は、リッジギャップ導波路１１Ｄの反対側の端部に配置され、マイクロストリップラインの各結合部（３Ｄ、３Ｄ）（図１０参照）は、各ＭＭＩＣ（１Ｄ、１Ｄ）の端部に配置されてリッジギャップ導波路に面する。

第１導電性ブロック部１０Ｄは、２つのキャビティ（４Ｄ、４Ｄ）（図１０参照）、リッジギャップ導波路１１Ｄのリッジ１４Ｄ、及びＭＭＩＣの一部を囲む、前述の実施形態を参照して説明されたような高インピーダンス面またはＡＭＣ面を含む。

図１０は、図９の第１導電性ブロック部１０Ｄの上面図である。第１伝送線路（２Ｄ、２Ｄ）の結合部（３Ｄ、３Ｄ）は、リッジギャップ導波路１１Ｄのそれぞれのトランスフォーマ部（１４Ｄ'、１４Ｄ'）の端部に面する第１導電性ブロック部１０Ｄの上平面に設けられた各キャビティ（４Ｄ、４Ｄ）の開口の実質的に中間に配置されて延在していることがわかる。

また、特に図１を参照して説明したように、第１導電性ブロック部１０Ｄのキャビティ（４Ｄ、４Ｄ）は、マイクロストリップライン（２Ｄ、２Ｄ）と、本実施形態ではリッジギャップ導波路１１Ｄとの間のトランジションに対して一体的であるか、または内部のバックショートとして構成され、半波長共振器として機能する。

各キャビティ（４Ｄ、４Ｄ）は、前述の実施形態に関連して説明されてもいるように、約λ_ｇ／４、すなわち実質的に１／４波長の深さを有する。図示の実施形態では、各キャビティ４Ｄは、リッジギャップ導波路及びマイクロストリップの拡張部に対して垂直な約λ_ｇ／２である長さＬ４と、長さの約半分または１／３である幅とを有する。しかしながら、代替実施形態では、キャビティは、深さが実質的にλ_ｇ／４である限り、他の寸法及び形状を有することができる。上述のように、別の断面形状であってもよい。

分割ブロックアセンブリの組み立て状態において、高インピーダンス面１５Ｄ、例えばピン１６Ｄなどの外側自由端部と、第２導電性ブロック部２０Ｄ（図８参照）の底面（組み立て時に、第１導電性ブロック部と面する面）との間には、ブロック接続部すなわち側壁（２１Ｄ、２１Ｄ）を除いて、わずかな、すなわち狭いギャップｇが存在する。

したがって、本発明によれば、２つのコンタクトレストランジションまたは接続を有するパッケージ構造が、ＭＭＩＣの第１平面状伝送線路と、リッジギャップ導波路１１Ｄとの間に設けられる。

あるいは、リッジギャップ導波路、ＭＭＩＣ、キャビティ、及び高インピーダンス面が、第２導電性ブロック部２０Ｄすなわち上部ブロックの上または中に代わりに設けられていてもよいこと、すなわちブロックが反転していてもよいことも明らかである。

図１１は、ＭＭＩＣ１Ｅのマイクロストリップライン２Ｅを含む第１伝送線路と、ここでは第１導電性ブロック部１０Ｅの金属側壁（２１Ｅ、２１Ｅ）の間に延在し、金属側壁（２１Ｅ、２１Ｅ）と平行であるグルーブギャップ導波路１１Ｅとの間にトランジションを有する相互接続装置を含む、本発明の第５実施形態によるパッケージ構造５００を概略的に示す。グルーブギャップ導波路１１Ｅは、例えば固体金属であるか、またはメタライズ面を有する上述のような第１導電性ブロック部１０Ｅと、第２導電性ブロック部２０Ｅ（ここでは上部金属ブロック、図１４参照）と、ここでは第１導電性ブロック部１０Ｅと一体的であり、例えば第１導電性ブロック部１０Ｅ及び第２導電性ブロック部２０Ｅのねじ孔（２３Ｅ、１３Ｅ）に導入されるように適合されたねじなどを含み得る相互接続要素または固定要素（図示せず）によって組み立てられたときに、第２導電性ブロック部に接続されるように適合された縦方向の導電性ブロック接続部すなわち側壁（２１Ｅ、２１Ｅ）と、によって形成される。アライメントピン２２Ｅは、アライメントピン孔（１２Ｅ、１２Ｅ）への導入によって、ブロック部が互いに対して正確にアライメントされることを確実にするために有利に使用される。別の実施例では、第１導電性ブロック部及び第２導電性ブロック部のブロック接続部すなわち側壁（２１Ｅ、２１Ｅ）は、組み立て時に接合されるか、または本発明の他の実施形態にも適用可能な磁性要素によって相互接続されてもよい。

回路装置のマイクロストリップライン２Ｅは、第１導電性ブロック部１０Ｅ及び第２導電性ブロック部２０Ｅによって形成された導波路分割ブロックアセンブリに一体化された、ここではＭＭＩＣ１Ｅである基板、またはＰＣＭに設けられる。上述の実施形態では、マイクロストリップラインの端部には、マイクロストリップラインからのＥＭ（電磁）場をグルーブギャップ導波路に結合するための結合部３Ｅが設けられる。

分割ブロックアセンブリは、ここでは上述のようにピンの層を形成する複数のピン１６Ｅによって形成された高インピーダンス面１５Ｅを備えて提供される。高インピーダンス面１５Ｅは、第１導電性ブロック部１０Ｅに設けられ、キャビティ４Ｅ、グルーブギャップ導波路１１Ｅのグルーブ、及びＭＭＩＣ１Ｅの少なくとも一部を囲む。

ＭＭＩＣ１ＥまたはＰＣＢは、導波路とは反対側のキャビティ４Ｅの側部に配置され、マイクロストリップライン２Ｅの結合部３Ｅは、ここでは、図１を参照して、その機能がより完全に説明されている小容量アイリス５Ｅで終端することが好ましい導波路に面するＭＭＩＣ基板ＩＥの端部に配置される。

組み立て状態において第２導電性ブロック部２０Ｅの底部に面する第１導電性ブロック部１０Ｅの上平面において、図１を参照して説明されてもいるように、マイクロストリップラインの結合部３Ｅを有するＭＭＩＣはキャビティ４Ｅに関連して配置され、結合部３Ｅはキャビティ４Ｅの開口の上方に配置される。

キャビティ４Ｅまたは孔は、上述されてもいるように、約λ_ｇ／４、すなわち実質的に１／４波長の深さを有する。キャビティの形状及び寸法のオプションは、前述の実施形態を参照して説明されており、ＭＭＩＣまたはＰＣＢとグルーブギャップ導波路との間に１以上のコンタクトレストランジションを含む実施形態にも適用可能である。図示の実施形態では、幅は例えば約λ_ｇ／４であり得るが、例えば１以上の寸法、例えば導波路の縦方向の拡張に対して直交した方向、すなわちトランジションに対して垂直な方向におけるキャビティの寸法として定義された長さは、好ましくは約λ_ｇ／２の大きさである。

分割ブロックアセンブリの組み立て状態において、前述の実施形態を参照してより完全に説明されたように、第１導電性ブロック部１０ＥのＭＭＩＣ１Ｅ、グルーブギャップ導波路、及びキャビティ４Ｅを囲むように配置された高インピーダンス面と、第２導電性ブロック部２０Ｅの底面との間に狭いギャップｇが存在する。ピン１６Ｅは、例えばグルーブギャップ導波路１１Ｅ、ＭＭＩＣ１Ｅ、及びキャビティ４Ｅの対向する短辺に沿って隣接し、２列で配置される。

第２導電性ブロック部２０Ｅは、パッケージ構造５００の組み立て状態においてリッドまたはカバーとして機能するように構成され、したがって相互接続装置のトランジションはコンタクトレスであり、ＭＭＩＣ１ＥまたはＰＣＢと、グルーブギャップ導波路１１Ｅを含む第２伝送線路との間、第１導電性ブロック部と第２導電性ブロック部との間には、いかなるガルバニック接触も存在しない。

図１−６を参照して既に説明されている特徴は、図１１−１４において同一の考察が適用されるので、グルーブギャップ導波路へのトランジションに関する実施形態を参照して更に説明されない。

あるいは、グルーブギャップ導波路、ＭＭＩＣ、キャビティ、及び高インピーダンス面が、第２導電性ブロック部２０Ｅすなわち上部ブロックの上／中に代わりに設けられ、第１ブロックがカバーとして機能してもよいことは明らかである。

第１導電性ブロック部１０Ｅ及び第２導電性ブロック部２０Ｅは、ここでは導波路フランジ（図示せず）に接続するための相互接続要素を受容するための接続孔３３Ｅと、導波路フランジに関して適切にアライメントするためのアライメントピン（図示せず）のためのアライメント孔３２Ｅとを備えて提供される。フランジ整合ステップ１８Ｅは、異なる寸法の導波路フランジに適合するために設けられてもよい。

図１２は、ＭＭＩＣ１Ｆと２つのグルーブギャップ導波路との間に２つのトランジションを有する連続的なトランジション装置を含む、パッケージ構造６００（組み立て状態のパッケージ構造６００は図１４参照）の第１導電性ブロック部１０Ｆの概略図である。グルーブギャップ導波路とＭＭＩＣまたはＰＣＢとの間に１つのトランジションを含むパッケージ構造の１ポートの実装を示す図１１の要素と同様の要素には、同一の参照符号を付すが、「Ｆ」で示されており、本実施形態では詳細に説明しない。パッケージ構造６００は、底部である第１導電性ブロック部１０Ｆを有する分割ブロックアセンブリを含み、その上に２つの結合部（３Ｆ、３Ｆ）（１つのみ示す。図１３参照）を備えたマイクロストリップライン２Ｆを有するＭＭＩＣ １Ｆが構成され、２つの結合部（３Ｆ、３Ｆ）はそれぞれ、グルーブギャップ導波路（１１Ｆ、１１Ｆ）と第２導電性ブロック部２０Ｆ（図１４参照）へのトランジションのためのものである。第１導電性ブロック部１０Ｆの高インピーダンス面１５Ｆは、導波方向の両側に、ＭＭＩＣ １Ｆに隣接して２列で配置され、かつ導波路に沿って両側に２列で配置されたピン１６Ｆによって形成されており、約λｇ／２の長さを有する、ここでは矩形のキャビティ（４Ｆ、４Ｆ）の短辺に近接している。キャビティ寸法に関しては、他の実施形態の上記の説明を参照されたい。

小容量アイリス（５Ｆ、５Ｆ）は、キャビティ（４Ｆ、４Ｆ）に隣接して設けられてもよい（図１及び図１１の対応する要素に関連する説明を参照）。

図１３は、図１２の第１導電性ブロック部１０Ｆの上面図である。各グルーブギャップ導波路１４Ｆは、マイクロストリップライン２Ｆの結合部３Ｆが配置され、各キャビティ４Ｆの開口の端部と反対側でキャビティ４Ｆに隣接する容量性アイリス５Ｆまたはいくつかの他のインピーダンス整合要素によって任意選択で終端し、キャビティ４Ｆの開口に入る。

グルーブギャップ導波路（１１Ｆ、１１Ｆ）は、キャビティ（４Ｆ、４Ｆ）の開口のそれぞれ反対側に配置される。

各キャビティ（４Ｆ、４Ｆ）は、上述のように約λ_ｇ／４の深さを有する。図示の実施形態では、それぞれのキャビティ４Ｆは、グルーブギャップ導波路１１Ｆの拡張部に垂直な、約λ_ｇ／２の長さＬ４と、長さの２または３倍の幅とを有する。キャビティの寸法に関する限りでは、前述の実施形態の説明を参照されたい。

また、より十分に上述したように、図１４を参照すると、組み立て状態の分割ブロックアセンブリでは、ブロック接続部すなわち側壁（２１Ｆ、２１Ｆ）を除いて、高インピーダンス面１５Ｆと第２導電性ブロック部の底面との間にわずかな、すなわち狭いギャップｇが存在する。

したがって、ＭＭＩＣの第１平面状トランスミッションライン１Ｆと２つのグルーブギャップ導波路（１１Ｆ、１１Ｆ）との間に２つのコンタクトレストランジションを有するパッケージ構造６００が提供される。

対応する要素、寸法などは、前述の要素を参照して説明した方法と同様の方法で変更可能であることは明らかである。

図１５は、２つのＭＭＩＣ（１Ｇ、１Ｇ'）の間に相互接続を含む、非組み立て状態のパッケージ構造７００を示す。前述の実施形態を参照して説明したのでこれ以上説明しないが、パッケージ構造７００は、第１導電性ブロック部１０Ｇと第２導電性ブロック部２０Ｇとを有する分割ブロックアセンブリを含む。第１導電性ブロック部１０Ｇの上には、２つのＭＭＩＣ基板またはＰＣＢ（１Ｇ、１Ｇ'）が、互いにわずかな距離、例えば１００μｍ〜３００μｍ、それ以下、またはそれ以上の距離をおいて配置されている。前記距離は重要ではなく、２つのＭＭＩＣ（１Ｇ、１Ｇ'）はそれぞれ、第１及び第２伝送線路をそれぞれ形成するマイクロストリップライン（２Ｇ、２Ｇ'）を有する。各マイクロストリップラインは、それぞれのＭＭＩＣのそれぞれの端部に配置された結合部からの磁場を他方に結合するための結合部またはプローブ（３Ｇ、３Ｇ'）を備えて設けられる。結合部（３Ｇ、３Ｇ'）は、その間にわずかな距離をおいて、互いに対向して配置される。結合部（３Ｇ、３Ｇ'）は、他の実施形態を参照して言及されているように、約λ_ｇ／４の深さを有する第１導電性ブロック部１０Ｇの中のキャビティ４Ｇの上方に配置され、同様の要素は「Ｇ」で示される。キャビティ４Ｇは、ここでは多角形、例えば六角形の形状を有することができるが、キャビティ４Ｇはまた、矩形、円形、正方形、楕円形の断面、１以上の寸法、例えば伝送線路（２Ｇ、２Ｇ'）の長手方向の拡張部に直交する、すなわちトランジションに対して垂直な方向のキャビティの寸法として定義される、好ましくは約λ_ｇ／２の大きさである長さを有していてもよい。

第２導電性ブロック部２０Ｇは、例えば第１導電性ブロック部１０Ｇに接続するための接続要素または固定要素（図示せず）を受容するための穴（図示せず）を有する壁部を含む。代替的に、壁部は第１導電性ブロック部１０Ｇに接続されるか、または第１導電性ブロック部１０Ｇと一体的であってもよい。任意の別々の接続要素または固定要素の代わりに、第１導電性ブロック部及び第２導電性ブロック部が組み立て時に結合されてもよい。接続要素は、代替的に永久磁石を含んでいてもよい。第２導電性ブロック部２０Ｇはまた、図１を参照してより詳細に説明されている高インピーダンス面１５Ｇを含む。また、前述のように、組み立て状態において、例えばピンなどの突出要素１６Ｇの下端部とＭＭＩＣ上のマイクロストリップライン（２Ｇ、２Ｇ'）との間には、例えばいくつかの実施形態では約λ_ｇ／１０である、λ_ｇ／４より小さいわずかなギャップが存在する。

図１６は、六角形のキャビティ４Ｇを示すためにＭＭＩＣ基板を取り除いた図１５の第１導電性ブロック部１０Ｇを示す。

図１７は、キャビティ４Ｇの輪郭が破線で示された、図１５のパッケージ構造７００の側面図である。

図１８は、オンチップアンテナ１Ｈと導波路１１Ｈとの間に相互接続を提供する、非組み立て状態におけるパッケージ構造８００の概略図である。前述の実施形態のように、パッケージ構造８００は、ここでは、結合部３Ｈを備えたマイクロストリップライン２Ｈを有するオンチップアンテナ１Ｈを含む回路装置を第１導電性ブロック部１０Ｈ上に備えた分割ブロックアセンブリを含む。第１導電性ブロック部１０Ｇは、上述のように、その上方に結合部３Ｈが配置された、約λ_ｇ／４の深さを有するキャビティ４Ｈと、ここでは第１導電性ブロック部１０Ｈと一体的で一続きである相互接続側部すなわち壁部（２１Ｈ、２１Ｈ）の間に形成された導波路１１Ｈとを含む。好ましくは、容量性アイリス５Ｈまたはいくつかの他のインピーダンス整合要素は、結合部３Ｈと対向するキャビティ４Ｈの端部に設けられる。例えば図１に示す実施形態を参照して説明したように、リッドまたはカバーとして作用する第２導電性ブロック部２０Ｈには、高インピーダンス面１５Ｈが設けられている。第１導電性ブロック部１０Ｈ及び／または第２導電性ブロック部２０Ｈは、標準フランジ導波路整合ステップ（図示せず）を含み得る。

パッケージ構造８００は、例えばウエハ上測定用のオンチップアンテナ１Ｈ（または任意の他のＤＵＴ（非試験装置））を試験するために使用されてもよい。したがって、パッケージ構造８００は、導波路１１Ｈが分析機器または測定機器、例えばＶＮＡ（Ｖｅｃｔｏｒ Ｎｅｔｗｏｒｋ Ａｎａｌｙｓｅｒ）のフランジ、ポートに接続された導波路インターフェースも含む。導波路１１Ｈはその後、ここではオンチップアンテナ１ＨであるＤＵＴを直接励起する。

したがって、本発明のコンタクトレストランジション、コンタクトレス結合部またはプローブを介して、ここではオンチップアンテナ１ＨであるＤＵＴからの波を測定装置、例えばＶＮＡ（図示せず）に結合することは、直接の電気的接触ではなく容量性近接結合を介して可能にされ、これは極めて有利である。パッケージ構造８００を含む測定装置の電気的特性は独特であり、例えば、プローブからの放射が排除され、ミリ波領域及びサブミリ波領域、更にはマイクロ波領域における異なる装置の測定のための極めてフレキシブルな機械的解決策が提供される。

本発明によれば、共振のない、低損失のコンタクトレスＭＭＩＣ導波路またはＭＭＩＣ−ＭＭＩＣ相互接続を提供可能であることが特に有利である。

新しい測定設定、及び高周波プローブが提供され、電子デバイス及びオンチップアンテナのオンウエハ測定を容易にすることもまた有利である。

本発明は、具体的に示された実施形態に限定されるものではなく、添付の特許請求の範囲内で多くの方法で変更可能であることは明らかである。

特に、本発明は、異なる回路構成、原則的にはあらゆる種類の回路構成、例えば、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏ／Ｍｉｌｌｉｍｅｔｒｅ−ｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、または１以上のＭＭＩＣまたはハイブリッド回路が、キャリア基板、ＭＭＩＣ、異なるサイズの能動的または受動的なＰＣＢ上に接続されるか、または取り付けられた任意の他の回路構成などの回路構成を含む高周波（ＲＦ）パッケージなどに適用可能である。本発明は、いかなる特定の周波数にも限定されないが、６０−７０ＧＨｚを超える高周波に特に有利であり、約２５−３０ＧＨｚまで、または更に低い周波数にも有用である。しかし、最初に論じた問題がより顕著である、より高い周波数で一般的に最も有利であり、より低い周波数ではより大きなキャビティが必要とされる。パッケージ構造はまた、入出力ポート、すなわちいくつかの入力／出力、及び／またはいくつかのＭＭＩＣ、及び／または導波路として機能する１、２、３、４、またはそれより多くのポートを含み得る。本発明は、例えばコプレーナ伝送線路も含む、異なる種類の平面トランジションを包含する。

すべての図示の実施形態では、第１導電性ブロック部は底部を形成するように得られているが、代替実施形態では、ブロック部の配置は異なっていてもよく、例えば逆であってもよいことは明らかである。

本発明はいかなる特定の回路にも限定されず、明確化のため、かつ主要な発明概念の一部を形成しないので、補助電子機器は図示されない。

Claims (33)

1. 平面状の伝送線路である第１伝送線路（２Ａ；・・・；２Ｈ）と第２伝送線路（１１Ａ；・・・；１１Ｆ；２Ｇ'；１１Ｈ）との間の少なくとも１つのトランジションと、第１導電性ブロック部（１０Ａ；１０Ｂ；１０Ｃ；１０Ｄ，１０Ｄ；１０Ｅ；１０Ｆ；１０Ｇ；１０Ｈ）及び第２導電性ブロック部（２０Ａ；２０Ｂ；２０Ｃ；２０Ｄ；２０Ｅ；２０Ｆ；２０Ｇ；２０Ｈ）を有する分割ブロックアセンブリと、少なくとも１つの入出力ポートとを含む高周波パッケージ構造であって、
   前記第１伝送線路（２Ａ；・・・；２Ｈ）は、基板上に構成されるか、前記第１導電性ブロック部（１０Ａ；・・・；１０Ｈ）に配置されたＭＭＩＣ（１Ａ；・・・；１Ｈ）などの前記基板上に構成された回路装置の一部を形成し、かつ、結合部（３Ａ；・・・；３Ｈ）を含むか、前記結合部（３Ａ；・・・；３Ｈ）に接続され、
   前記第１導電性ブロック部（１０Ａ；・・・；１０Ｈ）は、前記トランジションに対して、前記第１導電性ブロック部（１０Ａ；・・・；１０Ｈ）の上面に開口を有するキャビティ（４Ａ；・・・；４Ｈ）を含み、
   前記第１伝送線路（２Ａ；・・・；２Ｈ）は、前記分割ブロックアセンブリの組み立て状態において、前記結合部（３Ａ；・・・；３Ｈ）が前記キャビティ（４Ａ；・・・；４Ｈ）の前記開口内に位置するように構成され、前記第２伝送線路（１１Ａ；・・・；１１Ｆ；２Ｇ'；１１Ｈ）は、前記第１伝送線路（２Ａ；・・・；２Ｈ）と前記第２伝送線路との間にトランジションを設けるために、前記キャビティ（４Ａ；・・・；４Ｈ）の前記開口と対向する面に前記第１伝送線路に沿って構成され、
   前記第２導電性ブロック部（２０Ａ；・・・；２０Ｈ）は、前記パッケージ構造の前記組み立て状態において、リッドまたはカバーとして機能するように構成され、
   前記トランジションにおいて、前記第１導電性ブロック部及び前記第２導電性ブロック部の一方に、前記第１伝送線路（２Ａ；・・・；２Ｈ）及び前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）に沿って、または前記第１伝送線路（２Ａ；・・・；２Ｈ）及び前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）に面して構成された、例えば周期的または準周期的構造を含む高インピーダンス面（１５Ａ；・・・；１５Ｈ）またはＡＭＣ面の領域が設けられ、かつ、少なくとも前記トランジションの領域では、前記分割ブロックアセンブリの前記組み立て状態において、前記高インピーダンス面（１５Ａ；...；１５Ｈ）または前記ＡＭＣ面の前記領域と、対向する他方の導電性ブロック部（１０Ａ；...；１０Ｈ）の面との間に狭いギャップが存在し、これにより、前記第１伝送線路（２Ａ；...；２Ｈ）と前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）との間の前記トランジションは、前記第１伝送線路（２Ａ；...；２Ｈ）と前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）との間にいかなるガルバニック接触もなくコンタクトレスであることを特徴とするパッケージ構造。
2. 請求項１に記載の高周波パッケージ構造であって、
   前記キャビティ（４Ａ；...；４Ｈ）は、約λ_ｇ／４、すなわち実質的に１／４波長の深さを有することを特徴とするパッケージ構造。
3. 請求項１または２に記載の高周波パッケージ構造であって、
   前記キャビティ（４Ａ；...；４Ｈ）は、前記キャビティが設けられた前記第１導電性ブロック部の前記上面に前記開口を有し、前記開口の前記大きさは、前記結合部（３Ａ；...；３Ｈ）の寸法を超え、
   前記結合部（３Ａ；...；３Ｈ）は、前記キャビティの前記開口の一端部から前記キャビティの前記開口内へ突出し、前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）は前記キャビティの前記開口と対向する面に隣接して配置されるか、または前記対向する面の端部から前記キャビティの前記開口に入り、前記第１伝送線路（２Ａ；...；２Ｈ）の前記結合部（３Ａ；...；３Ｈ）と、前記第２伝送線路（１１Ａ；...；１１Ｆ；２Ｇ'；１１Ｈ）または前記第２伝送線路（２Ｇ'）の結合部（３Ｇ'）との間にわずかな距離が存在することを特徴とするパッケージ構造。
4. 請求項１または２に記載の高周波パッケージ構造であって、
   前記キャビティ（４Ｃ；４Ｄ；４Ｅ；４Ｆ；４Ｈ）は、その寸法が約λ_ｇ／２の大きさである矩形、円形、正方形、楕円形などの断面を有することを特徴とするパッケージ構造。
5. 請求項１〜３のいずれか１項に記載の高周波パッケージ構造であって、
   前記キャビティ（４Ａ；４Ｂ；４Ｇ）は、その寸法が約λ_ｇ／４である多角形形状を有することを特徴とするパッケージ構造。
6. 請求項１〜５のいずれか１項に記載の高周波パッケージ構造であって、
   前記第１導電性ブロック部及び前記第２導電性ブロック部（１０，２０；１０Ａ，２０Ａ１；・・・．；１０Ｈ，２０Ｈ）は、ねじなどの相互接続手段によって着脱可能、または解放可能に接続できるように適合され、したがって、組み立て時の前記第１導電性ブロック部と前記第２導電性ブロック部とのアライメントを補助するための組み立て／非組み立て可能なアライメント手段が任意選択で設けられることを特徴とするパッケージ構造。
7. 請求項１〜６のいずれか１項に記載の高周波パッケージ構造であって、
   前記基板は誘電体基板であり、
   前記基板は、前記第１導電性ブロック部の前記キャビティの前記開口と実質的に同一の平面寸法である開口または孔を含む形状であり、共に配置されるか、前記結合部の下で延在する任意の形状に形成されるか、または、任意の対応する開口または孔、もしくは形状がなくインタクトであり、かつ前記結合部と同一の距離だけ前記キャビティの前記開口の中に突出していることを特徴とするパッケージ構造。
8. 請求項１〜７のいずれか１項に記載の高周波パッケージ構造であって、
   前記高インピーダンス面（１５Ａ；．．．；１５Ｈ）または前記ＡＭＣ面は、ピンの層を形成するように構成された複数の金属のピン（１６Ａ；・・・；１６Ｈ）、波形などを備えたピン構造を有する前記周期的または準周期的構造を含み、前記ギャップはλ_ｇ／４より小さく、好ましくは約λ_ｇ／１０であり、前記ギャップはエアギャップであるか、または少なくとも部分的に誘電材料で充填されたギャップであることを特徴とするパッケージ構造。
9. 請求項１〜８のいずれか１項に記載の高周波パッケージ構造であって、
   前記周期的または準周期的構造（１５Ａ；．．．；１５Ｈ）のピン（１６Ａ；・・・；１６Ｈ）、波形などが、特定の選択された周波数帯域に適合された寸法を有し、他のすべてのモードを遮断することを特徴とするパッケージ構造。
10. 請求項１〜９のいずれか１項に記載の高周波パッケージ構造であって、
    前記結合部は、前記第１伝送線路からの電磁場を前記第２伝送線路へ結合するように適合されていることを特徴とするパッケージ構造。
11. 請求項１〜１０のいずれか１項に記載の高周波パッケージ構造であって、
    前記キャビティは、半波長共振器として機能するように適合されていることを特徴とするパッケージ構造。
12. 請求項１〜１１のいずれか１項に記載の高周波パッケージ構造であって、
    前記第１伝送線路は、前記回路装置、例えば前記ＭＭＩＣ（１Ａ；・・・；１Ｆ；１Ｈ）のマイクロストリップラインを含み、
    前記第２伝送線路は、導波路（１１Ａ；１１Ｂ；１１Ｃ；１１Ｄ；１１Ｅ；１１Ｆ；１１Ｈ）を含み、
    前記パッケージ構造は、したがって、前記回路装置、例えば前記ＭＭＩＣと前記導波路との間に少なくとも１つのコンタクトレストランジションを含むことを特徴とするパッケージ構造。
13. 請求項１２に記載の高周波パッケージ構造であって、
    各導波路（１１Ｂ，１１Ｂ）と前記回路装置、例えば前記ＭＭＩＣ（１Ｂ）との間に２つの前記トランジションを有する連続的な構造を含む、すなわち２ポートデバイスを含むことを特徴とするパッケージ構造。
14. 請求項１２または１３に記載の高周波パッケージ構造であって、
    前記導波路（１１Ａ；１１Ｂ，１１Ｂ）は、矩形導波路、リッジ導波路、環状導波路または正方形導波路、もしくは任意の他の標準導波路を含むことを特徴とするパッケージ構造。
15. 請求項１２〜１４のいずれか１項に記載の高周波パッケージ構造であって、
    前記高インピーダンス面（１５Ａ；１５Ｂ）は、前記第２導電性ブロック部（２０Ａ；２０Ｂ）に設けられ、前記高周波パッケージ構造の前記組み立て状態において、前記回路装置、例えば前記ＭＭＩＣ（１Ａ；１Ｂ）及び前記キャビティ（４Ａ）または複数の前記キャビティ（４Ｂ，４Ｂ）の上方に設けられた前記トランジションに面するように構成され、前記第１伝送線路（２Ａ；２Ｂ）は、前記トランジションのための結合部（３Ａ；３Ｂ，３Ｂ）を有する前記マイクロストリップラインを含むことを特徴とするパッケージ構造。
16. 請求項１５に記載の高周波パッケージ構造であって、
    前記第１導電性ブロック部（１０Ａ；１０Ｂ）上の前記導波路（１１Ａ；１１Ｂ，１１Ｂ）の端部に、インピーダンス整合要素（５Ａ；５Ｂ，５Ｂ）、例えば整合アイリスが前記キャビティ（４Ａ；４Ｂ，４Ｂ）に隣接して配置されることを特徴とするパッケージ構造。
17. 請求項１２または１３に記載の高周波パッケージ構造であって、
    前記導波路は、前記第１導電性ブロック部（１０Ｃ；１０Ｄ）に設けられたリッジギャップ導波路（１１Ｃ；１１Ｄ，１１Ｄ）を含むことを特徴とするパッケージ構造。
18. 請求項１７に記載の高周波パッケージ構造であって、
    前記リッジギャップ導波路（１１Ｃ；１１Ｄ，１１Ｄ）は、それぞれの前記キャビティ（１４Ｃ'；１４Ｄ'，１４Ｄ'）に隣接したリッジ（１４Ｃ；１４Ｄ）に接続されているチェビシェフトランスフォーマまたはインピーダンス整合トランジション部（１４Ｃ'；１４Ｄ'，１４Ｄ'）を含むことを特徴とするパッケージ構造。
19. 請求項１７または１８に記載の高周波パッケージ構造であって、
    前記高インピーダンス面（１５Ｃ；１５Ｄ）は、前記第１導電性ブロック部（１０Ｃ；１０Ｄ）に設けられ、かつ、前記トランジション領域において、前記キャビティの両側で少なくとも１つのリッジギャップ導波路に沿って延在し、かつ、前記ＭＭＩＣの両側に少なくとも部分的に沿って延在するように構成され、前記第１伝送線路は、前記トランジションのための結合部を有して設けられているか、または前記トランジションのための前記結合部に接続されたＭＭＩＣ上のマイクロストリップラインを含み、
    ブロック接続部すなわち導波路側壁（２１Ｃ，２１Ｃ；２１Ｄ，２１Ｄ）は、前記第１導電性ブロック部及び／または前記第２導電性ブロック部に設けられることにより前記第１導電性ブロック部及び前記第２導電性ブロック部の組み立てを可能にするが、前記高インピーダンス面と前記第２導電性ブロック部の表面との間に前記ギャップを残すことを特徴とするパッケージ構造。
20. 請求項１７または１８に記載の高周波パッケージ構造であって、
    前記高インピーダンス面（１５Ｃ；１５Ｄ）は、前記リッジギャップ導波路（１１Ｃ；１１Ｄ，１１Ｄ）、前記キャビティ（４Ｃ；４Ｄ，４Ｄ）の両側に沿って前記第２導電性ブロック部に設けられ、かつ、伝播方向における前記ＭＭＩＣ（１Ｃ，１Ｄ，１Ｄ）の対向する外側端に少なくとも部分的に沿って前記第２導電性ブロック部に設けられるか、
    前記高インピーダンス面（１５Ｃ；１５Ｄ）は、完全な高さのピン要素（１６Ｃ；１６Ｄ）または波形を含むか、または
    前記第１導電性ブロック部及び前記第２導電性ブロック部に不完全な高さのピン要素がそれぞれ設けられ、前記第１導電性ブロック部及び前記第２導電性ブロック部の上の２つの対向するピン要素または波形が、完全な高さのピン要素または波形を共に形成することを特徴とするパッケージ構造。
21. 請求項１２または１３に記載の高周波パッケージ構造であって、
    前記導波路は、前記第１導電性ブロック部（１０Ｅ；１０Ｆ）に設けられたグルーブギャップ導波路（１１Ｅ；１１Ｆ，１１Ｆ）を含むことを特徴とするパッケージ構造。
22. 請求項２１に記載の高周波パッケージ構造であって、
    前記キャビティ（４Ｅ；４Ｆ，４Ｆ）に隣接した前記第１導電性ブロック部（１０Ｅ；１０Ｆ）の前記グルーブギャップ導波路（１１Ｅ；１１Ｆ，１１Ｆ）の端部に、インピーダンス整合要素（５Ｅ；５Ｆ，５Ｆ）、例えば整合アイリスが配置されることを特徴とするパッケージ構造。
23. 請求項２１または２２に記載の高周波パッケージ構造であって、
    前記高インピーダンス面（１５Ｅ；１５Ｆ）は、例えば突出ピン要素（１６Ｅ；１６Ｆ）を含み、前記第１導電性ブロック部（１０Ｅ；１０Ｆ）に設けられ、かつ、少なくとも１つの前記グルーブギャップ導波路（１１Ｅ；１１Ｆ，１１Ｆ）の両長辺側に沿った領域と、少なくとも１つの前記結合部（３Ｅ；３Ｆ，３Ｆ）を有するマイクロストリップライン（２Ｅ；２Ｆ）を含む前記第１伝送線路を有する回路装置を含む前記基板、例えば前記ＭＭＩＣ（１Ｅ；１Ｆ）に沿った、少なくとも前記トランジションの前記領域を囲む２つの実質的に反対側の領域とによって形成された前記トランジションの前記領域にわたって延在するように構成され、ブロック接続部（２１Ｅ，２１Ｅ；２１Ｆ，２１Ｆ）は、前記第１導電性ブロック部及び前記第２導電性ブロック部の組み立てを可能にするように、前記第１導電性ブロック部及び／または前記第２導電性ブロック部に設けられているが、前記高インピーダンス面の領域と前記トランジションの前記領域の対向するブロック部の間にギャップの存在を確実にすることを特徴とするパッケージ構造。
24. 請求項２１または２２に記載の高周波パッケージ構造であって、
    前記高インピーダンス面は、完全な高さのピン要素または波形を含む前記グルーブギャップ導波路の両側に沿って前記第２導電性ブロック部に設けられるか、または
    前記第１導電性ブロック部及び前記第２導電性ブロック部に不完全な高さのピン要素がそれぞれ設けられ、前記第１導電性ブロック部及び前記第２導電性ブロック部に設けられた２つの対向するピン要素または波形が、完全な高さのピン要素または波形を共に形成することを特徴とするパッケージ構造。
25. 請求項１〜１１のいずれか１項に記載の高周波パッケージ構造であって、
    前記第１伝送線路は、前記基板、例えば前記ＭＭＩＣ（１Ｇ）に設けられた回路装置のマイクロストリップライン（２Ｇ）を含み、
    前記第２伝送線路はまた、基板、例えばＭＭＩＣ（１Ｇ'）に設けられた回路装置のマイクロストリップライン（２Ｇ'）を含み、したがって、前記パッケージ構造は、前記基板、例えばＭＭＩＣまたはＰＣＢに設けられた２つの前記回路装置の間にコンタクトレストランジションを含むことを特徴とするパッケージ構造。
26. 請求項２５に記載の高周波パッケージ構造であって、
    第１の前記マイクロストリップライン及び第２の前記マイクロストリップライン（２Ｇ；２Ｇ'）は、それぞれの前記結合部に各々設けられることを特徴とするパッケージ構造。
27. 請求項２５または２６に記載の高周波パッケージ構造であって、
    前記高インピーダンス面（１５Ｇ）は、前記第２導電性ブロック部（２０Ｇ）に設けられ、かつ、前記パッケージ構造の組み立て状態において、前記キャビティ（４Ｇ）の前記開口の上方に、実質的に同一平面上に配置された前記結合部（３Ｇ；３Ｇ'）と、前記回路装置、例えばＭＭＩＣ（１Ｇ；１Ｇ'）を有する前記基板の少なくとも大部分とに面するように構成されることを特徴とするパッケージ構造。
28. 請求項１〜１１のいずれか１項に記載の高周波パッケージ構造であって、
    少なくとも１つの前記トランジションは、前記平面状の前記第１伝送線路（２Ｈ）を含むＤＵＴ（被試験デバイス）（１Ｈ）などの試験されるべき電子デバイスまたはオンチップアンテナを含む前記基板の上の前記回路装置と、前記第２伝送線路を形成する導波路（１１Ｈ）との間の前記トランジションを含むことを特徴とするパッケージ構造。
29. 請求項１〜１１、または請求項２８のいずれか１項に記載の高周波パッケージ構造であって、
    前記少なくとも１つのトランジションは、前記平面状の前記第１伝送線路（２Ｈ）を含むオンチップアンテナ（１Ｈ）を備えた前記回路装置と、前記第２伝送線路を形成する導波路（１１Ｈ）との間のトランジションを含むことを特徴とするパッケージ構造。
30. 請求項１〜２９のいずれか１項に記載の高周波パッケージ構造であって、
    分析装置、例えばＶＮＡ（Ｖｅｃｔｏｒ Ｎｅｔｗｏｒｋ Ａｎａｌｙｓｅｒ）に接続するための導波路インターフェースまたは導波路フランジを含むことを特徴とするパッケージ構造。
31. 請求項１〜３０のいずれか１項に記載の高周波パッケージ構造であって、
    高周波ＲＦ信号に使用されるべく適合されていることを特徴とするパッケージ構造。
32. 測定または試験されるべき電子デバイスへの接続を提供するための相互接続装置であって、
    コンタクトレストランジションを含み、かつ、前記基板またはオンチップアンテナ上に配置された被試験デバイス（１Ｈ）を含む前記回路装置の前記結合部（３Ｈ）を有する前記第１伝送線路を、導波路（１１Ｈ）に結合するためのコンタクトレスプローブとして使用されるように適合され、前記導波路は、測定装置の導波路フランジに接続するための導波路インターフェースを含む、請求項１〜１１のいずれか１項に記載のパッケージ構造を含むことを特徴とする相互接続装置。
33. 請求項３２に記載の相互接続装置の使用であって、
    前記電子デバイス、例えば被試験デバイス（ＤＵＴ）または前記オンチップアンテナのウエハ上測定を実行するための、相互接続装置の使用。

Images