JP2019530124A - 不揮発性メモリのリフレッシュサイクルを制御する装置および方法 - Google Patents
不揮発性メモリのリフレッシュサイクルを制御する装置および方法 Download PDFInfo
- Publication number
- JP2019530124A JP2019530124A JP2019511897A JP2019511897A JP2019530124A JP 2019530124 A JP2019530124 A JP 2019530124A JP 2019511897 A JP2019511897 A JP 2019511897A JP 2019511897 A JP2019511897 A JP 2019511897A JP 2019530124 A JP2019530124 A JP 2019530124A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- value
- memory
- retention period
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
−1個以上のフラッシュメモリの温度を測定する温度センサ210と、
−温度センサから提供された信号を数値に変換するアナログ/デジタルコンバータ(ADC)212と、
−ADCから提供された数値を、制御されたメモリの保持期間に及ぼす瞬間温度の影響に比例する数値に符号化する符号化器214と、
−符号化器により生成された数値を状態レジスタ218に保存されている値に加算する加算器216と、
−符号化器214により生成された値を時間経過に伴い加算器を介して累算して、状態レジスタに保存されている値が所定の閾値(219)を上回る量だけ増大した場合に警報信号220を生成する状態レジスタ218と、
−状態レジスタに保存されている値の更新タイミングを調整するクロック信号生成器222と、を含んでいる。
Claims (13)
- 不揮発性メモリに保存されているデータをリフレッシュするリフレッシュサイクルを制御する装置であって、
−複数のメモリブロックを含んでいる少なくとも1個の不揮発性メモリの温度を測定すると共に、測定された温度を表す値を提供する温度センサと、
−前記温度センサに結合されていて、
−前記測定された温度を表す値を、前記少なくとも1個の不揮発性メモリの保持期間に及ぼす前記温度の影響に比例する値に変換する符号化器と、
−前記符号化器および1個の状態レジスタに結合されていて、前記符号化器の出力値および前記状態レジスタの状態値を入力として受信する加算器であって、前記状態レジスタが、前記状態レジスタに保存されている状態値が所定の量だけ増える毎に警報信号を生成すべく構成されている加算器とを含む制御モジュールと、
−制御モジュールに結合されていて、前記警報信号を受信して、前記少なくとも1個の不揮発性メモリの各メモリブロックについて、前記メモリブロックに対してデータリフレッシュサイクルを実行すべきか否かを、前記メモリブロックの残存保持期間の関数として決定するマイクロコントローラとを含む装置。 - 前記制御モジュールが、
−前記データ保持期間の温度の関数としての変化のモデリングを表す値を保存するレジスタのバンクと、
−前記レジスタのバンクに結合されていて、前記レジスタのバンクの1個のレジスタを、前記温度センサから提供される温度情報の項目の関数として選択して、前記レジスタに保存されている値を提供するマルチプレクサと、
−前記マルチプレクサおよび1個の状態レジスタに結合されていて、前記マルチプレクサからの出力値および前記状態レジスタの状態値を入力として受信する加算器であって、前記状態レジスタが、前記状態レジスタに保存されている値が所定の量だけ増える毎に警報信号を生成すべく構成されている加算器とを含んでいる、請求項1に記載の装置。 - 前記残存保持期間が、前記ブロックに対して実行されるプログラミング/消去サイクルの回数の関数として計算される、請求項1または2に記載の装置。
- 前記データ保持期間の温度の関数としての変化のモデリングがアレニウス則に基づいている、請求項1〜3のいずれか1項に記載の装置。
- 前記温度センサがアナログ/デジタルコンバータに結合されていて、前記温度情報の項目がアナログ/デジタルコンバータから提供される数値である、請求項1〜4のいずれか1項に記載の装置。
- 前記アナログ/デジタルコンバータが、「温度計」符号の形式で数値を提供すべく構成されたコンバータである、請求項5に記載の装置。
- 前記制御モジュールが更にクロック生成器を含んでいる、請求項1〜6のいずれか1項に記載の装置。
- 前記クロック生成器が、前記状態レジスタに保存されている値の更新を調整すべく前記状態レジスタに結合されている、請求項7に記載の装置。
- マイクロコントローラおよび複数の不揮発性メモリを含んでいるSSDディスクまたはメモリカードであって、前記複数の不揮発性メモリのデータリフレッシュサイクルを制御すべく請求項1〜8のいずれか1項に記載の少なくとも1個の装置を更に含んでいるSSDディスクまたはメモリカード。
- 前記少なくとも1個の不揮発性メモリがフラッシュメモリである、請求項1〜9のいずれか1項に記載の装置。
- 不揮発性メモリに保存されているデータをリフレッシュするリフレッシュサイクルを制御する方法であって、
−複数のメモリブロックを含んでいる少なくとも1個の不揮発性メモリの温度を測定すると共に、測定された温度を表す値を提供するステップと、
−前記測定された温度を表す値を、データ保持期間に及ぼす温度の影響のモデリングと共に用いて、前記測定された温度を表す値を、前記少なくとも1個の不揮発性メモリの保持期間に及ぼす温度の影響に比例する値に変換するステップと、
−前記少なくとも1個の不揮発性メモリの保持期間に及ぼす温度の影響に比例する前記値を、状態レジスタの状態値に加算するステップと、
−結果的に生じた値が所定量だけ増大したか否かを判定するステップと、
−判定結果が肯定的な場合、データの消失が切迫していることを警告する警報信号を生成するステップを含む方法。 - 前記警報信号の生成後に、
−前記少なくとも1個の不揮発性メモリの各ブロックの残存保持期間を評価するステップと、
−前記残存保持期間が所定の閾値を下回る場合、前記少なくとも1個の不揮発性メモリの各ブロック内のデータのリフレッシュ動作を実行するステップを更に含んでいる、請求項11に記載の方法。 - マイクロプロセッサ上でプログラムが実行されたならば請求項11または12に記載の方法のステップを実行する符号命令を含むプログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1658135A FR3055462B1 (fr) | 2016-09-01 | 2016-09-01 | Dispositif et procede de controle des cycles de rafraichissement des memoires non-volatiles |
FR1658135 | 2016-09-01 | ||
PCT/EP2017/071749 WO2018041885A1 (fr) | 2016-09-01 | 2017-08-30 | Dispositif et procede de controle des cycles de rafraichissement des memoires non-volatiles |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019530124A true JP2019530124A (ja) | 2019-10-17 |
JP7053585B2 JP7053585B2 (ja) | 2022-04-12 |
Family
ID=57860950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019511897A Active JP7053585B2 (ja) | 2016-09-01 | 2017-08-30 | 不揮発性メモリのリフレッシュサイクルを制御する装置および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10650879B2 (ja) |
EP (1) | EP3507809B1 (ja) |
JP (1) | JP7053585B2 (ja) |
FR (1) | FR3055462B1 (ja) |
WO (1) | WO2018041885A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11010063B2 (en) * | 2017-12-25 | 2021-05-18 | Chengdu University Of Information Technology | High-temperature protection method for solid state drive and implementation device thereof |
US11749334B2 (en) * | 2021-05-24 | 2023-09-05 | Micron Technology, Inc. | Memory management based on temperature and storage media availability |
CN113672450B (zh) * | 2021-07-19 | 2022-11-22 | 荣耀终端有限公司 | 固态硬盘的处理方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011670A (ja) * | 1998-06-25 | 2000-01-14 | Canon Inc | 不揮発性メモリを有する機器 |
JP2010165039A (ja) * | 2009-01-13 | 2010-07-29 | Sony Ericsson Mobilecommunications Japan Inc | メモリ制御方法、メモリ制御装置および電子機器 |
US20140325165A1 (en) * | 2013-04-30 | 2014-10-30 | Sony Corporation | Memory apparatus and memory management method |
US20150186071A1 (en) * | 2013-12-30 | 2015-07-02 | Cambridge Silicon Radio Limited | Memory boosting |
US9165668B1 (en) * | 2013-07-29 | 2015-10-20 | Western Digital Technologies, Inc. | Data retention monitoring using temperature history in solid state drives |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169442B1 (en) * | 1999-04-13 | 2001-01-02 | Analog Devices, Inc. | IC monitoring chip and a method for monitoring temperature of a component in a computer |
DE10206367C2 (de) * | 2002-02-15 | 2003-12-11 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers |
KR100666928B1 (ko) * | 2004-02-19 | 2007-01-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
US7158422B2 (en) * | 2004-02-27 | 2007-01-02 | Micron Technology, Inc. | System and method for communicating information to a memory device using a reconfigured device pin |
US7450456B2 (en) * | 2005-03-30 | 2008-11-11 | Intel Corporation | Temperature determination and communication for multiple devices of a memory module |
KR101504339B1 (ko) * | 2008-11-03 | 2015-03-24 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 |
WO2011102126A1 (ja) * | 2010-02-22 | 2011-08-25 | パナソニック株式会社 | 不揮発性半導体記憶装置及び電子機器 |
US8787105B2 (en) * | 2012-05-10 | 2014-07-22 | Nanya Technology Corporation | Dynamic random access memory with multiple thermal sensors disposed therein and control method thereof |
US9355024B2 (en) * | 2012-10-10 | 2016-05-31 | Apple Inc. | Systems and methods for nonvolatile memory performance throttling |
US9477568B2 (en) * | 2013-09-27 | 2016-10-25 | International Business Machines Corporation | Managing interconnect electromigration effects |
-
2016
- 2016-09-01 FR FR1658135A patent/FR3055462B1/fr not_active Expired - Fee Related
-
2017
- 2017-08-30 US US16/328,886 patent/US10650879B2/en active Active
- 2017-08-30 EP EP17765108.0A patent/EP3507809B1/fr active Active
- 2017-08-30 JP JP2019511897A patent/JP7053585B2/ja active Active
- 2017-08-30 WO PCT/EP2017/071749 patent/WO2018041885A1/fr unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000011670A (ja) * | 1998-06-25 | 2000-01-14 | Canon Inc | 不揮発性メモリを有する機器 |
JP2010165039A (ja) * | 2009-01-13 | 2010-07-29 | Sony Ericsson Mobilecommunications Japan Inc | メモリ制御方法、メモリ制御装置および電子機器 |
US20140325165A1 (en) * | 2013-04-30 | 2014-10-30 | Sony Corporation | Memory apparatus and memory management method |
JP2014216041A (ja) * | 2013-04-30 | 2014-11-17 | ソニー株式会社 | メモリ装置およびメモリ管理方法 |
US9165668B1 (en) * | 2013-07-29 | 2015-10-20 | Western Digital Technologies, Inc. | Data retention monitoring using temperature history in solid state drives |
US20150186071A1 (en) * | 2013-12-30 | 2015-07-02 | Cambridge Silicon Radio Limited | Memory boosting |
Also Published As
Publication number | Publication date |
---|---|
FR3055462B1 (fr) | 2018-09-07 |
WO2018041885A1 (fr) | 2018-03-08 |
FR3055462A1 (fr) | 2018-03-02 |
US20190221253A1 (en) | 2019-07-18 |
JP7053585B2 (ja) | 2022-04-12 |
US10650879B2 (en) | 2020-05-12 |
EP3507809B1 (fr) | 2020-10-14 |
EP3507809A1 (fr) | 2019-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11062774B2 (en) | Intelligent flash reprogramming | |
Shi et al. | Exploiting process variation for write performance improvement on NAND flash memory storage systems | |
KR102293082B1 (ko) | 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법 | |
CN107204204B (zh) | 固态储存装置的断电期间估计方法 | |
US11854623B2 (en) | Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods | |
JP7053585B2 (ja) | 不揮発性メモリのリフレッシュサイクルを制御する装置および方法 | |
KR20170054300A (ko) | 데이터 보유 충전 손실 센서 | |
KR20160024962A (ko) | 온-디맨드 블록 관리 | |
US9858366B2 (en) | Simulator and simulating method for flash memory background | |
KR20170024225A (ko) | 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법 | |
US20200264952A1 (en) | Device and method for controlling the data refresh cycles in reprogrammable non-volatile memories | |
US20090154242A1 (en) | Flash memory with optimized write sector spares | |
US20220075540A1 (en) | Adjusting trim settings to improve memory performance or reliability | |
US20130262942A1 (en) | Flash memory lifetime evaluation method | |
JP2019091517A (ja) | メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ | |
US11748013B2 (en) | Grouping blocks based on power cycle and power on time | |
US20240071440A1 (en) | Determining read voltage offset in memory devices | |
JP2014041468A (ja) | フラッシュメモリコントローラ、フラッシュメモリシステム、及びフラッシュメモリ制御方法 | |
US11437108B1 (en) | Voltage bin calibration based on a temporary voltage shift offset | |
TWI455140B (zh) | Flash memory usage period assessment method | |
TWI615849B (zh) | 在非揮發性儲存裝置上提升資料耐久性之控制方法 | |
JP4645043B2 (ja) | メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム | |
US11789862B2 (en) | Power-on-time based data relocation | |
US11347479B2 (en) | Memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7053585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |