JP2019522449A - 微細加工超音波トランスデューサのための電気接点配置 - Google Patents

Abstract

超音波オンチップデバイスが、複数のトランスデューサセルを備えた超音波トランスデューサ基板と、電気基板とを有する。それぞれのトランスデューサセルのために、超音波トランスデューサ基板と電気基板との間に１つまたは複数の導電性ボンディング接続部が配置される。電気基板の例としては、ＣＭＯＳチップと、アナログ回路、インターポーザ、およびプリント回路基板を含む集積回路とがある。【選択図】図２

Description

関連出願の相互参照
［0001］ 本願は、米国特許法１１９条（ｅ）項に従って、代理人整理番号Ｂ１３４８．７００３１ＵＳ００のもとで２０１６年７月２０日に出願された、「ＥＬＥＣＴＲＩＣＡＬ ＣＯＮＴＡＣＴ ＡＲＲＡＮＧＥＭＥＮＴ ＦＯＲ ＭＩＣＲＯＦＡＢＲＩＣＡＴＥＤ ＵＬＴＲＡＳＯＮＩＣ ＴＲＡＮＳＤＵＣＥＲ」という名称の米国仮特許出願第６２／３５２，３９４号に基づく優先権を主張し、参照によりその全体が本明細書に組み込まれる。

［0002］ 本開示は、一般には超音波画像法に関する。詳細には、本開示は、相補型金属酸化膜半導体（ＣＭＯＳ）回路と統合された容量性微細加工超音波トランスデューサ（ＣＭＵＴ）およびその形成方法に関する。

［0003］ ＣＭＵＴは、微細加工空洞の上方の薄膜を含む周知のデバイスである。薄膜は、音響信号を電気信号に、またはその逆に変換するために使用することができる。したがって、ＣＭＵＴは超音波トランスデューサとして動作することができる。

［0004］ 超音波デバイスを使用して、多くの異なる種類の画像を形成することができる。画像はリアルタイム画像とすることができる。例えば、組織の２次元断面、血流、経時的な組織の動き、血液の位置、特定の分子の存在、組織の剛性、または、３次元部位の生体構造を示す画像を生成することができる。

［0005］ ＣＭＵＴを製造するために２種類のプロセスを使用することができる。１つの手法は、犠牲層の上方の第１の基板上にＣＭＵＴの薄膜を形成する犠牲層プロセスを含む。犠牲層を除去するとその結果として、薄膜は空洞の上方に懸架される。もう１つの手法では、ウエハボンディングプロセスにより、２枚のウエハが互いにボンディングされて、薄膜を備えた空洞を形成する。

［0006］ 例示の一実施形態では、装置が、超音波トランスデューサ基板の第１の側に隣接して配置された複数のトランスデューサセルを有する超音波トランスデューサ基板を有する超音波オンチップデバイスと、トランスデューサセルごとに、超音波トランスデューサ基板の第２の側と電気基板との間に配置された１つまたは複数の導電性ボンディング接続部とを含む。

［0007］ 別の実施形態では、超音波デバイスが、各空洞が超音波トランスデューサセルに対応する、複数の空洞を間に画定するように互いにボンディングされた第１の基板と第２の基板とを有する複合基板と、複数の導電性ボンディング点によって複合基板にボンディングされた電気基板とを含み、各トランスデューサセルが超音波トランスデューサ基板と電気基板との間に配置された１つまたは複数の導電性ボンディング接続部を有する。

［0008］ 別の実施形態では、超音波デバイスを形成する方法が、各空洞が超音波トランスデューサセルに対応する、複数の空洞を中に有する複合基板を画定するように互いにボンディングされる第１の基板と第２の基板とをボンディングすることと、複数の導電性ボンディング点によって複合基板に電気基板をボンディングすることとを含み、各トランスデューサセルが、超音波トランスデューサ基板と電気基板との間に配置された１つまたは複数の導電性ボンディング接続部を有する。

［0009］ 本開示の技術の様々な態様および実施形態について図面を参照しながら説明する。なお、図面は必ずしも一定の縮尺で描かれていないものと理解されたい。複数の図面に記載されている事項は、それらの事項が記載されているすべての図面において同一の参照番号で示されている。

［0010］本願の非限定的実施形態による、超音波プローブを、集積回路（ＩＣ）と統合超音波トランスデューサを有する、そのプローブにおいて使用可能な超音波オンチップデバイスの概略図とともに示す図である。 ［0011］本願の非限定的実施形態による、超音波トランスデューサセルと集積回路との間の複数のボンディング部により集積回路とボンディングされた超音波トランスデューサ基板と、超音波トランスデューサ基板のデッドスペースと集積回路との間の電気的接続とを有する超音波オンチップデバイスを示す概略図である。 ［0012］本願の非限定的実施形態による、密閉空洞を有する加工基板と統合されたＣＭＯＳウエハを含む超音波オンチップデバイスの活性トランスデューサ領域を示す、図３Ｃの線Ａ−Ａに沿った断面図である。 ［0013］本願の非限定的実施形態による、超音波オンチップデバイスの活性トランスデューサ間のデッドスペース領域を示す、図３Ｃの線Ｂ−Ｂに沿った別の断面図である。 ［0014］本願の非限定的実施形態による、超音波トランスデューサ空洞と音響的不活性デッドスペースの両方に対応する領域を含む、加工基板の第１のシリコンデバイス層への導電性接点の構成の一例を示す、図３Ａの矢印「Ｃ」に沿った下面図である。 ［0015］本願の非限定的実施形態による、ＣＭＯＳウエハの金属領域に対する図３Ａおよび図３Ｂの両方における導電性接点の位置を示す、図３Ａの矢印「Ｄ」に沿った上面図である。 ［0016］本願の非限定的実施形態による、微細加工超音波トランスデューサの空洞の上方に保護層が残っている、超音波オンチップデバイスの一部を示す断面図である。

［0017］ 超音波トランスデューサと電気基板との統合は、個別超音波トランスデューサの配列（例えばアレイ）を有する基板（例えば、複数の容量性微細加工超音波トランスデューサすなわちＣＭＵＴを有する基板）を、何らかの電気的機能を有する別の基板にボンディングして超音波デバイスを製造することを含む。例えば、電気基板は、インターポーザ、プリント回路基板（ｐｃｂ）、特定用途向け回路（ＡＳＩＣ）基板、アナログ回路を備えた基板、集積ＣＭＯＳ回路を有する基板（ＣＭＯＳ基板）、または電気的機能を有する任意のその他の基板であってよい。単一の超音波トランスデューサと電気基板との間に複数のボンディング点を設け、それによって好都合な力学的支持を設け、超音波トランスデューサ基板（例えばＣＭＵＴウエハ）と電気基板との機械的統合および電気的統合を容易にすることができる。一部の実施形態では、電気基板と、超音波トランスデューサ基板上のデッドスペースに相当する音響的不活性領域との間に電気接点が設けられる。この電気接点は、超音波トランスデューサから読み出される信号の信号対雑音比（ＳＮＲ）を高めるため、構造全体に力学的支持を与えるため、音響的不活性領域にバイアスをかけるため、および／または、金属フィーチャの一様なパターンの利用による製造性を向上させるために使用することができる。これらのフィーチャは、超音波トランスデューサと電気基板との統合を容易にすることができ、したがって超音波オンチップデバイスを製作するために使用することができる。

［0018］ 本明細書で使用する「ＳＯＩウエハ」という用語は、シリコンハンドル層と、埋め込み酸化物（ＢＯＸ）層と、ＢＯＸ層によってハンドル層から離隔されたシリコンデバイス層とを含む、その従来の意味を有する。

［0019］ 本明細書で使用する「加工基板」という用語は、基本シリコンウエハまたは標準ＳＯＩウエハとは異なるように加工された基板を指す。加工基板は、複数の異なる要素（例えば複数の異なるウエハ）を組み合わせることによって形成された「複合基板」であってもよい。加工基板は、米国特許第９，０６７，７７９号および米国特許出願公開第２０１６／０００９５４４号に詳細に記載されているように、パターン形成フィーチャも組み込んでよく、デバイス機能を提供してもよく、両者は参照によりそれらの全体が本明細書に組み込まれる。

［0020］ 本開示全体を通じて、「約」という用語の使用は、文脈によって別の解釈が示されない限り、「厳密に」を含む。例えば、ある距離が約１０ミクロン（μｍ）未満であるとの記載は、その距離が１０μｍ未満である場合を含むものと理解すべきであり、ある距離が約１０μｍであるとの記載は、その距離が１０μｍに等しい場合を含むものと理解すべきである。

［0021］ 超音波オンチップデバイスは、集積回路と統合された微細加工超音波トランスデューサを含み、基板またはウエハ、および／または、超音波トランスデューサを有する加工基板／ウエハを、アナログ回路、ＣＭＯＳ回路またはその他の種類の集積回路（ＩＣ）を有する基板、プリント回路基板、またはインターポーザ（例えばシリコンインターポーザ）などの電気基板とボンディングすることによって製作することができる。単一の超音波トランスデューサと電気基板との間に複数の導電性ボンディング点を含むボンディングパターンを利用することによって、ボンディングの適切性を向上させることができ、したがって製造歩留まりを向上させることができる。このようなボンディングパターンは、隣接する超音波トランスデューサのボンディング点間の距離を狭めることによって、超音波オンチップデバイスの構造的完全性も向上させることができる。

［0022］ 一部の実施形態では、超音波トランスデューサ基板と電気基板との間のボンディングパターンは、電気基板と超音波トランスデューサ基板のデッドスペースとの間の電気的接続を含み得る。超音波トランスデューサ基板の少なくとも一部の超音波トランスデューサを、トランスデューサによって実行される変換に寄与するように配置されていない導電性金属の領域によって離隔することができる。例えば、トランスデューサは、変換の領域の外部に延びる導電性金属からなる電極を含み得る。これらの領域は、超音波トランスデューサの変換に寄与しない（すなわち、音響的に不活性である）ため、これらの領域は超音波トランスデューサ基板のデッドスペースとみなすことができる。それにもかかわらず、これらの領域への電気接点を設けることによって得られる複数の利点がある場合がある。

［0023］ 一例として、音響的不活性領域は、超音波トランスデューサと類似または同一の電気的雑音を受けることがある。ＩＣ（またはその他の種類の電気基板）と超音波トランスデューサ基板のデッドスペース領域との間に電気的接続を含めることによって、音響的不活性領域にバイアスをかけることを可能することができ、これを例えば、その領域の雑音および／または寄生容量を低減するために使用することができる。実施形態によっては、このような電気接点は、電気的雑音の検出を可能にするセンスノードとしての音響的不活性部の使用を可能とすることができ、その雑音を所望の超音波トランスデューサ信号から除去することができ、それによって超音波オンチップデバイスの性能を向上させることができる。このような電気的接続は、超音波トランスデューサ基板と電気基板との間のボンディングパターンに含めることができる。このような電気的接続の考えられる別の利点は、その結果としてのＣＭＯＳウエハ上の金属フィーチャのパターンをより一様に、または実質的に一様にすることができ、それによって、ＩＣウエハに対して行われる化学機械研磨（ＣＭＰ）段階により、デバイスの平坦さを維持するのに有用となる。また、電気接点は、音響的不活性領域に対して、したがって超音波デバイス全体に対して、力学的支持を与えることもできる。一部の実施形態では、これらの不活性領域の大きさおよび／または形状、および／または位置を、セルの設計とはかかわりなく標準化することが可能である。したがって、異なるデバイスにおけるセルが異なるように配置される場合であっても、同じ１組のマスクおよび／またはプロセス工程を、それらの異なるデバイスに使用することができる。

［0024］ したがって、本願の態様は、超音波オンチップデバイスの製造および動作を促進する、超音波トランスデューサ製造設計および技術を含む。

［0025］ 上述の態様および実施形態およびその他の態様および実施形態について、以下に詳細に説明する。これらの態様および／または実施形態は、個別に、または、すべて一緒に、または２つ以上のものの任意の組み合わせで使用することができ、本願はこの点については限定されない。

［0026］ 図１に、超音波プローブを、そのプローブにおいて使用することができる超音波オンチップデバイスの概略図とともに示す。プローブ１００は、コンピュータ、スマートフォン、タブレット、またはその他の外部デバイスに接続するように、またはそのようなデバイスと無線通信するように構成された手持ち型プローブであってもよい。プローブ１００は、吹き出し図１０４に示す超音波オンチップデバイス１０２を含み得る。超音波オンチップデバイス１０２は、集積超音波トランスデューサ１０８と回路１１０とを備えた基板１０６を含み得る。図を簡単にするために、図１の概略図は、超音波トランスデューサ１０８と回路１１０とを、並列構成の単純化されたブロックとして示している。以降の図面に示し、以下で詳述するように、物理的実装は、積層構成の超音波トランスデューサと回路とを有してもよい。基板１０６は、シリコン基板またはシリコンオンインシュレータ（ＳＯＩ）基板などの半導体基板であってよく、実施形態によっては、相補型金属酸化膜半導体（ＣＭＯＳ）基板である。超音波トランスデューサ１０８は、容量性微細加工超音波トランスデューサ（ＣＭＵＴ）であってよく、回路１１０は、シリコン回路などの集積回路であってよい。

［0027］ 吹き出し図１０４の簡略図では、例示のために超音波トランスデューサ１０８と回路１１０とが並列しているものとして図示されている。実際に、このような並列構成が基板上で物理的に可能であるが、別の構成も可能である。本願の実施形態は、超音波トランスデューサとＩＣとを積層構成とすることができるように、超音波トランスデューサを有する加工基板を、ＩＣを有する基板（または、シリコンインターポーザまたはその他の種類のインターポーザ、またはプリント回路基板などの、その他の電気基板）とボンディングすることによって基板１０６が形成される構成に関する。このような構成を、図２に概念的かつ概略的に示す。

［0028］ 図２の超音波オンチップデバイス２００は、ＩＣ基板２０３とボンディングされた超音波トランスデューサ基板２０２を含む。なお、本明細書に記載の種類の超音波トランスデューサ基板は、任意の他の種類の電気基板と結合されてよいため、ＩＣ基板とボンディングされるものとは限らないことを認識すべきである。基板はウエハであってよく、破断境界線からわかるように、本図は各基板の一部を示す。超音波トランスデューサ基板２０２は、本明細書で「超音波トランスデューサセル」または単に「セル」とも呼ぶ複数の超音波トランスデューサ２０４ａ、２０４ｂ、２０４ｃ、２０４ｄなどを含む。実際には、数百、数千、数万または数百万などの多数のこのようなセルを設けることができ、本願の様々な態様はこの点については限定されない。図を簡単にするために、４つの超音波トランスデューサセルが示されている。超音波トランスデューサセルは、「超音波素子」を形成するように電気的にグループ化することができる。すなわち、超音波素子は、実質的に単一のより大きな超音波トランスデューサとして動作するように電気的に結合された２つ以上の超音波トランスデューサを含むことができる。超音波トランスデューサセル２０４ａないし２０４ｄは、それぞれ、ＣＭＵＴなどの容量性超音波トランスデューサを含むことができる。さらに、これらの超音波トランスデューサセルのうちの少なくとも一部の間に音響的デッドスペース２０６があってよい。一例として、セル２０４ａないし２０４ｄのそれぞれが、導電部、たとえば、セルの空洞に対応する下部電極を含み得る。デッドスペース２０６は、電極を形成する同じ材料の部分であるがセルの空洞とは位置合わせされておらず、したがってセルの変換には実質的に関与しない部分に相当し得る。場合によっては、この音響的「デッドスペース」は、デッドスペースが力学的および電気的にトランスデューサセルから分離されるように、充填トレンチによってトランスデューサ空洞から離隔される。

［0029］ 図のように、超音波オンチップデバイス２００は、超音波トランスデューサセルとＩＣ基板２０３との間に複数の異なる物理的および電気的接点２０８を含む。これらの接点は、導電性であってよく、超音波トランスデューサ基板２０２とＩＣ基板２０３との間のボンディング点に相当し得る。図示されている例示の実施形態ではセル２０４ａないし２０４ｄのそれぞれについて２つの接点２０８が示されているが、その他の数も可能であり、各セルとＩＣ基板との間に同数の接点が設けられる必要はないことはわかるであろう。図３Ｂの後述の説明からわかるように、実施形態によっては、超音波トランスデューサセルとＩＣ基板との間に３つの接点を設けてもよい。図２は断面図であり、したがって、非限定的例として、図の紙面の面より近い面またはより遠い面に追加の接点２０８を設けてもよい。さらに、図面には円形の断面を有する接点が図示されているが、接点の他の形状または構成（例えば円環または格子など）も使用可能である。

［0030］ 超音波オンチップデバイス２００は、デッドスペース２０６とＩＣ基板２０３との間の接点２１０も含む。これらの接点２１０は、導電性であってよく、超音波トランスデューサ基板２０２とＩＣ基板２０３との間のボンディング点に相当し得る。デッドスペース領域とＩＣ基板２０３との間に複数の接点２１０を設けることができる。なお、図２の概略図では、個別トランスデューサセルとデッドスペース領域の両方を囲む絶縁トレンチを図示していないことはわかるであろう。

［0031］ 図３Ａは、図２に概略的に示す超音波オンチップデバイス２００の一部の詳細な実装形態を示す例示の断面図である。より詳細には、図３Ａは、本願の非限定的実施形態による、密閉空洞を有する加工基板と統合されたＣＭＯＳウエハを含む超音波デバイス３００の断面図であり、ＣＭＯＳウエハと加工基板の超音波トランスデューサとの間に形成された複数の接点を含む。

［0032］ デバイス３００は、ＣＭＯＳウエハ３０４と統合された加工基板３０２を含む。加工基板３０２は、第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０との間に形成された複数の空洞３０６を含む。第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０との間に、中に空洞が形成されたシリコン酸化物層３１２（例えば、シリコンの熱酸化によって形成される熱酸化シリコン）を形成することができる。この非限定的例では、第１のシリコンデバイス層３０８は、下部電極として構成することができ、第２のシリコンデバイス層３１０は薄膜として形成することができる。したがって、第１のシリコンデバイス層３０８と、第２のシリコンデバイス層３１０と、空洞３０６との組み合わせが、超音波トランスデューサ（例えばＣＭＵＴ）を形成することができ、この非限定的断面図ではそのうちの６個が示されている。下部電極または薄膜としての動作を促進するために、導体として機能するように第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０のうちの一方または両方がドープされてよく、場合によっては高濃度に（例えば、１０^１５ドーパント／ｃｍ^３を超えるドーピング濃度、または１０^１５ドーパント／ｃｍ^３と１０^２１ドーパント／ｃｍ^３の間のドーピング濃度、またはこのような範囲内の任意の値のドーピング濃度を有するように）ドープされる。

［0033］ 加工基板３０２は、第２のシリコンデバイス層３１０の上に酸化物層３１４をさらに含んでよく、酸化物層３１４は実施形態によっては保護層として機能することができ、図のように、空洞３０６の上方には存在しないようにパターン形成されてよい。以下で詳述する接点３２４と、保護層３３０とは、加工基板上に含めることができる。保護層３３０は、任意の適合する不動態化材料で形成されてよい。実施形態によっては、保護層３３０はＳｉ_３Ｎ_４で形成され、実施形態によっては、ＳｉＯ_２とＳｉ_３Ｎ_４の積層によって形成されるが、別の態様も可能である。保護層３３０は、（図３Ａに示すように）複数の空洞３０６に対応して除去されてよく、または（図３Ｅに示すように）複数の空洞の一部または全部を覆うように残されてもよい。実施形態によっては、空洞の上方に複数の保護層が残されてもよい。実施形態によっては、デバイスの静電容量を最適化するため、荷電を低減するため、バイアス電圧および／または崩壊電圧を最適化するため、および／または、デバイスの信頼性を向上させるために、空洞内に１つまたは複数の絶縁層が形成されてもよい。これらの絶縁層は、空洞内で任意の適合する方式でパターン形成されてよい。

［0034］ 加工基板３０２とＣＭＯＳウエハ３０４とは、ボンディング点３１６ａおよび３１６ｂで互いにボンディングされる。ボンディング点は、加工基板３０２上の層とＣＭＯＳウエハ３０４上の層との熱圧着ボンディング（例えば金属間熱圧着ボンディング）として形成することができ、または本明細書に記載の任意のその他の適合する種類おボンディング（例えばシリサイドボンディング、はんだボンディングまたは共晶ボンディング）であってもよい。実施形態によっては、ボンディング点３１６ａおよび３１６ｂは導電性であってよく、例えば金属で形成されてもよい。ボンディング点３１６ａは実施形態によっては単にボンディング点として機能してもよく、実施形態によっては、例えばデバイス３００の超音波トランスデューサを気密封止する封止リングを形成してもよい。実施形態によっては、ボンディング点３１６ａは、加工基板３０２とＣＭＯＳウエハ３０４との間に電気的接続ももたらす封止リングを画定してもよい。同様に、ボンディング点３１６ｂは、実施形態によっては、例えばボンディング点の役割を果たすとともに、加工基板３０２の超音波トランスデューサとＣＭＯＳウエハ３０４のＩＣとの間に電気的接続ももたらす、二重の目的に適うものであってもよい。

［0035］ なお、２つのボンディング点３１６ｂが、図示されている６つの空洞３０６のそれぞれに対応して示されていることに留意されたい。例えば、超音波トランスデューサ３３２を参照すると、この断面図では２つのボンディング点３１６ｂが示されている。実施形態によっては、デバイス３００のすべての超音波トランスデューサが複数のボンディング点３１６ｂを有する必要はなく、ある超音波トランスデューサのために複数のボンディング点３１６ｂが設けられる場合、３つ以上のボンディング点が設けられてよく、その例を図３Ｃに関連して示し、以下で詳細に述べる。ボンディング点３１６ａおよび３１６ｂは、任意の適合する形状および大きさを有してよい。実施形態によっては、すべてのボンディング点３１６ａおよび３１６ｂが同じ大きさを有する。他の実施形態では、異なるボンディング点３１６ａおよび３１６ｂが異なる大きさ（例えば異なる直径）を有する。ボンディング点間の間隔は一様であってよく、または異なっていてもよい。

［0036］ 続けて図３Ａを参照すると、ＣＭＯＳウエハ３０４は基層（例えばバルクシリコンウエハ）３１８と、絶縁層３２０と、メタライズ層３２２とを含む。メタライズ層３２２は、アルミニウム、銅、または任意のその他の適合するメタライズ材料からなってよく、ＣＭＯＳウエハに形成される集積回路の少なくとも一部に相当し得る。例えば、メタライズ層３２２はルーティング層の役割を果たしてよく、１つまたは複数の電極を形成するようにパターン形成されてよく、またはその他の機能のために使用されてもよい。実際には、ＣＭＯＳウエハ３０４は、複数のこのようなメタライズ層および／または後処理再配線層を含んでよいが、図を簡単にするために、単一のメタライズ層のみが図示されている。積層におけるこのような複数の金属の例としては、例えば、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、アルミニウム銅（ＡｌＣｕ）、アルミニウム（Ａｌ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、タンタル（Ｔａ）、およびこれらの組み合わせならびに合金があるが、これらには限定されない。

［0037］ ボンディング点３１６ｂ、および、実施形態によっては３１６ａも、ＣＭＯＳウエハ３０４のメタライズ３２２と加工基板の第１のシリコンデバイス層３０８との間に電気的接続をもたらすことができる。このようにして、ＣＭＯＳウエハ３０４の集積回路は、超音波トランスデューサ電極および／または、加工基板の薄膜と通信する（例えば電気信号を送信および／または受信する）ことができる。ある超音波トランスデューサのための複数のボンディング点３１６ｂは電気的に接続されてよく、したがって、図のようにメタライズ層３２２の共通パッドに接触してもよい。他の場合には、ボンディング点のうちの一部のボンディング点が電気的に接続されてよく、一部が電気的に分離されてもよく、それによって単に力学的支持の役割のみを果たしてもよい。

［0038］ ボンディング点３１６ａおよび３１６ｂを形成するために使用される材料によっては、シード層、接着層および／またはライナー層の役割を果たすように追加の材料も設けてよい。例えば、ボンディング点３１６ａおよび３１６ｂのためにシード層３６６および３７０を設けてもよい。一例として、ボンディング点３１６ａおよび３１６ｂは加工基板３０２とＣＭＯＳウエハ３０４のそれぞれに若干量の材料を配置し、次にそれらを互いにボンディングすることによって形成される、熱圧着ボンディング点であってもよい。当然ながら、（ポリシリコンおよび／またはドープポリシリコンを使用したボンディングなどの方法を含む）別のボンディング方法も使用可能である。シード層３６６、３７０は、ボンディングの前に、（例えば、ボンディング材料のためにめっき層を設けることによって）それぞれ、ＣＭＯＳ基板３０４および加工基板３０２上でのボンディング材料の形成を促進するために使用されてもよい。

［0039］ 本非限定的実施例では、金属または任意のその他の適合する導電性接点材料からなってよい接点３２４によって、第２のシリコンデバイス層３１０に相当する超音波トランスデューサ薄膜への電気的接触が設けられる。使用される材料によっては、接着層もさらに設けられてもよい。図示されている本実施例では、接点３２４は、第２のシリコンデバイス層３１０と、トランスデューサ領域に対応する第１のシリコン層３０８の他の部分から電気的に分離された第１のシリコン層３０８の一部の両方と接触してよい。実施形態によっては、接点３２４と、ＣＭＯＳウエハ上のボンディングパッド３２６との間に電気的接続を設けてもよい。他の実施形態では、第１のシリコンデバイス層３０８から第２のシリコンデバイス層３１０の底面まで、埋め込みビア（図示せず）を設けてよく、したがって第２のシリコンデバイス層３１０の上面上の接点３２４の必要がなくなる。なお、図３Ａは単一の接点３２４と単一の接点３２６とを示しているが、加工基板３０２への電気的アクセスをもたらす複数の接点３２４、および／または、ＣＭＯＳウエハ３０４への電気的アクセスをもたらす複数の接点３２６を設けてもよいものと理解されたい。

［0040］ 加工基板の第１のシリコンデバイス層３０８は、個別超音波トランスデューサを電気的に分離するように構成された分離構造体（例えば分離トレンチ）３２８も含む。分離構造体３２８は、絶縁材料が充填された、第１のシリコンデバイス層３０８を貫通して形成されたトレンチを含んでよい。あるいは、分離構造体３２８は、第１のシリコンデバイス層３０８の適切なドーピングによって画定されてもよい。以下で詳述するように、第１のシリコンデバイス層３０８の電気的に分離されたトランスデューサ領域間の領域は、加工基板３０２の音響的不活性領域、またはデッドスペース領域に相当してよく、それにもかかわらず、そのような音響的不活性領域もＣＭＯＳウエハ３０４にボンディング点によって接続される。

［0041］ 図３Ａにさらに示すように、デバイス３００は、例えば二酸化シリコンまたは窒化シリコンなどの任意の適合する材料からなるフローストップフィーチャ３６０を任意選択により含んでもよい。保護層３６２もＣＭＯＳウエハ上に任意選択により形成されてよく、例えば酸化物層であってもよい。保護層３６２は、気密保護層として、ＣＭＰプロセス時のＣＭＯＳウエハ３０４の平坦化のための層として、および／または、ＭＥＭＳ集積化のためのエッチストップとしての役割を果たし得る。任意選択により、別の保護層３６４も含めてよく、例えば窒化物層であってもよい。層３６４は、一例としてプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成されてもよい。

［0042］ 次に、デバイス３００の様々なフィーチャについて記載する。例えば、加工基板３０２とＣＭＯＳウエハ３０４とは、ウエハレベルでモノリシックに統合されてよく、これにより超音波トランスデューサとＣＭＯＳ ＩＣとのモノリシック統合化が低コストで実現されることを理解されたい。本例示の実施形態では、超音波トランスデューサはＣＭＯＳ ＩＣに対して垂直方向に配置（または積層）され、これにより、超音波トランスデューサとＣＭＯＳ ＩＣとの統合化に必要なチップ面積を低減することによってコンパクトな超音波デバイスの形成を容易にすることができる。

［0043］ さらに、加工基板３０２は、空洞３０６が間に形成された２つのシリコン層３０８および３１０のみを含む。第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０は、薄くてよく、他の非限定的例もあるが例えば、それぞれ厚さ５０ミクロン未満、厚さ３０ミクロン未満、厚さ２０ミクロン未満、厚さ１０ミクロン未満、厚さ５ミクロン未満、厚さ３ミクロン未満、または厚さ２ミクロン未満であってよい。このような寸法は、小型デバイスの実現に寄与し、ＴＳＶを必要とせずに、超音波トランスデューサ薄膜（例えば、第２のシリコンデバイス層３１０）との電気的接点の形成を容易にし得る。ＴＳＶは、実装に費用がかかり、特殊な装置と長いプロセス時間とを必要とし、したがってその使用を回避することで製造歩留まりを向上させ、デバイスコストを低減することができる。さらに、ＴＳＶの形成は、多くの商業半導体製造工場が所有していない特殊な製造ツールを必要とし、したがって、そのようなツールの必要を回避することでデバイスを形成するための供給チェーンを改善することができ、ＴＳＶを使用した場合よりも商業的により実際的となる。ＴＳＶは、さらに、高密度または小型サイズのフィーチャの集積を妨げ、それによって設計上の選択肢を限定する。

［0044］ 図３Ａに示すような加工基板３０２は、比較的薄くすることができ、例えば、総厚さ１００ミクロン（μｍ）未満、総厚さ５０μｍ未満、総厚さ３０μｍ未満、総厚さ２０μｍ未満、総厚さ１０μｍ未満、厚さ１０μｍと５００μｍとの間、またはこのような範囲内の任意の値または値の範囲とすることができる。このような薄い寸法は、ウエハチャンクを使用するウエハレベルで行われるプロセスなどある種の微細加工プロセスの場合には構造的完全性を低下させる可能性があるため、このような薄い寸法をデバイス３００で実現可能であることは注目すべきことである。

［0045］ また、シリコンデバイス層３０８および３１０は、単結晶シリコンで形成されてよい。単結晶シリコンの力学的特性および電気的特性は理解されており、したがって、（例えば、ＣＭＵＴとしての）超音波トランスデューサにおけるそのような材料の使用は、超音波トランスデューサ挙動の設計および制御を容易にし得る。その結果、大量生産への拡大を容易にし得る。

［0046］ 注目に値する別の特徴は、ＣＭＯＳウエハ３０４と第１のシリコンデバイス層３０８とが、ＣＭＯＳウエハ３０４の表面全体を覆うボンディングによってではなく、個別のボンディング点３１６ａ、３１６ｂにおいてボンディングされているため、ＣＭＯＳウエハ３０４の各部と第１のシリコンデバイス層３０８との間に間隙３７２があることである。この間隙の重要性は、第１のシリコンデバイス層３０８が十分に薄ければ振動し得ることである。そのような振動は、実施形態によっては望ましくないことがあり、例えば、第２のシリコンデバイス層３１０の所望の振動とは対照的に、望ましくない振動に相当することがある。したがって、少なくとも一部の実施形態では、第１のシリコンデバイス層３０８が、少なくとも４μｍの厚さ、少なくとも１０μｍの厚さ、１０μｍと５００μｍの間の厚さ、またはこれらの範囲内の任意の値または値の範囲など、そのような振動を最小限にするかまたは回避するのに十分な厚さであることが有利である。

［0047］ 別の実施形態では、第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０の両方が振動することが望ましい場合がある。例えば、これらの層は異なる共振周波数を示すよう構成されてよく、それによって多周波デバイスが形成され得る。（実施形態によっては高調波として関係づけられることがある）多共振周波数は、例えば、超音波トランスデューサの異なる動作状態において使用され得る。例えば、第１のシリコンデバイス層３０８は、第２のシリコンデバイス層３１０の中心周波数の半分の周波数で共振するように構成され得る。

［0048］ 空洞３０６は、図３Ａにさらに示すように、超音波トランスデューサの薄膜の寸法に対応する適合する幅Ｗなどの適合する寸法を有してよい。この幅寸法は、空洞の開口サイズを特定するためにも使用可能である。約５０μｍ、約５μｍと約５００μｍの間、約２０μｍと約１００μｍの間、これらの間の任意の幅または幅の範囲、または任意のその他の適合する幅Ｗ。実施形態によっては、幅Ｗは、周囲の構造体によって使用される領域の大きさと比較した空隙によって使用される領域の大きさである、空隙率フィルファクタを最大化するように選択してよい。

［0049］ なお、空洞３０６は、任意の適合する形状を有してよいものと理解すべきである。非限定的な実装例は、丸形（円形）、六角形、八角形、および矩形の空洞を含む。しかし、他の多角形形状または、より一般的にその他の形状も可能である。

［0050］ デバイス３００は、複数のボンディング工程を使用して製造され得る。例えば、２枚のシリコンウエハまたはＳＯＩウエハまたはその組み合わせを互いにボンディングして密封空洞３０６を形成することによって加工基板３０２を形成することができる。例えば、ボンディングは、ＳｉＯ_２−ＳｉＯ_２結合またはＳｉ−ＳｉＯ_２を形成することを含み得る。ボンディングの次に、高品質ボンディング強度をもたせるために高温アニールを行うことができる。加工基板を形成する技術の一例は、米国特許第９，０６７，７７９号および米国特許出願公開第２０１６／０００９５４４号に記載されており、両者はその全体が参照により本明細書に組み込まれる。

［0051］ 加工基板３０２のボンディングとアニールとは、ＣＭＯＳウエハ３０４との集積化の前に行われる。したがって、加工基板３０２の形成時に高温処理が可能である。加工基板３０２の高温処理は、下部電極材料としての高濃度ドープシリコン３０８の使用によっても可能にされる。トランスデューサ空洞３０６が形成されるときに加工基板３０２に金属は存在しない。したがって、高温プロセスを使用して加工基板３０２にトランスデューサ空洞３０６を形成することができる結果として、信頼性の高いデバイスができる。空洞を形成する酸化物３１２は、熱成長酸化物である。これは、不純物またはトラップ電荷のない稠密な酸化物であり、トランスデューサのシリコン薄膜との強い結合を形成する。結果としてのデバイスは再現性があり信頼性が高く、（低温酸化物と低温空洞ボンディングによって形成されるＣＭＵＴに共通して見られるような）層間剥離を生じにくい。結果としてのデバイスは、高品質熱酸化物のために、高電圧バイアスで帯電効果なしに動作させることができる。したがって、熱酸化物と高濃度ドープシリコンとを有する加工基板を使用する手法は、新規な手法であり、ＣＭＯＳ基板または（ウエハ、ダイ、インターポーザ、プリント回路基板、または、ファンインまたはファンアウトウエハレベルパッケージなどの再構成基板を含む）その他の電気基板と容易に統合可能な、大量製造可能で信頼性のあるＣＭＵＴデバイスを可能にする。この手法は、加工基板３０２とＣＭＯＳウエハ３０４の独立した最適化および設計変更を可能にする。例えば、ＣＭＯＳウエハと加工基板とを別々の在庫で準備および／または保管することができ、それによって、運転資本、サイクル時間、納入リードタイム、エンジニアリング、品質、リスク緩和、資源利用、および／または製品開発リードタイムなど、１つまたは複数のビジネス変数に基づいた在庫管理の最適化を可能にする。

［0052］ ＣＭＯＳウエハ３０４は、標準ＩＣ製造技術を使用してその上に製作されたＩＣを有し得る。ＣＭＯＳウエハ３０４と加工基板とは、少なくとも一部の実施形態ではＣＭＯＳウエハ３０４上のＩＣに損傷を与えるのを回避するために十分な低温で行われるボンディング技術であり得る、共晶ボンディング、熱圧着、シリサイドボンディング、または任意のその他の適合するボンディング技術を使用して互いにボンディングされてよい。そのような温度は、実施形態によっては、４５０℃未満とすることができる。そのようなボンディングの適合する例は、米国特許第９，０６７，７７９号および米国特許出願公開第２０１６／０００９５４４号に記載されている。

［0053］ 図３Ｂに、一部の実施形態において、加工基板３０２の音響的不活性領域またはデッドスペース領域とＣＭＯＳウエハ３０４との間に電気的接続が設けられたデバイス３００の異なる断面図を示す。このような一部の実施形態では、超音波トランスデューサの下部電極を形成する同じ層３０８の音響的不活性領域と、ＣＭＯＳウエハ３０４上のＩＣとの間に、接点３１６Ｃなどの電気的接続部が設けられる。図３Ｂからわかるように、シリコン酸化物層３１２内の空洞が形成されていない領域（すなわち音響的不活性領域）に対応する第１のシリコンデバイス層３０８への接点３１６ｃ。

［0054］ 次に図３Ｃを参照すると、図３Ａの矢印「Ｃ」に沿った加工基板３０２の下面図が示されている。より具体的には、図３Ｃは、超音波トランスデューサ空洞（破線円形領域３５４）と音響的不活性デッドスペース（領域３５６）の両方に対応する、第１のシリコンデバイス層３０８の領域を含む、加工基板３０２の第１のシリコンデバイス層３０８への導電性接点の構成の一例を示す。図のように、分離構造体３２８（例えば酸化物ライナーとポリシリコン充填材とを有するトレンチ）によって、第１のシリコンデバイス層３０８に複数の八角形領域３５８が画定されている。相互から、および音響的不活性デッドスペース３５６から電気的に分離された八角形領域３５８は、超音波トランスデューサ空洞３５４の位置に対応するという点で、第１のシリコンデバイス層３０８の音響的活性領域である。それに対して、領域３５６は、超音波トランスデューサ空洞３５４の位置に対応していないという点で、第１のシリコンデバイス層３０８の音響的不活性領域である。

［0055］ 図３Ｃにさらに示すように、金属ボンディング点３１６ａ、３１６ｂおよび３１６ｃが第１のシリコンデバイス層３０８に接続している。明瞭にするために、図３Ａおよび図３Ｂに示されているシード層３７０が図３Ｃでは省かれていることに気づくであろうが、そのような層を使用して金属材料３１６ａ、３１６ｂおよび３１６ｃを第１のシリコンデバイス層３０８にボンディングしてもよいことはわかるであろう。電極を画定するように高濃度にドープされた第１のシリコン層３０８の音響的活性領域３５８に接続するために複数のボンディング点３１６ｂが使用されているのに対し、音響的不活性領域３５６のそれぞれへの接続のためには単一のボンディング点３１６ｃが使用されている。第１のシリコンデバイス層３０８の個別トランスデューサ領域を電気的に分離することに加えて、分離構造体３２８は、封止リング３１６ａをトランスデューサアレイから電気的に分離するためにも使用されてよい。さらに明瞭にするために、第１のシリコン層３０８の反対側に接触する（図３Ａに関連して上述した）１対の複数の接点３２４の位置関係も図３Ｃに示されている。

［0056］ 図の例示の実施形態では、それぞれの個別トランスデューサ（すなわち、それぞれの音響的活性領域３５８）は、トランスデューサ空洞３５４の領域に対して実質的に一様に配置された３つのボンディング点３１６ｂを含む。より小さな接点へのボンディングの方が標準微細加工処理によって容易に実現しやすい可能性があるため、より大きな単一の接点を使用するのではなく、個別音響的活性領域３５８に接触するために複数のボンディング点３１６ｂを使用することは、加工基板３０２とＣＭＯＳウエハ３０４とのボンディングを向上させ得る。これに加えて、またはこれに代えて、個別音響的活性領域３５８に接触するための複数のボンディング点３１６ｂの使用は、ボンディングのために使用される材料の量が低減されるため、および／または、処理時間が短縮されるため（例えば、金属フィーチャのめっき、ＣＭＰ、リソグラフィ、めっきおよびエッチングなどの製造プロセスの最適化、力学的特性の最適化の時間が短縮される）、より低コストになり得る。

［0057］ デッドスペース接点３１６ｃは、例えば、より大きなデッドスペース範囲のための力学的支持を含むいくつかの利点を提供し得る。（トランスデューサ素子配列が１素子当たり４×４セルから１素子当たり２×２セルに変わるように）トランスデューサセルの直径が約４８μｍから約９６μｍに拡大する構成では、トレンチで分離されたトランスデューサセル間のデッドスペース領域の拡大につながるセルの実装密度の変化がある。さらに、デッドスペース接点３１６ｃは、接地のため、または、寄生容量と雑音の低減のためにシリコンの不活性領域にバイアスをかけるために使用することができる。すなわち、接点３１６ｃは、接点３１６ｂで検出された信号と比較する電気的基準線を設けるのに役立つ。例えば、デッドスペース領域は、超音波トランスデューサと類似した、または同じ電気雑音を受ける可能性がある。したがって、そのような雑音に特有の信号を接点３１６ｃから収集することによって、その信号を接点３１６ｂからの信号とともに処理して、電気雑音と比較した音響挙動に起因する接点３１６ｂ上の信号の寄与を判断してもよい。このような処理は、減算、平均、またはその他の適合する組み合わせを含み得る。このようにして、寄生容量などの雑音を除去することができ、その結果、信号対雑音比（ＳＮＲ）が向上する。ＣＭＯＳウエハの金属に関して以下で詳述するように、上部アルミニウム層上の金属フィーチャの一様なパターン分布も、ＣＭＯＳ ＣＭＰによる良好な平坦性効果を維持するのに役立つ。

［0058］ 一部の実施形態では、セル２０４ａないし２０４ｄがそれぞれ、１０μｍと２５０μｍの間、１７５μｍと２２５μｍの間、１９０μｍと２００μｍの間、１９４μｍと１９８μｍの間、１９５μｍと１９７μｍの間、２５μｍと７５μｍの間、４０μｍと６０μｍの間、７５μｍと１２５μｍの間、７５μｍと１００μｍの間、９０μｍと１０２μｍの間、９４μｍと９８μｍの間、またはこのような範囲内の任意のその他の適合する範囲の、大きさ（たとえば直径）を有し得る。一部の実施形態では、セル２０４ａないし２０４ｄは、それぞれ、１９６μｍに等しい大きさ（例えば直径）を有し得る。一部の実施形態では、セルは不均一の大きさを有してよく、セルのうちの１つまたは複数のセルが上記の範囲内の大きさを有してもよい。

［0059］ 当然ながら、デバイス３００などのデバイスの形成の歩留まりは、トランスデューサ１つについて単一のより大きな接点ではなく、個別トランスデューサ１つについて複数のボンディング点３１６ｂを使用することによってより大きくすることが可能である。また、音響的活性領域３５８との接触のために複数のボンディング点３１６ｂを使用することによって、所与の位置における最も近い隣接ボンディング点３１６ｂと３１６ｃとの間の距離Ｌが、各音響的活性領域３５８への同程度の大きさの単一の接点のみを有する場合と比較してより短くなり得る。距離Ｌを小さく（例えば１００μｍ以下）に維持することによって、ボンディング層上のすべてのフィーチャの間隔の一様性が最大化され、超音波デバイス３００の機械的完全性を向上させることができる。（ボンディング点３１６ａ、３１６ｂ、３１６ｃが差し渡された）加工基板３０２とＣＭＯＳウエハ３０４との間に間隙があるため、隣接する超音波トランスデューサのボンディング点３１６ｂと３１６ｃとの間の距離が狭いことは、懸架される加工基板３０２に対してより大きな力学的支持を与える。当然ながら、トランスデューサ１つについて単一の接点を含む他のボンディング配置も使用可能である。実施形態によっては、大きな接点とより小さい接点との組み合わせを使用してもよい。例えば、基板の１個所で大きな接点を使用し、基板の別の個所で複数のより小さい接点を使用してもよい。

［0060］ 図３Ｄを参照すると、図３Ａの矢印「Ｄ」に沿ったＣＭＯＳウエハ３０４の上面図が示されている。より具体的には、図３Ｄは、本願の非限定的実施形態による、ＣＭＯＳウエハ３０４の金属領域３２２に対する図３Ａと図３Ｂの両方における導電性接点（ボンディング点３１６ａ、３１６ｂおよび３１６ｃ）の位置を示す。図３Ｄからわかるように、ＣＭＯＳ金属領域３２２は、複数のボンディング点３１６ｂが接触する加工基板の個別トランスデューサセルに対応するより大きな円形領域と、単一のボンディング点３１６ｃが接触する加工基板のデッドスペース領域に対応するより小さい円形領域３８２と、封止リング３１６ａが接触する領域３８４とを含む。

［0061］ 非音響的活性シリコンと接触させ、非音響的活性シリコンを設定電位に保持することによって前述のように雑音抑制を可能にするために、ＣＭＯＳ金属３２２が領域３８２を格子状に接続するようにパターン形成されてもよい。同様に、機能する超音波素子（例えば２×２超音波素子）として個別トランスデューサセルをグループ化するために、ＣＭＯＳ金属３２２が金属領域３８０のグループを互いに電気的に接続するようにパターン形成されてもよい。図３Ｄに示す例では、ＣＭＯＳウエハにおいて４つの金属領域３８０からなるグループが互いに電気的に接続されている。また、図のように、金属領域３８０は、その中心開口部３８６を有するようにさらにパターン形成されている。開口部３８６は、大きな金属領域で発生する可能性のあるＣＭＰ中のディッシングを防止することによってＣＭＯＳ表面の平坦化（平坦性）を向上させるのに役立ち得る他のフィーチャである。

［0062］ 本願の態様は、１つまたは複数の利点を提供し、そのうちのいつくかについては前述した。そのような利点のいくつかの非限定的な実装例について記載する。すべての態様および実施形態が以下に記載されている利点のすべてを必ずしも提供しないものと理解すべきである。また、本願の態様は、以下に記載の利点に加えてさらに他の利点も提供し得るものと理解すべきである。

［0063］ 本願の態様は、モノリシックに統合された超音波トランスデューサとＣＭＯＳ構造体（例えばＣＭＯＳ ＩＣ）または、（デジタルオフチップ回路への高速リンクを含み得る）アナログＩＣ、インターポーザ（たとえばシリコンインターポーザ）、およびプリント回路基板などのその他の電気基板の形成に適した製造プロセスを提供する。したがって、（例えば超音波画像法および／または高密度焦点式超音波（ＨＩＦＵ）用の）超音波デバイスとして動作する単一基板デバイスが実現される。これらの製造プロセスは、例えばＣＭＵＴ設計をタイリングすることによってウエハレベルで、またはダイレベルで行ってよい。

［0064］ 少なくとも一部の実施形態では、これらのプロセスは信頼性が高く（例えば高歩留まりおよび／または高デバイス信頼性により特徴付けられる）であり、大量生産に拡大可能であり、（例えばウエハレベルの集積化により）比較的低費用で実施でき、したがってＣＵＴの商業的に実際的な製造プロセスに寄与する。ＴＳＶの形成などの複雑で費用のかかる処理技術の使用、要件の厳しいＣＭＰの使用、および低温酸化物ボンディングの緻密化アニールの使用を回避することができる。また、これらのプロセスは、小型超音波デバイスの製造にも対応することができ、ポータブル超音波プローブの製作を容易にする。

［0065］ 本願の態様は、超音波トランスデューサの送信および／または受信周波数に同調する能力を提供し、したがって異なる方式および／または用途において使用することができる単一のプローブの使用を可能にする。例えば、送信および／または受信周波数を同調させることによって、同じ超音波トランスデューサを使用して複数の異なる画像方式を実装することができる。このようにして、画像診断法（例えば、表面撮像から深部撮像に至るまでの医療用画像診断法）の全範囲に対応するための複数のプローブの必要をなくすことができ、したがってコストを低減し、プローブの携帯性を向上させる。

［0066］ 以上、本願の技術のいくつかの態様および実施形態について説明したが、当業者は様々な変更、修正および改良が容易に考えつくであろうことを理解すべきである。そのような、変更、修正および改良は、本願に記載の技術の思想および範囲に含まれるものと意図される。

［0067］ 以下に、本開示の非限定的態様および適用例を示す。実施例１は、超音波トランスデューサ基板の第１の側に隣接して配置された複数の個別トランスデューサセルを有する超音波トランスデューサ基板を含む超音波オンチップデバイスと、少なくとも１つのトランスデューサセルのために、超音波トランスデューサ基板の第２の側と電気基板との間に配置された１つまたは複数の導電性ボンディング接続部とを含む装置に関する。

［0068］ 実施例２は、１つまたは複数の導電性ボンディング接続部が、複数のトランスデューサセルのうちのトランスデューサセルの領域に対して実質的に均一に分散された、実施例１の装置に関する。

［0069］ 実施例３は、１つまたは複数の導電性ボンディング接続部が、熱圧着接続部と、共晶接続部と、シリサイド接続部とのうちの１つまたは複数を含む、前記のいずれかの実施例の装置に関する。

［0070］ 実施例４は、１つまたは複数の導電性ボンディング接続部が、その第１の端部において超音波トランスデューサ基板のシリコン層の導電部に接触し、その第２の端部において電気回路基板の金属層に接触する、前記のいずれかの実施例の装置に関する。

［0071］ 実施例５は、超音波トランスデューサ基板の複数の音響的不活性領域のうちの少なくとも１つの音響的不活性領域に接続された単一の導電性ボンディング接続部をさらに含み、それぞれの単一の導電性ボンディング接続部が超音波トランスデューサ基板と集積回路基板との間に配置された、前記のいずれかの実施例の装置に関する。

［0072］ 実施例６は、超音波トランスデューサ基板の複数の音響的不活性領域が個別トランスデューサセルの隣接する対の間に配置された、前記のいずれかの実施例の装置に関する。

［0073］ 実施例７は、複数のトランスデューサセルが、超音波トランスデューサ基板のシリコン層の導電部上で、シリコン層に形成された分離トレンチによって互いから電気的に分離されている、前記のいずれかの実施例の装置に関する。

［0074］ 実施例８は、分離トレンチが複数のトランスデューサセルに対応する八角形領域を形成する、前記のいずれかの実施例の装置に関する。

［0075］ 実施例９は、音響的不活性領域が、４つの隣接する八角形領域間の境界によって画定される、前記のいずれかの実施例の装置に関する。

［0076］ 実施例１０は、１つまたは複数のボンディング接続部が、約１００ミクロン（μｍ）以下の距離によって最も近い隣接ボンディング接続部から離隔されている、前記のいずれかの実施例の装置に関する。

［0077］ 実施例１１は、各空洞が個別超音波トランスデューサセルに対応する、複数の空洞を間に画定するように互いにボンディングされた第１の基板と第２の基板とを含む複合基板と、複数の導電性ボンディング点によって複合基板にボンディングされた電気基板とを含み、各トランスデューサセルが、超音波トランスデューサ基板と電気基板との間に配置された複数の導電性ボンディング接続部を有する、超音波デバイスに関する。

［0078］ 実施例１２は、複数の導電性ボンディング接続部が、各トランスデューサセルのための１つまたは複数の導電性ボンディング接続部に加えて、複合基板の複数の音響的不活性領域のそれぞれに接続された単一の導電性ボンディング接続部と、複数の超音波トランスデューサセルによって画定された超音波トランスデューサアレイを囲む１つまたは複数の封止リングとをさらに含む、実施例１１の超音波デバイスに関する。

［0079］ 実施例１３は、１つまたは複数の導電性ボンディング接続部が、熱圧着接続部と、共晶接続部と、はんだ接続部と、シリサイド接続部とのうちの１つまたは複数を含む、前記のいずれかの実施例の超音波デバイスに関する。

［0080］ 実施例１４は、複合基板の第１の基板がトランスデューサアレイの薄膜に対応し、複合基板の第２の基板が複数の導電性ボンディング接続部によって集積回路基板にボンディングされ、封止リングが、第２の基板の、トランスデューサアレイの下部電極接点から電気的に分離された一部を介して、第１の基板と電気基板との間に電気的接続を与える、前記のいずれかの実施例の超音波デバイスに関する。上記に加えて、または上記の代わりに、封止リングはトランスデューサアレイの下側の周囲に気密封止を形成してよく、したがって処理中または使用中に水分の侵入を防止し、それによって信頼性の高いデバイスの製造を容易にする。

［0081］ 実施例１５は、トランスデューサセルが、第２の基板のシリコン層の導電部上で、シリコン層に形成された分離トレンチによって互いから電気的に分離された、上記実施例のいずれかの超音波デバイスに関する。

［0082］ 実施例１６は、分離トレンチが個別トランスデューサセルに対応する八角形領域を形成する、前記のいずれかの実施例の超音波デバイスに関する。

［0083］ 実施例１７は、音響的不活性領域が４つの隣接する八角形領域の間の境界によって画定された、前記のいずれかの実施例の超音波デバイスに関する。

［0084］ 実施例１８は、第２の基板のシリコン層上に形成された追加の分離トレンチをさらに含み、追加の分離トレンチは、第２の基板の、封止リングが接触する一部を八角形領域から電気的に分離する、前記のいずれかの実施例の超音波デバイスに関する。

［0085］ 実施例１９は、それぞれの個別トランスデューサセルのための複数の導電性ボンディング接続部と、複合基板の複数の音響的不活性領域のそれぞれに接続された単一の導電性ボンディング接続部と、封止リングとが、その第１の端部において複合基板のシリコン層の導電部に接触し、その第２の端部において電気基板の金属層に接触する、前記のいずれかの実施例の超音波デバイスに関する。

［0086］ 実施例２０は、集積回路の金属層が、複数の導電性ボンディング接続部が接続された第１の金属領域と、それぞれの単一の導電性ボンディング接続部が接続された第２の金属領域と、封止リングが接続された第３の金属領域とを含む、前記のいずれかの実施例の超音波デバイスに関する。

［0087］ 実施例２１は、第１の金属領域が、その中心部にパターン形成された開口部を有する円形領域を含む、前記のいずれかの実施例の超音波デバイスに関する。

［0088］ 実施例２２は、第１の金属領域のグループが、個別トランスデューサセルを単一の機能する超音波素子としてグループ化するように互いに電気的に接続された、前記のいずれかの実施例の超音波デバイスに関する。

［0089］ 実施例２３は、第２の金属領域が格子状に電気的に接続された、前記のいずれかの実施例の超音波デバイスに関する。

［0090］ 実施例２４は、複数のボンディング接続部がそれぞれ、約１００ミクロン（μｍ）以下の距離によって最も近い隣接ボンディング接続部から離隔されている、前記のいずれかの実施例の超音波デバイスに関する。

［0091］ 実施例２５は、複数のボンディング接続部が３つのボンディング接続部を含む、前記のいずれかの実施例の超音波デバイスに関する。

［0092］ 実施例２６は、超音波デバイスを形成する方法であって、各空洞が超音波トランスデューサセルに対応する、複数の空洞を中に有する複合基板を画定するように互いにボンディングされる第１の基板と第２の基板とをボンディングすることと、各トランスデューサセルが超音波トランスデューサ基板と集積回路基板との間に配置された複数の導電性ボンディング接続部を有する、複数の導電性ボンディング点によって電気基板を複合基板にボンディングすることとを含む方法に関する。

［0093］ 実施例２７は、各トランスデューサセルのための複数の導電性ボンディング接続部に加えて、複合基板の複数の音響的不活性領域のそれぞれに接続された単一の導電性ボンディング接続部を形成することと、複数の超音波トランスデューサセルによって画定された超音波トランスデューサアレイを囲む封止リングを形成することとをさらに含む、実施例２６の方法に関する。

［0094］ 実施例２８は、複数の導電性ボンディング接続部を形成することが、熱圧着接続部と、共晶接続部と、シリサイド接続部とのうちの１つまたは複数を形成することを含む、前記のいずれかの実施例の方法に関する。

［0095］ 実施例２９は、複合基板の第２の基板を複数の導電性ボンディング接続部によって電気基板にボンディングすることと、封止リングによって、第１の基板と集積回路基板との間に、第２の基板の、トランスデューサアレイの下部電極接点から電気的に分離された一部を介した電気的接続を確立することとをさらに含み、複合基板の第１の基板はトランスデューサアレイの薄膜に対応する、前記のいずれかの例の方法に関する。

［0096］ 実施例３０は、シリコン層に分離トレンチを形成することによって第２の基板のシリコン層の導電部上で個別トランスデューサセルを互いから電気的に分離することをさらに含む、前記のいずれかの実施例の方法に関する。

［0097］ 実施例３１は、分離トレンチが個別トランスデューサセルに対応する八角形領域を形成する、上記のいずれかの実施例の方法に関する。

［0098］ 実施例３２は、音響的不活性領域が４つの隣接する八角形領域の間の境界によって画定される、前記のいずれかの実施例の方法に関する。

［0099］ 実施例３３は、封止リングが接触する第２の基板の一部を八角形領域から電気的に分離する、追加の分離トレンチを第２の基板のシリコン層上に形成することをさらに含む、前記のいずれかの実施例の方法に関する。

［0100］ 実施例３４は、複数のボンディング接続部のそれぞれが、約１００ミクロン（μｍ）以下の距離によって最も近い隣接ボンディング接続から離隔される、前記のいずれかの実施例の方法に関する。

［0101］ 実施例３５は、複数のボンディング接続部が３つのボンディング接続部を含む、前記のいずれかの実施例の方法に関する。

［0102］ 実施例３６は、超音波プローブと、プローブ内に配置された超音波オンチップデバイスとを含み、超音波オンチップデバイスが前記のいずれかの実施例の装置を含む、超音波装置に関する。

［0103］ 非限定的実施例として、様々な実施形態についてＣＭＵＴを含むものとして説明した。別の実施形態では、ＣＭＵＴの代わりに、またはＣＭＵＴに加えて、圧電微細加工超音波トランスデューサ（ＰＭＵＴ）を使用してもよい。一部の実施形態では、本明細書に記載の製造方法は、ＣＭＵＴに代えて、またはＣＭＴに加えて、ＰＭＵＴを含む超音波デバイスを形成するために使用されてもよい。これは、ＰＭＵＴが加工基板３０２の製造において使用される温度と同程度の温度で形成され得ることによって容易にされ得る。

Claims (15)

1. 超音波トランスデューサ基板の第1の側に隣接して配置された複数のトランスデューサセルを有する超音波トランスデューサ基板を含む超音波オンチップデバイスと、
   少なくとも1つのトランスデューサセルのために、前記超音波トランスデューサ基板の第２の側と電気基板との間に配置された１つまたは複数の導電性ボンディング接続部と
   を含む装置。
2. 前記１つまたは複数の導電性ボンディング接続部が、前記複数のトランスデューサセルのうちのトランスデューサセルの領域に対して実質的に均一に分散された、請求項１に記載の装置。
3. 前記１つまたは複数の導電性ボンディング接続部が、熱圧着接続部と、共晶接続部と、シリサイド接続部とのうちの１つまたは複数を含む、請求項１に記載の装置。
4. 前記１つまたは複数の導電性ボンディング接続部が、その第１の端部において前記超音波トランスデューサ基板のシリコン層の導電部と接触し、その第２の端部において前記電気基板の金属層と接触する、請求項１に記載の装置。
5. 前記超音波トランスデューサ基板の複数の音響的不活性領域の少なくとも１つの音響的不活性領域に接続された単一の導電性ボンディング接続部をさらに含み、それぞれの単一の導電性ボンディング接続が前記超音波トランスデューサ基板と前記電気基板との間に配置された、請求項１に記載の装置。
6. 前記超音波トランスデューサ基板の前記複数の音響的不活性領域が、前記複数のトランスデューサセルのうちのトランスデューサセルの隣接する対の間に配置された、請求項５に記載の装置。
7. 前記複数のトランスデューサセルが、前記超音波トランスデューサ基板のシリコン層の導電部上で、前記シリコン層に形成された分離トレンチによって互いに電気的に分離されている、請求項６に記載の装置。
8. 前記分離トレンチが、前記複数のトランスデューサセルの個別トランスデューサセルに対応する八角形領域を形成する、請求項７に記載の装置。
9. 前記音響的不活性領域が、４つの隣接する八角形領域間の境界によって画定される、請求項８に記載の装置。
10. 前記１つまたは複数のボンディング接続部のそれぞれが、約１００ミクロン（μｍ）以下の距離によって最も近い隣接ボンディング接続部から離隔されている、請求項１に記載の装置。
11. それぞれの空洞が超音波トランスデューサセルに対応する、複数の空洞を間に画定するように互いにボンディングされた第１の基板と第２の基板とを含む複合基板と、
    各トランスデューサセルが前記超音波トランスデューサ基板と前記電気基板との間に配置された複数の導電性ボンディング接続部を有する、複数の導電性ボンディング点によって前記複合基板にボンディングされた電気基板と
    を含む、超音波デバイス。
12. 前記複数の導電性ボンディング接続部が、各トランスデューサセルのための前記１つまたは複数の導電性ボンディング接続部に加えて、
    前記複合基板の複数の音響的不活性領域のそれぞれに接続された単一の導電性ボンディング接続部と、
    前記複数の超音波トランスデューサセルによって画定された超音波トランスデューサアレイを囲む１つまたは複数の封止リングと、をさらに含む、
    請求項１１に記載の超音波デバイス。
13. 前記１つまたは複数の導電性ボンディング接続部が、熱圧着接続部と、共晶接続部と、はんだ接続部と、シリサイド接続部とのうちの１つまたは複数を含む、請求項１２に記載の超音波デバイス。
14. 前記複合基板の前記第１の基板が前記トランスデューサアレイの薄膜に対応し、
    前記複合基板の前記第２の基板が前記複数の導電性ボンディング接続部によって前記電気基板にボンディングされ、
    前記封止リングが、前記第１の基板と前記電気基板との間に、前記第２の基板の、前記トランスデューサアレイの下部電極接点から電気的に分離された一部を介して電気的接続をもたらす、
    請求項１２に記載の超音波デバイス。
15. トランスデューサセルが、前記第２の基板のシリコン層の導電部上で、前記シリコン層に形成された分離トレンチによって互いに電気的に分離されている、請求項１４に記載の超音波デバイス。

Images