JP2019219601A - 光導波路チップの接続構造 - Google Patents

光導波路チップの接続構造 Download PDF

Info

Publication number
JP2019219601A
JP2019219601A JP2018118623A JP2018118623A JP2019219601A JP 2019219601 A JP2019219601 A JP 2019219601A JP 2018118623 A JP2018118623 A JP 2018118623A JP 2018118623 A JP2018118623 A JP 2018118623A JP 2019219601 A JP2019219601 A JP 2019219601A
Authority
JP
Japan
Prior art keywords
optical waveguide
quartz
plc
conductor
quartz plc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018118623A
Other languages
English (en)
Other versions
JP7107018B2 (ja
Inventor
裕士 石川
Yuji Ishikawa
裕士 石川
光太 鹿間
Kota Shikama
光太 鹿間
祐子 河尻
Yuko Kawashiri
祐子 河尻
荒武　淳
Atsushi Aratake
淳 荒武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018118623A priority Critical patent/JP7107018B2/ja
Priority to PCT/JP2019/020665 priority patent/WO2019244560A1/ja
Priority to US17/253,063 priority patent/US11385409B2/en
Publication of JP2019219601A publication Critical patent/JP2019219601A/ja
Application granted granted Critical
Publication of JP7107018B2 publication Critical patent/JP7107018B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G02B6/4231—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment with intermediate elements, e.g. rods and balls, between the elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

【課題】高精度で簡便な実装方法を維持しつつ、実装コストを改善する。【解決手段】光導波路チップの接続構造は、溝１１４，１２２が形成された石英系ＰＬＣ１０３と、溝１１４，１２２と嵌合するスペーサ用鋼球１０６と、スペーサ用鋼球１０６と嵌合する溝１０７，１１９が形成され、スペーサ用鋼球１０６によって支持される形で石英系ＰＬＣ１０３上に搭載された石英系ＰＬＣ１０１，１０２を備える。石英系ＰＬＣ１０３に形成された導体配線１２３と石英系ＰＬＣ１０１に形成された導体配線１２０とは、溝１１４に形成された導体膜１２４とスペーサ用鋼球１０６と溝１０７に形成された導体膜１２１とにより電気的に接続される。【選択図】 図１

Description

本発明は、光通信や光センシングといった光信号の処理が必要な技術分野に用いられる光導波路チップ間の接続構造に関するものである。
光通信や光センシングといった光信号処理技術を使用する産業分野は関連分野と共に急速に発展し続けている。この光信号処理技術と同様に急速な発展を続けていると同時に、光信号処理技術と組み合わせて使用されていることが多いのが電子回路技術である。しかし、この電子回路技術と比べると、光信号処理技術にはいくつか難点がある。それは、小型化と簡便な接続である。
シリコンを中心とする電子回路技術においては、スケーリング則により微細化がそのまま高性能化につながるため、非常に活発に微細化が推し進められてきた。しかしながら、光信号処理技術においては、空間光学系では系のサイズが非常に大きくなってしまう。また、空間光学系より小さな系を実現できる平面光波回路（ＰＬＣ：Planar Lightwave Circuit）においても、カットオフ条件から、最も基本的な光学素子である導波路のサイズですら数μｍから数百ｎｍオーダーとなってしまい、電子回路技術と比較して大きなデバイスサイズとなりがちである。
次に簡便な接続という点においても、電子回路技術の場合、低周波領域では単に金属等の導体を接続するというだけで非常に簡便に信号を伝達することが可能であり、高周波領域においてもＲＦコネクタのようなプラガブルな接続技術が成熟している。しかしながら、光信号処理技術の場合、単に光信号を伝送する媒体を接続するだけでは良好な接続を実現することができない。光信号処理技術において良好な接続を得るためには、デバイス間の高精度のアライメントが不可欠であり、例えばシングルモード導波路を持つデバイスの場合、材質や設計にもよるが、サブμｍオーダーの精度でのアライメントが必要である。
光信号処理技術において小型化と簡便な接続を同時に実現する手法として、特許文献１のような方法が提案されている。特許文献１に開示された構造では、コネクタのように必要な時だけ光導波路チップ（石英系ＰＬＣ）を接続可能なプラガブルな接続が実現できる。このような光導波路チップの接続構造を称して、以後ＰＰＣＰ（Pluggable Photonic Circuit Platform）と呼ぶ。
図９（Ａ）〜図９（Ｄ）はＰＰＣＰの典型的な構成を示す模式図である。図９（Ａ）はＰＰＣＰの斜視図、図９（Ｂ）はＰＰＣＰの部品展開図、図９（Ｃ）は石英系ＰＬＣと石英系平板の接合面を示す図、図９（Ｄ）はＰＰＣＰをｘｙ平面で切断した断面図である。図９（Ａ）〜図９（Ｄ）では、Ｓｉ基板と導波路層とを含む石英系ガラス層により形成されている、２つの光導波路チップである石英系ＰＬＣ６０１，６０２と、同じく光導波路チップである石英系ＰＬＣ６０３と、４本のスペーサ用光ファイバ６０６（スペーサ部材）の計７点の部材を組み合わせることで、ＰＰＣＰを構成している。
図９（Ａ）〜図９（Ｄ）に示すＰＰＣＰは、入力光信号６０５ａ，６０５ｂを、石英系ＰＬＣ６０１，６０２を介して出力光信号６０４ａ，６０４ｂとなるまで伝送することを目的とする構成となっている。図９（Ａ）、図９（Ｂ）で示されているとおり、石英系ＰＬＣ６０１と石英系ＰＬＣ６０２とは各々の入出射端面６１７，６１８が向かい合うように横並びに配置されており、この２つの石英系ＰＬＣ６０１，６０２が石英系ＰＬＣ６０３上に搭載されている。
石英系ＰＬＣ６０１は、図９（Ｄ）に示すように、Ｓｉ基板６０９に光導波路層６０８が形成された構造となっている。光導波路層６０８は、ＳｉＯ2からなるクラッド層６１０と、クラッド層６１０の中に形成されたコア６１１とから構成される。また、クラッド層６１０には、嵌合用溝６０７が形成されている。石英系ＰＬＣ６０２の構造も、石英系ＰＬＣ６０１と同様である。
同様に、石英系ＰＬＣ６０３は、Ｓｉ基板６１２に光導波路層６１３が形成された構造となっている。光導波路層６１３は、ＳｉＯ2からなるクラッド層６１５と、クラッド層６１５の中に形成されたコア６１６とから構成される。このクラッド層６１５には、石英系ＰＬＣ６０３上に石英系ＰＬＣ６０１，６０２を搭載する際に石英系ＰＬＣ６０１，６０２の嵌合用溝６０７と向かい合う位置に、嵌合用溝６１４が形成されている。また、石英系ＰＬＣ６０３には、導体配線６１９が形成されており、その導体配線６１９に金属バネ６２０が電気的ならびに機械的に接続されている。導体配線６１９は、石英系ＰＬＣ６０３に形成された電気回路（不図示）と接続されている。
一方、石英系ＰＬＣ６０１には、石英系ＰＬＣ６０３上に石英系ＰＬＣ６０１を搭載する際に金属バネ６２０と向かい合う位置に、導体配線６２１が形成されている。導体配線６２１は、石英系ＰＬＣ６０１に形成された電気回路（不図示）と接続されている。
図９（Ｂ）、図９（Ｃ）で示されているとおり、石英系ＰＬＣ６０１，６０２は、石英系ＰＬＣ６０３側の嵌合用溝６１４と石英系ＰＬＣ６０１，６０２側の嵌合用溝６０７とに嵌合するスペーサ用光ファイバ６０６を介して石英系ＰＬＣ６０３に固定されている。このとき、金属バネ６２０により、石英系ＰＬＣ６０１に形成されている導体配線６２１と、石英系ＰＬＣ６０３に形成されている導体配線６１９とが電気的に接続される。
以上のような構造で、部材などの機械的精度のみで石英系ＰＬＣ６０１，６０２を位置合わせするパッシブアライメント実装を実現することができ、サブμｍ単位での精度で簡便な接続を実現しながら、光導波路の集積化を可能とすることで小型化も実現している。
図９（Ａ）〜図９（Ｄ）のような形態によって実現されるＰＰＣＰ技術による実装は、接続損失も低く部品コストも低廉な光結合手法であり、専用の装置が必要なアクティブアライメントを不要としながら、自動マウントによる実装も人の手による手作業実装も共に可能となっている。
しかしながら、図９（Ａ）〜図９（Ｄ）のような形態では、嵌合用溝６０７，６１４にスペーサ部材を嵌めることで実現されるＰＰＣＰ技術による機械的な接続とは別に、下側の石英系ＰＬＣ６０３と上側の石英系ＰＬＣ６０１，６０２間の電気的接続を担う構造が必要になるという問題点があった。特許文献１には、電気的接続を担う構造が明示されていないが、図９（Ａ）〜図９（Ｄ）において電気的接続を担う構造に相当するのは、金属バネ６２０である。
このように、従来のＰＰＣＰでは、ＰＬＣの作製プロセスとは大きく異なる手法により、金属バネのような導体を形成する必要があり、実装コストが上昇してしまうという問題点があった。
特開２０１７−３２９５０号公報
本発明は、上記のような課題に鑑みてなされたもので、その目的とするところは高精度で簡便な実装方法を維持しつつ、実装コストを改善することができる光導波路チップの接続構造を提供することにある。
本発明の光導波路チップの接続構造は、複数の第１の溝が形成されたベース基板と、一部が前記ベース基板から突出した形で前記複数の第１の溝とそれぞれ嵌合する複数のスペーサ部材と、基板上に光導波路層が形成されると共に、前記第１の溝と向かい合う前記光導波路層の位置に前記スペーサ部材の突出した部分と嵌合する第２の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に搭載された複数の光導波路チップとを備え、隣接する２つの光導波路チップの光導波路層の入出射端面同士が向かい合うように、前記複数の光導波路チップが前記ベース基板上に搭載され、前記ベース基板に形成された第１の導体配線と前記複数の光導波路チップのうち少なくとも１つの光導波路チップに形成された第２の導体配線とが、前記複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続されていることを特徴とするものである。
また、本発明の光導波路チップの接続構造は、第１の基板上に第１の光導波路層が形成されると共に、この第１の光導波路層に複数の第１の溝が形成された第１の光導波路チップと、一部が前記第１の光導波路チップから突出した形で前記複数の第１の溝とそれぞれ嵌合する複数のスペーサ部材と、第２の基板上に第２の光導波路層が形成されると共に、前記第１の溝と向かい合う前記第２の光導波路層の位置に前記スペーサ部材の突出した部分と嵌合する第２の溝が形成され、前記スペーサ部材によって支持される形で前記第１の光導波路チップ上に搭載された複数の第２の光導波路チップとを備え、隣接する２つの第２の光導波路チップの第２の光導波路層の入出射端面同士が向かい合うように、前記複数の第２の光導波路チップが前記第１の光導波路チップ上に搭載され、前記第１の光導波路チップに形成された第１の導体配線と前記複数の第２の光導波路チップのうち少なくとも１つの第２の光導波路チップに形成された第２の導体配線とが、前記複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続されていることを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例において、前記ベース基板は、前記導電性を有するスペーサ部材と嵌合する少なくとも１つの前記第１の溝の内面に、前記第１の導体配線と電気的に接続された第１の導体膜をさらに備え、前記光導波路チップは、前記第１の導体膜が形成された第１の溝と向かい合う前記第２の溝の内面に、前記第２の導体配線と電気的に接続された第２の導体膜をさらに備えることを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例において、前記第１の光導波路チップは、前記導電性を有するスペーサ部材と嵌合する少なくとも１つの前記第１の溝の内面に、前記第１の導体配線と電気的に接続された第１の導体膜をさらに備え、前記第２の光導波路チップは、前記第１の導体膜が形成された第１の溝と向かい合う前記第２の溝の内面に、前記第２の導体配線と電気的に接続された第２の導体膜をさらに備えることを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例は、前記複数の第１の溝の全てに前記第１の導体膜が形成され、前記複数の第２の溝の全てに前記第２の導体膜が形成されていることを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例は、前記第１の導体配線と前記第１の導体膜とが同一の膜構造を有し、前記第２の導体配線と前記第２の導体膜とが同一の膜構造を有することを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例において、前記導電性を有するスペーサ部材は、全体もしくは表面が導体からなることを特徴とするものである。
また、本発明の光導波路チップの接続構造の１構成例は、前記複数のスペーサ部材の全てが前記導電性を有する同一の構造のスペーサ部材であることを特徴とするものである。
本発明によれば、ベース基板に形成された第１の導体配線と複数の光導波路チップのうち少なくとも１つの光導波路チップに形成された第２の導体配線とを、複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続することにより、スペーサ部材以外の立体的な接続構造を用いることなく、下側のベース基板と上側の光導波路チップ間の電気的接続を実現することができる。その結果、本発明では、機械的精度のみで位置合わせするパッシブアライメント実装による高精度で簡便なマルチチップ実装方法を維持しつつ、実装コストを改善することができる。
また、本発明では、第１の光導波路チップに形成された第１の導体配線と複数の第２の光導波路チップのうち少なくとも１つの第２の光導波路チップに形成された第２の導体配線とを、複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続することにより、スペーサ部材以外の立体的な接続構造を用いることなく、下側の第１の光導波路チップと上側の第２の光導波路チップ間の電気的接続を実現することができる。その結果、本発明では、機械的精度のみで位置合わせするパッシブアライメント実装による高精度で簡便なマルチチップ実装方法を維持しつつ、実装コストを改善することができる。
また、本発明では、導電性を有するスペーサ部材と嵌合する少なくとも１つの第１の溝の内面に、第１の導体配線と電気的に接続された第１の導体膜を設け、第１の導体膜が形成された第１の溝と向かい合う第２の溝の内面に、第２の導体配線と電気的に接続された第２の導体膜を設けることにより、第１、第２の溝とスペーサ部材との嵌合と、上下の電気的接続を同時に実現することができる。その結果、本発明では、電気的接続の安定化を実現することができる。
また、本発明では、複数の第１の溝の全てに第１の導体膜を形成し、複数の第２の溝の全てに第２の導体膜を形成することにより、電気的接続の安定化を実現すると共に、上下のベース基板と光導波路チップ、または第１の光導波路チップと第２の光導波路チップの物理的な安定性も向上せしめることができる。
また、本発明では、第１の導体配線と第１の導体膜とを同一の膜構造を有するものとし、第２の導体配線と第２の導体膜とを同一の膜構造を有するものとすることにより、低コスト化を実現することができる。
また、本発明では、複数のスペーサ部材の全てを、導電性を有する同一の構造のスペーサ部材とすることにより、上下のベース基板と光導波路チップ、または第１の光導波路チップと第２の光導波路チップの物理的な安定性を向上せしめることができる。
図１は、本発明の第１の実施例に係る光導波路チップの接続構造を示す模式図である。 図２は、本発明の第２の実施例に係る光導波路チップの接続構造を示す模式図である。 図３は、本発明の第３の実施例に係る光導波路チップの接続構造を示す模式図である。 図４は、本発明の第４の実施例に係る光導波路チップの接続構造を示す模式図である。 図５は、本発明の第５の実施例に係る光導波路チップの接続構造の斜視図である。 図６は、本発明の第５の実施例に係る光導波路チップの接続構造の部品展開図である。 図７は、本発明の第５の実施例に係る光導波路チップの接合面を示す図である。 図８は、本発明の第５の実施例に係る光導波路チップの接続構造の断面図である。 図９は、従来の光導波路チップの接続構造を示す模式図である。
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１（Ａ）〜図１（Ｄ）は本発明の第１の実施例に係る光導波路チップの接続構造を示す模式図である。図１（Ａ）は光導波路チップの接続構造の斜視図、図１（Ｂ）は接続構造の部品展開図、図１（Ｃ）は光導波路チップの接合面を示す図、図１（Ｄ）は接続構造をｘｙ平面で切断した断面図である。図１（Ａ）〜図１（Ｄ）では、Ｓｉ基板と光導波路層とを含む石英系ガラス層により形成されている、２つの光導波路チップである石英系ＰＬＣ１０１，１０２と、同じく光導波路チップである石英系ＰＬＣ１０３と、スペーサ用鋼球１０６（スペーサ部材）とを組み合わせることで、ＰＰＣＰを構成している。
図１（Ａ）に示すように石英系ＰＬＣ１０２に入射した入力光信号１０５ａは、石英系ＰＬＣ１０２の光導波路層を伝搬し、石英系ＰＬＣ１０２を出射して石英系ＰＬＣ１０１に入射し、石英系ＰＬＣ１０１の光導波路層を伝搬して、出力光信号１０４ａとなって石英系ＰＬＣ１０１から出射する。また、石英系ＰＬＣ１０３に入射した入力光信号１０５ｂは、石英系ＰＬＣ１０３の光導波路層を伝搬し、出力光信号１０４ｂとなって石英系ＰＬＣ１０３から出射する。
石英系ＰＬＣ１０１は、図１（Ｄ）に示すように、Ｓｉからなる支持基板１０９に、入力光信号を伝送するための光導波路層１０８が形成された構造となっている。光導波路層１０８は、ＳｉＯ2からなるクラッド層１１０と、クラッド層１１０の中に形成された、例えばドーパントが添加されたＳｉＯ2からなるコア１１１とから構成される。また、クラッド層１１０には、嵌合用溝１０７，１１９が形成されている。石英系ＰＬＣ１０２の構造も、石英系ＰＬＣ１０１と同様である。
図１（Ｃ）は石英系ＰＬＣ１０１，１０２の光導波路層１０８（クラッド層１１０）の石英系ＰＬＣ１０３との接合面、および石英系ＰＬＣ１０３の光導波路層（クラッド層）の石英系ＰＬＣ１０１，１０２との接合面を示している。図１（Ｃ）によると、１つのＰＬＣに２本の嵌合用溝１０７と２本の嵌合用溝１１９とが形成されていることが分かる。嵌合用溝１０７，１１９の深さは全て同一である。
さらに、石英系ＰＬＣ１０１のクラッド層１１０には、導体配線１２０が形成されている。導体配線１２０は、石英系ＰＬＣ１０１に形成された図示しない電気回路等と接続されている。そして、石英系ＰＬＣ１０１の２本の嵌合用溝１０７のうち導体配線１２０と近い方の嵌合用溝１０７の内面には、導体配線１２０と電気的に接続された導体膜１２１が形成されている。導体膜１２１は導体配線１２０と同時に形成（すなわち、同一の膜構造を有する）してもよいし、導体配線１２０の形成後に、嵌合用溝１０７の内面とこの嵌合用溝１０７の近傍の導体配線１２０とを覆うように導体膜１２１を形成してもよい。
一方、石英系ＰＬＣ１０３は、Ｓｉからなる支持基板１１２に、入力光信号１０５ｂを伝送するための光導波路層１１３が形成された構造となっている。光導波路層１１３は、ＳｉＯ2からなるクラッド層１１５と、クラッド層１１５の中に形成された、例えばドーパントが添加されたＳｉＯ2からなるコア１１６とから構成される。このクラッド層１１５には、石英系ＰＬＣ１０３上に石英系ＰＬＣ１０１，１０２を搭載する際に石英系ＰＬＣ１０１，１０２の嵌合用溝１０７と向かい合う位置に、嵌合用溝１０７と同一の形状の嵌合用溝１１４が形成されている。さらに、クラッド層１１５には、石英系ＰＬＣ１０３上に石英系ＰＬＣ１０１，１０２を搭載する際に石英系ＰＬＣ１０１，１０２の嵌合用溝１１９と向かい合う位置に、嵌合用溝１１９と同一の形状の嵌合用溝１２２が形成されている。
図１（Ｃ）では、クラッド層１１５の石英系ＰＬＣ１０１，１０２との接合面を示している。上記のとおり１つのＰＬＣに２本の嵌合用溝１０７と２本の嵌合用溝１１９とが形成されているので、石英系ＰＬＣ１０１の嵌合用溝１０７と向かい合う位置に形成された２本と石英系ＰＬＣ１０２の嵌合用溝１０７と向かい合う位置に形成された２本の計４本の嵌合用溝１１４がクラッド層１１５に形成されている。さらに、石英系ＰＬＣ１０１の嵌合用溝１１９と向かい合う位置に形成された２本と石英系ＰＬＣ１０２の嵌合用溝１１９と向かい合う位置に形成された２本の計４本の嵌合用溝１２２がクラッド層１１５に形成されている。嵌合用溝１１４，１２２の深さは全て同一である。
本実施例では、嵌合用溝１０７，１１４の長手方向がｚ軸方向（石英系ＰＬＣ１０２から石英系ＰＬＣ１０１へ出射する光の光軸方向および石英系ＰＬＣ１０１に入射する光の光軸方向であり、図１（Ａ）〜図１（Ｃ）の左右方向）と平行になるようにした。また、嵌合用溝１１９，１２２の長手方向が光軸方向と直交するようにした。
さらに、石英系ＰＬＣ１０３のクラッド層１１５には、導体配線１２３が形成されている。導体配線１２３は、石英系ＰＬＣ１０３に形成された図示しないパッドまたは電気回路等と接続されている。そして、石英系ＰＬＣ１０３の４本の嵌合用溝１１４のうち導体配線１２３の近傍の嵌合用溝１１４の内面には、導体配線１２３と電気的に接続された導体膜１２４が形成されている。ここで、４本の嵌合用溝１１４のうち導体膜１２４が形成されるのは、石英系ＰＬＣ１０３上に石英系ＰＬＣ１０１を搭載する際に石英系ＰＬＣ１０１の、導体膜１２１が形成された嵌合用溝１０７と向かい合う位置にある嵌合用溝１１４である。導体膜１２４は導体配線１２３と同時に形成（すなわち、同一の膜構造を有する）してもよいし、導体配線１２３の形成後に、嵌合用溝１１４の内面とこの嵌合用溝１１４の近傍の導体配線１２３とを覆うように導体膜１２４を形成してもよい。
本実施例のＰＰＣＰを作製するには、石英系ＰＬＣ１０３に形成された４本の嵌合用溝１１４および４本の嵌合用溝１２２の各々に同一径のスペーサ用鋼球１０６を嵌め込む。本実施例では、嵌合用溝１１４，１２２の各々に３個のスペーサ用鋼球１０６を嵌め込んでいる。
そして、図１（Ｂ）に示すように石英系ＰＬＣ１０３の光導波路層１１３（クラッド層１１５）の接合面と石英系ＰＬＣ１０１の光導波路層１０８（クラッド層１１０）の接合面とが向き合うように、すなわち支持基板１０９が上で光導波路層１０８が下になるようにして、石英系ＰＬＣ１０３の２本の嵌合用溝１１４に嵌め込まれたスペーサ用鋼球１０６と石英系ＰＬＣ１０１の２本の嵌合用溝１０７とを嵌合させると共に、石英系ＰＬＣ１０３の２本の嵌合用溝１２２に嵌め込まれたスペーサ用鋼球１０６と石英系ＰＬＣ１０１の２本の嵌合用溝１１９とを嵌合させ、石英系ＰＬＣ１０１を石英系ＰＬＣ１０３上に搭載する。
同様に、石英系ＰＬＣ１０３の光導波路層１１３の接合面と石英系ＰＬＣ１０２の光導波路層１０８の接合面とが向き合うようにして、石英系ＰＬＣ１０３の２本の嵌合用溝１１４に嵌め込まれたスペーサ用鋼球１０６と石英系ＰＬＣ１０２の２本の嵌合用溝１０７とを嵌合させると共に、石英系ＰＬＣ１０３の２本の嵌合用溝１２２に嵌め込まれたスペーサ用鋼球１０６と石英系ＰＬＣ１０２の２本の嵌合用溝１１９とを嵌合させ、石英系ＰＬＣ１０２を石英系ＰＬＣ１０３上に搭載する。
こうして、石英系ＰＬＣ１０１の入出射端面１１７と石英系ＰＬＣ１０２の入出射端面１１８とが至近距離で向かい合うように、石英系ＰＬＣ１０１，１０２を石英系ＰＬＣ１０３上に搭載することができ、石英系ＰＬＣ１０１と石英系ＰＬＣ１０２の光接続を実現することができる。
嵌合用溝１０７，１１４，１１９，１２２は、フォトリソグラフィにより形成される。したがって、嵌合用溝１０７，１１４，１１９，１２２の幅と長さと位置については、非常に高い精度で決めることができる。これにより、光導波路層１０８の基板面内方向の軸ずれを非常に高い精度で位置決めすることができる。
以上のようなＰＰＣＰの構造を採用することにより、石英系ＰＬＣ１０３に対する２つの石英系ＰＬＣ１０１，１０２のコア位置が高精度で決まる。石英系ＰＬＣ１０１，１０２が石英系ＰＬＣ１０３上に搭載されると、２つの石英系ＰＬＣ１０１，１０２のコア１１１の位置が同一直線上に位置決めされることになり、光の低損失な接続が実現できる。こうして、本実施例では、光を入出力することなく、パッシブアライメント実装によるサブμｍレベルでの精度で簡便なマルチチップ実装を実現することができ、ＰＬＣ１０１，１０２の集積を可能とすることで光回路の小型化も実現することができる。
また、本実施例では、石英系ＰＬＣ１０１の嵌合用溝１０７に形成された導体膜１２１と石英系ＰＬＣ１０３の嵌合用溝１１４に形成された導体膜１２４とがこれら嵌合用溝１０７，１１４に嵌め込まれたスペーサ用鋼球１０６を介して電気的に接続され、その結果として、石英系ＰＬＣ１０１の導体配線１２０と石英系ＰＬＣ１０３の導体配線１２３とが電気的に接続される。
導体膜１２１，１２４は、導体配線１２０，１２３と完全に同一またはほぼ同等の作製プロセスにより実現可能であり、ＰＬＣの作製プロセスと大きく異なる作製手法を必要とする金属バネのような立体的な構造を形成する必要がない。また、スペーサ用鋼球１０６についても、ボールベアリングやボールペンなどの用途の鋼球を用いることで高精度なものが低価格で入手できるため、実装の低コスト化を実現することができる。
［第２の実施例］
図２（Ａ）〜図２（Ｄ）は本発明の第２の実施例に係る光導波路チップの接続構造を示す模式図である。図２（Ａ）は光導波路チップの接続構造の斜視図、図２（Ｂ）は接続構造の部品展開図、図２（Ｃ）は光導波路チップの接合面を示す図、図２（Ｄ）は接続構造をｘｙ平面で切断した断面図である。
図２（Ａ）に示すように石英系ＰＬＣ２０２に入射した入力光信号２０５ａは、石英系ＰＬＣ２０２の光導波路層を伝搬し、石英系ＰＬＣ２０２を出射して石英系ＰＬＣ２０１に入射し、石英系ＰＬＣ２０１の光導波路層を伝搬して、出力光信号２０４ａとなって石英系ＰＬＣ２０１から出射する。また、石英系ＰＬＣ２０３に入射した入力光信号２０５ｂは、石英系ＰＬＣ２０３の光導波路層を伝搬し、出力光信号２０４ｂとなって石英系ＰＬＣ２０３から出射する。
石英系ＰＬＣ２０１は、石英系ＰＬＣ１０１と同様に、Ｓｉからなる支持基板２０９に、入力光信号を伝送するための光導波路層２０８が形成された構造となっている。光導波路層２０８は、光導波路層１０８と同様に、クラッド層２１０とコア２１１とから構成される。また、クラッド層２１０には、嵌合用溝１０７，１１９と同様の嵌合用溝２０７，２１９が形成されている。石英系ＰＬＣ２０２の構造も、石英系ＰＬＣ２０１と同様である。
図２（Ｃ）は石英系ＰＬＣ２０１，１０２の光導波路層２０８（クラッド層２１０）の石英系ＰＬＣ２０３との接合面、および石英系ＰＬＣ２０３の光導波路層（クラッド層）の石英系ＰＬＣ２０１，２０２との接合面を示している。
石英系ＰＬＣ２０１のクラッド層２１０には、導体配線１２０と同様の導体配線２２０が形成されている。そして、石英系ＰＬＣ２０１の２本の嵌合用溝２０７のうち導体配線２２０と近い方の嵌合用溝２０７の内面には、導体配線２２０と電気的に接続された導体膜２２１が形成されている。
一方、石英系ＰＬＣ２０３は、石英系ＰＬＣ１０３と同様に、Ｓｉからなる支持基板２１２に、入力光信号２０５ｂを伝送するための光導波路層２１３が形成された構造となっている。光導波路層２１３は、光導波路層１１３と同様に、クラッド層２１５とコア２１６とから構成される。このクラッド層２１５には、嵌合用溝１１４と同様の嵌合用溝２１４と、嵌合用溝１２２と同様の嵌合用溝２２２とが形成されている。
さらに、石英系ＰＬＣ２０３のクラッド層２１５には、導体配線１２３と同様の導体配線２２３が形成されている。そして、石英系ＰＬＣ２０３の４本の嵌合用溝２１４のうち導体配線２２３の近傍の嵌合用溝２１４の内面には、導体配線２２３と電気的に接続された導体膜２２４が形成されている。第１の実施例と同様に、４本の嵌合用溝２１４のうち導体膜２２４が形成されるのは、石英系ＰＬＣ２０３上に石英系ＰＬＣ２０１を搭載する際に石英系ＰＬＣ２０１の、導体膜２２１が形成された嵌合用溝２０７と向かい合う位置にある嵌合用溝２１４である。
本実施例のＰＰＣＰを作製するには、石英系ＰＬＣ２０３に形成された４本の嵌合用溝２１４および４本の嵌合用溝２２２の各々にスペーサ用光ファイバ（スペーサ部材）を嵌め込む。このとき、４本の嵌合用溝２１４および４本の嵌合用溝２２２のうち、導体膜２２４が形成されていない計７本の嵌合用溝２１４，２２２には、それぞれ導体膜で被覆されていない同一径のスペーサ用光ファイバ２０６を嵌め込み、導体膜２２４が形成された嵌合用溝２１４には、導体膜で被覆されたスペーサ用光ファイバ２２５を嵌め込む。スペーサ用光ファイバ２２５は、スペーサ用光ファイバ２０６を導体膜で被覆したものに相当する。
そして、図２（Ｂ）に示すように石英系ＰＬＣ２０３の光導波路層２１３（クラッド層２１５）の接合面と石英系ＰＬＣ２０１の光導波路層２０８（クラッド層２１０）の接合面とが向き合うようにして、石英系ＰＬＣ２０３の２本の嵌合用溝２１４に嵌め込まれたスペーサ用光ファイバ２０６，２２５と石英系ＰＬＣ２０１の２本の嵌合用溝２０７とを嵌合させると共に、石英系ＰＬＣ２０３の２本の嵌合用溝２２２に嵌め込まれたスペーサ用光ファイバ２０６と石英系ＰＬＣ２０１の２本の嵌合用溝２１９とを嵌合させ、石英系ＰＬＣ２０１を石英系ＰＬＣ２０３上に搭載する。
同様に、石英系ＰＬＣ２０３の光導波路層２１３の接合面と石英系ＰＬＣ２０２の光導波路層２０８の接合面とが向き合うようにして、石英系ＰＬＣ２０３の２本の嵌合用溝２１４に嵌め込まれたスペーサ用光ファイバ２０６と石英系ＰＬＣ２０２の２本の嵌合用溝２０７とを嵌合させると共に、石英系ＰＬＣ２０３の２本の嵌合用溝２２２に嵌め込まれたスペーサ用光ファイバ２０６と石英系ＰＬＣ２０２の２本の嵌合用溝２１９とを嵌合させ、石英系ＰＬＣ２０２を石英系ＰＬＣ２０３上に搭載する。
こうして、第１の実施例と同様に、石英系ＰＬＣ２０１の入出射端面２１７と石英系ＰＬＣ２０２の入出射端面２１８とが至近距離で向かい合うように、石英系ＰＬＣ２０１，２０２を石英系ＰＬＣ２０３上に搭載することができ、石英系ＰＬＣ２０１と石英系ＰＬＣ２０２の光接続を実現することができる。
また、本実施例では、石英系ＰＬＣ２０１の嵌合用溝２０７に形成された導体膜２２１と石英系ＰＬＣ２０３の嵌合用溝２１４に形成された導体膜２２４とがこれら嵌合用溝２０７，２１４に嵌め込まれたスペーサ用光ファイバ２２５を介して電気的に接続される。その結果、本実施例では、石英系ＰＬＣ２０１の導体配線２２０と石英系ＰＬＣ２０３の導体配線２２３とを電気的に接続することができる。
第１の実施例と同様に、導体膜２２１，２２４は、導体配線２２０，２２３と完全に同一またはほぼ同等の作製プロセスにより実現可能であり、金属バネのような立体的な構造を形成する必要がない。また、導体膜で被覆されていないスペーサ用光ファイバ２０６および導体膜で被覆されたスペーサ用光ファイバ２２５についても、低価格で入手できるため、実装の低コスト化を実現することができる。
［第３の実施例］
図３（Ａ）〜図３（Ｄ）は本発明の第３の実施例に係る光導波路チップの接続構造を示す模式図である。図３（Ａ）は光導波路チップの接続構造の斜視図、図３（Ｂ）は接続構造の部品展開図、図３（Ｃ）は光導波路チップの接合面を示す図、図３（Ｄ）は接続構造をｘｙ平面で切断した断面図である。
図３（Ａ）に示すように石英系ＰＬＣ３０２に入射した入力光信号３０５ａは、石英系ＰＬＣ３０２の光導波路層を伝搬し、石英系ＰＬＣ３０２を出射して石英系ＰＬＣ３０１に入射し、石英系ＰＬＣ３０１の光導波路層を伝搬して、出力光信号３０４ａとなって石英系ＰＬＣ３０１から出射する。また、石英系ＰＬＣ３０３に入射した入力光信号３０５ｂは、石英系ＰＬＣ３０３の光導波路層を伝搬し、出力光信号３０４ｂとなって石英系ＰＬＣ３０３から出射する。
石英系ＰＬＣ３０１は、石英系ＰＬＣ１０１と同様に、Ｓｉからなる支持基板３０９に、入力光信号を伝送するための光導波路層３０８が形成された構造となっている。光導波路層３０８は、光導波路層１０８と同様に、クラッド層３１０とコア３１１とから構成される。また、クラッド層３１０には、嵌合用溝１０７，１１９と同様の嵌合用溝３０７，３１９が形成されている。石英系ＰＬＣ３０２の構造も、石英系ＰＬＣ３０１と同様である。
図３（Ｃ）は石英系ＰＬＣ３０１，３０２の光導波路層３０８（クラッド層３１０）の石英系ＰＬＣ３０３との接合面、および石英系ＰＬＣ３０３の光導波路層（クラッド層）の石英系ＰＬＣ３０１，３０２との接合面を示している。
石英系ＰＬＣ３０１のクラッド層３１０には、導体配線１２０と同様の導体配線３２０が形成されている。そして、石英系ＰＬＣ３０１の２本の嵌合用溝３０７のうち導体配線３２０と近い方の嵌合用溝３０７の内面には、導体配線３２０と電気的に接続された導体膜３２１が形成されている。
さらに、本実施例では、石英系ＰＬＣ３０１の導体配線３２０の近傍の嵌合用溝３０７だけではなく、他の嵌合用溝３０７，３１９の内面に、それぞれ導体膜３２６を形成している。導体膜３２６は、導体膜３２１と同時に形成すればよい。
同様に、石英系ＰＬＣ３０２の全ての嵌合用溝３０７，３１９の内面についても導体膜３２６を形成している。
一方、石英系ＰＬＣ３０３は、石英系ＰＬＣ１０３と同様に、Ｓｉからなる支持基板３１２に、入力光信号３０５ｂを伝送するための光導波路層３１３が形成された構造となっている。光導波路層３１３は、光導波路層１１３と同様に、クラッド層３１５とコア３１６とから構成される。このクラッド層３１５には、嵌合用溝１１４と同様の嵌合用溝３１４と、嵌合用溝１２２と同様の嵌合用溝３２２とが形成されている。
また、石英系ＰＬＣ３０３のクラッド層３１５には、導体配線１２３と同様の導体配線３２３が形成されている。そして、石英系ＰＬＣ３０３の４本の嵌合用溝３１４のうち導体配線３２３の近傍の嵌合用溝３１４の内面には、導体配線３２３と電気的に接続された導体膜３２４が形成されている。第１の実施例と同様に、４本の嵌合用溝３１４のうち導体膜３２４が形成されるのは、石英系ＰＬＣ３０３上に石英系ＰＬＣ３０１を搭載する際に石英系ＰＬＣ３０１の、導体膜３２１が形成された嵌合用溝３０７と向かい合う位置にある嵌合用溝３１４である。
さらに、本実施例では、石英系ＰＬＣ３０３の導体配線３２３の近傍の嵌合用溝３１４だけではなく、他の嵌合用溝３１４，３２２の内面に、それぞれ導体膜３２７を形成している。導体膜３２７は、導体膜３２４と同時に形成すればよい。
本実施例のＰＰＣＰを作製するには、石英系ＰＬＣ３０３に形成された４本の嵌合用溝３１４および４本の嵌合用溝３２２の各々に同一径のスペーサ用鋼球３０６（スペーサ部材）を嵌め込む。本実施例では、嵌合用溝３１４，３２２の各々に３個のスペーサ用鋼球３０６を嵌め込んでいる。
そして、図３（Ｂ）に示すように石英系ＰＬＣ３０３の光導波路層３１３（クラッド層３１５）の接合面と石英系ＰＬＣ３０１の光導波路層３０８（クラッド層３１０）の接合面とが向き合うようにして、石英系ＰＬＣ３０３の２本の嵌合用溝３１４に嵌め込まれたスペーサ用鋼球３０６と石英系ＰＬＣ３０１の２本の嵌合用溝３０７とを嵌合させると共に、石英系ＰＬＣ３０３の２本の嵌合用溝３２２に嵌め込まれたスペーサ用鋼球３０６と石英系ＰＬＣ３０１の２本の嵌合用溝３１９とを嵌合させ、石英系ＰＬＣ３０１を石英系ＰＬＣ３０３上に搭載する。
同様に、石英系ＰＬＣ３０３の光導波路層３１３の接合面と石英系ＰＬＣ３０２の光導波路層３０８の接合面とが向き合うようにして、石英系ＰＬＣ３０３の２本の嵌合用溝３１４に嵌め込まれたスペーサ用鋼球３０６と石英系ＰＬＣ３０２の２本の嵌合用溝３０７とを嵌合させると共に、石英系ＰＬＣ３０３の２本の嵌合用溝３２２に嵌め込まれたスペーサ用鋼球３０６と石英系ＰＬＣ３０２の２本の嵌合用溝３１９とを嵌合させ、石英系ＰＬＣ３０２を石英系ＰＬＣ３０３上に搭載する。
こうして、第１の実施例と同様に、石英系ＰＬＣ３０１の入出射端面３１７と石英系ＰＬＣ３０２の入出射端面３１８とが至近距離で向かい合うように、石英系ＰＬＣ３０１，３０２を石英系ＰＬＣ３０３上に搭載することができ、石英系ＰＬＣ３０１と石英系ＰＬＣ３０２の光接続を実現することができる。
また、本実施例では、石英系ＰＬＣ３０１の嵌合用溝３０７に形成された導体膜３２１と石英系ＰＬＣ３０３の嵌合用溝３１４に形成された導体膜３２４とがこれら嵌合用溝３０７，３１４に嵌め込まれたスペーサ用鋼球３０６を介して電気的に接続される。その結果、本実施例では、石英系ＰＬＣ３０１の導体配線３２０と石英系ＰＬＣ３０３の導体配線３２３とを電気的に接続することができる。
第１の実施例と同様に、導体膜３２１，３２４，３２６，３２７は、導体配線３２０，３２３と完全に同一またはほぼ同等の作製プロセスにより実現可能であり、金属バネのような立体的な構造を形成する必要がない。また、スペーサ用鋼球３０６についても、ボールベアリングやボールペンなどの用途の鋼球を用いることで高精度なものが低価格で入手できるため、実装の低コスト化を実現することができる。
また、第１の実施例では、石英系ＰＬＣ１０１の２本の嵌合用溝１０７のうち、導体配線１２０の近傍の１本のみに導体膜１２１を形成し、石英系ＰＬＣ１０３の４本の嵌合用溝１１４のうち、導体膜１２１が形成された嵌合用溝１０７と向かい合う位置にある１本のみに導体膜１２４を形成している。このため、導体膜１２１が形成された嵌合用溝１０７の深さが導体膜１２１の厚さの分だけ石英系ＰＬＣ１０１の他の嵌合用溝１０７，１１９と異なり、導体膜１２４が形成された嵌合用溝１１４の深さが導体膜１２４の厚さの分だけ石英系ＰＬＣ１０３の他の嵌合用溝１１４，１２２と異なるので、石英系ＰＬＣ１０３に対して石英系ＰＬＣ１０１が僅かに傾く可能性がある。
これに対して、本実施例では、石英系ＰＬＣ３０１〜３０３の全ての嵌合用溝３０７，３１４，３１９，３２２に同一の膜厚の導体膜３２１，３２４，３２６，３２７を形成しており、全ての嵌合用溝３０７，３１４，３１９，３２２の深さが同一となっているため、石英系ＰＬＣ３０３に対して石英系ＰＬＣ３０１が傾く可能性を第１の実施例よりも低減することができ、より高精度な位置合わせを実現することができる。
［第４の実施例］
図４（Ａ）〜図４（Ｄ）は本発明の第４の実施例に係る光導波路チップの接続構造を示す模式図である。図４（Ａ）は光導波路チップの接続構造の斜視図、図４（Ｂ）は接続構造の部品展開図、図４（Ｃ）は光導波路チップの接合面を示す図、図４（Ｄ）は接続構造をｘｙ平面で切断した断面図である。
図４（Ａ）に示すように石英系ＰＬＣ４０２に入射した入力光信号４０５ａは、石英系ＰＬＣ４０２の光導波路層を伝搬し、石英系ＰＬＣ４０２を出射して石英系ＰＬＣ４０１に入射し、石英系ＰＬＣ４０１の光導波路層を伝搬して、出力光信号４０４ａとなって石英系ＰＬＣ４０１から出射する。また、石英系ＰＬＣ４０３に入射した入力光信号４０５ｂは、石英系ＰＬＣ４０３の光導波路層を伝搬し、出力光信号４０４ｂとなって石英系ＰＬＣ４０３から出射する。
石英系ＰＬＣ４０１は、石英系ＰＬＣ１０１と同様に、Ｓｉからなる支持基板４０９に、入力光信号を伝送するための光導波路層４０８が形成された構造となっている。光導波路層４０８は、光導波路層１０８と同様に、クラッド層４１０とコア４１１とから構成される。また、クラッド層４１０には、嵌合用溝１０７，１１９と同様の嵌合用溝４０７，４１９が形成されている。石英系ＰＬＣ４０２の構造も、石英系ＰＬＣ４０１と同様である。
図４（Ｃ）は石英系ＰＬＣ４０１，４０２の光導波路層４０８（クラッド層４１０）の石英系ＰＬＣ４０３との接合面、および石英系ＰＬＣ４０３の光導波路層（クラッド層）の石英系ＰＬＣ４０１，４０２との接合面を示している。
石英系ＰＬＣ４０１のクラッド層４１０には、導体配線１２０と同様の導体配線４２０が形成されている。そして、石英系ＰＬＣ４０１の２本の嵌合用溝４０７のうち導体配線４２０と近い方の嵌合用溝４０７の内面には、導体配線４２０と電気的に接続された導体膜４２１が形成されている。
さらに、本実施例では、石英系ＰＬＣ４０１の導体配線４２０の近傍の嵌合用溝４０７だけではなく、他の嵌合用溝４０７，４１９の内面に、それぞれ導体膜４２６を形成している。導体膜４２６は、導体膜４２１と同時に形成すればよい。
同様に、石英系ＰＬＣ４０２の全ての嵌合用溝４０７，４１９の内面についても導体膜４２６を形成している。
一方、石英系ＰＬＣ４０３は、石英系ＰＬＣ１０３と同様に、Ｓｉからなる支持基板４１２に、入力光信号４０５ｂを伝送するための光導波路層４１３が形成された構造となっている。光導波路層４１３は、光導波路層１１３と同様に、クラッド層４１５とコア４１６とから構成される。このクラッド層４１５には、嵌合用溝１１４と同様の嵌合用溝４１４と、嵌合用溝１２２と同様の嵌合用溝４２２とが形成されている。
また、石英系ＰＬＣ４０３のクラッド層４１５には、導体配線１２３と同様の導体配線４２３が形成されている。そして、石英系ＰＬＣ４０３の４本の嵌合用溝４１４のうち導体配線４２３の近傍の嵌合用溝４１４の内面には、導体配線４２３と電気的に接続された導体膜４２４が形成されている。第１の実施例と同様に、４本の嵌合用溝４１４のうち導体膜４２４が形成されるのは、石英系ＰＬＣ４０３上に石英系ＰＬＣ４０１を搭載する際に石英系ＰＬＣ４０１の、導体膜４２１が形成された嵌合用溝４０７と向かい合う位置にある嵌合用溝４１４である。
さらに、本実施例では、石英系ＰＬＣ４０３の導体配線４２３の近傍の嵌合用溝４１４だけではなく、他の嵌合用溝４１４，４２２の内面に、それぞれ導体膜４２７を形成している。導体膜４２７は、導体膜４２４と同時に形成すればよい。
本実施例のＰＰＣＰを作製するには、石英系ＰＬＣ４０３に形成された４本の嵌合用溝４１４および４本の嵌合用溝４２２の各々に同一径のスペーサ用光ファイバ４０６（スペーサ部材）を嵌め込む。このとき、全てのスペーサ用光ファイバ４０６は導体膜で被覆されている。
そして、図４（Ｂ）に示すように石英系ＰＬＣ４０３の光導波路層４１３（クラッド層４１５）の接合面と石英系ＰＬＣ４０１の光導波路層４０８（クラッド層４１０）の接合面とが向き合うようにして、石英系ＰＬＣ４０３の２本の嵌合用溝４１４に嵌め込まれたスペーサ用光ファイバ４０６と石英系ＰＬＣ４０１の２本の嵌合用溝４０７とを嵌合させると共に、石英系ＰＬＣ４０３の２本の嵌合用溝４２２に嵌め込まれたスペーサ用光ファイバ４０６と石英系ＰＬＣ４０１の２本の嵌合用溝４１９とを嵌合させ、石英系ＰＬＣ４０１を石英系ＰＬＣ４０３上に搭載する。
同様に、石英系ＰＬＣ４０３の光導波路層４１３の接合面と石英系ＰＬＣ４０２の光導波路層４０８の接合面とが向き合うようにして、石英系ＰＬＣ４０３の２本の嵌合用溝４１４に嵌め込まれたスペーサ用光ファイバ４０６と石英系ＰＬＣ４０２の２本の嵌合用溝４０７とを嵌合させると共に、石英系ＰＬＣ４０３の２本の嵌合用溝４２２に嵌め込まれたスペーサ用光ファイバ４０６と石英系ＰＬＣ４０２の２本の嵌合用溝４１９とを嵌合させ、石英系ＰＬＣ４０２を石英系ＰＬＣ４０３上に搭載する。
こうして、第１の実施例と同様に、石英系ＰＬＣ４０１の入出射端面４１７と石英系ＰＬＣ４０２の入出射端面４１８とが至近距離で向かい合うように、石英系ＰＬＣ４０１，４０２を石英系ＰＬＣ４０３上に搭載することができ、石英系ＰＬＣ４０１と石英系ＰＬＣ４０２の光接続を実現することができる。
また、本実施例では、石英系ＰＬＣ４０１の嵌合用溝４０７に形成された導体膜４２１と石英系ＰＬＣ４０３の嵌合用溝４１４に形成された導体膜４２４とがこれら嵌合用溝４０７，４１４に嵌め込まれたスペーサ用光ファイバ４０６を介して電気的に接続される。その結果、本実施例では、石英系ＰＬＣ４０１の導体配線４２０と石英系ＰＬＣ４０３の導体配線４２３とを電気的に接続することができる。
第１の実施例と同様に、導体膜４２１，４２４，４２６，４２７は、導体配線４２０，４２３と完全に同一またはほぼ同等の作製プロセスにより実現可能であり、金属バネのような立体的な構造を形成する必要がない。また、導体膜で被覆されたスペーサ用光ファイバ４０６についても、低価格で入手できるため、実装の低コスト化を実現することができる。
また、第２の実施例では、石英系ＰＬＣ２０１の２本の嵌合用溝２０７のうち、導体配線２２０の近傍の１本のみに導体膜２２１を形成し、石英系ＰＬＣ２０３の４本の嵌合用溝２１４のうち、導体膜２２１が形成された嵌合用溝２０７と向かい合う位置にある１本のみに導体膜２２４を形成している。また、８本のスペーサ用光ファイバ２０６，２２５のうち、１本のスペーサ用光ファイバ２２５のみを導体膜で被覆している。このため、導体膜２２１が形成された嵌合用溝２０７の深さが導体膜２２１の厚さの分だけ石英系ＰＬＣ２０１の他の嵌合用溝２０７，２１９と異なり、導体膜２２４が形成された嵌合用溝２１４の深さが導体膜２２４の厚さの分だけ石英系ＰＬＣ２０３の他の嵌合用溝２１４，２２２と異なり、スペーサ用光ファイバ２２５の径が導体膜の厚さの分だけ他のスペーサ用光ファイバ２０６と異なるので、石英系ＰＬＣ２０３に対して石英系ＰＬＣ２０１が僅かに傾く可能性がある。
これに対して、本実施例では、石英系ＰＬＣ４０１〜４０３の全ての嵌合用溝４０７，４１４，４１９，４２２に同一の膜厚の導体膜４２１，４２４，４２６，４２７を形成しし、全てのスペーサ用光ファイバ４０６を導体膜で被覆しているため、全ての嵌合用溝４０７，４１４，４１９，４２２の深さが同一、かつ全てのスペーサ用光ファイバ４０６の径が同一となっているため、石英系ＰＬＣ４０３に対して石英系ＰＬＣ４０１が傾く可能性を第２の実施例よりも低減することができ、より高精度な位置合わせを実現することができる。
［第５の実施例］
図５〜図８は本発明の第５の実施例に係る光導波路チップの接続構造を示す模式図である。図５は光導波路チップの接続構造の斜視図、図６は接続構造の部品展開図、図７は光導波路チップの接合面を示す図、図８は接続構造をｘｙ平面で切断した断面図である。
図５に示すように石英系ＰＬＣ５０２に入射した入力光信号５０５ａは、石英系ＰＬＣ５０２の光導波路層を伝搬し、石英系ＰＬＣ５０２を出射して石英系ＰＬＣ５０１に入射し、石英系ＰＬＣ５０１の光導波路層を伝搬して、出力光信号５０４ａとなって石英系ＰＬＣ５０１から出射する。また、石英系ＰＬＣ５０３に入射した入力光信号５０５ｂは、石英系ＰＬＣ５０３の光導波路層を伝搬し、出力光信号５０４ｂとなって石英系ＰＬＣ５０３から出射する。
石英系ＰＬＣ５０１は、石英系ＰＬＣ１０１と同様に、Ｓｉからなる支持基板５０９に、入力光信号を伝送するための光導波路層５０８が形成された構造となっている。光導波路層５０８は、光導波路層１０８と同様に、クラッド層５１０とコア５１１とから構成される。また、クラッド層５１０には、嵌合用溝１０７，１１９と同様の嵌合用溝５０７，５１９が形成されている。
図７は石英系ＰＬＣ５０１，５０２の光導波路層５０８（クラッド層５１０）の石英系ＰＬＣ５０３との接合面、および石英系ＰＬＣ５０３の光導波路層（クラッド層）の石英系ＰＬＣ５０１，５０２との接合面を示している。
石英系ＰＬＣ５０１には、マッハ・ツェンダー変調器５３０が形成されている。このマッハ・ツェンダー変調器５３０は、２本のアーム導波路を構成する２本のコア５１１と、２本のアーム導波路のうち片側のアーム導波路近傍の、クラッド層５１０に形成されたヒータ５３１と、一端がヒータ５３１と電気的に接続されるように、クラッド層５１０に形成された導体配線５３２，５３３とから構成される。
そして、石英系ＰＬＣ５０１の２本の嵌合用溝５０７のうち導体配線５３２と近い方の嵌合用溝５０７の内面には、導体配線５３２と電気的に接続された導体膜５３４が形成されている。また、石英系ＰＬＣ５０１の２本の嵌合用溝５１９のうち導体配線５３３と近い方の嵌合用溝５１９の内面には、導体配線５３３と電気的に接続された導体膜５３５が形成されている。導体膜５３４，５３５は導体配線５３２，５３３と同時に形成（すなわち、同一の膜構造を有する）してもよいし、導体配線５３２，５３３の形成後に、嵌合用溝５０７，５１９の内面とこれら嵌合用溝５０７，５１９の近傍の導体配線５３２，５３３とを覆うように導体膜５３４，５３５を形成してもよい。石英系ＰＬＣ５０２の構造も、石英系ＰＬＣ５０１と同様である。
一方、石英系ＰＬＣ５０３は、石英系ＰＬＣ１０３と同様に、Ｓｉからなる支持基板５１２に、入力光信号５０５ｂを伝送するための光導波路層５１３が形成された構造となっている。光導波路層５１３は、光導波路層１１３と同様に、クラッド層５１５とコア５１６とから構成される。このクラッド層５１５には、嵌合用溝１１４と同様の嵌合用溝５１４と、嵌合用溝１２２と同様の嵌合用溝５２２とが形成されている。
また、石英系ＰＬＣ５０３には、マッハ・ツェンダー変調器５３６が形成されている。このマッハ・ツェンダー変調器５３６は、２本のアーム導波路を構成する２本のコア５１６と、２本のアーム導波路のうち片側のアーム導波路近傍の、クラッド層５１５に形成されたヒータ５３７と、一端がヒータ５３７と電気的に接続されるように、クラッド層５１５に形成された導体配線５３８，５３９とから構成される。導体配線５３８，５３９の他端は、それぞれクラッド層５１５上に形成されたパッド５４０，５４１と電気的に接続されている。
また、石英系ＰＬＣ５０３のクラッド層５１５には、導体配線５４２，５４３，５４４，５４５が形成されている。これら導体配線５４２，５４３，５４４，５４５の一端は、それぞれクラッド層５１５上に形成されたパッド５４６，５４７，５４８，５４９と電気的に接続されている。
さらに、石英系ＰＬＣ５０３の４本の嵌合用溝５１４のうち２本の嵌合用溝５１４の内面には、導体配線５４２，５４４の他端と電気的に接続された導体膜５２４が形成されている。４本の嵌合用溝５１４のうち導体膜５２４が形成されるのは、石英系ＰＬＣ５０３上に石英系ＰＬＣ５０１，５０２を搭載する際に石英系ＰＬＣ５０１，５０２の、導体膜５３４が形成された嵌合用溝５０７と向かい合う位置にある２本の嵌合用溝５１４である。
同様に、石英系ＰＬＣ５０３の４本の嵌合用溝５２２のうち２本の嵌合用溝５２２の内面には、導体配線５４３，５４５の他端と電気的に接続された導体膜５２７が形成されている。４本の嵌合用溝５２２のうち導体膜５２７が形成されるのは、石英系ＰＬＣ５０３上に石英系ＰＬＣ５０１，５０２を搭載する際に石英系ＰＬＣ５０１，５０２の、導体膜５３５が形成された嵌合用溝５１９と向かい合う位置にある２本の嵌合用溝５２２である。
導体膜５２４，５２７は導体配線５３８，５３９，５４２〜５４５およびパッド５４０，５４１，５４６〜５４９と同時に形成（すなわち、同一の膜構造を有する）してもよいし、導体配線５３８，５３９，５４２〜５４５およびパッド５４０，５４１，５４６〜５４９の形成後に、嵌合用溝５１４，５２２の内面とこの嵌合用溝５１４，５２２の近傍の導体配線５４２〜５４５とを覆うように導体膜５２４，５２７を形成してもよい。
本実施例のＰＰＣＰを作製するには、石英系ＰＬＣ５０３に形成された４本の嵌合用溝５１４および４本の嵌合用溝５２２に同一径のスペーサ用鋼球５０６（スペーサ部材）を嵌め込む。本実施例では、嵌合用溝５１４，５２２の各々に３個のスペーサ用鋼球５０６を嵌め込んでいる。
そして、図６に示すように石英系ＰＬＣ５０３の光導波路層５１３（クラッド層５１５）の接合面と石英系ＰＬＣ５０１の光導波路層５０８（クラッド層５１０）の接合面とが向き合うようにして、石英系ＰＬＣ５０３の２本の嵌合用溝５１４に嵌め込まれたスペーサ用鋼球５０６と石英系ＰＬＣ５０１の２本の嵌合用溝５０７とを嵌合させると共に、石英系ＰＬＣ５０３の２本の嵌合用溝５２２に嵌め込まれたスペーサ用鋼球５０６と石英系ＰＬＣ５０１の２本の嵌合用溝５１９とを嵌合させ、石英系ＰＬＣ５０１を石英系ＰＬＣ５０３上に搭載する。
同様に、石英系ＰＬＣ５０３の光導波路層５１３の接合面と石英系ＰＬＣ５０２の光導波路層５０８の接合面とが向き合うようにして、石英系ＰＬＣ５０３の２本の嵌合用溝５１４に嵌め込まれたスペーサ用鋼球５０６と石英系ＰＬＣ５０２の２本の嵌合用溝５０７とを嵌合させると共に、石英系ＰＬＣ５０３の２本の嵌合用溝５２２に嵌め込まれたスペーサ用鋼球５０６と石英系ＰＬＣ５０２の２本の嵌合用溝５１９とを嵌合させ、石英系ＰＬＣ５０２を石英系ＰＬＣ５０３上に搭載する。
こうして、第１の実施例と同様に、石英系ＰＬＣ５０１の入出射端面５１７と石英系ＰＬＣ５０２の入出射端面５１８とが至近距離で向かい合うように、石英系ＰＬＣ５０１，５０２を石英系ＰＬＣ５０３上に搭載することができ、石英系ＰＬＣ５０１と石英系ＰＬＣ５０２の光接続を実現することができる。
また、本実施例では、石英系ＰＬＣ５０１，５０２の嵌合用溝５０７に形成された導体膜５３４と石英系ＰＬＣ５０３の嵌合用溝５１４に形成された導体膜５２４とがこれら嵌合用溝５０７，５１４に嵌め込まれたスペーサ用鋼球５０６を介して電気的に接続される。同様に、石英系ＰＬＣ５０１，５０２の嵌合用溝５１９に形成された導体膜５３５と石英系ＰＬＣ５０３の嵌合用溝５２２に形成された導体膜５２７とがこれら嵌合用溝５１９，５２２に嵌め込まれたスペーサ用鋼球５０６を介して電気的に接続される。
その結果、本実施例では、石英系ＰＬＣ５０３に形成されたパッド５４６，５４７と石英系ＰＬＣ５０１のマッハ・ツェンダー変調器５３０のヒータ５３１とを電気的に接続することができ、パッド５４６，５４７を介してヒータ５３１に給電することで、石英系ＰＬＣ５０１のマッハ・ツェンダー変調器５３０に入射する光を変調することができる。同様に、石英系ＰＬＣ５０３に形成されたパッド５４８，５４９と石英系ＰＬＣ５０２のマッハ・ツェンダー変調器５３０のヒータ５３１とを電気的に接続することができ、パッド５４８，５４９を介してヒータ５３１に給電することで、石英系ＰＬＣ５０２のマッハ・ツェンダー変調器５３０に入射する光を変調することができる。
なお、石英系ＰＬＣ５０３に形成されたパッド５４０，５４１を介してヒータ５３７に給電することで、石英系ＰＬＣ５０３のマッハ・ツェンダー変調器５３６に入射する光を変調できることは言うまでもない。
第１の実施例と同様に、導体膜５２４，５２７，５３４，５３５は、導体配線５３２，５３３，５３８，５３９，５４２〜５４５およびパッド５４０，５４１，５４６〜５４９と完全に同一またはほぼ同等の作製プロセスにより実現可能であり、金属バネのような立体的な構造を形成する必要がない。また、スペーサ用鋼球３０６についても、ボールベアリングやボールペンなどの用途の鋼球を用いることで高精度なものが低価格で入手できるため、実装の低コスト化を実現することができる。
また、一般に物理的・構造的制約から、複数のＰＬＣを組み合わせた素子においては、パッドを任意のＰＬＣに形成することができないことが多いが、本実施例によれば特定のＰＬＣに形成されたパッドと他のＰＬＣ上に存在する素子との間の電気的な接続を実現することができ、同時にＰＰＣＰ技術の利点を棄損することなく実装コストを改善することができる。
なお、本発明では、ＰＰＣＰに対する入力光信号がどのような形で入力されるか、あるいは出力信号光がどのような形で出力されるかについては特に限定しない。すなわち、入力光信号であれば、空間光学系による入力、光ファイバブロック接着を介した光ファイバによる入力、ＰＬＣの端面に光信号入力面が存在せずＰＬＣ上や内部に配置されたレーザーダイオード等の発光素子・変調素子からの入力、等の任意の入力方式を用いて構わない。また、出力信号光であれば、空間光学系による出力、光ファイバブロック接着を介した光ファイバによる出力、ＰＬＣの端面に光信号出力面が存在せずＰＬＣ上や内部に配置されたフォトダイオード等の受光素子への出力、等の任意の出力方式を用いて構わない。
また、本発明では、ＰＰＣＰを構成するＰＬＣがどのような光回路を持つかについては特に限定しない。第１〜第５の実施例で示した光回路は、単純な直線光導波路およびマッハ・ツェンダー変調器のみであるが、あくまで例示であり、有り得る例としてはそれら２つに限定をしない。すなわち、ＰＰＣＰ技術ならびに本発明は、光回路および電気回路の種類や構成に対して独立したものとなっている。
さらに、第１〜第５の実施例では、ＰＬＣを接合するための部材として全てスペーサ用光ファイバまたはスペーサ用鋼球を用いているが、溝と適切に嵌合するのであればスペーサ部材として、スペーサ用光ファイバやスペーサ用鋼球以外の材料、形状のものを採用して構わない。具体的には、スペーサ部材の材料としてはガラス、金属、セラミック、ポリマー等でも任意に採用することができる。また、スペーサ部材の形状としても円柱状や球状以外に台形状、多角柱状、楕円球状等でも任意に採用することができる。ただし、スペーサ用鋼球や導体膜で被覆されたスペーサ用光ファイバの代わりに、絶縁性の材料からなるスペーサ部材を用いる場合には、このスペーサ部材を導体膜で被覆する必要がある。
また、第１〜第５の実施例を実現できるのであれば、ＰＬＣの材料系は任意に選択できる。現在広範に用いられている石英系ＰＬＣによる系では、支持基板にはＳｉ基板を、クラッド層にはＳｉＯ2からなるクラッド層を用いており、このような材料は本発明に最適な材料系の一つである。しかし他にも、ＴａＯ2／ＳｉＯ2系やニオブ酸リチウム系といった誘電体材料系の材料による導波路構造あるいは化合物半導体系材料による導波路構造を持つＰＬＣ、シリコンフォトニクス材料系によるＰＬＣなどを任意に採用することができる。
また、第１〜第５の実施例において、スペーサ部材の高さは、このスペーサ部材が嵌合する上下の嵌合用溝の深さの和よりも高いことが望ましい。
また、第１〜第５の実施例では、石英系ＰＬＣ１０３，２０３，３０３，４０３，５０３の上に石英系ＰＬＣ１０１，１０２，２０１，２０２，３０１，３０２，４０１，４０２，５０１，５０２を搭載しているが、下側の石英系ＰＬＣ１０３，２０３，３０３，４０３，５０３の代わりに導波路の無いベース基板を用いてもよい。このようなベース基板は、石英系ＰＬＣ１０３，２０３，３０３，４０３，５０３と同等の手法で作製されるものであるが、これら石英系ＰＬＣ１０３，２０３，３０３，４０３，５０３からコア１１６，２１６，３１６，４１６，５１６、ヒータ５３７、導体配線５３８，５３９、パッド５４０，５４１等を省いたものである。
本発明は、光導波路チップ同士を接続する技術に適用することができる。
１０１〜１０３，２０１〜２０３，３０１〜３０３，４０１〜４０３，５０１〜５０３…石英系ＰＬＣ、１０４ａ，１０４ｂ，２０４ａ，２０４ｂ，３０４ａ，３０４ｂ，４０４ａ，４０４ｂ，５０４ａ，５０４ｂ…出力光信号、１０５ａ，１０５ｂ，２０５ａ，２０５ｂ，３０５ａ，３０５ｂ，４０５ａ，４０５ｂ，５０５ａ，５０５ｂ…入力光信号、１０６，３０６，５０６…スペーサ用鋼球、１０７，１１４，１１９，１２２，２０７，２１４，２１９，２２２，３０７，３１４，３１９，３２２，４０７，４１４，４１９，４２２，５０７，５１４，５１９，５２２…嵌合用溝、１０８，１１３，２０８，２１３，３０８，３１３，４０８，４１３，５０８，５１３…光導波路層、１０９，１１２，２０９，２１２，３０９，３１２，４０９，４１２，５０９，５１２…支持基板、１１０，１１５，２１０，２１５，３１０，３１５，４１０，４１５，５１０，５１５…クラッド層、１１１，１１６，２１１，２１６，３１１，３１６，４１１，４１６，５１１，５１６…コア、１２０，１２３，２２０，２２３，３２０，３２３，４２０，４２３，５３２，５３３，５３８，５３９，５４２，５４３，５４４，５４５…導体配線、１２１，１２４，２２１，２２４，３２１，３２４，３２６，３２７，４２１，４２４，４２６，４２７，５２４，５２７，５３４，５３５…導体膜、２０６，２２５，４０６…スペーサ用光ファイバ、５３０，５３６…マッハ・ツェンダー変調器、５３１，５３７…ヒータ、５４０，５４１，５４６〜５４９…パッド。

Claims (8)

  1. 複数の第１の溝が形成されたベース基板と、
    一部が前記ベース基板から突出した形で前記複数の第１の溝とそれぞれ嵌合する複数のスペーサ部材と、
    基板上に光導波路層が形成されると共に、前記第１の溝と向かい合う前記光導波路層の位置に前記スペーサ部材の突出した部分と嵌合する第２の溝が形成され、前記スペーサ部材によって支持される形で前記ベース基板上に搭載された複数の光導波路チップとを備え、
    隣接する２つの光導波路チップの光導波路層の入出射端面同士が向かい合うように、前記複数の光導波路チップが前記ベース基板上に搭載され、
    前記ベース基板に形成された第１の導体配線と前記複数の光導波路チップのうち少なくとも１つの光導波路チップに形成された第２の導体配線とが、前記複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続されていることを特徴とする光導波路チップの接続構造。
  2. 第１の基板上に第１の光導波路層が形成されると共に、この第１の光導波路層に複数の第１の溝が形成された第１の光導波路チップと、
    一部が前記第１の光導波路チップから突出した形で前記複数の第１の溝とそれぞれ嵌合する複数のスペーサ部材と、
    第２の基板上に第２の光導波路層が形成されると共に、前記第１の溝と向かい合う前記第２の光導波路層の位置に前記スペーサ部材の突出した部分と嵌合する第２の溝が形成され、前記スペーサ部材によって支持される形で前記第１の光導波路チップ上に搭載された複数の第２の光導波路チップとを備え、
    隣接する２つの第２の光導波路チップの第２の光導波路層の入出射端面同士が向かい合うように、前記複数の第２の光導波路チップが前記第１の光導波路チップ上に搭載され、
    前記第１の光導波路チップに形成された第１の導体配線と前記複数の第２の光導波路チップのうち少なくとも１つの第２の光導波路チップに形成された第２の導体配線とが、前記複数のスペーサ部材のうち、導電性を有する少なくとも１つのスペーサ部材により電気的に接続されていることを特徴とする光導波路チップの接続構造。
  3. 請求項１記載の光導波路チップの接続構造において、
    前記ベース基板は、前記導電性を有するスペーサ部材と嵌合する少なくとも１つの前記第１の溝の内面に、前記第１の導体配線と電気的に接続された第１の導体膜をさらに備え、
    前記光導波路チップは、前記第１の導体膜が形成された第１の溝と向かい合う前記第２の溝の内面に、前記第２の導体配線と電気的に接続された第２の導体膜をさらに備えることを特徴とする光導波路チップの接続構造。
  4. 請求項２記載の光導波路チップの接続構造において、
    前記第１の光導波路チップは、前記導電性を有するスペーサ部材と嵌合する少なくとも１つの前記第１の溝の内面に、前記第１の導体配線と電気的に接続された第１の導体膜をさらに備え、
    前記第２の光導波路チップは、前記第１の導体膜が形成された第１の溝と向かい合う前記第２の溝の内面に、前記第２の導体配線と電気的に接続された第２の導体膜をさらに備えることを特徴とする光導波路チップの接続構造。
  5. 請求項３または４記載の光導波路チップの接続構造において、
    前記複数の第１の溝の全てに前記第１の導体膜が形成され、
    前記複数の第２の溝の全てに前記第２の導体膜が形成されていることを特徴とする光導波路チップの接続構造。
  6. 請求項３乃至５のいずれか１項に記載の光導波路チップの接続構造において、
    前記第１の導体配線と前記第１の導体膜とが同一の膜構造を有し、
    前記第２の導体配線と前記第２の導体膜とが同一の膜構造を有することを特徴とする光導波路チップの接続構造。
  7. 請求項１乃至６のいずれか１項に記載の光導波路チップの接続構造において、
    前記導電性を有するスペーサ部材は、全体もしくは表面が導体からなることを特徴とする光導波路チップの接続構造。
  8. 請求項１乃至７のいずれか１項に記載の光導波路チップの接続構造において、
    前記複数のスペーサ部材の全てが前記導電性を有する同一の構造のスペーサ部材であることを特徴とする光導波路チップの接続構造。
JP2018118623A 2018-06-22 2018-06-22 光導波路チップの接続構造 Active JP7107018B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018118623A JP7107018B2 (ja) 2018-06-22 2018-06-22 光導波路チップの接続構造
PCT/JP2019/020665 WO2019244560A1 (ja) 2018-06-22 2019-05-24 光導波路チップの接続構造
US17/253,063 US11385409B2 (en) 2018-06-22 2019-05-24 Connection structure for optical waveguide chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018118623A JP7107018B2 (ja) 2018-06-22 2018-06-22 光導波路チップの接続構造

Publications (2)

Publication Number Publication Date
JP2019219601A true JP2019219601A (ja) 2019-12-26
JP7107018B2 JP7107018B2 (ja) 2022-07-27

Family

ID=68982841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018118623A Active JP7107018B2 (ja) 2018-06-22 2018-06-22 光導波路チップの接続構造

Country Status (3)

Country Link
US (1) US11385409B2 (ja)
JP (1) JP7107018B2 (ja)
WO (1) WO2019244560A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171464B1 (en) 2018-12-14 2021-11-09 Apple Inc. Laser integration techniques
US20230102967A1 (en) * 2021-09-24 2023-03-30 Apple Inc. Chip-to-Chip Optical Coupling for Photonic Integrated Circuits
WO2024122071A1 (ja) * 2022-12-09 2024-06-13 日本電信電話株式会社 光デバイス、光デバイスの位置合わせ方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330762A (ja) * 2000-05-24 2001-11-30 Oki Electric Ind Co Ltd 光モジュール
JP2002357731A (ja) * 2001-05-31 2002-12-13 Japan Aviation Electronics Industry Ltd 光導波路デバイス用チップ及びその製造方法並びに光導波路デバイス
JP2003188463A (ja) * 2001-12-18 2003-07-04 Seiko Epson Corp 発光装置、光モジュール、表示装置、光伝送装置
JP2003195369A (ja) * 2001-12-26 2003-07-09 Fujitsu Ltd 光学装置
JP2004117706A (ja) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd 光集積素子、光集積素子の製造方法、及び光源モジュール
US20050013557A1 (en) * 2003-07-14 2005-01-20 Daoqiang Lu Optical packages and methods for controlling a standoff height in optical packages
US20140023313A1 (en) * 2012-07-17 2014-01-23 Electronics And Telecommunications Research Institute Hybrid integrated optical device and fabrication method thereof
US20160116687A1 (en) * 2014-10-27 2016-04-28 Laxense Inc. Hybrid integrated optical device with high alignment tolerance
US9470855B1 (en) * 2015-08-11 2016-10-18 Oracle International Corporation Self-assembled vertically aligned multi-chip module
JP2017032950A (ja) * 2015-08-06 2017-02-09 日本電信電話株式会社 光信号処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826324B2 (en) * 2000-04-13 2004-11-30 Shipley Company, L.L.C. Optical waveguide switch
US8548287B2 (en) * 2011-11-10 2013-10-01 Oracle International Corporation Direct interlayer optical coupler

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001330762A (ja) * 2000-05-24 2001-11-30 Oki Electric Ind Co Ltd 光モジュール
JP2002357731A (ja) * 2001-05-31 2002-12-13 Japan Aviation Electronics Industry Ltd 光導波路デバイス用チップ及びその製造方法並びに光導波路デバイス
JP2003188463A (ja) * 2001-12-18 2003-07-04 Seiko Epson Corp 発光装置、光モジュール、表示装置、光伝送装置
JP2003195369A (ja) * 2001-12-26 2003-07-09 Fujitsu Ltd 光学装置
JP2004117706A (ja) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd 光集積素子、光集積素子の製造方法、及び光源モジュール
US20050013557A1 (en) * 2003-07-14 2005-01-20 Daoqiang Lu Optical packages and methods for controlling a standoff height in optical packages
US20140023313A1 (en) * 2012-07-17 2014-01-23 Electronics And Telecommunications Research Institute Hybrid integrated optical device and fabrication method thereof
US20160116687A1 (en) * 2014-10-27 2016-04-28 Laxense Inc. Hybrid integrated optical device with high alignment tolerance
JP2017032950A (ja) * 2015-08-06 2017-02-09 日本電信電話株式会社 光信号処理装置
US9470855B1 (en) * 2015-08-11 2016-10-18 Oracle International Corporation Self-assembled vertically aligned multi-chip module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ISHIKAWA ET AL.: "Pluggable Photonic Circuit Platform Using a Novel Passive Alignment Method", 22ND MICROOPTICS CONFERENCE(MOC2017), JPN6019031053, 19 November 2017 (2017-11-19), JP, pages 84 - 85, XP033289121, ISSN: 0004634649, DOI: 10.23919/MOC.2017.8244504 *

Also Published As

Publication number Publication date
JP7107018B2 (ja) 2022-07-27
US11385409B2 (en) 2022-07-12
US20210215879A1 (en) 2021-07-15
WO2019244560A1 (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
US11493705B2 (en) Connection structure of optical waveguide chips
CN107209325B (zh) 两级绝热耦合的光子系统
CN107407778B (zh) 光学耦合波导
WO2019244560A1 (ja) 光導波路チップの接続構造
EP2932320A1 (en) Fiber optic coupler array
US20130230274A1 (en) Photonic flexible interconnect
JP2002250846A (ja) 光モジュール及びその製造方法並びに光伝達装置
Krähenbühl et al. High-precision, self-aligned, optical fiber connectivity solution for single-mode waveguides embedded in optical PCBs
KR101904136B1 (ko) 두 개의 광 도파로를 위한 광 결합 시스템
Brusberg et al. Glass platform for co-packaged optics
Tokunari et al. High-bandwidth density and low-power optical MCM using waveguide-integrated organic substrate
JP2020052269A (ja) 光チップ、光集積回路及び光モジュール
JP2019502167A (ja) 光結合装置および方法
JP7107194B2 (ja) 光接続構造
CN111566527B (zh) 具有竖直锥化的波导的绝热耦合光子系统
JP2015079061A (ja) 光モジュール、これを用いた電子機器、及び光モジュールの組立方法
JP5047591B2 (ja) フレキシブル光導波路および光導波路モジュール
JP6871106B2 (ja) 光導波路チップの接続構造
JP7222426B2 (ja) 光接続構造
JP6863866B2 (ja) 光接続構造
JP6795478B2 (ja) 光接続構造
TW201543092A (zh) 光學組件
CN114815054A (zh) 二维光栅耦合器和其制造方法
JP2023006113A (ja) 光コネクタおよび光コネクタ付きモジュール
JP5718388B2 (ja) 電極基板および光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R150 Certificate of patent or registration of utility model

Ref document number: 7107018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150