JP2019212892A - 配線構造体及び半導体装置 - Google Patents

配線構造体及び半導体装置 Download PDF

Info

Publication number
JP2019212892A
JP2019212892A JP2019016200A JP2019016200A JP2019212892A JP 2019212892 A JP2019212892 A JP 2019212892A JP 2019016200 A JP2019016200 A JP 2019016200A JP 2019016200 A JP2019016200 A JP 2019016200A JP 2019212892 A JP2019212892 A JP 2019212892A
Authority
JP
Japan
Prior art keywords
intermetallic compound
metal element
wiring structure
wiring
alni
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019016200A
Other languages
English (en)
Other versions
JP7366389B2 (ja
Inventor
小池　淳一
Junichi Koike
淳一 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Material Concept Inc
Original Assignee
Material Concept Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Material Concept Inc filed Critical Material Concept Inc
Priority to TW108109796A priority Critical patent/TW202011555A/zh
Priority to CN201910406985.0A priority patent/CN110556355A/zh
Priority to KR1020190062910A priority patent/KR20190138276A/ko
Priority to US16/429,622 priority patent/US11476195B2/en
Publication of JP2019212892A publication Critical patent/JP2019212892A/ja
Application granted granted Critical
Publication of JP7366389B2 publication Critical patent/JP7366389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】拡散バリア層を必要とせず、導電性、及び導電体と絶縁体との間の密着性に優れる配線材料及びそれを用いた半導体素子を提供すること。【解決手段】本発明の配線構造体は、金属間化合物からなる導電体と、絶縁体層とを有することを特徴とするものである。金属間化合物は、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ及びＺｎからなる群から選択される２種以上の金属元素を含むことが好ましい。また、金属間化合物は、Ａｌ及びＣｏからなる金属間化合物、Ａｌ及びＦｅからなる金属間化合物、Ａｌ及びＮｉからなる金属間化合物、Ｃｏ及びＦｅからなる金属間化合物、並びにＮｉ及びＺｎからなる金属間化合物から選択される１種以上であることが好ましい。【選択図】図２

Description

本発明は、トランジスタと外部回路とを接続するための多層配線構造体がある配線構造体及び半導体装置に関するものである。
半導体装置は、トランジスタと外部回路とを接続するための多層配線構造体を有する。このうち、多層配線構造体は、銅からなる導電体配線と、絶縁体と、それらの界面に配置される拡散バリア層からなる。拡散バリア層は銅が絶縁体中に拡散することを防止するために用い、通常、ＴｉＮ又はＴａＮと、Ｔｉ、Ｔａ、Ｒｕ及びＣｏのいずれかとの積層体からなるものである（非特許文献１）。
ここで、多層配線構造体を作製する場合は、まず絶縁体膜を形成し、次にフォトリソグラフィー法を用いて絶縁体膜の表面からエッチングすることで溝を形成し、溝内部に拡散バリア層を形成し、最後に銅を埋め込んで導電体配線を形成する。
ところで近年では、半導体装置の高性能化を実現するために、半導体装置を構成する要素部品の微細化が行われている。多層配線構造体も微細化されて導電体配線の電気抵抗が増加する。現状利用されている銅からなる導電体配線は、銅の自由電子の平均自由行程が約４０ｎｍであるため、導電体配線の線幅又は線高が４０ｎｍ以下に微細化されると、電気抵抗率が急激に増加する。
線幅が４０ｎｍ以下の導電体配線において、電気抵抗率が過度に高くなることを回避するために、平均自由行程とバルク電気抵抗率との積が、銅のそれより小さい値となる金属を選択して銅の代替にすることが報告されている。例えば非特許文献２では、そのような金属として、Ｒｈ、Ｉｒ、Ｎｉ、Ｍｏ、Ｃｏ、Ｒｕが提案されている。しかし、このような金属は、絶縁体表面で凝集する傾向があり、絶縁体に形成された配線用の溝に埋め込むことが困難である。
現状の多層配線構造体が有しているもう一つの課題は、導電体配線が占有すべき溝の一部を拡散バリア層が占有していることにある。このため、拡散バリア層が無い場合と比較して、配線の実効抵抗率はより高い値になる。拡散バリア層の存在によって電気抵抗率が過度に高くなることを回避するには、拡散バリア層を必要としない導電体材料を用いることが考えられるが、現状でそのような材料は利用されていない。
このように、半導体装置の多層配線構造体においては、微細化の進展に伴って銅配線の電気抵抗率が過度に上昇するという課題がある。また、成膜時に銅が凝集しやすく絶縁体に形成された配線用の溝に埋め込み難いという課題がある。さらに、拡散バリア層が配線溝の一部を占有することによって実効電気抵抗率が過度に上昇するという課題がある。
Ａ．Ｅ．Ｋａｌｏｙｅｒｏｓ ａｎｄ Ｅ．Ｅｉｓｅｎｂｒａｕｎ，Ａｎｎｕａｌ Ｒｅｖｉｅｗ ｏｆ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ，３０，３６３−３８５（２０００）． Ｄ．Ｇａｌｌ，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，１１９，０８５２０１（２０１６）．
本発明は、以上のような実情に鑑みてなされたものであり、拡散バリア層を必要とせず、導電性、及び導電体と絶縁体との間の密着性に優れる配線材料及びそれを用いた半導体素子を提供することを目的とする。
本発明者らは、金属間化合物を導電体として用いることにより、拡散バリア層を必要とせず、導電性、及び導電体と絶縁体との間の密着性に優れる配線材料を得られることを見出し、本発明を完成するに至った。具体的に、本発明は、以下のものを提供する。
（１）金属間化合物からなる導電体と、絶縁体層とを有する、配線構造体。
（２）前記金属間化合物は、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ及びＺｎからなる群から選択される２種以上の金属元素を含む、（１）に記載の配線構造体。
（３）前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｆｅ及びＣｏからなる金属間化合物、並びにＮｉ及びＺｎからなる金属間化合物から選択される１種以上である、（１）又は（２）に記載の配線構造体。
（４）前記絶縁体層が無機酸化物によって構成され、前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、該絶縁体層の酸化物形成標準自由エネルギーの絶対値に対して、前記第１の金属元素の酸化物形成標準自由エネルギーの絶対値が小さく、且つ前記第２の金属元素の酸化物形成標準自由エネルギーの絶対値が大きい、（１）に記載の配線構造体。
（５）前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、前記第１の金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ及びＺｎからなる群から選択される１種以上であり、前記第２の金属元素はＡｌ及びＳｂからなる群から選択される１種以上である、（１）又は（４）に記載の配線構造体。
（６）前記導電体及び前記絶縁体層の間に、少なくとも前記第２の金属元素及び酸素が結合して構成される金属酸化物層が介在する、（１）、（４）及び（５）のいずれかに記載の配線構造体。
（７）前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｃｕ及びＡｌからなる金属間化合物、並びにＮｉ及びＳｂからなる金属間化合物からなる群から選択される１種以上である、（１）及び（４）〜（６）のいずれかに記載の配線構造体。
（８）半導体装置において、半導体素子と外部回路とを接続するための、（１）〜（７）のいずれか１項に記載の配線構造体。
（９）半導体素子と、配線構造体とを含む半導体装置であって、前記配線構造体は、金属間化合物により構成される導電体と、絶縁体層とを有し、前記半導体素子と外部回路とを接続する、半導体装置。
（１０）前記絶縁体層が無機酸化物によって構成され、前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、該絶縁体層の酸化物形成標準自由エネルギーの絶対値に対して、前記第１の金属元素の酸化物形成標準自由エネルギーの絶対値が小さく、且つ前記第２の金属元素の酸化物形成標準自由エネルギーの絶対値が大きい、（９）に記載の半導体装置。
（１１）前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、前記第１の金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ及びＺｎからなる群から選択される１種以上であり、
前記第２の金属元素はＡｌ及びＳｂからなる群から選択される１種以上である、（９）または（１０）に記載の半導体装置。
（１２）前記導電体及び前記絶縁体層の間に、少なくとも前記第２の金属元素及び酸素が結合して構成される金属酸化物層が介在する、（９）〜（１１）のいずれかに記載の半導体装置。
（１３）前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｃｕ及びＡｌからなる金属間化合物、並びにＮｉ及びＳｂからなる金属間化合物からなる群から選択される１種以上である、（９）〜（１２）のいずれかに記載の半導体装置。
（１４）（１）〜（８）のいずれかに記載の配線構造体を製造する方法であって、酸化物からなる絶縁体層を有する基板を、１００℃以上５００℃以下に加熱し、該基板上に２種の金属元素を蒸着して金属間化合物からなる導電体を形成する、配線構造体の製造方法。
本発明によれば、半導体素子の配線構造体において、拡散バリア層を必要とせず、例えば線幅４０ｎｍ以下の微細な導電体を有する配線を構成しても、実効電気抵抗率が過度に高い値になることを回避できるので、これを用いて高性能の半導体装置を製造することができる。
実施例１−１〜１−４の試料及びシリコンウェハーのＸ線回折パターンである。 （ａ）実施例１−１の試料の断面の透過型電子顕微鏡写真であり、（ｂ）実施例１−４の試料の断面の透過型電子顕微鏡写真である。 （ａ）実施例１−１の試料のＳｉＯ２膜とＡｌＮｉ薄膜とを含む領域で電子線を走査して得られたＥＤＸ分析結果であり、（ｂ）実施例１−４の試料のＳｉＯ２膜とＡｌＮｉ薄膜とを含む領域で電子線を走査して得られたＥＤＸ分析結果である。 実施例２−１〜２−５の試料のＣ−Ｖ曲線である。 実施例３−１〜３−５の試料の電気抵抗率対Ｎｉ濃度のプロットである。 実施例４−１、４−２及び４−４の試料の電気抵抗率対膜厚のプロットである。 （ａ）実施例５の試料の実施例５において得られた試料の断面の走査型透過電子顕微鏡（ＳＴＥＭ）写真図であり、（ｂ）及び（ｃ）実施例５において得られた試料のＥＤＸ分析結果である。 ＮｉＡｌ、ＣｕＡｌ２、ＮｉＳｂ及び銅を配線電極とする配線構造体における配線電極の線幅と電気抵抗率の関係を示す図である。
以下、本発明の具体的な実施形態について、詳細に説明する。なお、本発明は、以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。
なお、本明細書において、「Ｍ１Ｍ２」（Ｍ１、Ｍ２はそれぞれ異なる金属元素である）の表記は、Ｍ１とＭ２を含む金属間化合物を言うが、Ｍ１とＭ２の両論的関係について示すものではない。すなわち、「Ｍ１Ｍ２」の記載は、Ｍ１：Ｍ２がモル比で１：１のもののみを示すものではなく、各金属元素とも理論上の整数比から±１０モル％程度の誤差が許容される。
〔配線構造体〕
本実施形態に係る配線構造体は、金属間化合物からなる導電体と、絶縁体層とを有する。このような配線構造体においては、線状の導電体の外周が、絶縁体層で被覆された構造を有している。
導電体としての金属間化合物は、その配線の径が約１０ｎｍ以下になると、銅よりも高い導電性を示す。上述したとおり、近年求められる半導体装置の高性能化を実現するため、半導体装置を構成する要素部品の微細化が進められているが、金属間化合物が有するこのような性質は半導体装置の高性能化の要求を満たすものである。
一方、導電体としての金属間化合物は、規則的な結晶構造を有し、その化学結合がイオン結合的であるため、結合力が強く、容易に分離して隣接する絶縁体中に拡散することがない。また、このような金属間化合物は、融点が高いため、導電体の線幅が狭くなり電流密度が高くなっても、エレクトロマイグレーション不良に対する耐性に優れている。さらに、これら金属間化合物は耐酸化性に優れるため、長期使用においても酸化による配線抵抗上昇がない。
すなわち、このような金属間化合物は、構成する金属元素が隣接する絶縁体中に拡散することによって引き起こされる絶縁不良に対する耐性に優れているから、これを用いた配線構造体においては、必ずしも拡散バリア層を設ける必要はない。言い換えれば、導電体と絶縁体層が接触していてもよい。このようにして、拡散バリア層を設けず、導電体及び絶縁体層が接触することにより、絶縁体に形成された配線用の溝の全体積を有効に利用できる。その結果、同じ幅の配線用の溝に拡散バリア層とＣｕ配線を形成した場合と比較して実効抵抗率を低い値に維持できる。
このような配線構造体においては、導電体及び絶縁体層の界面においては、金属間化合物の構成元素と絶縁体層の酸素が結合していることが好ましい。この金属元素と酸素の結合が及ぶ範囲は一原子間隔でも良いし、数原子層の金属酸化物層となっていてもよい。具体的に、酸素と結合する金属元素は、金属間化合物が第１の金属元素及び第２の金属元素の２種の金属元素を含む場合において、それら２種の金属元素の一方（第２の金属元素）であってよい。
また、金属間化合物が、第１の金属元素及び第２の金属元素の２種の金属元素を含み、且つ絶縁体層が無機酸化物から構成される場合、このような配線構造においては、絶縁体層をなす酸化物の酸化物形成標準自由エネルギーの絶対値に対して、第１の金属元素の酸化物形成標準自由エネルギーの絶対値が小さく、且つ第２の金属元素の酸化物形成標準自由エネルギーの絶対値が大きいことが好ましい。このように第１の金属元素及び第２の金属元素を選択することにより、第２の金属元素が絶縁体層の酸素と強く結合する。このことによって配線と絶縁体層との密着性を高めることができる。さらに、配線と絶縁体層との濡れ性を高めることができ、絶縁体層に形成した配線形状をした溝内部に容易に埋め込むことが可能となる。また、このような組み合わせで第１の金属元素と第２の金属元素とを用いることにより、結合がイオン結合的になり、強固な結合を有する配線材料を得ることができる。
なお、６００Ｋにおける酸化物形成標準自由エネルギーはそれぞれ以下のとおりである。
具体的に、金属間化合物としては、特に限定されないが、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ及びＺｎからなる群から選択される２種以上の金属元素を含むものであることが好ましい。
このような金属間化合物としては、例えばＣｏ及びＡｌからなる金属間化合物（ＣｏＡｌ）、Ｆｅ及びＡｌからなる金属間化合物（ＦｅＡｌ）、Ｎｉ及びＡｌからなる金属間化合物（ＮｉＡｌ）、Ｆｅ及びＣｏからなる金属間化合物（ＦｅＣｏ）、又はＮｉ及びＺｎからなる金属間化合物（ＮｉＺｎ）であることが好ましい。これらの金属間化合物は、他の金属間化合物と比べて室温におけるバルク体の電気抵抗率が低いという利点がある。さらに、金属間化合物として安定して存在するための組成幅を有するため、作製が容易である。
また、別の態様において、金属間化合物としては、例えばＦｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ａｌ及びＳｂからなる群から選択される少なくとも２種以上の金属元素を含む金属間化合物を用いることが好ましく、第１の元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ及びＺｎからなる群から選択される１種以上含み、且つ第２の元素としてＡｌ及びＳｂからなる群から選択される１種以上を含んでなる金属間化合物を用いることがより好ましい。
このような金属間化合物としては、例えば、Ｃｏ及びＡｌからなる金属間化合物（ＣｏＡｌ）、Ｆｅ及びＡｌからなる金属間化合物（ＦｅＡｌ）、Ｎｉ及びＡｌからなる金属間化合物（ＮｉＡｌ）、Ｃｕ及びＡｌからなる金属間化合物（ＣｕＡｌ２）、又はＮｉ及びＳｂ（ＮｉＳｂ）からなる金属間化合物を用いることが好ましい。
金属間化合物としては、特に限定されないが、体心立方晶規則構造を有するものを用いることがより好ましい。金属間化合物が、体心立方晶規則構造を有することにより、結晶方位の依存性がなく、どのような結晶配向性を有しても特性に変化がない導電体が得られる。
また、別の態様において、金属間化合物としては、特に限定されないが、六方晶規則構造を有するものを用いることがより好ましい。金属間化合物が、六方晶則構造を有することにより、体心立方晶と同様に結晶方位の依存性がなく、どのような結晶配向性を有しても特性に変化がない導電体が得られる。なお、六方晶規則構造を有する金属間化合物の例としては、ＣｕＡｌ２が挙げられる。
金属間化合物としては、特に限定されないが、２種の金属元素を含むものを用いることが好ましい。このような場合において、２種の金属元素の比（第１の金属元素：第２の金属元素）としては、当該金属間化合物が略１：１の比を有するもの（例えば、ＡｌＣｏ、ＡｌＦｅ、ＡｌＮｉ、ＮｉＳｂ等）である場合、原子比で４８．５：５１．５〜５１．５：４８．５であるものを用いることが好ましく、４９．０：５１．０〜５１．０：４９．０であるものを用いることがより好ましい。２種類の金属元素の比が５０：５０である場合に原子欠陥のない規則構造が得られるため電気抵抗値は最小値を示すが、２種類の金属元素の比が所要量の範囲内であれば、金属間化合物の規則構造は維持され、かつ導電体の抵抗の上昇を許容範囲内に抑制できる。
金属間化合物としては、特に限定されないが、２種の金属元素を含むものを用いることが好ましい。このような場合において、２種の金属元素の比（第１の金属元素：第２の金属元素）としては、当該金属間化合物が略１：２の比を有するもの（例えば、ＣｕＡｌ２等）である場合、原子比で．３０：７０〜３７：６３であるものを用いることが好ましく、３２：６８〜３５：６５であるものを用いることがより好ましい。２種類の金属元素の比が３３：６７である場合に原子欠陥のない規則構造が得られるため電気抵抗値は最小値を示すが、２種類の金属元素の比が所要量の範囲内であれば、金属間化合物の規則構造は維持され、かつ導電体の抵抗の上昇を許容範囲内に抑制できる。
導電体の線幅（直径）としては、特に限定されないが、例えば５００ｎｍ以下であることが好ましく、２００ｎｍ以下であることがより好ましく、１００ｎｍ以下であることがさらに好ましく、４０ｎｍ以下であることが特に好ましい。導電体の線幅が所要量以下であることにより、半導体装置を構成する要素部品をより微細化することができる。
（絶縁体層）
絶縁体層としては、絶縁性を有するものであれば特に限定されなく、広く無機酸化物、無機窒化物、無機酸窒化物等を用いることができる。例えばＳｉＯ２、ＳｉＯＣＨ、ＳｉＮｘ、ＳｉＯＮ、シリコンを含む樹脂等を用いることができる。その中でも、ＳｉＯ２やＳｉＯＣＨ等のＳｉ−Ｏ結合を有する絶縁体を用いることが好ましい。ＳｉＯ２及びＳｉＯＣＨを用いた場合、当該絶縁体層が、絶縁性、機械的強度、弾性率、及び耐熱性のいずれにも優れるものである。
絶縁体層の形状としては、導電体の周囲を囲むものであれば特に限定されず、その用途に応じて適宜設計することができる。例えば、導電体の周囲を囲むような筒状であってもよいし、バルク状や膜状の絶縁体層に導電体の周囲を囲むような空洞が設けられたものであってもよい。具体的にそのような空洞としては、例えばビア穴や配線溝が挙げられる。またエアギャップ構造でもよい。
このようにして形成される配線構造体は、例えば、後述するように、半導体素子と外部回路との接続に用いることができる。
〔半導体装置〕
本実施形態に係る半導体装置は、半導体素子と、配線構造体とを含む半導体装置であって、配線構造体は、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ及びＺｎからなる群から選択される２種以上の金属元素を含む金属間化合物により構成される導電体と、絶縁体層とを有し、半導体素子と外部回路とを接続する。なお、配線構造体の特徴は上述したとおりであるため、ここでの記載は省略する。
半導体素子としては、特に限定されないが、例えばＭＯＳＦＥＴ、ＦｉｎＦＥＴ、ＧＡＡＦＥＴなどの電界効果トランジスタ、Ｖ−ＮＡＮＤ、ＤＲＡＭ、ＲＲＡＭ（登録商標）、ＰＲＡＭ、ＭＲＡＭなどのメモリが挙げられる。その中でも高速動作が必要とされるトランジスタを用いることが好ましい。
外部回路としては、特に限定されないが、例えば電源回路、制御回路等が挙げられる。
〔配線構造体・半導体装置の製造方法〕
以上のような半導体装置の製造方法の一例をより具体的に説明する。まず、シリコン基板の一部にリン（Ｐ）又はホウ素（Ｂ）を添加してキャリア濃度を調整し、チャネル領域を形成する。次に、チャネル領域の周辺にゲート電極、ソース電極、ドレイン電極を形成し、トランジスタ構造を作る。
このようなトランジスタの上部には配線構造体があり、コンタクト、Ｍ０、Ｍ１、Ｍ２等の導電体配線を順次形成する。この配線構造体を形成するには、まずトランジスタの上部にプラズマ支援化学気相蒸着（ＰＥ−ＣＶＤ）法やスピンコート法等を利用してＳｉＯ２、ＳｉＯＣＨ等のＳｉ−Ｏを基本構造骨格とした絶縁体層を形成する。このようにして得られた絶縁体層に対し、リソグラフィー法を用いて配線形状の溝及びビア形状の穴を形成する。その後、ビア穴及び配線溝に、スパッタ法、化学気相蒸着（ＣＶＤ）法、ＰＥ−ＣＶＤ法、原子層堆積（ＡＬＤ）法、プラズマ支援原子層堆積（ＰＥ−ＡＬＤ）法等を利用して、金属間化合物を形成する。金属間化合物が過剰量生成した場合、化学機械的研磨（ＣＭＰ）法によって除去し平坦化する。これらの工程を繰り返して多層配線構造体を形成する。
より具体的に、上述したような配線構造体は、酸化物からなる絶縁体層を有する基板を、１００℃以上５００℃以下に加熱し、その基板上に２種の金属元素を蒸着して金属間化合物からなる導電体を形成することにより製造することができる。
なお、半導体装置においては、一つの装置内に複数の配線構造体が設けられることがある。このような半導体装置内において、特に多層配線構造体の線幅が太い配線（例えば線幅が５０ｎｍ以上の配線）やビアは従来法のように拡散バリア層とＣｕで形成することもできる。この場合、金属間化合物配線とＣｕとの間には、Ｃｕ配線の拡散バリア層であるＣｏ／ＴａＮまたはＴａ／ＴａＮの二層構造体を設けることができる。このような構造にすることで、金属間化合物配線とＣｕとが相互拡散して配線抵抗が上昇することを防止でき、あるいは相互に反応して高抵抗の界面層を形成することを防止できる。
以下に実施例を挙げて、本発明についてさらに詳細に説明する。本発明は、これらの実施例により何ら限定されるものではない。
〔ＡｌＮｉ薄膜試料の構造評価〕
（実施例１−１）未加熱処理ＡｌＮｉ薄膜試料
シリコンウェハー基板上に、絶縁体として厚さが１００ｎｍのＳｉＯ２膜を、プラズマ支援化学気相蒸着法（ＰＥ−ＣＶＤ）を用いて成膜した。
次に、ＳｉＯ２膜上に、ＡｌとＮｉの純金属を原材料（スパッタターゲット）として直流スパッタ法で同時成膜することでＡｌ−Ｎｉ合金を得た。ＡｌとＮｉの原子比は５０：５０とした。ＡｌとＮｉが等濃度となるように成膜条件を調整してＡｌＮｉ薄膜試料を作製した。
（実施例１−２）２５０℃加熱処理ＡｌＮｉ薄膜試料
実施例１−１と同様にして得られたＡｌＮｉ薄膜をさらに２５０℃で３０分加熱してＡｌＮｉ薄膜試料を作製した。
（実施例１−３）４００℃加熱処理ＡｌＮｉ薄膜試料
実施例１−１と同様にして得られたＡｌＮｉ薄膜をさらに４００℃で３０分加熱してＡｌＮｉ薄膜試料を作製した。
（実施例１−４）５００℃加熱処理ＡｌＮｉ薄膜試料
実施例１−１と同様にして得られたＡｌＮｉ薄膜をさらに５００℃で３０分加熱してＡｌＮｉ薄膜試料を作製した。
実施例１−１〜１−４の試料及びシリコンウェハーの構造を、Ｘ線回折法を用いて分析した。図１は実施例１−１〜１−４の試料及びシリコンウェハーのＸ線回折パターンである。
図１から分かるように、いずれの試料においても、回折ピークが観測された角度は、３１．０°、４４．４°、５５．１°であった。これらの回折ピークは、それぞれ体心立方晶規則構造の１００、１１０、１１１反射に対応するものである。この結果から、ＡｌＮｉ薄膜の結晶構造は体心立方晶規則構造であることが分かった。
実施例１−１及び実施例１−４の試料の断面を透過型電子顕微鏡で観察した。図２（ａ）は、実施例１−１の試料の断面の透過型電子顕微鏡写真であり、図２（ｂ）は、実施例１−４の試料の断面の透過型電子顕微鏡写真である。いずれの試料においても、結晶粒が膜の厚さ方向に延伸した柱状晶を形成していた。柱状晶の膜厚方向の平均長さは、実施例１−１（未加熱処理）で約８０ｎｍ、実施例１−４（５００℃加熱処理）で１５０ｎｍであった。柱状晶の面内方向の平均長さは、実施例１−１（未加熱処理）で約９ｎｍ、実施例１−４（５００℃加熱処理）で約１６ｎｍであった。
実施例１−１及び実施例１−４の試料の断面の元素組成を透過型電子顕微鏡に付属するＥＤＸ（Ｘ線エネルギー分散分光）装置を用いて分析した。図３（ａ）は、実施例１−１の試料のＳｉＯ２膜とＡｌＮｉ薄膜とを含む領域で電子線を走査して得られたＥＤＸ分析結果であり、図３（ｂ）は、実施例１−４の試料のＳｉＯ２膜とＡｌＮｉ薄膜とを含む領域で電子線を走査して得られたＥＤＸ分析結果である。これら図３（ａ）及び（ｂ）において、縦軸は構成元素の特性Ｘ線強度である。いずれの試料においても、ＳｉＯ２膜中にはＡｌもＮｉも検出されなかった。また、いずれの試料においても、ＡｌＮｉ膜中にＯとＳｉが検出された。実施例１−１（未加熱処理）の試料においても、ＡｌＮｉ膜中にＯとＳｉが検出されており、熱処理後も相対強度に変化はない。したがって、ＡｌＮｉ膜中のＯとＳｉは、断面サンプル作製時の酸化及びエッチングされたＳｉが、断面サンプル表面に再付着したことによるものである。また、ＡｌＮｉ膜とＳｉＯ２膜の界面には、両膜の構成元素以外の元素は検出されなかった。これらの結果から、実施例１−１及び実施例１−４のいずれの試料においても、ＳｉＯ２膜とＡｌＮｉ膜は界面に他の層を形成することなく、直接的に接触しており、５００℃、３０分の熱処理によっても相互に拡散することはないといえる。
〔ＡｌＮｉ薄膜試料の電気的特性評価〕
ＡｌＮｉ薄膜がＳｉＯ２膜に対して拡散バリア層を不要とすることを示すために、ＭＯＳ構造を有するＣ―Ｖ（電気容量―電圧）測定用の試料を作製し、高温かつ高電界下に保持した後のフラットバンド電圧の変化を測定した。測定用の試料は次の手順で作製した。
（実施例２−１）未加熱処理ＡｌＮｉ薄膜試料
Ｓｉ基板はｐ型シリコンウェハーを用いて、その片側の面上にＳｉＯ２膜を成膜した。ウェハーのＳｉＯ２膜が形成されていない裏面にＡｌを蒸着して２５０℃で１０分の熱処理を行い、オーミック電極を形成した。その後、厚さが２０ｎｍのＳｉＯ２膜上にフォトレジスト膜を形成し、リフトオフ法によってＡｌＮｉ膜の電極パターンを形成した。ＡｌＮｉ電極試料のサイズは一辺２００μｍの正方形とした。
（実施例２−２）３００℃加熱処理ＡｌＮｉ薄膜試料
実施例２−１と同様にして得られたＡｌＮｉ薄膜をさらに３００℃で３０分加熱してＡｌＮｉ薄膜試料を作製した。
（実施例２−３〜２−５）ＢＴＳ試験ＡｌＮｉ薄膜試料
実施例２−１と同様にして得られたＡｌＮｉ電極試料（ＭＯＳサンプル）においてＢＴＳ（バイアス・温度ストレス）試験を行った。具体的には、表裏の電極間に６Ｖの電圧（３ＭＶ／ｃｍの電界強度）を印加し、２５０℃でそれぞれ１０分（実施例２−３）、３０分（実施例２−４）、６０分（実施例２−５）保持した。
実施例２−１〜２−５の試料についてＣ−Ｖ測定を行った。図４は、実施例２−１〜２−５の試料のＣ−Ｖ曲線である。具体的に、この図４は、電圧をスイープした際の電気容量の変化を示す。ＡｌＮｉの構成元素がＳｉＯ２中に拡散する場合は、Ｃ−Ｖ曲線が負電圧方向にシフトする。すなわち、フラットバンド電位が負にシフトする。しかし、図４が示すように、フラットバンドの負方向へのシフトは見られず、ＳｉＯ２中にＡｌ又はＮｉの拡散は生じなかったといえる。このようにＡｌＮｉ薄膜は従来のＣｕ薄膜のように拡散バリア層を必要としないことが分かった。この要因として、ＡｌとＮｉがイオン結合に類似する強固な原子結合状態を保持しているため、ＡｌとＮｉがそれぞれ独立した原子として分離しＳｉＯ２中に拡散することが困難であるからと考える。
〔ＡｌＮｉ薄膜試料のＮｉ：Ａｌ比が電気抵抗率に及ぼす影響〕
（実施例３−１）未加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際のスパッタ電圧を変化させることにより、Ｎｉ原子とＡｌ原子の全量に対するＮｉの原子比、すなわちＮｉ濃度を４８．５原子％から５３．０原子％となるように制御した以外、実施例１−１と同様にしてＡｌＮｉ薄膜試料を作製した。なお、ＡｌＮｉ薄膜の厚さは２６０ｎｍであった。
（実施例３−２）２５０℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際のスパッタ電圧を変化させることにより、Ｎｉ濃度が４８．５原子％から５３．０原子％となるように制御した以外、実施例１−２と同様にしてＡｌＮｉ薄膜試料を作製した。なお、ＡｌＮｉ薄膜の厚さは２６０ｎｍであった。
（実施例３−３）４００℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際のスパッタ電圧を変化させることにより、Ｎｉ濃度が４８．５原子％から５３．０原子％となるように制御した以外、実施例１−３と同様にしてＡｌＮｉ薄膜試料を作製した。なお、ＡｌＮｉ薄膜の厚さは２６０ｎｍであった。
（実施例３−４）５００℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際のスパッタ電圧を変化させることにより、Ｎｉ濃度が４８．５原子％から５３．０原子％となるように制御した以外、実施例１−４と同様にしてＡｌＮｉ薄膜試料を作製した。なお、ＡｌＮｉ薄膜の厚さは２６０ｎｍであった。
実施例３−１〜３−４の試料の電気抵抗率を測定した。図５は、実施例３−１〜３−５の試料の電気抵抗率対Ｎｉ濃度のプロットである。図５から分かるように、実施例３−１〜３−４の試料においてＮｉ濃度が５０原子％において電気抵抗率が最低となり、熱処理温度の上昇とともに電気抵抗率が減少した。
〔ＡｌＮｉ薄膜試料の膜厚が電気抵抗率に及ぼす影響〕
（実施例４−１）未加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際の時間を変化させることにより、薄膜の厚さを制御した以外、実施例１−１と同様にしてＡｌＮｉ薄膜試料を作製した。なお、Ｎｉ濃度は５０原子％とした。
（実施例４−２）２５０℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際の時間を変化させることにより、薄膜の厚さを制御した以外、実施例１−２と同様にしてＡｌＮｉ薄膜試料を作製した。なお、Ｎｉ濃度は５０原子％とした。
（実施例４−３）４００℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際の時間を変化させることにより、薄膜の厚さを制御した以外、実施例１−３と同様にしてＡｌＮｉ薄膜試料を作製した。なお、Ｎｉ濃度は５０原子％とした。
（実施例４−４）５００℃加熱処理ＡｌＮｉ薄膜試料
それぞれの金属をスパッタする際の時間を変化させることにより、薄膜の厚さを制御した以外、実施例１−４と同様にしてＡｌＮｉ薄膜試料を作製した。なお、Ｎｉ濃度は５０原子％とした。
実施例４−１、４−２及び４−４の試料の電気抵抗率を測定した。図６は、実施例４−１、４−２及び４−４の試料の電気抵抗率対膜厚のプロットである。なお、この図６において、比較のためにＣｕ薄膜（未加熱処理）の結果も示す。Ｃｕ薄膜の電気抵抗率は、膜厚が８ｎｍ以下になると急激に増加し、ＡｌＮｉ薄膜の電気抵抗率を上回る。Ｃｕ薄膜の急激な抵抗率の上昇は、自由電子の散乱に加えて、ＣｕのＳｉＯ２に対する濡れ性が乏しいため、未加熱処理の状態で凝集する傾向にあり、薄膜の連続性が阻害されるからである。これらの結果から、電気抵抗の観点で、厚さが８ｎｍ以下の連続膜においてはＡｌＮｉ薄膜がＣｕ薄膜より有利であることが分かった。
金属配線が絶縁体に形成された溝内部に形成される場合は、拡散バリア層を必要とするか否かが配線の実効電気抵抗率に多大な影響を及ぼす。従来のＣｕ配線の場合では、配線溝内部の両側側壁と底部に高抵抗の拡散バリア層が形成される。その厚さは約５ｎｍであり、配線幅（ｗ）のうちＣｕが占めるのはｗ−１０ｎｍとなる。一方で、ＡｌＮｉ配線の場合は拡散バリア層が不要であるため、配線幅の全てをＡｌＮｉが占有できるという優位性がある。
〔ＡｌＮｉ薄膜試料の密着強度評価〕
ＡｌＮｉ薄膜とＳｉＯ２膜との密着強度を評価した。具体的に、実施例４−１〜４−４の試料のうち、それぞれ膜厚が１５０ｎｍ及び１００ｎｍのものを用い、ＡＳＴＭ Ｄ ３３５９−７９にしたがってテープテストを行った。また、比較のためにＳｉＯ２上に１５０ｎｍのＣｕ薄膜を形成したサンプルも同様のテストを行った。その結果、実施例４−１〜４−４の試料はいずれもテープテストによっても全く剥離が無かったが、Ｃｕ薄膜は全て剥離した。実施例４−１〜４−４の試料についてＸ線光電子分光法によって界面近傍のＡｌの結合状態を調べた結果、いずれの試料においても、Ａｌが酸化した状態になっており、酸化物形成傾向の強いＡｌがＳｉＯ２の酸素と結合して強固な密着性を保持しているものと考える。
〔構造分析〕
（実施例５）
シリコン基板上に、テトラエチルオルソシラン（ＴＥＯＳ）を原料とするプラズマ支援化学気相成長法により、ＳｉＯ２からなる絶縁体層を形成した。フォトリソグラフィー法によってＳｉＯ２膜に配線形状を有する溝を形成した。その後、基板を１００〜５００℃の温度範囲に加熱した。ここでは２５０℃に加熱した例を示す。配線を形成する金属はＣｕ及びＡｌを選択した。ここで、Ｃｕの酸化物形成標準自由エネルギー（ΔＧ０）は−４０〜−５９ｋＪ／ｍｏｌであり、Ｓｉの酸化物形成標準自由エネルギー（ΔＧ０＝−１９２ｋＪ／ｍｏｌ）より絶対値が小さい。一方で、Ａｌの酸化物形成標準自由エネルギーは−２３５ｋＪ／ｍｏｌであり、Ｓｉの酸化物形成標準自由エネルギーより絶対値が大きい。基板を加熱した状態でＣｕとＡｌの純金属ターゲットを直流スパッタ法で蒸着した。このとき組成比がＣｕ：Ａｌ＝１：２となるようにスパッタパワーを調整した。
図７（ａ）は、実施例５において得られた試料の断面のＳＴＥＭ写真図である。図７（ｂ）及び（ｃ）は、実施例５において得られた試料のＥＤＸ分析結果である。より具体的に、図７（ｂ）及び（ｃ）は、図７（ｂ）の挿図における垂直方向（縦線上）及び水平方向（横線上）をそれぞれ走査して得られたＥＤＸ分析結果である。
図７（ａ）より、ＳｉＯ２絶縁体層に形成した溝内部に緻密な充填物が観察された。
図７（ｂ）の挿図の垂直方向にＥＤＸ分析を行った図７（ｂ）から、この方向においては、いずれの点においてもＣｕとＡｌの組成比が約１：２となっており、ＣｕＡｌ２金属間化合物が形成されたことがわかった。
一方で、図７（ｃ）の水平方向にＥＤＸ分析を行った図７（ｃ）によれば、配線と絶縁体層との界面近傍でＡｌとＯの濃度が高くなっており、Ａｌ−Ｏ結合を有する層が形成されていることがわかる。これは、Ａｌの酸化物形成標準自由エネルギーがＳｉの酸化物形成標準自由エネルギーより大きいため、ＳｉＯ２がＡｌによって一部還元されてＡｌＯｘが形成されたことを示している。この反応によって金属間化合物と絶縁体層は良好な密着を示すとともに、スパッタ蒸着時にＡｌが優先的に絶縁体層表面を覆うことによって配線の絶縁体層に対する濡れ性が向上し、結果的に配線溝に金属間化合物が緻密に埋め込まれることに貢献する。
（配線抵抗の配線幅依存性） フォトリソグラフィー法を用いてＳｉＯ２絶縁体層に種々の幅を有する配線溝を形成した。配線溝の高さと幅は等しくなるようにした。この配線溝内部を埋めるように、ＮｉＡｌ、ＣｕＡｌ２及びＮｉＳｂ金属間化合物をスパッタ法で形成した。それぞれの金属間化合物をスパッタ成膜する際には基板を３５０℃、２５０℃、３００℃に加熱した。その後、絶縁体層の上部表面に余剰に形成された金属間化合物をＣＭＰ法で研磨して除去した。配線溝を等間隔のサーペンタイン形状として形成した。得られた配線構造体試料について、直流四探針法によって配線の電気抵抗率を測定した。また、比較試料として、配線溝に純Ｃｕを埋め込んだ試料（図７において、「Ｃｕ」と示す。）を作製した。さらに、Ｔａ／ＴａＮの二層構造膜を２ｎｍの厚さに成膜し、その後純Ｃｕを埋め込んだ試料（図７において、「Ｃｕ ｗ Ｌ／Ｂ」と示す。）も作製した。
図８は、ＮｉＡｌ、ＣｕＡｌ２、ＮｉＳｂ及び銅を配線電極とする配線構造体における配線電極の線幅と電気抵抗率の関係を示す図である。図８において、横軸は配線電極の線幅（ｎｍ）であり、縦軸は電気抵抗率（μΩ ｃｍ）である。図８から分かるように、ＮｉＡｌ，ＣｕＡｌ２及びＮｉＳｂ金属間化合物からなる配線は、純Ｃｕを埋め込んだ試料（Ｃｕ）より抵抗が低くならないが、その一方で、Ｔａ／ＴａＮの二層構造膜を有するＣｕ配線と比較すると、線幅が７〜９ｎｍ以下の範囲において、低い抵抗値を示すことがわかる。
〔ＡｌＦｅ、ＡｌＣｏ、ＣｏＦｅ、ＣｕＡｌ２、ＮｉＺｎ、ＮｉＳｂ薄膜の評価〕
ｐ型シリコンウェハーを基板としてその片側の面上にＳｉＯ２膜を成膜した。その上に、等モル比（第１の元素：第２の元素）の２種類の元素からなるＡｌＦｅ、ＡｌＣｏ、ＣｏＦｅ、ＣｕＡｌ２、ＮｉＺｎ及び、ＮｉＳｂの薄膜をスパッタ法で作製した。これらの薄膜において、未加熱処理のもの、３０分の２５０℃加熱処理、３０分の４００℃加熱処理、３０分の５００℃加熱処理を施したものをそれぞれ試料として、ＡｌＮｉ薄膜試料と同様の分析評価を行った。
断面観察のＥＤＸとＭＯＳ試料のＣ−Ｖ曲線の測定結果から、いずれの試料も拡散バリア層がなくとも、構成元素がＳｉＯ２膜中に拡散しないことが確認できた。また、各薄膜の電気抵抗率は、膜厚が８ｎｍ以下でＣｕ薄膜の値を下回った。テープテストは全ての試料において剥離は確認されなかった。

Claims (14)

  1. 金属間化合物からなる導電体と、絶縁体層とを有する、配線構造体。
  2. 前記金属間化合物は、Ａｌ、Ｆｅ、Ｃｏ、Ｎｉ及びＺｎからなる群から選択される２種以上の金属元素を含む、請求項１に記載の配線構造体。
  3. 前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｆｅ及びＣｏからなる金属間化合物、並びにＮｉ及びＺｎからなる金属間化合物から選択される１種以上である、請求項１又は２に記載の配線構造体。
  4. 前記絶縁体層が無機酸化物によって構成され、前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、該絶縁体層の酸化物形成標準自由エネルギーの絶対値に対して、前記第１の金属元素の酸化物形成標準自由エネルギーの絶対値が小さく、且つ前記第２の金属元素の酸化物形成標準自由エネルギーの絶対値が大きい、請求項１に記載の配線構造体。
  5. 前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、
    前記第１の金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ及びＺｎからなる群から選択される１種以上であり、
    前記第２の金属元素はＡｌ及びＳｂからなる群から選択される１種以上である、請求項１又は４に記載の配線構造体。
  6. 前記導電体及び前記絶縁体層の間に、少なくとも前記第２の金属元素及び酸素が結合して構成される金属酸化物層が介在する、請求項１、４及び５のいずれか１項に記載の配線構造体。
  7. 前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｃｕ及びＡｌからなる金属間化合物、並びにＮｉ及びＳｂからなる金属間化合物からなる群から選択される１種以上である、請求項１及び４〜６のいずれか１項に記載の配線構造体。
  8. 半導体装置において、半導体素子と外部回路とを接続するための、請求項１〜７のいずれか１項に記載の配線構造体。
  9. 半導体素子と、配線構造体とを含む半導体装置であって、
    前記配線構造体は、金属間化合物により構成される導電体と、絶縁体層とを有し、前記半導体素子と外部回路とを接続する、半導体装置。
  10. 前記絶縁体層が無機酸化物によって構成され、前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、該絶縁体層の酸化物形成標準自由エネルギーの絶対値に対して、前記第１の金属元素の酸化物形成標準自由エネルギーの絶対値が小さく、且つ前記第２の金属元素の酸化物形成標準自由エネルギーの絶対値が大きい、請求項９に記載の半導体装置。
  11. 前記金属間化合物は、第１の金属元素及び第２の金属元素を含み、
    前記第１の金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ及びＺｎからなる群から選択される１種以上であり、
    前記第２の金属元素はＡｌ及びＳｂからなる群から選択される１種以上である、請求項９又は１０に記載の半導体装置。
  12. 前記導電体及び前記絶縁体層の間に、少なくとも前記第２の金属元素及び酸素が結合して構成される金属酸化物層が介在する、請求項９〜１１のいずれか１項に記載の半導体装置。
  13. 前記金属間化合物は、Ｃｏ及びＡｌからなる金属間化合物、Ｆｅ及びＡｌからなる金属間化合物、Ｎｉ及びＡｌからなる金属間化合物、Ｃｕ及びＡｌからなる金属間化合物、並びにＮｉ及びＳｂからなる金属間化合物からなる群から選択される１種以上である、請求項９〜１２のいずれか１項に記載の半導体装置。
  14. 請求項１〜８のいずれか１項に記載の配線構造体を製造する方法であって、
    酸化物からなる絶縁体層を有する基板を、１００℃以上５００℃以下に加熱し、該基板上に２種の金属元素を蒸着して金属間化合物からなる導電体を形成する、配線構造体の製造方法。


JP2019016200A 2018-06-04 2019-01-31 配線構造体及び半導体装置 Active JP7366389B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108109796A TW202011555A (zh) 2018-06-04 2019-03-21 配線構造體及半導體裝置
CN201910406985.0A CN110556355A (zh) 2018-06-04 2019-05-16 布线结构体及半导体器件
KR1020190062910A KR20190138276A (ko) 2018-06-04 2019-05-29 배선 구조체 및 반도체 장치
US16/429,622 US11476195B2 (en) 2018-06-04 2019-06-03 Wiring structure and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018106833 2018-06-04
JP2018106833 2018-06-04

Publications (2)

Publication Number Publication Date
JP2019212892A true JP2019212892A (ja) 2019-12-12
JP7366389B2 JP7366389B2 (ja) 2023-10-23

Family

ID=68847016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019016200A Active JP7366389B2 (ja) 2018-06-04 2019-01-31 配線構造体及び半導体装置

Country Status (3)

Country Link
JP (1) JP7366389B2 (ja)
KR (1) KR20190138276A (ja)
TW (1) TW202011555A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111757A (ja) * 2020-01-15 2021-08-02 株式会社アルバック 金属配線の形成方法
WO2021230060A1 (ja) * 2020-05-14 2021-11-18 株式会社荏原製作所 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
WO2023162327A1 (ja) 2022-02-25 2023-08-31 Ｊｘ金属株式会社 スパッタリングターゲット及びその製造方法
JP7449790B2 (ja) 2020-06-24 2024-03-14 株式会社アルバック 金属配線の形成方法及び金属配線の構造体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102940A (ja) * 1987-10-15 1989-04-20 Seiko Epson Corp 半導体装置の配線方法
JPH05299636A (ja) * 1991-07-05 1993-11-12 Sharp Corp 化合物金属細線構造及びその作製方法
JP2000252466A (ja) * 1999-03-04 2000-09-14 Toshiba Corp パワー半導体デバイス及びその製造方法
JP2008270545A (ja) * 2007-04-20 2008-11-06 Denso Corp 半導体装置の配線及び半導体装置の配線形成方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP2010536175A (ja) * 2007-08-03 2010-11-25 マイクロン テクノロジー， インク． 金属間化合物導体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102940A (ja) * 1987-10-15 1989-04-20 Seiko Epson Corp 半導体装置の配線方法
JPH05299636A (ja) * 1991-07-05 1993-11-12 Sharp Corp 化合物金属細線構造及びその作製方法
JP2000252466A (ja) * 1999-03-04 2000-09-14 Toshiba Corp パワー半導体デバイス及びその製造方法
JP2008270545A (ja) * 2007-04-20 2008-11-06 Denso Corp 半導体装置の配線及び半導体装置の配線形成方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2010536175A (ja) * 2007-08-03 2010-11-25 マイクロン テクノロジー， インク． 金属間化合物導体
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111757A (ja) * 2020-01-15 2021-08-02 株式会社アルバック 金属配線の形成方法
JP7388932B2 (ja) 2020-01-15 2023-11-29 株式会社アルバック 金属配線の形成方法
WO2021230060A1 (ja) * 2020-05-14 2021-11-18 株式会社荏原製作所 バリアメタルフリー金属配線構造の製造方法、およびバリアメタルフリー金属配線構造
JP7449790B2 (ja) 2020-06-24 2024-03-14 株式会社アルバック 金属配線の形成方法及び金属配線の構造体
WO2023162327A1 (ja) 2022-02-25 2023-08-31 Ｊｘ金属株式会社 スパッタリングターゲット及びその製造方法
KR20230129054A (ko) 2022-02-25 2023-09-05 제이엑스금속주식회사 스퍼터링 타깃 및 그 제조 방법

Also Published As

Publication number Publication date
TW202011555A (zh) 2020-03-16
KR20190138276A (ko) 2019-12-12
JP7366389B2 (ja) 2023-10-23

Similar Documents

Publication Publication Date Title
JP7366389B2 (ja) 配線構造体及び半導体装置
US11296026B2 (en) Semiconductor device and manufacturing method thereof
JP4415100B1 (ja) 銅配線、半導体装置および銅配線形成方法
JP5078259B2 (ja) １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続
US7893535B2 (en) Semiconductor device and method for fabricating the same
JP5395542B2 (ja) 半導体装置
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
JP5014632B2 (ja) 半導体装置および半導体装置の製造方法
TW201430958A (zh) 於銅基導體結構上形成石墨襯墊及／或蓋罩層之方法
JP5578466B2 (ja) 銅配線、銅配線の形成方法および半導体装置
TW201706455A (zh) 具有表面官能基化石墨烯覆蓋層之銅內連線裝置及其製造方法
US9392690B2 (en) Method and structure to improve the conductivity of narrow copper filled vias
TW201013840A (en) Structure and process for conductive contact integration
US9355900B2 (en) Semiconductor device and method of manufacturing the same
KR20020087338A (ko) 전극간의 접속 구조 및 그 제조 방법
US9748173B1 (en) Hybrid interconnects and method of forming the same
Zhang et al. Methods to lower the resistivity of ruthenium interconnects at 7 nm node and beyond
JP2020017728A (ja) ナノ結晶質グラフェンキャップ層を含むインターコネクト構造体、及びそのインターコネクト構造体を含む電子素子
US11476195B2 (en) Wiring structure and semiconductor device
US8003536B2 (en) Electromigration resistant aluminum-based metal interconnect structure
KR100744419B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
EP4202993A2 (en) Interconnector and electronic apparatus including the same
JP4527393B2 (ja) 半導体装置用Ｃｕ系合金配線及びその製造方法
JP5485333B2 (ja) 半導体装置の製造方法
JP2003124216A (ja) 配線用シード膜および半導体装置の配線方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R150 Certificate of patent or registration of utility model

Ref document number: 7366389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150