JP2019204846A - シールドキャップ - Google Patents

シールドキャップ Download PDF

Info

Publication number
JP2019204846A
JP2019204846A JP2018097915A JP2018097915A JP2019204846A JP 2019204846 A JP2019204846 A JP 2019204846A JP 2018097915 A JP2018097915 A JP 2018097915A JP 2018097915 A JP2018097915 A JP 2018097915A JP 2019204846 A JP2019204846 A JP 2019204846A
Authority
JP
Japan
Prior art keywords
shield
conductor layer
conductor
shield cap
cap according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018097915A
Other languages
English (en)
Inventor
普崇 谷口
Hirotaka Taniguchi
普崇 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2018097915A priority Critical patent/JP2019204846A/ja
Publication of JP2019204846A publication Critical patent/JP2019204846A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シールド機能以外の機能を併せ持つシールドキャップの提供を目的とする。【解決手段】 本発明に係るシールドキャップ10は、絶縁層21及び導体層22の積層構造の板状をなしてF面10FとS面10Sとを有し、S面10Sに開口するシールド空間30を備える。そして、シールドキャップ10のF面10Fに位置する導体層22と、シールドキャップ10のS面10Sに位置する第2導体層22Sと、が含まれ、第1導体層21Fは、配線パターン25を有し、シールド空間30の側方には、第1導体層22Fの配線パターン25と、第2導体層22Sとの間を接続する接続導体15,17を備えている。【選択図】図1

Description

本発明は、基板上の電子部品を保護するシールドキャップに関する。
特許文献1は金属箔テープとその金属箔テープ上に塗布されているポリアミドイミドからなる金属キャップを開示している。
特開2002−237542号公報
電気製品の小型化のために、電気製品の複数の構成部品の機能を併せもつ多機能部品の開発が求められている。
本発明は、上記事情に鑑みてなされたもので、シールド機能以外の機能を併せ持つシールドキャップの提供を目的とする。
本発明のシールドキャップは、絶縁層及び導体層の積層構造の板状をなして上面と下面とを有し、下面に開口するシールド空間を備える。そして、導体層には、上面に位置する第1導体層と、下面に位置する第2導体層と、が含まれ、第1導体層は、配線パターンを有し、シールド空間の側方には、第1導体層の配線パターンと、第2導体層との間を接続する接続導体を備えている。
本発明のシールドキャップは、シールド空間以外に配線パターンを備えるので、シールド空間によるシールド機能以外にも、配線パターンを有する基板として利用することができる。即ち、本発明によれば、シールド機能以外の機能を併せ持つ多機能部品としてのシールドキャップを提供することができる。
本発明の第1実施形態に係るシールドキャップの断面図 シールドキャップの上面図 シールドキャップの製造工程を示す断面図 シールドキャップの製造工程を示す断面図 シールドキャップの製造工程を示す断面図 シールドキャップの製造工程を示す断面図 シールドキャップの使用例を示す断面図 第2実施形態に係るシールドキャップの断面図
[第1実施形態]
本発明の第1実施形態のシールドキャップ10を図1〜図7に基づいて説明する。図1に示されるように、第1実施形態のシールドキャップ10は、コア基板11の表裏の両面に絶縁層21F,21S及び導体層22F,22Sが積層され、下方に開口する複数のシールド空間30,30が設けられている。なお、以下では、シールドキャップ10の表裏の両面のうち表側(上側)の面をF面10F、裏側(下側)の面をS面10Sという。
コア基板11は、絶縁性基材11Kと、その表裏の両面に積層されている内部導体層12F,12Sとを備えている。そして、コア基板11の表側の面であるF面11Fには、第1絶縁層21F及び第1導体層22Fが積層され、コア基板11の裏側の面であるS面11Sには、第2絶縁層21S及び第2導体層22Sが積層されている。内部導体層12F,12Sのうち、コア基板11のF面11Fを形成する内部導体層12Fには、シールド空間30の天井部分の外縁部を覆うフレーム形状の枠部12Wが設けられている。なお、内部導体層12Fの枠部12Wは外縁部のみを覆う構成に限られるものではなく、シールド空間30の天井部分の全面を覆う構成であってもよい。また、枠部12Wを設けない構成であってもよい。
絶縁性基材11K、第1絶縁層21F及び第2絶縁層21Sは、例えば、ガラスクロスやアラミド繊維などの補強材を樹脂で含浸してなるプリプレグである。第1絶縁層21Fの厚みは50μm以上、300μm以下である。内部導体層12F,12Sは、金属箔11C、無電解めっき膜(図示しない)及び電解めっき膜11Dによって形成される。第1導体層22F及び第2導体層22Sは、金属箔21C、無電解めっき膜(図示しない)及び電解めっき膜28によって形成される。そして、第1導体層22F及び第2導体層22S上に導電膜35が形成されている。金属箔11C,21Cは、例えば金属箔、ニッケル箔やアルミニウム箔である。無電解めっき膜と電解めっき膜11D,18,28は、例えば、銅めっき膜で形成される。なお、内部導体層12F,12S、第1導体層22F及び第2導体層22Sの厚みは3μm以上、30μm以下である。
シールド空間30は、第2導体層22S、第2絶縁層21S、内部導体層12S及び絶縁性基材11Kを貫通してなる。そして、シールド空間30は、導電膜35によって覆われている。導電膜35には、シールド空間30の内側面を覆う第1横シールド膜35Nと、シールドキャップ10の外側面を覆う第2横シールド膜35Dと、シールド空間30の天井面の外縁部を覆う天井シールド膜35Tとが含まれる。天井シールド膜35Tは、内部導体層12Fの枠部12W上に形成されている。導電膜35は、無電解めっき膜(図示しない)と、無電解めっき膜上の電解めっき膜によって形成される。無電解めっき膜と電解めっき膜は、例えば、銅めっき膜で形成される。導電膜35の厚みは3μm以上、25μm以下である。また、シールド空間30の天井面の中央部は、絶縁性基材11Kが露出している。なお、天井シールド膜35Tと第1横シールド膜35Nと第2横シールド膜35Dとは、それぞれ連絡している。
ここで、図2に示されるように、本実施形態のシールドキャップ10の上面に形成されている第1導体層22Fには、ランド部29と、ランド部29と連絡するコイルパターン25とが設けられている。コイルパターン25は、シールド空間30とシールドキャップ10の厚み方向で重なる位置に配置されている。なお、コイルパターン25は、複数のシールド空間30を跨るように配置されてもよい。また、各シールド空間30に対応する複数のコイルパターン25を有する構成であってもよい。また、コイルパターン25は、複数のシールド空間30のうち、何れか一つのシールド空間30とシールドキャップ10の厚み方向で重なる位置にのみ配置されてもよい。
そして、シールドキャップ10のF面10Fに形成されている第1導体層22Fのコイルパターン25と、シールドキャップ10のS面10Sに形成されている第2導体層22Sとを電気的に接続する接続導体15,17が設けられている。
具体的には、第1導体層22F、第2導体層22S及び内部導体層12F,12Sにはそれぞれランド部29が設けられている。そして、絶縁性基材11Kの表裏の両面に形成されている内部導体層12F,12Sのランド部29,29がスルーホール導体15によって接続され、内部導体12Fのランド部29と第1導体層22Fのランド部29、内部導体層12Sのランド部29と第2導体層22Sのランド部29とがビア導体17,17によって接続されている。
なお、スルーホール導体15は、絶縁性基材11Kを貫通する貫通孔11Aの壁面に、例えば、銅めっきが付着することで形成され、スルーホール導体15の内側は、非導体性の充填剤15Jが充填されている。スルーホール導体15及び充填剤15Jにおけるコア基板11の厚み方向の両端上には、蓋めっき18,18が形成されている。また、ビア導体17は、第1絶縁層21F及び第2絶縁層21Sに形成されているビアホール21Hに銅めっきが充填されることで形成されている。また、接続導体15,17は、複数設けられたシールド空間30,30の間に設けられている。なお、コイルパターン25及び各接続導体15,17と天井シールド膜35Tと第1横シールド膜35Nと第2横シールド膜35Dとは、電気的に切断された構成になっている。
本実施形態のシールドキャップ10は、以下のようにして製造される。
(1)図3(A)に示すように、絶縁性基材11Kの表裏の両面に、金属箔11Cが積層されている銅張積層板11Zが用意される。絶縁性基材11Kは、エポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂を、補強繊維からなる織布(例えば、ガラスクロス)に含浸させてなるプリプレグである。また、絶縁性基材11Kの厚みは、400μm以上、700μm以下である。金属箔11C,11Cの厚みは、それぞれ3μm以上、30μm以下である
(2)図3(B)に示されるように、ルーター加工により、銅張積層板11Zを貫通する貫通孔11Aが形成される。
(3)次いで、無電解めっき処理が行われ、金属箔11C上と貫通孔11Aの内面とに無電解めっき膜(図示せず)が形成される。次いで、図3(C)に示されるように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト39が形成される。
(4)図3(D)に示されるように、電解めっき処理が行われ、無電解めっき膜上に電解めっき膜11Dが形成され、スルーホール導体15が形成される。また、銅張積層板11Z上に形成されている無電解めっき膜(図示せず)のうちめっきレジスト39から露出している部分の上に電解めっき膜11D,11Dが形成される。
(5)次いで、スルーホール導体15の内側に充填剤15Jが充填される(図3(D)参照)。
(6)図3(E)に示されるように、めっきレジスト39が剥離される。なお、この際、めっきレジスト39の下側の無電解めっき膜及び金属箔11Cは、残される。
(7)図4(A)に示すように、電解めっき膜11D,11DS上に無電解めっき膜が形成される。そして、その無電解めっき膜上に、めっきレジスト39が形成される。めっきレジスト39は、めっきレジスト359らスルーホール導体15の両端及び充填剤15Jの両端が露出するように形成される。
(8)電解めっき処理が行われ、貫通孔11Aに蓋をするように、スルーホール導体15の両端及び充填剤15Jの両端に、電解めっき膜からなる蓋めっき18が形成される(図4(A)参照)。
(9)次いで、図4(B)に示されるように、めっきレジスト39が剥離される共に、めっきレジスト39の下側の無電解めっき膜及び金属箔11Cが除去され、残された電解めっき膜11D、無電解めっき膜及び金属箔11Cにより内部導体層12F,12Sが形成される。そして、絶縁性基材11Kの表裏の両面に、ランド部29及び枠部12Wを有する内部導体層12Fと、ランド部29を有する内部導体層12Sが形成される。また、スルーホール導体15の両端部は、絶縁性基材11Kの表側と裏側の内部導体層12F,12Sとそれぞれ接続される。これにより、絶縁性基材11Kの表裏の両面に内部導体層12F,12Sを備えてなるコア基板11が得られる。なお、内部導体層12F,12Sのランド部29,29はスルーホール導体15によって、電気的に接続されている。
(10)図4(C)に示されるように、コア基板11の表裏の両面の内部導体層12F,12S上に、第1絶縁層21F及び第2絶縁層21Sと金属箔21C,21Cが積層されてから、それらが加熱プレスされる。その際、コア基板11の表裏の内部導体層12F,12Sの隙間が第1絶縁層21F及び第2絶縁層21Sの樹脂にて埋められる。
(11)図4(D)に示されるように、コア基板11の表側と裏側の絶縁層21F,21Sにレーザが照射されて、複数のビアホール21Hが形成される。それら複数のビアホール21Hは、内部導体層12F,12S上に配置される。
(12)次いで、無電解めっき処理が行われ、金属箔21C,21C上と、各ビアホール21Hの内面とに無電解めっき膜(図示せず)が形成される。
(13)図5(A)に示されるように、電解めっき処理が行われ、電解めっきが各ビアホール21H内に充填されてビア導体17,17が形成されると共に、コア基板11の表側と裏側の金属箔21C上に電解めっき膜28が形成される。
(14)図5(B)に示されるように、電解めっき膜28,28上に、エッチングレジスト40が形成される。
(15)次いで、金属箔13C、無電解めっき膜及び電解めっき膜11D,18のうちエッチングレジスト40で覆われていない部分がエッチングにより除去される。
(16)図5(C)に示されるように、エッチングレジスト40,40が除去され、電解めっき膜28,28及び金属箔21C,21Cを貫通する開口28A,28Bが形成される。開口28A,28Bは、フレーム形状をなし、外側の開口28Aは、シールドキャップ10の外縁部と略同大同形である。内側の開口28Bはシールド空間30の外縁部と略同大同形である。なお、開口28Bは、S面10S側にのみ形成される。
(17)図5(D)に示されるように、開口28Aから露出する第1絶縁層21F、第2絶縁層21S及び絶縁性基材11Kがルーターによって切削される。また、開口28Bから露出する第2絶縁層21S及び絶縁性基材11Kがルーターによって切削され、溝部30Kが形成される。なお、ルーターは、その先端部が内部導体層12Fの枠部12Wに触れると、進入が止まる。
(18)図6(A)に示されるように、無電解めっき処理及び電解めっき処理が行われ、外周面全てを覆う導電膜35が形成される。そして、第1絶縁層21F及び第2絶縁層21S上に、金属箔21C、無電解めっき膜、電解めっき膜28及び導電膜35からなる第1導体層22F及び第2導体層22Sが形成される。なお、第1導体層22F及び第2導体層22Sはビア導体17を介して内部導体層12F,12Sに接続されている。
(19)図6(B)に示されるように、第1導体層22F及び第2導体層22S上にエッチングレジスト40が形成される。
(20)次いで、第1導体層22F及び第2導体層22Sのうちエッチングレジスト40で覆われていない部分がエッチングにより除去される。
(21)図6(C)に示されるように、エッチングレジスト40,40が除去され、第1導体層22Fにコイルパターン25及びランド部29が形成されるとともに、第2導体層22Sにランド部29及び所定のパターンが形成される。
(22)図6(D)に示されるように、溝部30Kに囲まれた第2絶縁層21S及び絶縁性基材11Kがルーターによって切除され、シールド空間30,30が形成される。これにより、図1に示されるシールドキャップ10が完成する。
図7に示されるように、本実施形態のシールドキャップ10は、プリント配線板90とプリント配線板90上に実装されている半導体チップ等の電子部品92と電子部品92を保護する。電子部品92の例はCPUやメモリである。シールドキャップ10は、電子部品92がシールド空間30内に収容されるように、プリント配線板90に固定される。そして、シールドキャップ10のS面10Sを構成する第2導体層22Sが接着剤でプリント配線板90に固定される。接着剤の例は、半田や樹脂製の接着剤、導体性ペーストである。このとき、第2導体層22Sに形成されている。
このように、本実施形態のシールドキャップ10は、シールドキャップ10のF面10Fをコイルパターン25が備えられているので、シールドキャップだけでなくコイルアンテナとしても利用することができる。
また、コイルパターン25を有する第1導体層22Fと、シールドキャップ10のS面で露出する第2導体層22Sとを接続する接続導体15,17を有する構成であるため、プリント配線板90とコイルパターン25とを電気的に接続することが可能となる。
[第2実施形態]
第2実施形態のシールドキャップ10Zを、図8に基づいて説明する。図8に示されるように、本実施形態のシールドキャップ10Zは、第1導体層22Fのランド部29と第2導体層22Sのランド部29とが、第1絶縁層21F、コア基板11及び第2絶縁層21Sを貫通するスルーホール導体15Zによって接続されている点が第1実施形態のシールドキャップ10と異なる。なお、シールドキャップ10Zのスルーホール導体15Zは、第1実施形態のシールドキャップ10の製造工程(16)を行った後に、第1絶縁層21F、コア基板11及び第2絶縁層21Sを貫通する貫通孔10Hが形成される。そして、導電膜35によって、スルーホール導体17Zが形成される。なお、シールドキャップ10Zは、各導体層12F,12Sは、アディティブ法によって形成されてもよい。
[他の実施形態]
(1)第1導体層22Fの配線パターンは、アンテナパターンであってもよいし、配線パターンであってもよい。
(2)シールド空間30Zの内側面全てが導電膜35で覆われる構成であってもよい。この場合、上記第1実施形態における製造方法(16)の前に製造方法(20)の工程を行えばよい。
(3)シールドキャップ10は、シールド空間30を1つのみ有する構成であってもよいし、シールド空間30を複数有する構成であってもよい。
(4)複数のシールド空間30の大きさや形状は、それぞれ異なっていてもよい。
(5)コイルパターン25又はその他の配線パターンを有する第1導体層22F上にソルダ―レジスト層を積層する構成であってもよい。
(6)コイルパターン25又はその他の配線パターンを有する第1導体層22Fが複数積層される構成であってもよい。
10 シールドキャップ
11 コア基板
12F,12S 内部導体層
15 スルーホール導体
17 ビア導体
21F 第1絶縁層
21S 第2絶縁層
22F 第1導体層
22S 第2導体層
25 コイルパターン
29 ランド部
30 シールド空間
35 導電膜
35N 第1横シールド膜
35D 第2横シールド膜
35T 天井シールド膜

Claims (13)

  1. 絶縁層及び導体層の積層構造の板状をなして上面と下面とを有し、前記下面に開口するシールド空間を備えるシールドキャップであって、
    前記導体層には、前記上面に位置する第1導体層と、前記下面に位置する第2導体層と、が含まれ、
    前記第1導体層は、配線パターンを有し、
    前記シールド空間の側方には、前記第1導体層の配線パターンと、前記第2導体層との間を接続する接続導体が備えられている。
  2. 請求項1に記載のシールドキャップにおいて、
    前記配線パターンは、コイルパターンである。
  3. 請求項1又は2に記載のシールドキャップであって、
    前記配線パターンの一部は、少なくとも前記シールド空間の上方に配置される。
  4. 請求項1乃至3の何れか1の請求項に記載のシールドキャップであって、
    前記接続導体は、前記シールドキャップを貫通するスルーホール導体である。
  5. 請求項1に記載のシールドキャップであって、
    絶縁性基材の上下に内部導体層を有するコア基板と、
    前記コア基板の上下に前記絶縁層と前記導体層とが積層され、
    前記シールド空間の上面は、前記絶縁性基材の上面と前記コア基板の上側の前記内部導体層との間に位置している。
  6. 請求項5に記載のシールドキャップであって、
    前記絶縁性基材を貫通し、その両面に形成されている内部導体層を接続するスルーホール導体と、
    前記第1導体層と前記スルーホール導体との間、及び、前記第2導体層と前記スルーホール導体との間を接続するビア導体とを有し、
    前記スルーホール導体と前記ビア導体とを介して前記第1導体層の前記配線パターンと前記第2導体層とが導通している。
  7. 請求項1乃至6の何れか1の請求項に記載のシールドキャップであって、
    前記シールド空間の内側面に位置するかその側方に位置し、前記シールド空間を包囲する横シールド膜を有する。
  8. 請求項7に記載のシールドキャップであって、
    前記横シールド膜には、前記シールド空間の内側面の全体を覆う第1横シールド膜が含まれる。
  9. 請求項7又は8に記載のシールドキャップであって、
    前記横シールド膜には、シールドキャップの外側面を覆う第2横シールド膜が含まれる。
  10. 請求項1乃至9の何れか1の請求項に記載のシールドキャップであって、
    前記シールド空間を複数有し、
    前記配線パターンは、複数の前記シールド空間に跨がって配置されている。
  11. 請求項1乃至10の何れか1の請求項に記載のシールドキャップであって、
    前記シールド空間を複数有し、
    前記接続導体は、複数の前記シールド空間の間に配置されている。
  12. 請求項1乃至11の何れか1の請求項に記載のシールドキャップであって、
    前記絶縁層は、補強材と樹脂とで形成されている。
  13. 請求項12に記載のシールドキャップであって、
    前記補強材はガラスクロスである。
JP2018097915A 2018-05-22 2018-05-22 シールドキャップ Pending JP2019204846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018097915A JP2019204846A (ja) 2018-05-22 2018-05-22 シールドキャップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018097915A JP2019204846A (ja) 2018-05-22 2018-05-22 シールドキャップ

Publications (1)

Publication Number Publication Date
JP2019204846A true JP2019204846A (ja) 2019-11-28

Family

ID=68727320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018097915A Pending JP2019204846A (ja) 2018-05-22 2018-05-22 シールドキャップ

Country Status (1)

Country Link
JP (1) JP2019204846A (ja)

Similar Documents

Publication Publication Date Title
US8400782B2 (en) Wiring board and method for manufacturing the same
JP2012151372A (ja) 配線板及びその製造方法
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
US10051740B2 (en) Wiring substrate and method for manufacturing same
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2015035497A (ja) 電子部品内蔵配線板
JP2009099619A (ja) コア基板およびその製造方法
JP2018018936A (ja) 配線基板
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP2019117910A (ja) プリント配線板
JP2017157793A (ja) 電子部品内蔵基板
KR101420520B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2019204846A (ja) シールドキャップ
JP4319917B2 (ja) 部品内蔵配線板の製造方法
JP2016033975A (ja) 電子部品内蔵配線板およびその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP2019046954A (ja) 放熱基板及びその製造方法
JP2015162626A (ja) プリント配線板およびその製造方法
JP2020004930A (ja) プリント配線板
JP2019046956A (ja) 回路基板及びその製造方法
CN214413126U (zh) 一种电路板
JP2003224227A (ja) 配線基板およびこれを用いた半導体装置
JP2013004625A (ja) フレキシブルプリント配線板及び該フレキシブルプリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190315